KR980011930A - 층간 접속방법 - Google Patents

Abstract

본 발명은 하부 금속층의 알루미늄층을 비아 콘택홀(via contact hole)내에서 성장시켜 상, 하 금속층을 층간 접속할 수 있도록 한 층간 접속방법에 관한 것이다. 종래의 층간 접속방법은 상, 하부 금속층을 전기적으로 연결하기 위해 층간 절연층의 비아 콘택홀내에 막대형의 텅스텐층을 적층함에 따라 공정이 복잡하고 디바이스 마진(margin)이 적은 문제점을 갖고 있었다. 본 발명은 이를 해결하기 위해 공정의 단순화 및 디바이스 마진으로 확보할 수 있는 층간 접속방법을 제공하는 데 있다. 본 발명은 층간 절연층의 비아 콘택홀을 형성하고 나서 하부 금속층인 알루미늄층을 고온 리플로우시켜 비아콘택홀을 채우는 막대형의 알루미늄층을 성장시킨다. 따라서, 본 발명은 막대형의 알루미늄층을 비아 콘택홀내에 성장시켜 상, 하부 금속층을 전기적으로 연결하여 전체 공정을 단순화시키고, 반도체 디바이스의 마진을 확보하여 신뢰성을 향상시킨다.

Description

층간 접속방법

본 발명은 다층 금속배선의 층간 접속방법에 관한 것으로, 더욱 상세하게는 비아 콘택홀내에서 알루미늄층을 성장시켜 상, 하 금속층을 층간 접속하도록 한 층간 접속방법에 관한 것이다.

일반적으로 다층 금속배선공정에서는 기판상에 형성된 하부 금속층의 평탄화가 이루어지고,상기 하부 금속층위에 층간 절연층이 적층되고, 상기 층간 절연층의 정해진 영역에 비아 콘택홀(via contact hole)이 형성되고, 상기 비아 콘택홀이 형성된 층간 절연층위에 상부 금속층이 형성되어 상기 하부 금속층과 상부 금속층이 서로 연결된다.

하지만, 반도체 디바이스가 고집적화됨에 따라 콘택홀의 크기가 작아지고, 에스펙트 비(aspect ratio)가 높아짐에 따라 스텝 커버리지(step coverage)가 불량하게 되어 상, 하부 금속층들이 전기적으로 연결되지 않는 경우가 자주 발생하게 된다. 따라서, 이와 같은 층간 접속방법은 상기 반도체 디바이스의 신뢰성을 저하시키므로 상기 층간 접속방법을 2층 이상의 다층 금속배선방법에 적용될 수 없었다.

최근에는 이를 개선하기 위해 층간 접속층으로서 말뚝형의 텅스텐층을 이용하는 새로운 공정들이 많이 개발되어 왔다.

도 1은 종래의 층간 접속방법에 의한 층들의 구조를 나타낸 단면도이다.

도시된 바와 같이, 종래의 층간 접속방법에 의한 층들의 구조는 반도체 소자를 위한 공정들이 적용된 실리콘 기판(1)의 전면위에 알루미늄층(3)의 패턴을 포함한 기판(1)의 전면위에 층간 절연층(7)이 적층되어 있고, 비아 콘택홀을 거쳐 알루미늄층(3)의 패턴에 연결되도록 층간 절연층(7)위에 TI/TIN층(9)의 패턴이 형성되고, 상기 비아 콘택홀내의 TI/TIN층(9)위에 층간 접속을 위한 말뚝형의 텅스텐층(11)이 형성되고, TI/TIN층(9)과 텅스텐층(11)위에 TI/TIN층(13)의 패턴이 형성되고, TI/TIN층(13)의 패턴위에 알루미늄층(15)과 캡층용 TIN층(17)의 패턴들이 순차적으로 형성되어 있다.

이와 같은 구조의 층들을 형성하는 종래의 층간 접속방법은 층간 접속층으로서 말뚝형의 텅스텐층(11)을 비아 콘택홀내에 채워 상, 하부 금속층들인 알루미늄층들(3),(15)의 전기적 단락을 방지함으로써 반도체 디바이스의 신뢰성을 향상시킬 수 있다.

그러나, 종래의 층간 접속방법은 텅스텐층(11)을 비아 콘택홀내에 채우기 위해 복잡한 공정을 실시하여야 하고 또한 디바이스의 마진(margin)을 감소시키는 문제점을 갖고 있었다.

따라서, 본 발명의 목적은 상, 하 금속층들의 전기적 연결을 보다 단순화된 공정으로 이룩하고 반도체 디바이스의 마진을 확보하도록 한 층간 접속방법을 제공하는데 있다.

제 1도는 종래의 층간 접속방법에 의한 층들의 구조를 나타낸 단면도.

제 2도는 본 발명에 의한 층간 접속방법을 나타낸 층들의 구조를 나타낸 단면도.

제 3A도 내지 제 3C도는 본 발명에 의한 층간 접속방법을 나타낸 단면 공정도.

* 도면의 주요 부분에 대한 부호의 설명

1 : 기판 3 : 알루미늄층

5 : TIN층 7 : 층간 절연층

9 : TI/TIN층 11 : 텅스텐층

13 : TI/TIN층 15 : 알루미늄층

17 : TIN층 21 : 기판

23 : 알루미늄층 25 : TIN층

27 : 층간 절연층 28 : 비아 콘택홀

31 : 알루미늄층 33 : TI/TIN층

35 : 알루미늄층 37 : TIN층

이와 같은 목적을 달성하기 위한 본 발명은 층간 접속층으로서 말뚝형의 알루미늄층을 비아 콘택홀내에 채워 전체 공정을 단순화시키고 디바이스의 마진을 확보하는 것을 특징으로 한다.

이하, 본 발명에 의한 층간 접속방법을 첨부된 도면을 참조하여 상세히 설명하기로 한다.

도시된 바와 같이, 본 발명의 층간 접속방법에 의한 층들의 구조는 반도체 소자를 위한 공정들이 적용된 실리콘 기판(21)의 전면위에 알루미늄층(23)의 패턴이 형성되어 있고, 알루미늄층(23)의 패턴위에 캡층용 TIN층(25)의 패턴이 형성되어 있고, TIN층(25)의 패턴을 포함한 기판(21)의 전면위에 층간 절연층(27)이 적층되어 있고, 비아 콘택홀(28)내의 알루미늄층(23)의 패턴위에 층간 접속을 위한 말뚝형의 알루미늄층(31)이 형성되고, 알루미늄층(31)에 연결되도록 층간 절연층(27)위에 TI/TIN층(33)의 패턴이 형성되고, TI/TIN층(33)의 패턴위에 알루미늄층(35)과 캡층용 TIN층(37)의 패턴들이 순차적으로 형성되어 있다.

이와 같은 구조를 형성하는 층간 접속방법을 도 3A내지 도 3C를 참조하여 간단히 설명하면 다음과 같다.

도 3A를 참조하면, 먼저, 실리콘 기판과 같은 기판(21)에 통상적인 공정을 실시하여 반도체 디바이스를 형성한다. 이때, 기판(21)의 전면위에는 평탄화를 위한 층간 절연층(도시 안됨)이 형성되어 있다.

이어서, 기판(21)의 전면위에 알루미늄층(23)을 0 - 300℃의 온도 범위에서 적층하고 나서 캡층용 TIN층(25)을 순차적으로 적층한다. 그런 다음에 통상적인 사진식각법을 이용하여 상기 TIN층(25)과 알루미늄층(23)을 금속배선을 위한 원하는 형태의 TIN층(25)과 알루미늄층(23)의 패턴으로 패터닝한다.

계속하여, 상기 TIN층(25)과 알루미늄층(23)의 패턴을 포함한 기판(21)의 영역 전체에 층간 절연층(27)을 적층한 후 층간 절연층(27)의 전면에 비아 콘택홀(28)을 위한 감광막(29)의 패턴을 형성한다.

상기 감광막(29)의 패턴 이외 영역의 층간 절연층(27)과 TIN층(25)을 알루미늄층(23)의 표면이 노출될 때까지 순차적으로 식각하여 비아 콘택홀(28)을 형성한다.

도 3B를 참조하면, 상기 감광막(29)을 제거하고 나서 진공 챔버(도시 안됨)내에서 RF 에치백(etch back) 공정을 이용하여 비아 콘택홀(28)의 알루미늄층(23)의 표면에 형성된 자연 산화막인 A1203을 제거한 후 인시뉴(insitu) 상태로 막대형의 알루미늄층(31)을 리플로우시켜 비아 콘택홀(28)내에서 성장시킨다. 이때, 상기 알루미늄층(31)은 400-1000℃의 고온 플로우 챔버 또는 RTP 챔버에서 알루미늄의 열에 의한 스트레스를 이용하여 비아 콘택홀(28)내에 채워지며 성장된다.

도 3C를 참조하면, RF 에치백 공정을 이용하여 상기 알루미늄층(31)의 상층부의 평탄하지 못한 부분을 식각한 후 알루미늄층(31)과 층간 절연층(27)의 표면위에 TI/TIN층(33)을 적층한다.

여기서, TI/TIN층(33)을 대신하여 TI층이 형성될 수 있고, 상기 TI/TIN층(33)이 생략될 수 있다.

이어서, TI/TIN층(33)의 표면위에 알루미늄층(35)과 TIN층(37)의 패턴을 형성하여 도 2에 도시한 바와 같이 층간 접속구조를 완성한다.

이상에서 살펴본 바와 같이, 본 발명에 의한 층간 접속방법은 층간 절연층의 비아 콘택홀을 형성하고 나서 하부 금속층인 알루미늄층을 고온 리플로우 시켜 비아 콘택홀을 채우는 막대형의 알루미늄층을 성장시킨다.

따라서, 본 발명은 막대형의 알루미늄층을 비아 콘택홀내에 성장시켜 상, 하부 금속층을 전기적으로 연결하여 전체 공정을 단순화시키고, 반도체 디바이스의 마진을 확보하여 신뢰성을 향상시킨다.

Claims (3)

1. 다층 금속배선의 형성방법에 있어서, 기판위에 하부 금속층의 패턴과 상기 하부 금속층의 캡층의 패턴을 형성하는 단계와, 상기 캡층의 패턴을 포함한 상기 기판위에 층간 절연층을 형성하는 단계와, 상기 층간 절연층의 비아 콘택홀을 형성하여 상기 하부 금속층을 노출시키는 단계와, 상기 노출된 하부 금속층에 일체로 연결되는 동질층을 상기 비아 콘택홀내에 성장시키는 단계와, 상기 성장된 동질층에 연결되도록 상기 층간 절연층위에 상부 금속층을 형성하는 단계를 포함하는 층간 접속방법.
2. 제 1항에 있어서, 상기 하부 금속층을 노출시키는 단계는 상기 비아 콘택홀의 상기 하부 금속층의 표면을 노출시키는 단계와, 상기 하부 금속층의 노출된 표면위에 형성된 자연 산화막을 식각하는 단계를 포함하는 것을 특징으로 하는 층간 접속방법.
3. 제 1항에 있어서, 상기 동질층을 성장시키는 단계는 상기 성장된 동질층의 상측부를 식각하여 상기 상측부를 평탄화시키는 단계를 포함하는 것을 특징으로 하는 층간 접속방법.

   ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.