JP2003142576A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 コンタクト部の接触面積を拡大することがで
き、プラグと下層配線との踏み外しマージンを縮小して
もコンタクトの突き抜けトラブルを発生することのない
電気的に良好なコンタクト部およびその製造方法を提供
する。 【解決手段】 第４の層間絶縁膜１０上にＴｉＮ膜から
なるセルプレート電極１２を形成する。次に、セルプレ
ート電極１２上に第５の層間絶縁膜１３を形成する。Ｃ
_５Ｆ_８＋Ｏ_２＋ＡｒにＣＦ_４を添加したエッチングガス
を用いてエッチングを行い、セルプレート電極１２にお
けるエッチング断面がテーパ形状となるコンタクトホー
ル１６aを形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は半導体装置および
その製造方法に関し、特にコンタクト部における構造お
よび形成方法に関するものである。

【０００２】

【従来の技術】近年、半導体装置の微細化に伴い、ＤＲ
ＡＭ構造では抜き円筒形キャパシタ構造が多用され、セ
ルプレート電極へのコンタクトはセルプレート側壁にお
いて電気的接触を得る場合が多くなっている。このよう
に、コンタクト面積がますます縮小されていくなかで、
良好なコンタクトを得ることは大きな課題となってい
る。

【０００３】図２１（ａ）はＤＲＡＭの構造を示す平面
図であり、図２１（ｂ）は図２１（ａ）のＸ−Ｙ線の従
来のＤＲＡＭの構造を示す断面図である。図において、
１はシリコン基板、２は分離絶縁膜、３はゲート電極、
４は第１の層間絶縁膜、５はランディングプラグ、６は
第２の層間絶縁膜、７はビットライン配線、８は第３の
層間絶縁膜、９はストレージノードコンタクト、１０は
第４の層間絶縁膜、１１はストレージノード電極、１２
はセルプレート電極、１３は第５の層間絶縁膜、１４は
メタルプラグ、１５はアルミ配線である。

【０００４】図２２，２３は図２１（ｂ）に示すセルプ
レート電極側壁におけるコンタクト部の形成方法を示す
工程断面図である。図に従って順次説明を行う。まず図
２２（ａ）に示すように、第４の層間絶縁膜１０上にセ
ルプレート電極１２としてＴｉＮを膜厚１００ｎｍ程度
形成する。

【０００５】次に図２２（ｂ）に示すように、第５の層
間絶縁膜１３として５００ｎｍをデポした後、２００ｎ
ｍ程度をＣＭＰ研摩し、セルプレート電極１２上に第５
の層間絶縁膜１３を３００ｎｍ程度形成する。次に図２
２（ｃ）に示すように、Ｃ_５Ｆ_８＋Ｏ_２＋Ａｒのエッチ
ングガスを用いて、流量Ｃ_５Ｆ_８＋Ｏ_２＋Ａｒ＝２０ｓ
ｃｃｍ＋２０ｓｃｃｍ＋３００ｓｃｃｍでエッチングを
行いコンタクト径が０．２５ｎｍのコンタクトホール１
６を形成する。

【０００６】次に図２３（ａ）に示すように、コンタク
トホール１６内を含む全面にタングステン（Ｗ）膜を３
００ｎｍ程度デポした後、第５の層間絶縁膜１３上のＷ
膜を除去してコンタクトホール１６内にのみＷ膜を埋込
むことによりメタルプラグ１４を形成する。

【０００７】次に図２３（ｂ）に示すように、全面にア
ルミ膜を５００ｎｍ程度形成する。その後、図２３
（ｃ）に示すように、写真製版およびエッチングを行い
メタルプラグ１４上にアルミ配線１５を形成し、セルプ
レート電極１２側壁におけるコンタクト部を完成させ
る。

【０００８】また、図２４は図２１（ｂ）に示す第３の
層間絶縁膜８内のビットライン配線７へのコンタクト部
を示す断面図である。図２４に示すビットライン配線７
へのコンタクト部の形成方法は、図２２，図２３にて示
したセルプレート電極１２へのメタルプラグ１４の形成
方法を示す工程と同じである。

【０００９】

【発明が解決しようとする課題】ＤＲＡＭ構造における
従来のセルプレート電極１２側壁のコンタクト部は以上
のようであり、メタルプラグ１４とセルプレート電極１
２との接触面積が小さくコンタクト不良が発生するとい
う問題点があった。

【００１０】また、ＤＲＡＭ構造における従来のビット
ライン配線７へのコンタクト部は以上のようであり、半
導体装置の微細化に従って、メタルプラグ１４とビット
ライン配線７との踏み外しマージンが小さくなり、踏み
外しによるコンタクトの突き抜けトラブルが発生すると
いう問題点があった。

【００１１】この発明は上記のような問題点を解消する
ためになされたもので、コンタクト部の接触面積を拡大
することができ、プラグと下層配線との踏み外しマージ
ンを縮小してもコンタクトの突き抜けトラブルを発生す
ることのない電気的に良好なコンタクト部およびその製
造方法を提供することを目的としている。

【００１２】

【課題を解決するための手段】この発明の請求項１に係
る半導体装置は、プラグは、導電膜を貫通している箇所
の断面形状が上部より下部が狭いテーパ形状にて成るよ
うにしたものである。

【００１３】この発明の請求項２に係る半導体装置は、
プラグは、導電膜より下部のプラグ径が、上記導電膜を
貫通している箇所の下端のプラグ径より大きいようにし
たものである。

【００１４】この発明の請求項３に係る半導体装置は、
上層層間絶縁膜がＴＥＯＳ膜であり、下層層間絶縁膜が
ＢＰ−ＴＥＯＳ膜であるようにしたものである。

【００１５】この発明の請求項４に係る半導体装置は、
プラグは、導電膜より上部のプラグ径が、上記導電膜を
貫通している箇所の上端のプラグ径より大きいようにし
たものである。

【００１６】この発明の請求項５に係る半導体装置は、
層間絶縁膜中にプラグが貫通するダミーパターンを設
け、上記プラグが、上記ダミーパターンを貫通している
箇所の断面形状が上部より下部が狭いテーパ形状にて成
るようにしたものである。

【００１７】この発明の請求項６に係る半導体装置は、
プラグは、ダミーパターンより下部のプラグ径が、上記
ダミーパターンを貫通している箇所の下端のプラグ径よ
り大きいようにしたものである。

【００１８】この発明の請求項７に係る半導体装置は、
プラグは、ダミーパターンより上部のプラグ径が、上記
ダミーパターンを貫通している箇所の上端のプラグ径よ
り大きいようにしたものである。

【００１９】この発明の請求項８に係る半導体装置は、
ダミーパターンを２層以上有するようにしたものであ
る。

【００２０】この発明の請求項９に係る半導体装置は、
プラグの側面および底面にバリアメタルを設けるように
したものである。

【００２１】この発明の請求項１０に係る半導体装置の
製造方法は、コンタクトホールを形成する工程が、導電
膜がポリシリコン膜の場合、Ｃ_５Ｆ_８＋Ｏ_２＋Ａｒのエ
ッチングガスの流量をＣ_５Ｆ_８：Ｏ_２＝３：２以下とな
るように０２の流量を減少させたエッチングガスを用い
た異方性エッチングにて行なうようにしたものである。

【００２２】この発明の請求項１１に係る半導体装置の
製造方法は、コンタクトホールを形成する工程が、導電
膜が金属膜の場合、Ｃ_５Ｆ_８＋Ｏ_２＋Ａｒ＋ＣＦ_４のエ
ッチングがスを用いた異方性エッチングにて行なうよう
にしたものである。

【００２３】この発明の請求項１２に係る半導体装置の
製造方法は、コンタクトホールを形成する工程が、異方
性エッチングを行なった後、等方性エッチングを行ない
コンタクトホールを形成する工程であるようにしたもの
である。

【００２４】この発明の請求項１３に係る半導体装置の
製造方法は、上層層間絶縁膜と下層層間絶縁膜とのエッ
チング特性の異なる場合、コンタクトホールを形成する
工程が、異方性エッチングを行なった後、上記下層層間
絶縁膜のみをエッチングするエッチング条件にてエッチ
ングを行ないコンタクトホールを形成する工程であるよ
うにしたものである。

【００２５】この発明の請求項１４に係る半導体装置の
製造方法は、下層層間絶縁膜をＢＰ−ＴＥＯＳ膜とし、
上層層間絶縁膜をＴＥＯＳ膜としてコンタクトホールを
形成する工程が、気相ＨＦを用いてエッチングする工程
を備えたものである。

【００２６】この発明の請求項１５に係る半導体装置の
製造方法は、コンタクトホールを形成する工程の後で、
上記コンタクトホールに導電性膜を埋込む工程の前に、
上記コンタクトホール内にバリアメタルを形成する工程
を備えるようにしたものである。

【００２７】この発明の請求項１６に係る半導体装置の
製造方法は、導電膜をダミーパターンとして形成するよ
うにしたものである。

【００２８】

【発明の実施の形態】実施の形態１．図１，２はこの発
明の実施の形態１のセルプレート電極側壁におけるコン
タクト部の形成方法を示す工程断面図である。図に従っ
て順次説明を行う。図１（ａ）の工程に至るまでは図示
はしていないが、シリコン基板１上に分離絶縁膜２を形
成する。次に、第１の層間絶縁膜４を形成してランディ
ングプラグ５を形成する。次に、第２の層間絶縁膜６を
形成してその上にビットライン配線７を形成する。次
に、第３の層間絶縁膜８を形成した後ストレージノード
コンタクト９を形成する。その後、第４の層間絶縁膜１
０を形成してストレージノード電極１１を形成する。

【００２９】続いて、図１（ａ）に示すように、下層層
間絶縁膜である第４の層間絶縁膜１０上にセルプレート
電極１２として導電膜であるＴｉＮ膜またはポリシリコ
ン膜を膜厚１００ｎｍ程度に形成する。次に、図１
（ｂ）に示すように、上層層間絶縁膜である第５の層間
絶縁膜１３として５００ｎｍをデポした後、２００ｎｍ
程度をＣＭＰ研摩し、セルプレート電極１２上に第５の
層間絶縁膜１３を３００ｎｍ程度形成する。

【００３０】次に図１（ｃ）に示すように、セルプレー
ト電極１２がＴｉＮ膜で形成されている場合には、Ｃ_５
Ｆ_８＋Ｏ_２＋Ａｒ＝２０ｓｃｃｍ＋２０ｓｃｃｍ＋３０
０ｓｃｃｍにＣＦ_４を添加したエッチングガスを用いて
エッチングを行い、コンタクト径が０．２５ｎｍのコン
タクトホール１６aを形成する。また、セルプレート電
極１２がポリシリコン膜で形成されている場合には、Ｃ
_５Ｆ_８＋Ｏ_２＋Ａｒのエッチングガスにおいて、Ｃ_５Ｆ
_８：Ｏ_２の流量比を従来の１：１から３：２以下にＯ_２
の流量比を減少させてエッチングを行う。

【００３１】このとき、どちらのエッチングを行って
も、セルプレート電極１２におけるエッチング断面はテ
ーパ形状となる。さらに、このエッチングは異方性エッ
チングであることからセルプレート電極１２より下方の
第４の層間絶縁膜に形成されるコンタクトホール１６a
はセルプレート電極１２より上方の第５の層間絶縁膜中
に形成されるコンタクトホール１６aよりもコンタクト
径を小さく形成することができる。これによりコンタク
ト部の占有領域を小さくできる。

【００３２】次に図２（ａ）に示すように、コンタクト
ホール１６ａ内を含む全面にタングステン（Ｗ）膜を３
００ｎｍ程度デポした後、第５の層間絶縁膜１３上のＷ
膜を除去してコンタクトホール１６ａ内にのみ金属膜で
あるＷ膜を埋込むことによりメタルプラグ１４ａを形成
する。

【００３３】次に図２（ｂ）に示すように、全面にアル
ミ膜を５００ｎｍ程度形成する。その後、図２（ｃ）に
示すように、写真製版およびエッチングを行いメタルプ
ラグ１４ａ上に配線層であるアルミ配線１５を形成し、
セルプレート電極１２側壁におけるコンタクト部を完成
させる。

【００３４】このように、セルプレート電極１２のエッ
チング断面形状がテーパ形状となるようコンタクトホー
ル１６ａを形成し、メタルプラグ１４ａを形成して、セ
ルプレート電極１２側壁におけるコンタクト部を形成す
るようにしたので、セルプレート電極１２とメタルプラ
グ１４aとの接触面積を拡大することができ、コンタク
ト抵抗の低減および安定を図ることができ、良好なコン
タクト部を形成できる。

【００３５】実施の形態２．図３はこの発明の実施の形
態２のセルプレート電極側壁におけるコンタクト部を示
す断面図である。図に示すように、メタルプラグ１４ｂ
とセルプレート電極１２との接触面の断面はテーパ形状
となっているとともに、メタルプラグ１４ｂの径はセル
プレート電極１２の上部および下部の両方において実施
の形態１よりも大きく形成されている。

【００３６】次に、図３に示すコンタクト部の形成方法
を示す。まず、実施の形態１の図１（ａ）（ｂ）を経た
後、図１（ｃ）と同様にして、コンタクトホール１６a
を形成する。その後、例えばＣＦ_４／Ｏ_２ガスを用いて
第４および第５の層間絶縁膜に対してケミカルドライエ
ッチングを行う。このとき、ケミカルドライエッチング
が等方性エッチングであることから、第４および第５の
層間絶縁膜のエッチングが等方的に進む。そして、セル
プレート電極１２はエッチングされない。よって、セル
プレート電極１２を貫通したコンタクトホール１６ａの
径は維持したまま第４および第５の層間絶縁膜に形成さ
れたコンタクトホール１６ａの径は拡大する。また、こ
のエッチングは等方性エッチングであれば良く、ウエッ
トエッチングを用いても良い。その後、実施の形態１の
図２（ａ）（ｂ）と同様の工程を経て、図３のコンタク
ト部を形成する。

【００３７】このようにすれば、メタルプラグ１４ｂは
テーパ形状部だけでセルプレート電極１２と接触してい
るのではなく、セルプレート電極１２の上部および下部
とも接触することになり、実施の形態１に比べてさらに
接触面積を拡大することができ、コンタクト抵抗の低減
および安定を図ることができ、良好なコンタクト部を形
成できる。

【００３８】実施の形態３．図４はこの発明の実施の形
態３のセルプレート電極側壁におけるコンタクト部を示
す断面図である。図に示すように、メタルプラグ１４ｃ
とセルプレート電極１２との接触面の断面はテーパ形状
となっているとともに、セルプレート電極１２の上部の
メタルプラグ１４ｃの径ｄ１は設計値通りであるが、セ
ルプレート電極１２の下部メタルプラグ１４ｃの径ｄ２
はセルプレート電極１２の上部のメタルプラグ１４ｃの
径ｄ１よりも大きく形成されている。

【００３９】次に、図４に示すコンタクト部の形成方法
を示す。まず、上記実施の形態１の図１（ａ）を参照し
て、第４の層間絶縁膜１０としてＢＰ−ＴＥＯＳ膜１０
ａを形成する。第４の層間絶縁膜１０上にセルプレート
電極１２としてＴｉＮ膜またはポリシリコン膜を膜厚１
００ｎｍ程度形成する。

【００４０】次に、図１（ｂ）を参照して、第５の層間
絶縁膜１３としてＢＰ−ＴＥＯＳ膜以外の、ＴＥＯＳ膜
１３ａなどを５００ｎｍをデポした後、２００ｎｍ程度
をＣＭＰ研摩し、セルプレート電極１２上に第５の層間
絶縁膜であるＴＥＯＳ膜１３ａを３００ｎｍ程度形成す
る。

【００４１】その後、図１（ｃ）と同様にして、コンタ
クトホール１６aを形成する。その後、気相ＨＦを用い
て、第４の層間絶縁膜であるＢＰ−ＴＥＯＳ膜１０のみ
を選択的にエッチングを行う。その結果、コンタクトホ
ール１６ａの径は、セルプレート電極１２の下端の径よ
り、第４の層間絶縁膜に形成される径の方が大きく拡大
する。その後、実施の形態１の図２（ａ）（ｂ）と同様
の工程を経て、図４のコンタクト部を形成する。

【００４２】このようにすれば、メタルプラグ１４ｃは
テーパ形状部だけでセルプレート電極１２と接触してい
るのではなく、セルプレート電極１２の下部とも接触す
ることになり、メタルプラグ１４ｃは、上部は設計値の
コンタクト径を維持したまま、実施の形態１に比べてさ
らに接触面積を拡大することができ、コンタクト抵抗の
低減および安定を図ることができ、良好なコンタクト部
を形成できる。

【００４３】実施の形態４．図５，６，７はこの発明の
実施の形態４のセルプレート電極側壁におけるコンタク
ト部を示す断面図である。図において、１はシリコン基
板、２は分離絶縁膜、４は第１の層間絶縁膜、５はラン
ディングプラグ、６は第２の層間絶縁膜、７はビットラ
イン配線、８は第３の層間絶縁膜、９はストレージノー
ドコンタクト、１０は第４の層間絶縁膜、１１はストレ
ージノード電極、１２はセルプレート電極、１３は第５
の層間絶縁膜、１４ａ，１４ｂ，１４ｃはメタルプラ
グ、１５はアルミ配線，１７はバリアメタルである。

【００４４】図５（ａ）に示すように、上記実施の形態
１で示したメタルプラグ１４ａにおいてバリアメタル１
７としてＣＶＤ法によるＴｉ／ＴｉＮが形成されてい
る。図５（ｂ）は図５（ａ）のコンタクト部を用いたＤ
ＲＡＭの断面図である。

【００４５】同様にして、図６は上記実施の形態２で示
したメタルプラグ１４ｂにおいてバリアメタル１７とし
てＣＶＤ法によるＴｉ／ＴｉＮが形成されている。図６
（ｂ）は図６（ａ）のコンタクト部を用いたＤＲＡＭの
断面図である。

【００４６】同様にして、図７は上記実施の形態３で示
したメタルプラグ１４ｃにおいてバリアメタル１７とし
てＣＶＤ法によるＴｉ／ＴｉＮが形成されている。図７
（ｂ）は図７（ａ）のコンタクト部を用いたＤＲＡＭの
断面図である。このように、メタルプラグ１４ａ，１４
ｂ，１４ｃにおいて、バリアメタル１７を形成すること
により、さらにコンタクト抵抗の安定化が図れる。

【００４７】実施の形態５．上記実施の形態１〜４では
セルプレート電極側壁におけるコンタクト部について説
明を行なったが、ここでは下層配線へのコンタクト部に
ついて説明を行なう。図８，９はこの発明の実施の形態
５のビットライン配線へのコンタクト部の形成方法を示
す工程断面図である。図に従って順次説明を行う。

【００４８】まず、図８（ａ）に示すように、第２の層
間絶縁膜（図示なし）上に下層配線であるビットライン
配線７を形成して第３の層間絶縁膜８を形成する。その
後、第４の層間絶縁膜１０を形成する。次に、セルプレ
ート電極を形成すると同時に、ＴｉＮ膜またはポリシリ
コン膜にてなるセルプレート電極のダミーパターン１８
をビットライン配線７上の位置に形成する。次に、図８
（ｂ）に示すように、第５の層間絶縁膜１３として５０
０ｎｍをデポした後、２００ｎｍ程度をＣＭＰ研摩し、
セルプレート電極のダミーパターン１８上に第５の層間
絶縁膜１３を３００ｎｍ程度形成する。

【００４９】次に図８（ｃ）に示すように、セルプレー
ト電極のダミーパターン１８がＴｉＮ膜で形成されてい
る場合には、Ｃ_５Ｆ_８＋Ｏ_２＋Ａｒ＝２０ｓｃｃｍ＋２
０ｓｃｃｍ＋３００ｓｃｃｍにＣＦ_４を添加したエッチ
ングガスを用いてエッチングを行い、コンタクト径が
０．２５ｎｍのコンタクトホール１６aを形成する。ま
た、セルプレート電極のダミーパターン１８がポリシリ
コン膜で形成されている場合には、Ｃ_５Ｆ_８＋Ｏ_２＋Ａ
ｒのエッチングガスにおいて、Ｃ_５Ｆ_８：Ｏ _２の流量比
を従来の１：１から３：２以下にＯ_２流量を減少させて
エッチングを行う。

【００５０】このとき、どちらのエッチングを行って
も、セルプレート電極のダミーパターン１８におけるエ
ッチング断面はテーパ形状となる。さらに、このエッチ
ングは異方性エッチングであることからセルプレート電
極のダミーパターン１８より下方の第４の層間絶縁膜に
形成されるコンタクトホール１６aはセルプレート電極
のダミーパターン１８より上方の第５の層間絶縁膜中に
形成されるコンタクトホール１６aよりもコンタクト径
を小さく形成することができる。

【００５１】次に図９（ａ）に示すように、コンタクト
ホール１６ａ内を含む全面にＷ膜を３００ｎｍ程度デポ
した後、第５の層間絶縁膜１３上のＷ膜を除去してコン
タクトホール１６ａ内にのみＷ膜を埋込むことによりメ
タルプラグ１４ａを形成する。

【００５２】次に図９（ｂ）に示すように、全面にアル
ミ膜を５００ｎｍ程度形成する。その後、図９（ｃ）に
示すように、写真製版およびエッチングを行いメタルプ
ラグ１４ａ上にアルミ配線１５を形成し、ビットライン
配線７へのコンタクト部を完成させる。

【００５３】このように、セルプレート電極のダミーパ
ターン１８のエッチング断面がテーパ形状となるように
コンタクトホール１６ａを形成し、メタルプラグ１４ａ
を形成して、ビットライン配線７へのコンタクト部を形
成するようにしたので、ビットライン配線７直上のメタ
ルプラグ１４aの径を設計値よりも小さく形成すること
ができる。したがって下層配線であるビットライン配線
７への踏み外しマージンが小さくとも踏み外しによるコ
ンタクトの突き抜けトラブルの発生を防止でき、良好な
コンタクト部を形成できる。

【００５４】更に、図１０において点線で示すように、
下層配線であるビットライン配線７とメタルプラグ１４
aとの踏み外しマージンが設計上では０もしくは負とな
っても下層配線への踏み外しが起こることを防止でき
る。

【００５５】実施の形態６．図１１はこの発明の実施の
形態６の下層配線へのコンタクト部を示す断面図であ
る。図に示すように、メタルプラグ１４ｂとセルプレー
ト電極のダミーパターン１８との接触面の断面はテーパ
形状となっているとともに、メタルプラグ１４ｂの径は
セルプレート電極のダミーパターン１８の上部および下
部の両方において上記実施の形態５よりも大きく形成さ
れている。

【００５６】次に、図１１に示すコンタクト部の形成方
法を示す。まず、上記実施の形態５の図８（ａ）（ｂ）
を経た後、図８（ｃ）と同様にして、コンタクトホール
１６aを形成する。その後、例えばＣＦ_４／Ｏ_２ガスを
用いてケミカルドライエッチングを行う。このとき、ケ
ミカルドライエッチングが等方性エッチングであること
から、エッチングが等方的に進み、コンタクトホール１
６ａの径が拡大する。このエッチングは等方性エッチン
グであれば良く、ウエットエッチングを用いても良い。
その後、実施の形態５の図９（ａ）（ｂ）と同様の工程
を経て、図１１のコンタクト部を形成する。

【００５７】このようにすれば、メタルプラグ１４ｂは
上記実施の形態５に比べてビットライン配線７との接触
面積の拡大することができ、コンタクト抵抗の低減およ
び安定を図ることができ、良好なコンタクト部を形成で
きる。

【００５８】実施の形態７．図１２（ａ）（ｂ）（ｃ）
はこの発明の実施の形態７の下層配線へのコンタクト部
を示す断面図である。図１２のいずれにおいても、メタ
ルプラグ１４ｃとセルプレート電極のダミーパターン１
８との接触面の断面はテーパ形状となっているととも
に、セルプレート電極のダミーパターン１８の上部のメ
タルプラグ１４ｃの径は設計値通りであるが、セルプレ
ート電極のダミーパターン１８の下部メタルプラグ１４
ｃの径はセルプレート電極のダミーパターン１８の上部
のメタルプラグ１４ｃの径よりも大きく形成されてい
る。

【００５９】次に、図１２に示すコンタクト部の形成方
法を示す。まず、上記実施の形態５の図８（ａ）を参照
して、第３および第４の層間絶縁膜８ａ，１０ａとして
ＢＰ−ＴＥＯＳ膜を形成する。第４の層間絶縁膜１０ａ
上にセルプレート電極のダミーパターン１８としてＴｉ
Ｎ膜またはポリシリコン膜を膜厚１００ｎｍ程度形成す
る。

【００６０】次に、図８（ｂ）を参照して、第５の層間
絶縁膜１３ａとしてＢＰ−ＴＥＯＳ膜以外の、ＴＥＯＳ
膜などを５００ｎｍをデポした後、２００ｎｍ程度をＣ
ＭＰ研摩し、セルプレート電極のダミーパターン１８上
に第５の層間絶縁膜１３ａを３００ｎｍ程度形成する。

【００６１】その後、図８（ｃ）と同様にして、コンタ
クトホール１６aを形成する。その後、気相ＨＦを用い
て、第３および第４の層間絶縁膜８ａ，１０ａであるＢ
Ｐ−ＴＥＯＳ膜のみを選択的にエッチングを行う。その
結果、コンタクトホール１６ａの径はセルプレート電極
のダミーパターン１８の上部はそのままで、下部の方の
み拡大する。

【００６２】その後、上記実施の形態５の図９（ａ）
（ｂ）と同様の工程を経て、図１２のコンタクト部を形
成する。このとき、図１２（ｂ）はビットライン配線７
上面端まで開口した例であり、図１２（ｃ）はビットラ
イン配線７の側面まで開口した例である。

【００６３】このようにすれば、メタルプラグ１４ｃは
上部は設計値のコンタクト径を維持したまま、上記実施
の形態５に比べてさらにビットライン配線７との接触面
積を拡大することができ、コンタクト抵抗の低減および
安定を図ることができ、良好なコンタクト部を形成でき
る。

【００６４】実施の形態８．図１３，１４はこの発明の
実施の形態８の下層配線へのコンタクト部を示す断面図
である。図１３，１４は上記実施の形態５，６，７に示
すコンタクト部において、メタルプラグ１４ａ，１４
ｂ，１４ｃの下面にバリアメタル１７としてＴｉ／Ｔｉ
Ｎを形成したものである。

【００６５】バリアメタル１７の形成方法については上
記実施の形態４と同様に行なうことができるためここで
は詳しい説明は省略する。このように、メタルプラグ１
４ａ，１４ｂ，１４ｃにおいて、バリアメタル１７を形
成することにより、さらにコンタクト抵抗の安定化が図
れる。

【００６６】実施の形態９．上記実施の形態５〜８では
ダミーパターンを１層だけ設けた例を示したが、ここで
はダミーパターンを２層設けた例について説明する。図
１５，１６はこの発明の実施の形態９の下層配線へのコ
ンタクト部を示す断面図である。図において、３は下層
配線であるトランスファーゲート、４は第１の層間絶縁
膜、６は第２の層間絶縁膜、１９はビットライン配線の
ダミーパターン、２０はメタルプラグである。

【００６７】図１５に示すように、セルプレート電極の
ダミーパターン１８とビットライン配線のダミーパター
ン１９との２つのダミーパターンが形成されており、ビ
ットライン配線のダミーパターン１９はビットライン配
線７を形成すると同時に形成する。

【００６８】その後、上記実施の形態５で示したセルプ
レート電極のダミーパターン１８と同様にしてビットラ
イン配線のダミーパターン１９をエッチングしてトラン
スファーゲート３へのコンタクトホールを形成する。こ
のようにすれば、たとえばトランスファーゲート３への
設計マージンが０または負としても、トランスファーゲ
ート３への踏み外しを防止できる。

【００６９】また、図１５（ｂ）（ｃ）は第１および第
２の層間絶縁膜４ａ，６ａとしてＢＰ−ＴＥＯＳ膜が形
成されており、第３および第４および第５の層間絶縁膜
８，１０，１３はＢＰ−ＴＥＯＳ膜以外のＴＥＯＳ膜等
が形成されている。その後、気相ＨＦを用いて、第１お
よび第２の層間絶縁膜４ａ，６ａであるＢＰ−ＴＥＯＳ
膜のみを選択的にエッチングを行う。図１５（ｂ）はト
ランスファーゲート３上面端まで開口した例であり、図
１５（ｃ）はトランスファーゲート３の側面まで開口し
た例である。

【００７０】このようにすれば、図１５(ａ)において、
メタルプラグ２０の径は小さくなり、コンタクト抵抗が
高くなるが、図１５（ｂ）（ｃ）では接触面積を拡大す
ることができコンタクト抵抗を低減できる。

【００７１】さらに、図１６（ａ）（ｂ）（ｃ）は図１
５（ａ）（ｂ）（ｃ）においてバリアメタル１７として
Ｔｉ／ＴｉＮを形成したものである。バリアメタル１７
を形成することにより、さらにコンタクト抵抗の安定化
が図れる。

【００７２】実施の形態１０．ここでは上記実施の形態
のＤＲＡＭへの応用例を示す。図１７，１８，１９，２
０はこの発明の実施の形態１０を示すＤＲＡＭの断面図
であり、図２１（ａ）のＸ−Ｙ線のＤＲＡＭの断面図で
ある。いずれの場合も、接触面積の拡大によるコンタク
ト抵抗の低減を図ることができるとともに、踏み外しマ
ージンを減少させてもメタルプラグと下層配線とを良好
に安定して接続することができ、回路の占有面積を縮小
することができる。

【００７３】

【発明の効果】以上のようにこの発明によれば、プラグ
は、導電膜を貫通している箇所の断面形状が上部より下
部が狭いテーパ形状にて成るようにしたので、導電膜下
面より下方のプラグ径が上記導電膜上面より上方のプラ
グ径よりも小さいようにしたので、コンタクト部の占有
領域を小さくできる。プラグと導電膜との接触面積を拡
大することができコンタクト抵抗を低減でき、安定した
良好なコンタクト部を形成できる。また、導電膜より下
部のプラグ径が導電膜より上部のプラグ径よりも小さく
形成でき、コンタクト部の占有領域を小さくできる。

【００７４】また、プラグは、導電膜より下部のプラグ
径が、上記導電膜を貫通している箇所の下端のプラグ径
より大きいようにしたので、プラグは導電膜下面におい
ても接触することができ、プラグと導電膜との接触面積
をより拡大できる。

【００７５】上層層間絶縁膜がＴＥＯＳ膜であり、下層
層間絶縁膜がＢＰ−ＴＥＯＳ膜であるようにしたので、
気相ＨＦによりＢＰ−ＴＥＯＳ膜を選択的にエッチング
することができ、下層層間絶縁膜に形成されているコン
タクトホール径を拡大できる。

【００７６】また、プラグは、導電膜より上部のプラグ
径が、上記導電膜を貫通している箇所の上端のプラグ径
より大きいようにしたので、プラグは導電膜上面と接触
でき、接触面積をより拡大することができる。

【００７７】また、層間絶縁膜中にプラグが貫通するダ
ミーパターンを設け、上記プラグが、上記ダミーパター
ンを貫通している箇所の断面形状が上部より下部が狭い
テーパ形状にて成るようにしたので、下層配線直上のプ
ラグの径を設計値よりも小さく形成することができ、下
層配線への踏み外しマージンが小さくとも踏み外しによ
るコンタクトの突き抜けトラブルの発生を防止でき、良
好なコンタクト部を形成できる。

【００７８】また、プラグは、ダミーパターンより下部
のプラグ径が、上記ダミーパターンを貫通している箇所
の下端のプラグ径より大きいようにしたので、下層配線
への踏み外しマージンに余裕がある場合には下層配線と
の接触面積を拡大でき、下層配線とのコンタクト抵抗を
低減できる。

【００７９】また、プラグは、ダミーパターンより上部
のプラグ径が、上記ダミーパターンを貫通している箇所
の上端のプラグ径より大きいようにしたので、上層配線
との接触面積を拡大でき、コンタクト抵抗を低減でき
る。

【００８０】また、ダミーパターンを２層以上有するよ
うにしたので、長いプラグを形成する際にはプラグと下
層配線との踏み外しマージンを０もしくは負とでき、よ
り小さい踏み外しマージンで設計できる。

【００８１】また、プラグの側面および底面にバリアメ
タルを設けるようにしたので、さらにコンタクト抵抗の
安定化が図れる。

【００８２】さらに、この発明の半導体装置の製造方法
によれば、コンタクトホールを形成する工程が、導電膜
がポリシリコン膜の場合、Ｃ_５Ｆ_８＋Ｏ_２＋Ａｒのエッ
チングガスの流量をＣ_５Ｆ_８：Ｏ_２＝３：２以下となる
ように０２の流量を減少させたエッチングガスを用いた
異方性エッチングにて行なうようにしたので、ポリシリ
コン膜の断面が上部より下部が狭いテーパ形状を有する
コンタクトホールを安定して形成できる。

【００８３】また、コンタクトホールを形成する工程
が、導電膜が金属膜の場合、Ｃ_５Ｆ_８＋Ｏ_２＋Ａｒ＋Ｃ
Ｆ_４のエッチングガスを用いた異方性エッチングにて行
なうようにしたので、金属膜の断面が上部より下部が狭
いテーパ形状を有するコンタクトホールを安定して形成
できる。

【００８４】また、コンタクトホールを形成する工程
が、異方性エッチングを行なった後、等方性エッチング
を行ないコンタクトホールを形成する工程であるように
したので、導電膜上下のコンタクトホール径を大きくす
ることができ、導電膜とプラグとの接触面積を拡大で
き、コンタクト抵抗が低減できる。

【００８５】また、上層層間絶縁膜と下層層間絶縁膜と
のエッチング特性の異なる場合、コンタクトホールを形
成する工程が、異方性エッチングを行なった後、上記下
層層間絶縁膜のみのエッチングするエッチング条件にて
エッチングを行ないコンタクトホールを形成する工程で
あるようにしたので、導電膜下のコンタクトホール径を
大きくすることができ、導電膜とプラグとの接触面積を
拡大できる。

【００８６】また、下層層間絶縁膜をＢＰ−ＴＥＯＳ膜
とし、上層層間絶縁膜をＴＥＯＳ膜としてコンタクトホ
ールを形成する工程が、気相ＨＦを用いてエッチングす
る工程であるようにしたので、下層層間絶縁膜に形成さ
れるコンタクトホール部のみのコンタクトホール径を拡
大できる。

【００８７】また、コンタクトホールを形成する工程の
後、上記コンタクトホールに導電性膜を埋込む工程の前
に、上記コンタクトホール内にバリアメタルを形成する
工程を備えるようにしたので、さらにコンタクト抵抗の
安定化が図れるコンタクト部を形成できる。

【００８８】また、導電膜をダミーパターンとして形成
するようにしたので、ダミーパターン上部より下部荷お
いてプラグ径を小さく形成することができ、下層配線へ
の踏み外しマージンが小さくとも踏み外しによるコンタ
クトの突き抜けトラブルの発生を防止でき、良好なコン
タクト部を形成できる。

【図面の簡単な説明】

【図１】 この発明の実施の形態１のセルプレート電極
側壁におけるコンタクト部の形成方法を示す工程断面図
である。

【図２】 この発明の実施の形態１のセルプレート電極
側壁におけるコンタクト部の形成方法を示す工程断面図
である。

【図３】 この発明の実施の形態２のセルプレート電極
側壁におけるコンタクト部を示す断面図である。

【図４】 この発明の実施の形態３のセルプレート電極
側壁におけるコンタクト部を示す断面図である。

【図５】 この発明の実施の形態４のセルプレート電極
側壁におけるコンタクト部を示す断面図である。

【図６】 この発明の実施の形態４のセルプレート電極
側壁におけるコンタクト部を示す断面図である。

【図７】 この発明の実施の形態４のセルプレート電極
側壁におけるコンタクト部を示す断面図である。

【図８】 この発明の実施の形態５のビットライン配線
へのコンタクト部の形成方法を示す工程断面図である。

【図９】 この発明の実施の形態５のビットライン配線
へのコンタクト部の形成方法を示す工程断面図である。

【図１０】 この発明の実施の形態５のビットライン配
線へのコンタクト部を示す断面図である。

【図１１】 この発明の実施の形態６の下層配線へのコ
ンタクト部を示す断面図である。

【図１２】 この発明の実施の形態７の下層配線へのコ
ンタクト部を示す断面図である。

【図１３】 この発明の実施の形態８の下層配線へのコ
ンタクト部を示す断面図である。

【図１４】 この発明の実施の形態８の下層配線へのコ
ンタクト部を示す断面図である。

【図１５】 この発明の実施の形態９の下層配線へのコ
ンタクト部を示す断面図である。

【図１６】 この発明の実施の形態９の下層配線へのコ
ンタクト部を示す断面図である。

【図１７】 この発明の実施の形態１０を示すＤＲＡＭ
の断面図である。

【図１８】 この発明の実施の形態１０を示すＤＲＡＭ
の断面図である。

【図１９】 この発明の実施の形態１０を示すＤＲＡＭ
の断面図である。

【図２０】 この発明の実施の形態１０を示すＤＲＡＭ
の断面図である。

【図２１】 ＤＲＡＭの構造を示す平面図および従来の
ＤＲＡＭの構造を示す断面図である。

【図２２】 セルプレート電極側壁における従来のコン
タクト部の形成方法を示す工程断面図である。

【図２３】 セルプレート電極側壁における従来のコン
タクト部の形成方法を示す工程断面図である。

【図２４】 ビットライン配線７への従来のコンタクト
部を示す断面図である。

【符号の説明】

１ シリコン基板、３ トランスファーゲート、７ ビ
ットライン配線、８ 第３の層間絶縁膜、１０ 第４の
層間絶縁膜、８ａ，１０ａ ＢＰ−ＴＥＯＳ膜、１２
セルプレート電極、１３ 第５の層間絶縁膜、１３ａ
ＴＥＯＳ膜、１４ａ，１４ｂ，１４ｃ，２０ メタルプ
ラグ、１５ アルミ配線層、１６ａ コンタクトホー
ル、１７ バリアメタル、１８ セルプレート電極のダ
ミーパターン、１９ ビットライン配線のダミーパター
ン。

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F004 BA03 CA02 DA00 DA01 DA23 DA26 DB02 DB03 DB12 EA21 EA29 EA37 EB01 EB03 5F033 HH08 JJ18 JJ19 JJ33 KK00 KK04 KK33 NN16 NN32 QQ08 QQ09 QQ15 QQ21 QQ48 RR04 SS04 VV01 VV16 WW06 XX09 XX15 5F083 AD29 AD48 GA02 JA32 JA36 JA39 JA40 KA19 MA05 MA06 MA16 MA18 PR03 PR05 ZA28

Claims (16)

【特許請求の範囲】
1. 【請求項１】 シリコン基板上に、下層層間絶縁膜と、
   上記下層層間絶縁膜上に設けた導電膜と、上記導電膜上
   に設けた上層層間絶縁膜とを備え、上記上層層間絶縁膜
   と上記導電膜と上記下層層間絶縁膜とに渡って形成され
   たプラグと、上記プラグ上に設けた配線層とを備えた半
   導体装置において、 上記プラグは、上記導電膜を貫通している箇所の断面形
   状が上部より下部が狭いテーパ形状にて成ることを特徴
   とする半導体装置。
2. 【請求項２】 プラグは、導電膜より下部のプラグ径
   が、上記導電膜を貫通している箇所の下端のプラグ径よ
   り大きいことを特徴とする請求項１に記載の半導体装
   置。
3. 【請求項３】 上層層間絶縁膜がＴＥＯＳ膜であり、下
   層層間絶縁膜がＢＰ−ＴＥＯＳ膜であることを特徴とす
   る請求項２に記載の半導体装置。
4. 【請求項４】 プラグは、導電膜より上部のプラグ径
   が、上記導電膜を貫通している箇所の上端のプラグ径よ
   り大きいことを特徴とする請求項１または２に記載の半
   導体装置。
5. 【請求項５】 シリコン基板上に、下層配線層と、上記
   下層配線層上に設けた層間絶縁膜と、上記層間絶縁膜中
   に設けた上記下層配線層へ至るプラグと、上記プラグ上
   に設けた上層配線層とを備えた半導体装置において、上
   記層間絶縁膜中に上記プラグが貫通するダミーパターン
   を設け、上記プラグが、上記ダミーパターンを貫通して
   いる箇所の断面形状が上部より下部が狭いテーパ形状に
   て成ることを特徴とする半導体装置。
6. 【請求項６】 プラグは、ダミーパターンより下部のプ
   ラグ径が、上記ダミーパターンを貫通している箇所の下
   端のプラグ径より大きいことを特徴とする請求項５に記
   載の半導体装置。
7. 【請求項７】 プラグは、ダミーパターンより上部のプ
   ラグ径が、上記ダミーパターンを貫通している箇所の上
   端のプラグ径より大きいことを特徴とする請求項５また
   は請求項６に記載の半導体装置。
8. 【請求項８】 ダミーパターンを２層以上有することを
   特徴とする請求項５ないし７のいずれかに記載の半導体
   装置。
9. 【請求項９】 プラグの側面および底面にバリアメタル
   を設けたことを特徴とする請求項１ないし８のいずれか
   に記載の半導体装置。
10. 【請求項１０】 シリコン基板上に下層層間絶縁膜を形
    成する工程と、上記下層層間絶縁膜上に導電膜を形成す
    る工程と、上記導電膜上に上層層間絶縁膜を形成する工
    程と、上記上層層間絶縁膜と上記導電膜と上記下層層間
    絶縁膜とにエッチングを行ないコンタクトホールを形成
    する工程と、上記コンタクトホールに導電性膜を埋込ん
    でプラグを形成する工程と、上記プラグ上に配線層を形
    成する工程とを備えた半導体装置の製造方法において、 上記コンタクトホールを形成する工程が、上記導電膜が
    ポリシリコン膜の場合、Ｃ_５Ｆ_８＋Ｏ_２＋Ａｒのエッチ
    ングガスの流量をＣ_５Ｆ_８：Ｏ_２＝３：２以下となるよ
    うに０２の流量を減少させたエッチングガスを用いた異
    方性エッチングにて行なうようにしたことを特徴とする
    半導体装置の製造方法。
11. 【請求項１１】 シリコン基板上に下層層間絶縁膜を形
    成する工程と、上記下層層間絶縁膜上に導電膜を形成す
    る工程と、上記導電膜上に上層層間絶縁膜を形成する工
    程と、上記上層層間絶縁膜と上記導電膜と上記下層層間
    絶縁膜とにエッチングを行ないコンタクトホールを形成
    する工程と、上記コンタクトホールに導電性膜を埋込ん
    でプラグを形成する工程と、上記プラグ上に配線層を形
    成する工程とを備えた半導体装置の製造方法において、 上記コンタクトホールを形成する工程が、上記導電膜が
    金属膜の場合、Ｃ_５Ｆ _８＋Ｏ_２＋Ａｒ＋ＣＦ_４のエッチ
    ングがスを用いた異方性エッチングにて行なうようにし
    たことを特徴とする半導体装置の製造方法。
12. 【請求項１２】 コンタクトホールを形成する工程が、
    異方性エッチングを行なった後、等方性エッチングを行
    ないコンタクトホールを形成する工程であることを特徴
    とする請求項１０または１１に記載の半導体装置の製造
    方法。
13. 【請求項１３】 上層層間絶縁膜と下層層間絶縁膜との
    エッチング特性の異なる場合、コンタクトホールを形成
    する工程が、異方性エッチングを行なった後、上記下層
    層間絶縁膜のみをエッチングするエッチング条件にてエ
    ッチングを行ないコンタクトホールを形成する工程であ
    ることを特徴とする請求項１０または１１に記載の半導
    体装置の製造方法。
14. 【請求項１４】 下層層間絶縁膜をＢＰ−ＴＥＯＳ膜と
    し、上層層間絶縁膜をＴＥＯＳ膜としてコンタクトホー
    ルを形成する工程が、気相ＨＦを用いてエッチングする
    工程を備えたことを特徴とする請求項１３に記載の半導
    体装置の製造方法。
15. 【請求項１５】 コンタクトホールを形成する工程の後
    で、上記コンタクトホールに導電性膜を埋込む工程の前
    に、上記コンタクトホール内にバリアメタルを形成する
    工程を備えたことを特徴とする請求項１０ないし１４の
    いずれかに記載の半導体装置の製造方法。
16. 【請求項１６】 導電膜をダミーパターンとして形成す
    ることを特徴とする請求項１０ないし１５のいずれかに
    記載の半導体装置の製造方法。