KR19990061344A - 메탈-절연막-메탈 커페시터의 제조방법 - Google Patents
메탈-절연막-메탈 커페시터의 제조방법 Download PDFInfo
- Publication number
- KR19990061344A KR19990061344A KR1019970081602A KR19970081602A KR19990061344A KR 19990061344 A KR19990061344 A KR 19990061344A KR 1019970081602 A KR1019970081602 A KR 1019970081602A KR 19970081602 A KR19970081602 A KR 19970081602A KR 19990061344 A KR19990061344 A KR 19990061344A
- Authority
- KR
- South Korea
- Prior art keywords
- metal
- forming
- wiring
- layer
- insulating film
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 23
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 19
- 239000002184 metal Substances 0.000 title claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 239000010410 layer Substances 0.000 claims abstract description 35
- 238000000034 method Methods 0.000 claims abstract description 14
- 239000004065 semiconductor Substances 0.000 claims abstract description 13
- 239000011229 interlayer Substances 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 238000000059 patterning Methods 0.000 claims abstract description 7
- 238000000151 deposition Methods 0.000 claims abstract description 6
- 150000004767 nitrides Chemical class 0.000 claims description 6
- 230000000087 stabilizing effect Effects 0.000 abstract 1
- 238000005530 etching Methods 0.000 description 5
- 208000029523 Interstitial Lung disease Diseases 0.000 description 2
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
- H10D1/692—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명에서 개시하는 메탈-절연막-메탈(MIM) 커페시터의 제조방법은, 반도체 기판상에 소정의 반도체 소자를 형성하고 그 위에 절연막(ILD)을 형성하여 평탄화하고 소자 배선을 위한 콘택홀을 형성하는 단계와, 상기 결과물의 상부에 메탈층과 제 1 유전체막을 순차적으로 형성한 후 패터닝하여 배선 및 하부전극을 동시에 형성하는 단계와, 상기 결과물의 배선층 상부에 남아있는 제 1 유전체막을 제거한 후 상부 전면에 제 2 유전체막을 형성하는 단계와, 그리고 상기 결과물의 상부에 층간절연막을 침적한 후 제 1 유전체막을 식각 스톱핑층으로 사용하여 커패시터와 배선 연결을 위한 콘택홀을 형성하는 단계와, 그리고 상기 결과물 상부에 메탈을 증착한 후 패터닝하여 배선과 상부전극을 동시에 형성하는 단계를 포함한다. 이에 따르면 식각 스톱핑층 등을 적용하여 하부전극에 상부전극을 연결하기 위한 콘택홀의 형성시 과식각에 의한 하부전극의 손상을 방지함으로써 커페시턴스의 전압계수를 줄일 수 있고 공정의 안정화를 이룰 수 있다.
Description
본 발명은 아날로그 반도체 장치에서 손쉽게 형성할 수 있고 퍼포먼스를 향상시킬 수 있는 메탈-절연막-메탈(Metal-Insulator-Metal, MIM) 커페시터의 제조방법에 관한 것이다.
종래 MIM 커페시터의 제조공정을 살펴보면, 반도체 기판상에 소정의 반도체 소자를 형성한 후 배선을 하는 공정에서 커패시터를 형성하게 된다.
즉, 소정의 반도체 소자가 형성된 기판의 상부에 먼저 층간절연막 침적하고 여기에 소자 배선을 위한 소정의 콘택홀을 형성한 다음 그 위에 메탈층(알루미늄 등)을 증착하고 이를 패터닝하여 제 1 배선층 및 커페시터의 하부전극을 형성한다. 다음 쇼트 방지를 위해 층간절연막을 형성한 후 그 하부에 위치하는 커페시터의 하부전극까지 사진 및 식각 공정을 진행하여 콘택홀을 형성한다. 이후 커페시터를 구현하기 위하여 유전체막을 성장시킨 후 커페시터의 상부전극을 형성하게 된다.
그러나 이와 같은 기존 MIM 커페시터 제조공정은 공정 진행중에 커페시터의 유전체막을 형성할 자리 식각시(하부전극의 패터닝시)에 하부전극인 전도체가 과식각에 의해 손상이 발생하고, 그 위에 형성하는 유전체막도 불량해져 전압 변화에 따라 커페시턴스가 변화하게 되는 즉, 커페시턴스의 전압계수(Voltage Coefficient of Capacitance)를 변화시키는 요인으로 작용하게 된다.
이와 같이 전압 변화에 따른 커페시턴스의 변화는 반도체 소자의 미세화 및 고집적화에 따라 아날로그 소자인 커페시터에 많은 영향을 미치게 된다.
따라서 본 발명의 목적은 커페시터의 유전체막을 양호하게 형성하여 커페시턴스의 전압계수를 줄일 수 있고 공정의 안정화를 이룰 수 있는 메탈-절연막-메탈 커페시터의 제조방법을 제공하는 데에 있다.
즉, 본 발명은 MIM 커페시터의 제조시 하부전극의 과식각에 의한 손상을 제거함으로써 양호한 특성의 유전체막을 얻을 수 있게 한 데에 특징이 있다.
도 1 내지 도 4는 본 발명에 따른 MIM 커페시터의 제조공정순 소자의 단면도들이다.
도면의 주요부분에 대한 부호의 설명
10 : 실리콘 기판 20 : 필드산화막
22 : 게이트산화막 24, 29 : 층간절연막
25, 24a : 콘택홀 26, 28 : 산화막
30 : 게이트폴리 40 : 제 1 메탈층
40a, 40b : 제 1 배선층 40c : 하부전극
42a, 42b : 제 2 배선층 42c : 상부전극
50 : 질화막
상기 본 발명의 목적을 달성하기 위한 메탈-절연막-메탈 커페시터의 제조방법은, 반도체 기판상에 소정의 반도체 소자를 형성하고 그 위에 절연막(ILD)을 형성하여 평탄화하고 소자 배선을 위한 콘택홀을 형성하는 단계와, 상기 결과물의 상부에 메탈층과 제 1 유전체막을 순차적으로 형성한 후 패터닝하여 배선 및 하부전극을 동시에 형성하는 단계와, 상기 결과물의 배선층 상부에 남아있는 제 1 유전체막을 제거한 후 상부 전면에 제 2 유전체막을 형성하는 단계와, 그리고 상기 결과물의 상부에 층간절연막을 침적한 후 제 1 유전체막을 식각 스톱핑층으로 사용하여 커패시터와 배선 연결을 위한 콘택홀을 형성하는 단계와, 그리고 상기 결과물 상부에 메탈을 증착한 후 패터닝하여 배선과 상부전극을 동시에 형성하는 단계를 포함하는 데에 특징이 있다.
이하, 본 발명에 따른 커패시터의 제조방법을 첨부된 도 1 내지 도 4를 참조하여 상세히 설명하고자 한다.
먼저 반도체 기판(10) 상에 소자 분리를 위한 필드산화막(20)을 형성한 후 소정의 반도체 제조공정을 진행하여 모스(MOS) 소자의 게이트산화막(20), 게이트폴리(30), 소스/드레인 영역(도면에는 생략됨) 등을 형성한다.
이후 층간절연막(ILD)(24)를 적층하고 기판상의 소자 영역을 연결하기 위한 콘택홀(25)(25a)을 형성한다. 이와 같은 공정을 진행하면 도 1과 같은 단면 구조를 갖게 된다.
다음 도 2에 도시된 바와 같이, 상기 공정을 진행한 결과물의 상부에 메탈층(40)을 증착하고, 연속하여 그 위에 제 1 유전체막으로 산화막(26)과 질화막(50)을 형성한다.
다음 도 3에 도시된 바와 같이, 사진 및 식각 공정을 이용하여 상기 결과물의 메탈층(40)을 패터닝하여 하부전극(40c) 및 제 1 배선층(40a)(40b)을 형성하고, 이후 다시 사진 및 식각공정을 사용하여 하부전극(40c) 이외의 제 1 배선층(40a)(40b)의 상부에 남아있는 제 1 유전체 막질인 산화막(26) 및 질화막(50)을 제거한다.
이후 다시 상기 결과물 상부에 제 2 유전체막으로 산화막(28)를 성장시킨 후 그 위에 층간절연막(IMD)(29)을 침적한다.
다음 도 4에서와 같이, 상기 공정을 진행한 결과물의 상부로부터 배선층간의 연결 등을 위한 콘택홀을 형성한다. 이 공정에서 상기 하부전극(40c)의 상부에 위치하는 제 1 유전체막인 질화막(50)이 식각 스톱핑층으로 작용하여 하부전극의 표면이 과식각 되는 것을 방지하게 된다.
이후 상기 결과물 상부에 메탈을 증착한 후 사진 및 식각 공정을 이용, 패터닝하여 제 2 배선층(42a)(42d) 및 상부전극(42c)을 형성한다. 이 때에 상, 하부 메탈층 간의 연결을 위하여 콘택홀 내부에는 텅스텐-플러그를 채워넣을 수도 있다.
이상에서 상세히 설명한 바와 같이, 본 발명에 의하면 식각 스톱핑층 등을 적용하여 하부전극에 상부전극을 연결하기 위한 콘택홀의 형성시 과식각에 의한 하부전극의 손상을 방지함으로써 커페시턴스의 전압계수를 줄일 수 있고 공정의 안정화를 이룰 수 있다.
Claims (3)
- 반도체 기판상에 소정의 반도체 소자를 형성하고 그 위에 절연막(ILD)을 형성하여 평탄화하고 소자 배선을 위한 콘택홀을 형성하는 단계와, 상기 결과물의 상부에 메탈층과 제 1 유전체막을 순차적으로 형성한 후 패터닝하여 배선 및 하부전극을 동시에 형성하는 단계와, 상기 결과물의 배선층 상부에 남아있는 제 1 유전체막을 제거한 후 상부 전면에 제 2 유전체막을 형성하는 단계와, 그리고 상기 결과물의 상부에 층간절연막을 침적한 후 커패시터와 배선 연결을 위한 콘택홀을 형성하는 단계와, 그리고 상기 결과물 상부에 메탈을 증착한 후 패터닝하여 배선과 상부전극을 동시에 형성하는 단계를 포함하는 메탈-절연막-메탈 커페시터의 제조방법.
- 제 1 항에 있어서, 상기 제 1 유전체막의 일부를 층간절연막에 상부전극 형성을 위한 콘택홀 형성시 식각 스톱핑층으로 사용하는 것을 특징으로 하는 메탈-절연막-메탈 커페시터의 제조방법.
- 제 1 항에 있어서, 상기 제 1 유전체막은 산화막, 질화막 또는 산화막/질화막의 이중 구조인 것을 특징으로 하는 메탈-절연막-메탈 커페시터의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970081602A KR19990061344A (ko) | 1997-12-31 | 1997-12-31 | 메탈-절연막-메탈 커페시터의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970081602A KR19990061344A (ko) | 1997-12-31 | 1997-12-31 | 메탈-절연막-메탈 커페시터의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19990061344A true KR19990061344A (ko) | 1999-07-26 |
Family
ID=66181676
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970081602A KR19990061344A (ko) | 1997-12-31 | 1997-12-31 | 메탈-절연막-메탈 커페시터의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19990061344A (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100344842B1 (ko) * | 2000-09-28 | 2002-07-20 | 주식회사 하이닉스반도체 | 엠아이엠(ｍｉｍ) 캐패시터 형성 방법 |
| KR20020088719A (ko) * | 2001-05-21 | 2002-11-29 | 주식회사 하이닉스반도체 | 캐패시터의 제조 방법 |
| KR100964116B1 (ko) * | 2003-04-04 | 2010-06-16 | 매그나칩 반도체 유한회사 | 반도체소자의 제조방법 |
-
1997
- 1997-12-31 KR KR1019970081602A patent/KR19990061344A/ko not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100344842B1 (ko) * | 2000-09-28 | 2002-07-20 | 주식회사 하이닉스반도체 | 엠아이엠(ｍｉｍ) 캐패시터 형성 방법 |
| KR20020088719A (ko) * | 2001-05-21 | 2002-11-29 | 주식회사 하이닉스반도체 | 캐패시터의 제조 방법 |
| KR100964116B1 (ko) * | 2003-04-04 | 2010-06-16 | 매그나칩 반도체 유한회사 | 반도체소자의 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100398015B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US6259128B1 (en) | Metal-insulator-metal capacitor for copper damascene process and method of forming the same | |
| US6025223A (en) | Methods of forming high dielectric capacitors | |
| JP2007221161A (ja) | 半導体デバイスで用いられるキャパシタとその製造方法 | |
| KR100306202B1 (ko) | 반도체장치 및 그의 제조방법 | |
| US20050263848A1 (en) | Metal-insulator-metal capacitor having a large capacitance and method of manufacturing the same | |
| KR100267093B1 (ko) | 박막커패시터및그제조방법 | |
| KR19990035652A (ko) | 디램 장치의 제조 방법 | |
| US6284619B1 (en) | Integration scheme for multilevel metallization structures | |
| US5913126A (en) | Methods of forming capacitors including expanded contact holes | |
| KR100505605B1 (ko) | 금속막-절연막-금속막 구조의 커패시터 제조방법 | |
| KR19990061344A (ko) | 메탈-절연막-메탈 커페시터의 제조방법 | |
| KR100865944B1 (ko) | Ｍｉｍ 구조의 커패시터 제조방법 | |
| KR100370131B1 (ko) | Ｍｉｍ 캐패시터 및 그의 제조방법 | |
| KR100270962B1 (ko) | 반도체 집적회로의 커패시터 제조방법 | |
| KR19980040650A (ko) | 반도체메모리 장치의 커패시터 제조방법 | |
| KR20000043821A (ko) | 반도체 메모리 장치의 제조 방법 | |
| US5994223A (en) | Method of manufacturing analog semiconductor device | |
| KR100218274B1 (ko) | 딘 필름 커패시터 및 그 제조방법 | |
| KR100607660B1 (ko) | Ｍｉｍ 구조의 커패시터 제조방법 | |
| KR101044612B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100964116B1 (ko) | 반도체소자의 제조방법 | |
| CN100394545C (zh) | 半导体元件的制造方法 | |
| KR100444773B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100340900B1 (ko) | 반도체장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19971231 |
|
| PG1501 | Laying open of application | ||
| PC1203 | Withdrawal of no request for examination | ||
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |