JP2000357853A - 電気構造およびその形成方法 - Google Patents

電気構造およびその形成方法

Info

Publication number
JP2000357853A
JP2000357853A JP2000131843A JP2000131843A JP2000357853A JP 2000357853 A JP2000357853 A JP 2000357853A JP 2000131843 A JP2000131843 A JP 2000131843A JP 2000131843 A JP2000131843 A JP 2000131843A JP 2000357853 A JP2000357853 A JP 2000357853A
Authority
JP
Japan
Prior art keywords
conductor
solder
substrate
conductive
solderable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000131843A
Other languages
English (en)
Other versions
JP3418972B2 (ja
Inventor
Angeru Himaresu Migeru
ミゲル・アンゲル・ヒマレス
Susan Milkovich Cynthia
シンシア・スーザン・ミルコヴィッチ
Vincent Pearson Mark
マーク・ビンセント・ピアソン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2000357853A publication Critical patent/JP2000357853A/ja
Application granted granted Critical
Publication of JP3418972B2 publication Critical patent/JP3418972B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016—Brazing of electronic components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/42—Printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05671—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10125—Reinforcing structures
    • H01L2224/10126—Bump collar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8101—Cleaning the bump connector, e.g. oxide removal step, desmearing
    • H01L2224/81013—Plasma cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0379—Stacked conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10992—Using different connection materials, e.g. different solders, for the same connection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0415—Small preforms other than balls, e.g. discs, cylinders or pillars
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0465—Shape of solder, e.g. differing from spherical shape, different shapes due to different solder pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

(57)【要約】 （修正有） 【課題】 第１の基板を第２の基板に結合する導電性構
造における熱によって生じる応力を低減する電気構造お
よびそれに付随する製作方法の提供。 【解決手段】 第１の導電体１４は第１の基板１２に装
着され、第２の導電体は第２の基板に装着される。第１
の導電体ははんだバンプを含むことができ、第２の導電
体は、鉛とスズとの共融合金などの共融合金を含むこと
ができる。あるいは、第２の導電体は融点が第１の導電
体の融点より低い共融合金を含むことができる。第１の
導電体の一部を、はんだ付け不能な非導電性の材料１８
で被覆する。第１の導電体の融点は第２の導電体の融点
よりも高い。第１の導電体と第２の導電体は、第１の導
電体の被覆されていない表面における表面接着によって
機械的および電気的に結合される。この接着結合は、第
１の導電体の融点と第２の導電体の融点の間の温度を加
えた結果による。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、第１の基板を第２
の基板にはんだ接合する際の熱によって生じるひずみを
低減する電気構造およびそれに付随する製作方法に関す
る。第１の基板は、チップまたはモジュールを含むこと
ができる。第２の基板は、チップ・キャリヤまたは回路
板を含むことができる。したがって、本発明は、チップ
とチップ・キャリヤ、チップと回路板、およびモジュー
ルと回路板などの結合を含む。
【０００２】
【関連する技術】チップ・キャリヤにチップを結合する
周知の方法は、Ｃ４はんだボールによってチップをチッ
プ・キャリヤに結合する、「Ｃ４」（Controlled Colla
pse ChipConnection）法である。Ｃ４はんだボールは、
チップ上のパッドに結合され、Ｃ４はんだボールは、チ
ップ・キャリヤ上のはんだ付け可能な場所ではんだ接合
を使用することによってチップ・キャリヤに接続され
る。Ｃ４はんだボールは、当技術分野で周知のいずれか
の組成を有し、一般には、９０／１０または９７／３な
どの高い鉛／スズ重量比の、鉛とスズとの合金を含む。
他のＣ４はんだボール組成は、重量比が５０／５０の鉛
／インジウム合金である。
【０００３】上記の構造を加熱または冷却すると、はん
だ接合は、チップとチップ・キャリヤの熱膨張率の相違
によって生じるひずみを起こしやすい。たとえば、チッ
プは一般にはシリコンを含み、約３〜６ｐｐｍ／℃の熱
膨張率（「ＣＴＥ」）を有する（ｐｐｍは１００万分の
１を表す）。チップ・キャリヤは、一般には、アルミナ
を含む積層または有機材料を含む積層である。アルミナ
・チップ・キャリヤのＣＴＥは約６ｐｐｍ／℃であり、
有機チップ・キャリヤのＣＴＥは約６〜２４ｐｐｍ／℃
の範囲である。熱サイクル中のＣＴＥの不一致によって
生じる熱応力とその結果としてのひずみは、はんだ接合
の疲労障害を起こし、その結果として、疲労障害を起こ
すまでの達成可能サイクル数によって評価される信頼性
の低下を生じさせることがある。
【０００４】ＣＴＥ不一致が疲労寿命に与える影響を軽
減する従来技術の方法は、米国特許第５６５６８６２号
に記載のチップとチップ・キャリヤとの間の空間に、Ｃ
４はんだボールを含めてチップをチップ・キャリヤに接
合する相互接続構造をカプセル封止する材料を充填する
ことである。このカプセル封止材料は典型的には、約２
４〜４０ｐｐｍ／℃のＣＴＥを有し、熱サイクル中に構
造全体を一つの複合構造として移動させる。カプセル封
止材料の剛性が高いため、カプセル封止材料は、普通な
らはんだ接合部で作用するはずの熱応力を吸収すること
ができる。この目的に使用可能な材料は、約１０6ｐｓ
ｉの剛性を持つＨｙｓｏｌ４５１２１である。カプセル
封止材料の使用に関する問題は、カプセル封止材料の汚
染や破砕などの条件によって、カプセル封止材料が相互
接続構造に適切に接着しないことである。その結果、カ
プセル材料が分離し、相互接続構造が露出し、それによ
って、熱応力を軽減するというカプセル封止材料の役割
が果たせなくなる。もう一つの難点は、熱応力を有効に
解放するのに必要なカプセル封止材料の高い剛性によ
り、残念なことに相互接続構造にかかる高い機械応力が
生じ、それによって相互接続構造の構造的保全性を弱め
る可能性があることである。カプセル封止材料の剛性が
弱くなると、相互接続構造にかかる機械応力が増大し、
カプセル封止材料が衝撃と振動を吸収する能力が増す。
考慮すべき他の点は、チップ−チップ・キャリヤ構造の
ライフ・サイクル中および試験段階に生じる問題を修正
するために、構造を再加工することが、カプセル封止材
料のためにできなくなることである。
【０００５】ＣＴＥ不一致が疲労寿命に与える影響を低
減する従来技術の他の方法は、米国特許第５６４１１１
３号で開示されている方法である。この特許では、第１
のはんだバンプの切頭球体と、第２のはんだバンプの切
頭球体とを融着することによって、基板にチップを結合
する方法が開示されている。この融着は、第１のプロセ
スの後、第２のプロセスの前に行われる。第１のプロセ
スは、第１のはんだバンプを形成してチップに接続し、
第１のはんだバンプを硬化させる前の室温では液体であ
る非導電性の樹脂で被覆し、この樹脂層を硬化させ、第
２のはんだバンプと融着させることになる第１のはんだ
バンプの表面を露出させるように樹脂層の一部を除去す
るステップを含む。この第１のプロセスの後、第１のは
んだバンプと第２のはんだバンプの両方が溶けて融着す
る温度で第１のはんだバンプと第２のはんだバンプをリ
フローすることによって融着を行う。次に、第２のプロ
セスによって、第２のはんだバンプを基板に接合する。
残念ながら、この方法は、構造のライフ・サイクル中お
よび試験段階に生じる問題を是正するためにチップ−基
板構造を再加工するには実際的ではない。再加工が困難
なのは、融着された第１と第２のはんだバンプを分離す
るために熱を加えることによって第１と第２の両方のは
んだバンプが溶けるためである。チップと基板を引き離
すとき、溶けたはんだが樹脂層から流出し、チップに付
着した部分的または完全に空の樹脂殻が残る。その結果
できたチップ構成は、実際的なコストで手直しすること
ができず、したがってそのチップは使用できなくなる。
【０００６】
【発明が解決しようとする課題】再加工を容易にする
か、カプセル封止材料を不要にするか、または剛性を弱
くしたカプセル封止材料の使用を可能にする、熱応力低
減方法が必要である。
【０００７】
【課題を解決するための手段】本発明は、第２の基板に
結合された第１の基板の第１の電気構造を提供する。第
１の基板に第１の導電体を機械的および電気的に結合す
る。被覆されない表面が残るようにして、第１の導電体
の表面の一部をはんだ付け不能な非導電性の被覆材料に
よって被覆する。第１の導電体の被覆されていない表面
に、表面接着によって第２の導電体を機械的および電気
的に結合する。第２の導電体の融点は、第１の導電体の
融点より低い。ただし、融点は物質が溶ける最低温度で
あると定義する。第２の導電体を第２の基板に機械的お
よび電気的に結合する。
【０００８】本発明は、第２の基板に結合された第１の
基板の第２の電気構造を提供する。第１の基板に第１の
導電体を機械的および電気的に結合する。被覆されない
表面が残るようにして、第１の導電体の表面の一部をは
んだ付け不能な非導電性の被覆材料によって被覆する。
この電気構造は、第１の導電体に第２の導電体を表面接
着によって機械的および電気的に結合する手段も含む。
この結合手段は、第１の導電体と第２の導電体とに温度
を加える手段も含み、この温度は第１の導電体の融点よ
り低く、第２の導電体の融点より高い。第２の導電体を
第２の基板に機械的および電気的に結合する。
【０００９】本発明は、電気構造を形成する方法であっ
て、第１の基板と、この第１の基板に機械的および電気
的に結合された第１の導電体と、はんだ付け不能な非導
電性の材料の被覆とを含む第１の構造を設けるステップ
であって、第１の導電体の表面の一部が、第１の導電体
の被覆されない表面が残るように、はんだ付け不能な非
導電性の材料によって被覆されるステップと、第２の基
板と第２の基板に機械的および電気的に結合された導電
性バンプとを含む第２の構造を設けるステップと、導電
性バンプが第１の導電体の被覆されていない表面と接触
するように、第２の構造を第１の構造に接触させるステ
ップと、第１の導電体のどの部分も溶融させることなく
導電性バンプをリフローさせて、第１の導電体の被覆さ
れていない表面を被覆する第２の導電体を形成するステ
ップと、第１の構造体と第２の構造体を冷却して第２の
導電体を固化させ、第１の導体の被覆されていない表面
において第２の導電体を第１の導電体に表面接着によっ
て機械的および電気的に結合するステップとを含む方法
を提供する。
【００１０】本発明は、はんだ柱を形成する方法であっ
て、付着パッドを有する構造と、パッドと接触したはん
だ体と、はんだ体と接触したはんだ付け可能な表面を有
する引き込み可能物（retractable object）とを含む構
造を設けるステップと、構造をはんだ本体の融点より高
い温度に加熱するステップと、はんだ本体をパッドとは
んだ付け可能表面の両方にはんだ接続する間、はんだ体
からはんだ柱が形成されるまで、引き込み可能物をパッ
ドから離すステップと、はんだ柱を冷却するステップ
と、はんだ柱が固化した後で、はんだ柱から引き込み可
能物を分離するステップとを含む方法を提供する。
【００１１】本発明は、構造内のはんだ接合部の熱によ
るひずみを低減することによって、電気構造の疲労寿命
を延ばす（すなわち、疲労障害を起こす前の熱サイクル
数を減らす）という利点を有する。
【００１２】本発明は、カプセル封止材料を必要としな
いか、またはカプセル封止材料の必要剛性を低くすると
いう利点を有する。
【００１３】本発明は、電気構造のライフ・サイクル中
および試験段階中に発生する問題を修正するために容易
に再加工可能であるという利点を有する。この再加工可
能性は、第２の導電体を溶融させるが第１の導電体は溶
融させない温度の熱を加えることによって、第１の導電
体と第２の導電体との表面接着を容易になくすことがで
きることによるものである。回復不能または高くつく障
害を引き起こさずに電気構造を再加工することができる
ことによって、回路カードにチップを直接装着する実際
性も高められ、それによってチップ・キャリヤの必要を
なくすこともできる。したがって、本発明の基板は、チ
ップ・キャリヤまたは回路カードのいずれかを含むこと
ができる。
【００１４】本発明は、引き込み可能物の移動を使用し
てはんだ柱の長さと形状を形成することによってはんだ
柱を形成する実用的な方法を提供するという利点を有す
る。
【００１５】
【発明の実施の形態】図１から図８に、本発明の第１の
好ましい実施形態によるプロセス・ステップを示す。図
１には、第１の基板１２の上表面１３上に２つのパッド
１６を有する第１の構造１０の正面断面図が示されてい
る。各パッド１６上には導電体１４がある。２つのパッ
ド１６とそれに付随する２つの第１の導電体１４が図示
されているが、第１の構造１０は、任意の数のパッド１
６上に置かれたそれ同数の第１の導電体１４とを含むこ
とができる。第１の基板１２は、チップまたはモジュー
ルを含むことができる。第１の各導電体１４は、コント
ロールド・コラップス・チップ接続（「Ｃ４」）などの
周知のプロセスによって形成されたはんだバンプなどの
はんだバンプを含むことができる。基板１２がモジュー
ルを含む場合、第１の各導電体１４はボール・グリッド
・アレイ（「ＢＧＡ」）のボールを含むことができる。
第１の各導電体１４は、合金の融点が共融合金の融点を
明確に超える濃度の鉛とスズとの合金など、適合するは
んだを含む。たとえば、第１の各導電体１４は、融点が
約３２７〜３３０℃で重量比が９０／１０の鉛／スズ比
を有することができる。それに対して、重量比が約６３
／３７の共融鉛／スズは、約１８３℃の融点を有する。
第１の各導電体１４は、はんだバンプ、またはＢＧＡモ
ジュールのボールの大きさと形状の特性である任意の適
合する形状および大きさを有することができる。たとえ
ば、第１の各導電体１４は、直径約０．１３ｍｍ（５ミ
ル）、高さ約０．１０ｍｍ（４ミル）の切頭球形とする
ことができる。
【００１６】図１には、材料１８の被覆によって被覆さ
れた第１の導電体１４と上表面１３とが図示されてい
る。材料１８の被覆は、ポリイミドや感光性樹脂などの
はんだ付け不能な非導電性の材料を含む。適合するポリ
イミドの一例は、デュポンＰＩ５８７８材料である。適
合する感光性樹脂の一例は、タイヨウＰＳＲ４０００−
ＳＰ５０材料である。ポリイミド層は、スピン・コーテ
ィングやスプレイ・コーティングなど、当技術分野で周
知の任意の適切な方法で形成することができる。材料１
８の被覆を形成する前に、プラズマ処理などの標準技法
を使用して上表面１３と第１の導電体１４の洗浄と粗面
化を行い、上表面１３と第１の導電体１４への材料１８
の被覆の表面接着を強化する。ポリイミドなどの材料１
８の場合について、図２にレーザ３０からの放射３２を
加えて材料１８の被覆の一部を除去し、被覆されていな
い表面２０を形成した結果を示す。このレーザ融除（ab
lation）プロセスによって、第１の各導電体１４から少
量の材料（たとえば約０．００６３ｍｍ（４分の１ミ
ル）の高さ）も除去されることがある。レーザ融除を適
用する代わりとして、図３に、材料１８の被覆の一部
と、第１の各導電体１４のいくらかの材料とを研削し
て、第１の各導電体１４上に平らな被覆されていない表
面２２を形成した結果を示す。材料１８の被覆が感光性
樹脂の場合、図４に、フォトマスクを併用して材料１８
の感光性被覆に光源３４から適切な波長の光３６を加え
た結果として形成された被覆されていない表面２４を示
す。露光の後、感光性材料が不要な場所、すなわち被覆
されない表面２４の感光材料が除去される。（後述す
る）図７および図８の被覆されていない表面２６は、被
覆されていない表面２６の形成に使用された方法（たと
えば、それぞれ図２、図３、および図４に示すレーザ融
除、研削、フォトリソグラフィ）を問わず、第１の導電
体１４の被覆されていない表面を示す。図７〜図８につ
いて後述するように、後で行う導電性バンプ４４との面
接着を強化させるために、プラズマ処理などの標準技法
を使用して、被覆されていない表面２６を洗浄、粗面化
することができる。
【００１７】図５に、第２の基板４２の上表面４３上に
２つのパッド４６を有する第２の構造４０の正面断面図
を示す。事前洗浄されたはんだボールの形態のＣ４共融
はんだバンプなどの導電性バンプ４４が各パッド４６上
に配置されている。２つのパッド４６とそれに付随する
２つの導電性バンプ４４が図示されているが、第２の構
造４０は任意の数のパッド４６上に配置されたそれと同
数の導電性バンプ４４を含むことができる。図１の第１
の基板１２がチップを含む場合、第２の基板４２はチッ
プ・キャリヤまたは回路カードを含むことができる。図
１の第１の基板１２がモジュールの場合、第２の基板４
２は回路カードを含むことができる。第１の構造と第２
の構造とのその他の構造的組合せも可能である。導電性
バンプ４４の融点は第１の導電体１４（図１参照）の融
点よりも低い。たとえば、第１の導電体１４が９０／１
０の重量組成の鉛／スズ合金（融点３２７〜３３０℃）
の場合、導電性バンプ４４は共融６３／３７鉛／スズ合
金（融点１８３℃）を含むことができ、その結果、融点
の差は１４０℃を超える。また、導電性バンプ４４が共
融点を超える融点を有する組成の合金を含む場合も本発
明の範囲内に含まれる。なお、導電性バンプ４４とそれ
に付随する第１の導電体１４のそれぞれの融点は、導電
性バンプ４４が溶融してリフローすると同時にそれに付
随する第１の導電体１４が固体のままである共通の温度
まで、導電性バンプ４４とそれに付随する第１の導電体
１４を加熱できるような関係でなければならない。導電
性バンプ４４は、直径約０．０２５〜約１．０ｍｍ（１
〜４０ミル）の、切頭球形など、任意の適合する形状お
よび大きさとすることができる。
【００１８】図６に、硬化感光性樹脂などの材料４８の
被覆によって覆われた導電性バンプ４４と上表面４３と
を示す。図６で、それぞれ図２、図３、および図４を参
照しながら前述したレーザ融除、研削、フォトリソグラ
フィなど、第１の導電体１４の被覆されていない表面を
形成する方法のいずれかで、各導電性バンプ４４の被覆
されていない表面４９を形成することができる。材料４
８の被覆を形成する前に、プラズマ処理などの標準技法
を使用して、上表面４３を洗浄および粗面化し、材料４
８の被覆と上表面４３との表面接着を強化することがで
きる。図６の材料４８の被覆は任意選択であり、リフロ
ー時に導電性バンプ材料４４が、横方向ではなく、矢印
５０で示すようにほぼ上方に移動するように強制する役
割を果たす。したがって、導電性バンプ材料４４の横方
向の移動を防止することによって、リフロー中に導電性
バンプ４４の高さが低くなるのを被覆材料４８が防ぐ。
【００１９】図７に、第１の各導電体１４が対応する導
電性バンプ４４上に置かれるようにして、第１の構造１
０が第２の構造４０の上に置かれた様子を示す。第１の
各導電体１４の被覆されていない表面２６は、まず、第
１の各導電体１４のすべての露出表面を被覆し、次に、
図２、図３、または図４について前述したようにレーザ
融除、研削、フォトリソグラフィなどの方法によって被
覆の一部を除去するなど、当技術分野で周知の任意の適
合する方式で形成することができる。あるいは、付随す
る被覆されていない表面２６を形成するように第１の各
導電体１４を最初に部分的にのみ被覆し、最初の被覆の
一部を後で除去する必要がないようにすることもでき
る。各導電性バンプ４４が被覆されていないように図示
しているが、導電性バンプ４４は、任意選択により、前
述の図６の説明に従って被覆することもできる。
【００２０】図８に、第１の好ましい実施形態のプロセ
スの完了した電気構造６０を示す。この電気構造６０
は、図７の導電性バンプ４４を、導電性バンプ４４が溶
融し、第１の導電体１４が溶融しない温度でリフローし
た結果、形成されたものである。実際には、リフロー温
度は、導電性バンプ４４内に存在する可能性のある不純
物と、炉の温度変化を反映する十分な高さでなければな
らない。たとえば、導電性バンプ４４内の不純物は、一
般に、導電性バンプ４４の融点を２０℃以上、上昇させ
る可能性があり、炉の温度変化は１０〜１５℃になるこ
とがある。したがって、導電性バンプ４４が鉛とスズと
の共融混合物から成る場合、不純物のない融点である約
１８３℃は、前述の不純物と炉温度変化を考慮に入れ
て、少なくとも約２１５〜２２０℃のリフロー温度が必
要であることを意味する。約２２０℃のリフロー温度
は、第１の導電体１４を３２７〜３３０℃で溶融する９
０／１０の鉛／スズ混合物を含むものにして、それによ
ってリフロー中に第１の導電体１４が溶融しないように
保証することと両立する。このリフロー温度は、リフロ
ー・プロセス中に材料１８の被覆が硬化状態を維持する
のに十分な低い温度でなければならないことに留意され
たい。たとえば、ポリイミドは、一般には約３７５℃ま
では硬化状態を維持し、この温度は上述の例における約
２２０℃のリフロー温度より十分に高い。また、第２の
基板が、溶融可能な有機チップ・キャリヤを含み（たと
えば、エポキシを含浸させたガラス繊維を含み、その間
に銅層を有する基板）、したがって約２５℃という低い
温度で破壊される場合、２２０℃という低い温度でリフ
ローするのは有利である。それに対して、セラミック・
チップ・キャリヤは、それよりもはるかに高温（約１３
７０℃）で破壊される。リフロー後、電気構造６０を冷
却し、それによって第２の導電体５２が固化する。冷却
された電気構造６０において、第１の各導電体１４とそ
れに対応する第２の導電体５２とを、被覆されていない
表面２６での表面接着によって機械的および電気的に結
合する。
【００２１】図８に、リフローされた各導電性バンプ４
４で形成された第２の導電体５２を示す。図８の第２の
導電体５２の高さΔＹ1は、図７の対応する導電性バン
プ４４の高さΔＹとほぼ等しい。本発明は、熱サイクル
中に生じる第１の基板１２と第２の基板４２との間の熱
剪断応力とそれに伴うひずみを可能な限り高い有効高さ
にわたって分散させるために、ΔＹ1を最大限にしよう
とする。リフローされた導電性バンプ材料４４は、第２
の基板４２の上表面４３ではなく、第１の導電体１４の
材料に接着する傾向がある。既存の技術では、リフロー
された導電性バンプ材料４４が第１の導電体１４の表面
１５に沿って再分布するため、ΔＹ1はΔＹよりもかな
り小さい。本発明では、２つの関連する作用によるリフ
ローされた導電性バンプ材料４４の方向７０への横方向
の移動のためのわずかな減少を除けば、ΔＹ1はΔＹと
あまり差がない。第１に、材料１８の被覆が、リフロー
された導電性バンプ材料４４が被覆されていない表面２
６を除く第１の導電体１４に接着するのを防ぐ。第２
に、材料１８の被覆の非はんだ付け性によって、リフロ
ーされた導電性バンプ材料４４が材料１８の被覆に接着
するのが防止される。上述の２つの作用が相まって、導
電性バンプ材料４４が、リフローの前に占めていた場所
から流出するのを防ぐ。導電性バンプ４４上に材料４８
の被覆がある場合（図６参照）、材料４８の被覆は、リ
フローされた導電性バンプ材料４４の横方向の移動を制
限する役割を果たす。これは、図６と共に前述したよう
に、材料４８の被覆がない場合に対してΔＹ1を大きく
することになる。さらに、図８の材料１８の被覆は、リ
フローされた導電性バンプ材料４４がパッド１６と接触
するのを防ぐ役割も果たす。これは、導電性バンプ材料
がスズを含む場合には重要である。スズは、パッド１６
が銅、クロム、金などの材料を含む場合、第１の導電体
１４の近傍にあるパッド１６のボール・リミティング・
メタラジ（ＢＬＭ）に破壊的作用を及ぼす可能性があ
る。パッド１６がスズの作用を受けると、パッド１６は
第１の基板１２から分離する可能性が高い。材料１８の
被覆は、材料１８の被覆が前述の目的を果たせるように
する、約０．０１３ｍｍ（２分の１ミル）などの任意の
厚さを有することができる。材料１８の被覆を使用する
利点は、材料１８の被覆の表面積が、被覆されていない
表面２６の表面積を少なくとも約１０倍以上など大幅に
超える場合、さらに大きくなる。
【００２２】第２の各導電体５２は、被覆されていない
表面２６における表面接着によって対応する第１の導電
体１４と機械的および電気的に結合されることに留意さ
れたい。第２の導電体５２とそれに対応する第１の導電
体１４との間に、溶融による融着がないというこの特徴
は、第１の導電体１４が、それに対応する導電性バンプ
４４がリフローされている間に溶融しないことによる。
【００２３】図８には、第１の基板１２と第２の基板４
２の間の空間に満たすことができる、シリカ充填材が入
った無水エポキシなどの任意選択のカプセル封止材料５
４も図示されている。カプセル封止材料５４は、毛管作
用によって注入された空間を満たし、第１の導電体１４
と第２の導電体５２の両方を含む様々な表面に接着す
る。カプセル封止材料５４が接着する様々な表面は、接
着の前に、プラズマ処理などの標準技法を使用して洗浄
し、粗面化して接着を強化することができる。「関連す
る技術」の項で前述したように、このようなカプセル封
止材料は、熱サイクル中に電気構造６０が１つの複合構
造として移動するように、電気構造６０の各部分を機械
的に結合する。すなわち、カプセル封止材料５４は熱剪
断応力を吸収する。熱応力を軽減するカプセル封止材料
５４の有効性は、カプセル封止材料の剛性が増すにつれ
て増大する。しかし、カプセル封止材料５４を使用する
必要性は、第１の基板１２と第２の基板４２との間の分
離距離が大きくなるにつれて増大する。第２の導電体５
２の高さを使用して分離を大きくすると、必要なカプセ
ル封止材料５４の剛性の大きさが小さくなり、それによ
って、カプセル封止材料５４自体によって生じる第１の
導電体１４と第２の導電体５２にかかる機械応力が低減
される。さらに、カプセル封止材料の剛性を小さくする
と、カプセル封止材料が衝撃と振動を吸収する能力が高
まる。さらに、高さΔＹ1が、熱応力を受容可能なレベ
ルで一方向に維持するのに十分な高さである場合、カプ
セル封止材料５４をまったくなくすことも可能である。
したがって、カプセル封止材料５４は、熱剪断応力を緩
和するΔＹ1の役割を増強するか、または不要である。
「関連する技術」の項で前述したように、電気構造６０
のライフ・サイクル中および試験段階での問題２を修正
する必要が生じた場合、カプセル封止材料５４は電気構
造６０の再加工性を妨げるため、カプセル封止材料５４
を省くことが望ましい。カプセル封止材料５４がない場
合、電気構造６０を容易に再加工することができる。再
加工性は、本発明で、第１の各導電体１４の融点と第２
の各導電体５２の融点との間の温度まで電気構造６０を
加熱し、次に第２の構造４０から第１の構造１０を引き
離すことによって実現される。第１の各導電体１４とそ
れに対応する第２の導電体５２は被覆されていない表面
２６で表面接着されているに過ぎないため、第１の各導
電体１４は対応する第２の導電体５２から破損すること
なく容易に分離する。これは、「関連する技術」の項で
前述したように２つのはんだバンプを融着させた米国特
許第５６４１１１３号の発明とは著しく異なる。カプセ
ル封止材料を使用するか否かを決定する際、ユーザは再
加工性と熱応力低減の向上とを比較考量する必要があ
る。
【００２４】第２の導電体５２の実質的な高さΔＹ1を
形成することによって、本発明の第１の好ましい実施形
態は、図８の第１の基板１２と第２の基板４２との間の
構造的結合経路に沿った部分、特にパッド１６および４
６における単位熱剪断応力とそれに付随するひずみを低
減する。熱応力は熱サイクル中に生じ、第１の基板１２
と第２の基板４２との間のＣＴＥ不一致が原因で生じ
る。前述のように、第１の基板１２はチップまたはモジ
ュールを含むことができ、第２の基板４２はチップ・キ
ャリヤ、モジュール、または回路カードを含むことがで
きる。チップは、一般に、約３〜６ｐｐｍ／℃の典型的
なＣＴＥを有するシリコンを含む。アルミナ・チップ・
キャリヤのＣＴＥは約６ｐｐｍ／℃であり、有機チップ
・キャリヤのＣＴＥは約６〜２４ｐｐｍ／℃の範囲であ
る。回路カードは一般に、約１４〜２２ｐｐｍ／℃のＣ
ＴＥを有する。ＣＴＥ不一致の影響を克服するために
は、ΔＹ1を、第１の導電体１４の高さの少なくとも約
５０％（すなわち図７のΔＹ）にする必要がある。ΔＹ
1の典型的な最小値は約０．０７６ｍｍ（約３ミル）で
ある。
【００２５】図９から図１６に、本発明の第２の好まし
い実施形態によるプロセス・ステップを示す。図９に
は、第１の基板１１２の上表面１１３上にパッド１１６
を有する第１の構造１１０の正面断面図が図示されてい
る。パッド１１６上には第１の導電体１１４がある。第
１の基板１１２は、チップまたはモジュールを含むこと
ができる。第１の導電体１１４は、Ｃ４はんだ柱のよう
なはんだ柱を含むことができる。第１の導電体１１４
は、合金の融点が共融合金の融点より高くなる濃度の鉛
とスズとの合金などの適切なはんだを含む。たとえば、
第１の導電体１１４は、融点が約３２７〜３３０℃で、
重量比が９０／１０の鉛／スズを有することができる。
それに対して、重量比が約６３／３７の共融鉛／スズ
は、約１８３℃の融点を有する。第１の導電体１１４
は、任意の適合する円柱形の形状とサイズを有すること
ができる。たとえば、第１の導電体１１４は、高さが約
１．３ｍｍ〜約２．２ｍｍ（約５０ミル〜約８７ミル）
の範囲で、直径が約０．５１ｍｍ〜約０．５６ｍｍ（約
２０ミル〜約２２ミル）の範囲の円柱とすることができ
る。この高さは、図１から図８の第１の実施形態におけ
る第１の導電体１１４の高さより著しく高い。熱応力を
軽減する効果は、第１の導電体１１４の高さが高くなる
につれて大きくなるが、標準Ｃ４はんだボールの高さを
超える高さであればどの高さであっても熱応力性能が向
上する。第１の導電体１１４の上記の高さ／直径比β
（たとえば８７／２２、５０／２０など）は代表的なも
のであるが、それより小さいβ値でも大きいβ値でも使
用することができる。βは、第１の導電体１１４が機械
応力、衝撃、および振動に耐えることができる能力を損
なうほどの大きさであってはならない。したがって、β
の上限は、第１の導電体１１４の材料、カプセル封止材
料を使用する場合はカプセル封止材料の剛性、第１の導
電体１１４が寿命期間中にさらされる温度などの要因に
よって決まる。下限については、βの値が低すぎると、
第１の導電体１１４が横方向（すなわちその高さに対し
て垂直な方向）に移動できる能力を制限し、したがって
熱応力を軽減する能力を低下させることになる。したが
って、約１以下のβの値は、応用分野によっては小さす
ぎて効果がない可能性がある。βの実際の下限は、応用
分野によって異なり、第１の導電体１１４の材料への依
存も含まれる。
【００２６】図９には、材料１１８の被覆によって覆わ
れた第１の導電体１１４と上表面１１３とが図示されて
いる。材料１１８の被覆は、ポリイミドや感光性樹脂な
どのはんだ付け不能で非導電性の材料を含む。この第２
の好ましい実施形態の材料１１８の被覆は、図１〜図８
について前述した第１の好ましい実施形態の材料１８の
被覆と同じ特性および機能を有する。材料１１８の被覆
を形成する前に、プラズマ処理などの標準技法を使用し
て上表面１１３と第１の導電体１１４を洗浄、粗面化し
て、材料１１８の被覆と上表面１１３および第１の導電
体１１４との表面接着を強化することができる。
【００２７】図１０に、材料１１８の被覆の一部を除去
して被覆されていない表面１２６を形成した結果を示
す。材料１１８の被覆の一部を除去して被覆されない表
面１２６を形成する方法は、第１の好ましい実施形態に
ついてそれぞれ図２、図３、および図４と共に前述し
た、レーザ融除、研削、フォトリソグラフィなどの任意
の適合する方法とすることができる。被覆されない表面
１２６を、標準技法を使用して洗浄および粗面化し、図
１５から図１６について後述するように後で行う導電性
バンプ１４４との表面接着を強化することができる。
【００２８】図１１に、第２の基板１４２の上表面１４
３上にパッド１４６を有する第２の構造１４０の正面断
面図を示す。パッド１４６上には、事前洗浄されたはん
だボールの形態のＣ４共融はんだバンプなどの導電性バ
ンプ１４４がある。図９の第１の基板１１２がチップを
含む場合、第２の基板１４２はチップ・キャリヤまたは
回路カードを含むことができる。図９の第１の基板１１
２がモジュールの場合、第２の基板１４２は回路カード
を含むことができる。導電性バンプ１４４の融点は、第
１の導電体１１４（図９参照）の融点より低い。たとえ
ば、第１の導電体１１４が９０／１０の重量組成の鉛／
スズ合金（融点３２７〜３３０℃）を含む場合、導電性
バンプ１４４は共融６３／３７鉛／スズ合金（融点１８
３℃）を含むことができ、その結果、融点の差は約１５
０℃になる。導電性バンプ１４４が共融点より高い融点
を有する組成の合金を含む場合も本発明の範囲に含まれ
る。なお、導電性バンプ１４４と第１の導電体１１４の
それぞれの融点は、導電性バンプ１４４と第１の導電体
１１４とを、導電性バンプ１４４が溶融してリフローす
ると同時に第１の導電体１１４が硬化したままである共
通の温度で加熱することができるような関係でなければ
ならない。導電性バンプ１４４は、直径約０．０２５〜
約１．０ｍｍ（１〜４０ミル）の、切頭球形など、任意
の適合する形状および大きさとすることができる。
【００２９】図１２に、硬化感光性樹脂などの材料１４
８の被覆によって覆われた導電性バンプ１４４と上表面
１４３とを示す。図１２では、前述のようにレーザ融
除、研削、フォトリソグラフィなど、第１の導電体１１
４（図９参照）の被覆されていない表面を形成する方法
のいずれかによって、導電性バンプ１４４の被覆されて
いない表面１４９を形成することができる。材料１４８
の被覆を形成する前に、材料１４８の被覆と上表面１４
３との表面接着を強化するために、プラズマ処理などの
標準技法を使用して、上表面１４３を洗浄および粗面化
することができる。図１２の材料１４８の被覆は任意選
択であり、リフロー時に導電性バンプ材料１４４が、横
方向ではなく、矢印１５０で示すようにほぼ上方に移動
するように強制する役割を果たす。
【００３０】図１３に、第１の導電体１１４が導電性バ
ンプ１４４上に配置されるようにして、第２の構造１４
０上に配置された第１の構造１１０を示す。第１の導電
体１１４の被覆されていない表面１２６は、まず、第１
の導電体１１４のすべての露出面を被覆し、次に、第１
の好ましい実施形態のそれぞれ図２、図３、または図４
について前述したようにレーザ融除、研削、またはフォ
トリソグラフィなどによって被覆の一部を除去するな
ど、当技術分野で周知の任意の適合する方式で形成する
ことができる。あるいは、最初に第１の導電体１１４
を、被覆されない表面１２６が形成されるように一部の
みを被覆し、最初の被覆の一部を後で除去する必要がな
いようにすることもできる。導電性バンプ１４４は被覆
されていないように図示されているが、任意選択によ
り、図１２の前述の説明に従って導電性バンプ１４４を
被覆することもできる。したがって、図１４に、図１２
の材料１４８の被覆を加えた図１３の構造を示す。
【００３１】図１５に、第２の好ましい実施形態のプロ
セスが完了した電気構造１６０を示す。この電気構造１
６０は、図１３（または材料１４８の被覆がある場合は
図１４）の導電性バンプ１４４を、導電性バンプ１４４
が溶融し、第１の導電体１１４が溶融しない温度でリフ
ローした結果形成されたものである。実際には、リフロ
ー温度は、第１の好ましい実施形態に関する図８の前述
の説明で述べた考慮すべき点に従って、導電性バンプ１
４４中に存在する可能性がある不純物と炉の温度変化と
を反映させるのに十分な高さでなければならない。リフ
ロー後、電気構造１６０を冷却すると、第２の導電体１
５２が固化する。冷却された電気構造１６０において、
第１の導電体１１４と第２の導電体１５２が、被覆され
ていない面１２６における表面接着によって機械的およ
び電気的に結合される。
【００３２】図１５に、図１２のリフローされた導電性
バンプ１４４から形成された第２の導電体１５２を示
す。リフローされた導電性バンプ材料１４４は、第２の
基板１４２の上表面１４３ではなく第１の導電体１１４
の材料に接着する性質を持つ。したがって、材料１１８
の被覆は、いくつかの目的に役立つ。材料１１８の被覆
によって、被覆されていない表面１２６を除き、リフロ
ーされた導電性バンプ材料１４４が第１の導電体１１４
に接着するのを防止する。材料１１８の被覆の非はんだ
付け性は、リフローされたバンプ材料１４４が材料１１
８の被覆に接着するのを防ぐ役割を果たす。さらに、材
料１１８の被覆は、リフローされた導電性バンプ材料１
４４がパッド１１６に接触するのを防ぐ。これは、図８
に関して前述したように、導電性バンプ材料１４４がス
ズを含む場合に重要である。材料１１８の被覆は約０．
０１３ｍｍ（２分の１ミル）など、材料１１８が上述の
目的を果たすことができる厚さであれば任意の厚さとす
ることができる。材料１１８の被覆を使用する利点は、
材料１１８の被覆の表面積が被覆されていない表面１２
６の表面積より、少なくとも約１０倍など大幅に広けれ
ばさらに大きくなる。
【００３３】第２の導電体１５２は、被覆されていない
表面１２６における表面接着によって第１の導電体１１
４に機械的および電気的に結合されることに留意された
い。第１の導電体１５２と第１の導電体１１４との間に
溶融による融着がないというこの特徴は、導電性バンプ
１４４がリフローされている間に第１の導電体１１４が
溶融しないことによる。
【００３４】第１の導電体１１４の実質的な高さによっ
て、第１の基板１１２と第２の基板１４２との間の構造
的結合経路に沿った部分、特に図１５のパッド１１６と
１４６において、単位熱剪断応力とそれに付随するひず
みが大幅に低減される。熱サイクル中に生じる熱応力の
原因は、図８の第１の基板１２と第２の基板４２に関し
て前述したのと同じ第１の基板１１２と第２の基板１４
２のＣＴＥの範囲であることから、第１の基板１１２と
第２の基板１４２とのＣＴＥ不一致による。第１の導電
体１１４の実施的高さによって所期の熱応力低減が生じ
るため、電気構造１６０は熱剪断応力の低減について第
２の導電体１５２の高さには依存しない。さらに、第１
の導電体１１４の実質的高さによる熱応力の低減の効果
のために、図８に関して前述したカプセル封止材料５４
などのカプセル封止材料は、熱応力低減の必要がない。
【００３５】図１６に、図１５の第１の導電体１１４
を、ストレート・エッジ・テーパの形の側面１２０を有
するテーパ形の第１の導電体１１５に置き換え、電気構
造１６２を形成した図を示す。テーパ形であることによ
って、第１の導電体１１５の製作を容易にすることがで
きる。第１の導電体１１５は、スチール金型などの型に
第１の液化した第１の導電体材料を加圧注入した後、冷
却して固化させる射出成形によって製作することができ
る。固化した第１の導電体材料を型から取り外すとき、
第１の導電体１１５と型の内面との摩擦接触によって、
第１の導電体材料が損傷する可能性がある。図１５の第
１の導電体１１４は第１の導電体１１４が型を離れるま
で摩擦接触を保持するため、図１６のテーパ形の第１の
導電体１１５より図１５の円柱形の第１の導電体１１４
の方がこのような損傷の発生率が高い。それに対して、
テーパ形の第１の導電体１１５はタッピングするだけ
で、タッピングされた第１の導電体１１５と型との摩擦
接触が分離される。
【００３６】図１７から図２２に、本発明の第３の好ま
しい実施形態によるはんだ柱構造の形成プロセスを示
す。このプロセスによって、図１６の第１の導電体１１
５と類似したテーパ形または砂時計型の第１の導電体が
形成される。このプロセスによって形成される第１の導
電体は、図９から図１０および図１３から図１５の第１
の導電体１１４または図１６の第１の導電体１１５とし
て使用することができる。図１７から図１９および図２
０から図２２に、それぞれ第３の好ましい実施形態のプ
ロセスを実施する代替方法を示す。
【００３７】図１７に、装着されたパッド１１６を有す
る基板１１２と、パッド１１６と接触したはんだ体１７
２と、引き込み可能物１７４とを含むはんだ体構造２０
０を設けるステップを図示する。基板１１２は、チップ
やモジュールなどのデバイスを含むことができる。はん
だ体１７２は、図９から図１０および図１３から図１５
の第１の導電体１１４または図１６の第１の導電体１１
５のものと同じ材料（たとえば重量比が９０／１０の鉛
／スズはんだ）で作られた固体はんだ塊を含む。図１７
の引き込み可能物１７４は、ピン１８０とはんだ付け不
能スリーブ１８２とを含む。ピン１８０は、はんだ付け
可能表面１８１と側面１８３とを含む。はんだ付け不能
スリーブ１８２は、ピン１８０を囲み、ピン１８０と側
面１８３で接触している。引き込み可能物１７４は、は
んだ付け可能表面１８１ではんだ体１７２と接触してい
る。ピン１８０は、銅、ニッケル、鋼など、はんだ付け
可能材料を含むことができる。はんだ付け不能スリーブ
１８２は、ポリイミド、光撮像可能エポキシ材料、また
はクロムなどのはんだ付け不能材料を含むことができ
る。ピン１８０とはんだ付け不能スリーブ１８２は、そ
れぞれはんだ体１７２の融点よりも高い融点を有する。
【００３８】加熱ステップによって、はんだ体１７２の
融点より高く、ピン１８０およびはんだ付け不能スリー
ブ１８２の融点より低い最終温度まで、はんだ体構造２
００を加熱する。加熱ステップは、特に、はんだ体２０
０を炉内に入れ、炉を加熱することによって行うことが
できる。加熱によってはんだ体１７２が溶融し、はんだ
体１７２がピン１８０にはんだ付け可能面１８１ではん
だ接続され、パッド１１６にもはんだ接続される。はん
だ付け不能面１８２は、溶融したはんだがピン１８０の
側面１８３に接着するのを防ぐ役割をする。したがっ
て、ピン１８０の側面１８３がはんだ付け不能の場合、
はんだ付け不能スリーブ１８２は不要であり、省くこと
ができる。たとえば、ピン１８０が、アルミニウムやク
ロムなどの十分な高さの融点を持つはんだ付け不能材料
でできており、その上にはんだ付け可能面１８１を含む
銅などのはんだ付け可能材料の薄い接着層を被せた場
合、はんだ付け不能スリープ１８２は不要である。
【００３９】加熱ステップの後、行うステップは、はん
だ体１７２をパッド１１６とはんだ付け可能面１８１の
両方にはんだ接続させたままにした状態で、はんだ体１
７２からはんだ柱が形成されるまで引き込み可能物１７
４をパッド１１６から１８７の方向に引き離すことであ
る。その結果形成されたはんだ柱１９０を図１８に示
す。はんだ体１７２が上述のはんだ接続を維持すること
ができるように、引き込み可能物１７４の速度および加
速度を制御しなければならない。図１８のはんだ柱１９
０のテーパ形エッジ１９１の湾曲は、ストレート・エッ
ジ・テーパ形面の場合よりも熱応力および機械応力を受
けにくい。はんだ柱１９０のテーパ形エッジ１９１の湾
曲は、溶融したはんだをエッジ１９１部分で半径方向に
内向きの方向１９８に引っ張るエッジ１９１における表
面張力によって生じる。エッジ１９１の湾曲の詳細に
は、はんだ柱１９０に使用されている特定の材料の表面
張力特性への依存と、はんだ柱の高さ（Ｈ）、パッド１
１６におけるはんだ柱の側方への広がり（Ｄpad）、ピ
ン１８０のはんだ付け可能面１８１におけるはんだ柱の
側方への広がり（Ｄpin）などの幾何形状因子の相対値
への依存が含まれる。図１８のエッジ１９１のテーパ形
は、Ｄpin／Ｄpad≪１である結果である。それに対し
て、後述の図２１のエッジは、Ｄpin≒Ｄpadに類似した
関係の結果としての砂時計形エッジ１９３を示してい
る。ＤpadおよびＤpinが一定した値の場合、エッジ１９
１の湾曲の半径はＨが大きくなるにつれて大きくなる。
したがって、Ｈが十分な大きさになると、エッジ１９１
は図１６の表面１２０に類似した直線エッジに近づく。
Ｈの到達可能最大値は、図１７のはんだ体１７２中の材
料の量によって制限される。Ｄpin／Ｄpadの比は、上限
が少なくとも１の正数である。同様に、はんだ付け可能
面１８１の面積とパッド１１６の面積の比（Ｒ）は、上
限が少なくとも１の正数である。Ｄpin／Ｄpadの上限
と、ＲとＨの前述の上限は、基板１１２上の隣接し合う
パッド１１６間の間隔によって決まる。これは、隣接し
合うパッド１１６上のはんだ体１７２は絶縁されるよう
に分離されたままでなければならないためである。そう
しないと、隣接するパッド１１６上の電子構造が電気的
に短絡する可能性がある。
【００４０】はんだ柱１９０が形成された後、任意の適
切な方法ではんだ柱１９０の冷却を行う。はんだ柱１９
０の冷却方法としては、はんだ体構造を炉から、室温環
境などの冷却環境に移す方法がある。はんだ柱１９０の
他の冷却方法には、炉を「オフ」にするなどして加熱源
から取り出し、はんだ柱１９０を実質的に動かさずに冷
ます方法がある。
【００４１】最終ステップは、はんだ柱１９０が固化し
た後で引き込み可能物１７４をはんだ柱１９０から引き
離すことである。引き離しステップは、温度がはんだ柱
１９０の溶融温度よりもわずかに下がったときに（たと
えばはんだ柱１９０の溶融温度よりわずか約１５℃下回
るとき）、引き込み可能物１７４をはんだ柱１９０から
機械的に引っ張ることによって行うことができる。その
結果のはんだ柱構造２２０を図１９に示す。
【００４２】図２０から図２２に、はんだ体構造２１０
の第３の好ましい実施形態のプロセスを示す。図２０か
ら図２２は、はんだ体構造２００のプロセスに関する前
述の図１７から図１９に類似している。主な構成上の相
違は、図１７のピン１８０を含む引き込み可能物１７４
が、図２０ではプレート１８６を含む引き込み可能物１
７６に置き換えられている点である。プレート１８６
は、図１７のピン１８０のはんだ付け可能面１８１に類
似したはんだ付け可能面１８５と、はんだ付け不能面１
８４とを含む。プレート１８６の上記の表面構成は、銅
板を光撮像可能材料で被覆し、（はんだ付け可能面１８
５の各箇所を保護するマスクを介して）プレート１８６
表面を紫外線に選択的に露光し、露光されない光撮像可
能材料を現像除去してはんだ付け可能面１８５における
銅の被覆を除去し、それによって露光された表面がはん
だ付け不能面１８４を構成するようにするなど、標準の
方法で形成することができる。プレート１８６を形成す
る他の方法は、融点の高いはんだ付け不能材料でできた
プレート上にはんだ付け可能材料を付着させる方法であ
る。アルミニウムやクロムなど、多くの材料がはんだ付
け不能材料のプレートの材料として適合する。はんだ付
け可能金属には、たとえば銅などが含まれるはんだ付け
不能プレート上のはんだ付け可能面１８５の場所に、ス
パッタリングなどの周知のプロセスによってはんだ付け
可能金属を付着させることができる。プレート１８６の
融点は、はんだ体１７２の溶融温度より高くなければな
らない。
【００４３】プレート１８６に関する差異的特徴は、対
応する複数のパッド１１６を有する基板のために、複数
のはんだ付け可能面１８５を有する単一のプレート１８
６を使用することができることである。それに対して、
図１７では、対応する複数のパッド１１６を有する基板
のために複数のピン１８０が必要になる。
【００４４】図２０のはんだ体構造２１０を加熱するス
テップは、図１７のはんだ体構造２００を加熱するステ
ップと類似している。図１７のはんだ付け不能スリーブ
１８２の場合と同様に、はんだ付け不能面１８４は、は
んだ体１７２の溶融したはんだとはんだ接続されず、そ
れによって、溶融したはんだがはんだ体１７２から離れ
るのが防止される。はんだ体１７２の溶融したはんだに
よって、はんだ体１７２がはんだ付け可能面１８５でプ
レート１８６とはんだ接続される。
【００４５】加熱ステップの後に行うステップは、はん
だ体１７２からはんだ柱が形成されるまで、はんだ体１
７２がパッド１１６とはんだ付け可能面１８５の両方に
はんだ接続された状態のままにしながら引き込み可能物
１７６を方向１８８のパッド１１６から引き離すことで
ある。その結果のはんだ柱１９２を図２１に示す。引き
込み可能物１７６の速度と加速度は、はんだ体１７２が
上述のはんだ接続を維持することができるように制御し
なければならない。はんだ柱１９２の砂時計形エッジ１
９３の湾曲は、ストレート・エッジ・テーパ形面の場合
よりも熱応力と機械応力を受けにくい。はんだ柱１９２
の砂時計形エッジ１９３の湾曲は、溶融したはんだをエ
ッジ１９３部分で半径方向に内側の方向１９９に引っ張
る、エッジ１９３における表面張力によって生じるもの
である。エッジ１９３の湾曲の詳細には、はんだ柱１９
２に使用されている特定の材料の表面張力特性への依存
と、図１８に関する対応する幾何形状因子の説明で前述
した機械形状因子の相対値への依存が含まれる。具体的
には、Ｄplate≒Ｄpadの幾何学的関係が満たされるため
（ＤplateおよびＤpadの定義については図２１を参
照）、エッジ１９３はテーパ形状ではなく砂時計形状を
有する。図１８のエッジ１９１と図２１のエッジ１９３
は、それぞれ、前述のように図１８のＨとＤpadとＤpin
との関係、および図２１のＨとＤpadとＤplateとの関係
に従った、テーパ形状（曲線または直線）または砂時計
形状を有することができることに留意されたい。Ｄ
plate／Ｄpadの比は、図１８に関するＤpin／Ｄpadの上
限の類似の説明に従って、上限が少なくとも１の正数で
ある。同様に、はんだ付け可能面１８５の面積とパッド
１１６の面積の比（Ｒ1）は、上限が少なくとも１の正
数である。Ｒ1と、図２１のはんだ柱の高さＨの制約
は、図１８に関してそれぞれＲおよびＨについて前述し
たのと同じである。
【００４６】はんだ柱１９２が形成された後、図１８の
冷却ステップについて前述した方法などの任意の適切な
方法ではんだ柱１９２の冷却を行う。
【００４７】はんだ柱１９２が固化した後で、引き込み
可能物１７６をはんだ柱１９２から引き離す最終ステッ
プを行う。この引き離しステップは、はんだ付け可能面
１８５を含む金属プレート１８６のいずれかの部分を化
学的に除去し、それによってはんだ柱１９２と金属プレ
ート１８６との間の接合をなくすことによって行うこと
ができる。化学的除去後の金属プレート１８６の残りの
量は、機械的に除去することができる。その結果のはん
だ柱構造２３０を図２２に示す。
【００４８】まとめとして、本発明の構成に関して以下
の事項を開示する。
【００４９】（１）第１の基板と、前記第１の基板に機
械的および電気的に結合された第１の導電体と、前記第
１の導電体の被覆されない表面が残るように前記第１の
導電体の表面の一部がはんだ付け不能な非導電性の材料
によって被覆された、はんだ付け不能な非導電性の被覆
材料と、前記第１の導電体の前記被覆されていない表面
における表面接着によって前記第１の導電体に機械的お
よび電気的に結合され、前記第１の導電体の融点より融
点が低い第２の導電体と、前記第２の導電体に機械的お
よび電気的に結合された第２の基板とを含む電気構造。 （２）前記第１の導電体がはんだバンプを含む、上記
（１）に記載の電気構造。 （３）前記第２の導電体の高さが前記はんだバンプの高
さの少なくとも約５０％である、上記（２）に記載の電
気構造。 （４）前記第１の導電体の被覆された前記表面の面積が
前記第１の導電体の前記被覆されていない表面の面積の
少なくとも約１０倍である、上記（２）に記載の電気構
造。 （５）前記第１の導電体がはんだ柱を含む、上記（１）
に記載の電気構造。 （６）前記はんだ柱の高さが少なくとも約１．３ｍｍ
（約５０ミル）であり、前記はんだ柱が少なくとも約
２．５の高さ／直径比を有する、上記（５）に記載の電
気構造。 （７）前記第２の導電体が前記はんだ柱の外表面の約１
０％未満を被う、上記（５）に記載の電気構造。 （８）前記はんだ柱がテーパ形である、上記（５）に記
載の電気構造。 （９）前記はんだ柱が曲線状のエッジを有するテーパ形
である、上記（５）に記載の電気構造。 （１０）前記はんだ柱が砂時計形である、上記（５）に
記載の電気構造。 （１１）前記第２の基板が有機材料を含む、上記（１）
に記載の電気構造。 （１２）前記第２の基板がセラミック材料を含む、上記
（１）に記載の電気構造。 （１３）第２のはんだ付け不能な非導電性被覆材料をさ
らに含み、前記第２の導電体の表面の一部が前記第２の
はんだ付け不能な非導電性被覆材料によって被覆され、
前記第２の導電体の残りの被覆されていない表面が前記
第１の導電体の前記被覆されていない表面と機械的に接
着し、電気的に接触した上記（１）に記載の電気構造。 （１４）前記第２のはんだ付け不能な非導電性被覆材料
がポリイミドを含む、上記（１３）に記載の電気構造。 （１５）前記第２のはんだ付け不能な非導電性材料が硬
化感光性樹脂を含む、上記（１３）に記載の電気構造。 （１６）第１の基板と、前記第１の基板に機械的および
電気的に結合された第１の導電体と、前記第１の導電体
の表面の一部がはんだ付け不能な非導電性被覆材料によ
って被覆され、前記第１の導電体の被覆されていない表
面が残った、はんだ付け不能な非導電性被覆材料と、第
２の導電体と、前記第１の導電体の前記被覆されていな
い表面における表面接着によって前記第２の導電体を前
記第１の導電体に機械的および電気的に結合する手段で
あって、前記第１の導電体と前記第２の導電体とに前記
第１の導電体の融点より低く、前記第２の導電体の融点
よりは低くない温度を加える手段と、前記第２の導電体
に機械的および電気的に結合された基板とを含む電気構
造。 （１７）第１の導電体の被覆されていない表面が残るよ
うに第１の導電体の表面の一部がはんだ付け不能な非導
電性材料の被覆によって被覆された、第１の基板と、前
記第１の基板に機械的および電気的に結合された第１の
導電体と、はんだ付け不能な非導電性材料の被覆とを含
む第１の構造を設けるステップと、第２の基板と前記第
２の基板に機械的および電気的に結合された導電性バン
プとを含む第２の構造を設けるステップと、前記導電性
バンプが前記第１の導電体の前記被覆されていない表面
と接触するように、前記第２の構造を前記第１の構造に
接触させて配置するステップと、前記第１の導電体のい
ずれの部分も溶融させずに前記導電性バンプをリフロー
して、前記第１の導電体の前記被覆されていない表面を
被う第２の導電体を形成するステップと、前記第１の構
造と前記第２の構造を冷却し、前記第２の導電体を固化
させ、前記第１の導電体の前記被覆されていない表面に
おける表面接着によって前記第２の導電体を前記第１の
導電体に機械的および電気的に結合するステップとを含
む、電気構造を形成する方法。 （１８）前記第１の導電体がはんだバンプを含む、上記
（１７）に記載の方法。 （１９）前記リフロー・ステップで形成された前記第２
の導電体が少なくとも約０．０５ｍｍ（約２ミル）の高
さを有する、上記（１８）に記載の方法。 （２０）前記第１の基板と前記第２の基板との間の空間
にカプセル封止材料を充填するステップをさらに含み、
前記カプセル封止材料が前記第１の導電体と前記第２の
導電体とをカプセル封止する、上記（１８）に記載の方
法。 （２１）前記第１の導電体がはんだ柱を含む、上記（１
７）に記載の方法。 （２２）前記第１の構造に前記第２の構造を接触させて
配置する前記ステップの前に、前記第１の導電体からは
んだ付け不能な非導電性材料の被覆の一部を除去して前
記第１の導電体の露出表面を形成するステップをさらに
含み、前記配置ステップにおける前記被覆されていない
表面が前記露出表面を含む、上記（１７）に記載の方
法。 （２３）前記除去ステップが、前記第１の導電体から被
覆材料の一部をレーザ融除するステップを含む、上記
（２２）に記載の方法。 （２４）はんだ付け不能な非導電性材料の前記被覆がポ
リイミドを含む、上記（１７）に記載の方法。 （２５）はんだ付け不能な非導電性材料の前記被覆が硬
化感光性樹脂を含む、上記（１７）に記載の方法。 （２６）前記はんだ付け不能な非導電性被覆材料が前記
リフロー・ステップ中に溶融しない、上記（１７）に記
載の電気構造。 （２７）前記第１の基板がチップを含み、前記第２の基
板が電子キャリヤを含む、上記（１７）に記載の方法。 （２８）前記第１の基板がモジュールを含み、前記第２
の基板が回路カードを含む、上記（１７）に記載の方
法。 （２９）はんだ柱構造を形成する方法であって、装着さ
れたパッドを有する基板と、前記パッドに接触したはん
だ体と、前記はんだ体と接触したはんだ付け可能表面を
有する引き込み可能物とを含むはんだ体構造を設けるス
テップと、前記はんだ体の融点より高く、前記引き込み
可能物の融点より低い温度まで前記はんだ体を加熱する
ステップと、前記はんだ体が前記パッドと前記はんだ付
け可能表面の両方にはんだ接続されている間に、前記は
んだ体からはんだ柱が形成されるまで前記パッドから前
記引き込み可能物を離すステップと、前記はんだ柱を冷
却するステップと、前記はんだ柱が固化した後に前記は
んだ柱から前記引き込み可能物を分離するステップとを
含む方法。 （３０）前記引き込み可能物がはんだ付け不能スリーブ
内のピンを含み、前記ピンが前記はんだ付け可能表面を
含む、上記（２９）に記載の方法。 （３１）前記引き込み可能物が前記はんだ付け可能表面
を有するプレートを含む、上記（２９）に記載の方法。 （３２）前記はんだ付け可能表面の面積が前記パッドの
表面積の０％より大きく、約５％より小さい、上記（２
９）に記載の方法。 （３３）前記はんだ付け可能表面の面積が前記パッドの
表面積の約９５％と約１００％との間である、上記（２
９）に記載の方法。
【図面の簡単な説明】
【図１】本発明の第１の好ましい実施形態による第１の
構造を示す正面断面図である。
【図２】第１の構造の材料の被覆の一部をレーザ融除に
よって除去した後の図１の構造を示す図である。
【図３】第１の構造の材料の被覆の一部を研削によって
除去した後の図１の構造を示す図である。
【図４】第１の構造の材料の感光性被覆の一部を除去し
た後の図１の構造を示す図である。
【図５】本発明の第１の好ましい実施形態による第２の
構造の正面断面図である。
【図６】第２の構造の導電性バンプ上に材料の被覆があ
る、図５の構造を示す図である。
【図７】本発明の第１の好ましい実施形態による、第２
の構造上に第１の構造が配置された様子を示す正面断面
図である。
【図８】第２の構造の導電性バンプをリフローした後の
図７の構造を示す図である。
【図９】本発明の第２の好ましい実施形態による第１の
構造を示す正面断面図である。
【図１０】第１の構造の材料の被覆の一部を除去した後
の図９の構造を示す図である。
【図１１】本発明の第２の好ましい実施形態による第２
の構造を示す正面断面図である。
【図１２】第２の構造の導電性バンプ上に材料の被覆が
ある、図１１の構造を示す図である。
【図１３】本発明の第２の好ましい実施形態による、第
２の構造上に第１の構造が配置された様子を示す正面断
面図である。
【図１４】材料の被覆を加えた図１３の構造を示す図で
ある。
【図１５】第２の構造の導電性バンプをリフローした後
の図１３の構造を示す図である。
【図１６】第１の導電体に代わるテーパ形の第１の導電
体を有する図１５の構造を示す図である。
【図１７】本発明の第３の好ましい実施形態による、ピ
ンを備えたはんだ体構造を示す上面図である。
【図１８】はんだ体構造を加熱し、ピンを引き込んだ後
の図１７の構造を示す図である。
【図１９】ピンを引き離した後の図１８の構造を示す図
である。
【図２０】ピンをプレートに置き換えた図１７の構造を
示す図である。
【図２１】はんだ体構造を加熱し、プレートを引き込ん
だ後の図２０の構造を示す図である。
【図２２】プレートを引き離して除去した後の図２１の
構造を示す図である。
【符号の説明】
１０ 第１の構造 １２ 第１の基板 １４ 導電体 １６ パッド １８ 被覆材料 ４２ 第２の基板 ４４ 導電性バンプ ４６ 導電性パッド ４８ 被覆材料 ５２ 第２の導電体 ５４ カプセル封止材料 ６０ 電気構造 １１０ 第１の構造 １１２ 第１の基板 １１４ 第１の導電体 １１５ 第１の導電体 １１６ パッド １１８ 被覆材料 １４０ 第２の構造 １４２ 第２の基板 １４４ 導電性バンプ １４６ パッド １４８ 被覆材料 １６０ 電気構造 １７４ 引き込み可能物 １７６ 引き込み可能物 １８０ ピン １８２ スリーブ １８６ プレート １９２ はんだ柱
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ミゲル・アンゲル・ヒマレス アメリカ合衆国13811 ニューヨーク州ニ ューアーク・バレー サウス・メイン・ス トリート119 (72)発明者 シンシア・スーザン・ミルコヴィッチ アメリカ合衆国13850 ニューヨーク州ヴ ェスタル キャスルマン・ロード520 (72)発明者 マーク・ビンセント・ピアソン アメリカ合衆国13901 ニューヨーク州ビ ンガムトン ホスピタル・ヒル・ロード65

Claims (33)

    【特許請求の範囲】
  1. 【請求項１】第１の基板と、 前記第１の基板に機械的および電気的に結合された第１
    の導電体と、 前記第１の導電体の被覆されない表面が残るように前記
    第１の導電体の表面の一部がはんだ付け不能な非導電性
    の材料によって被覆された、はんだ付け不能な非導電性
    の被覆材料と、 前記第１の導電体の前記被覆されていない表面における
    表面接着によって前記第１の導電体に機械的および電気
    的に結合され、前記第１の導電体の融点より融点が低い
    第２の導電体と、 前記第２の導電体に機械的および電気的に結合された第
    ２の基板とを含む電気構造。
  2. 【請求項２】前記第１の導電体がはんだバンプを含む、
    請求項１に記載の電気構造。
  3. 【請求項３】前記第２の導電体の高さが前記はんだバン
    プの高さの少なくとも約５０％である、請求項２に記載
    の電気構造。
  4. 【請求項４】前記第１の導電体の被覆された前記表面の
    面積が前記第１の導電体の前記被覆されていない表面の
    面積の少なくとも約１０倍である、請求項２に記載の電
    気構造。
  5. 【請求項５】前記第１の導電体がはんだ柱を含む、請求
    項１に記載の電気構造。
  6. 【請求項６】前記はんだ柱の高さが少なくとも約１．３
    ｍｍ（約５０ミル）であり、前記はんだ柱が少なくとも
    約２．５の高さ／直径比を有する、請求項５に記載の電
    気構造。
  7. 【請求項７】前記第２の導電体が前記はんだ柱の外表面
    の約１０％未満を被う、請求項５に記載の電気構造。
  8. 【請求項８】前記はんだ柱がテーパ形である、請求項５
    に記載の電気構造。
  9. 【請求項９】前記はんだ柱が曲線状のエッジを有するテ
    ーパ形である、請求項５に記載の電気構造。
  10. 【請求項１０】前記はんだ柱が砂時計形である、請求項
    ５に記載の電気構造。
  11. 【請求項１１】前記第２の基板が有機材料を含む、請求
    項１に記載の電気構造。
  12. 【請求項１２】前記第２の基板がセラミック材料を含
    む、請求項１に記載の電気構造。
  13. 【請求項１３】第２のはんだ付け不能な非導電性被覆材
    料をさらに含み、前記第２の導電体の表面の一部が前記
    第２のはんだ付け不能な非導電性被覆材料によって被覆
    され、前記第２の導電体の残りの被覆されていない表面
    が前記第１の導電体の前記被覆されていない表面と機械
    的に接着し、電気的に接触した請求項１に記載の電気構
    造。
  14. 【請求項１４】前記第２のはんだ付け不能な非導電性被
    覆材料がポリイミドを含む、請求項１３に記載の電気構
    造。
  15. 【請求項１５】前記第２のはんだ付け不能な非導電性材
    料が硬化感光性樹脂を含む、請求項１３に記載の電気構
    造。
  16. 【請求項１６】第１の基板と、 前記第１の基板に機械的および電気的に結合された第１
    の導電体と、 前記第１の導電体の表面の一部がはんだ付け不能な非導
    電性被覆材料によって被覆され、前記第１の導電体の被
    覆されていない表面が残った、はんだ付け不能な非導電
    性被覆材料と、 第２の導電体と、 前記第１の導電体の前記被覆されていない表面における
    表面接着によって前記第２の導電体を前記第１の導電体
    に機械的および電気的に結合する手段であって、 前記第１の導電体と前記第２の導電体とに前記第１の導
    電体の融点より低く、前記第２の導電体の融点よりは低
    くない温度を加える手段と、 前記第２の導電体に機械的および電気的に結合された基
    板とを含む電気構造。
  17. 【請求項１７】第１の導電体の被覆されていない表面が
    残るように第１の導電体の表面の一部がはんだ付け不能
    な非導電性材料の被覆によって被覆された、第１の基板
    と、前記第１の基板に機械的および電気的に結合された
    第１の導電体と、はんだ付け不能な非導電性材料の被覆
    とを含む第１の構造を設けるステップと、 第２の基板と前記第２の基板に機械的および電気的に結
    合された導電性バンプとを含む第２の構造を設けるステ
    ップと、 前記導電性バンプが前記第１の導電体の前記被覆されて
    いない表面と接触するように、前記第２の構造を前記第
    １の構造に接触させて配置するステップと、 前記第１の導電体のいずれの部分も溶融させずに前記導
    電性バンプをリフローして、前記第１の導電体の前記被
    覆されていない表面を被う第２の導電体を形成するステ
    ップと、 前記第１の構造と前記第２の構造を冷却し、前記第２の
    導電体を固化させ、前記第１の導電体の前記被覆されて
    いない表面における表面接着によって前記第２の導電体
    を前記第１の導電体に機械的および電気的に結合するス
    テップとを含む、電気構造を形成する方法。
  18. 【請求項１８】前記第１の導電体がはんだバンプを含
    む、請求項１７に記載の方法。
  19. 【請求項１９】前記リフロー・ステップで形成された前
    記第２の導電体が少なくとも約０．０５ｍｍ（約２ミ
    ル）の高さを有する、請求項１８に記載の方法。
  20. 【請求項２０】前記第１の基板と前記第２の基板との間
    の空間にカプセル封止材料を充填するステップをさらに
    含み、前記カプセル封止材料が前記第１の導電体と前記
    第２の導電体とをカプセル封止する、請求項１８に記載
    の方法。
  21. 【請求項２１】前記第１の導電体がはんだ柱を含む、請
    求項１７に記載の方法。
  22. 【請求項２２】前記第１の構造に前記第２の構造を接触
    させて配置する前記ステップの前に、前記第１の導電体
    からはんだ付け不能な非導電性材料の被覆の一部を除去
    して前記第１の導電体の露出表面を形成するステップを
    さらに含み、前記配置ステップにおける前記被覆されて
    いない表面が前記露出表面を含む、請求項１７に記載の
    方法。
  23. 【請求項２３】前記除去ステップが、前記第１の導電体
    から被覆材料の一部をレーザ融除するステップを含む、
    請求項２２に記載の方法。
  24. 【請求項２４】はんだ付け不能な非導電性材料の前記被
    覆がポリイミドを含む、請求項１７に記載の方法。
  25. 【請求項２５】はんだ付け不能な非導電性材料の前記被
    覆が硬化感光性樹脂を含む、請求項１７に記載の方法。
  26. 【請求項２６】前記はんだ付け不能な非導電性被覆材料
    が前記リフロー・ステップ中に溶融しない、請求項１７
    に記載の電気構造。
  27. 【請求項２７】前記第１の基板がチップを含み、前記第
    ２の基板が電子キャリヤを含む、請求項１７に記載の方
    法。
  28. 【請求項２８】前記第１の基板がモジュールを含み、前
    記第２の基板が回路カードを含む、請求項１７に記載の
    方法。
  29. 【請求項２９】はんだ柱構造を形成する方法であって、 装着されたパッドを有する基板と、 前記パッドに接触したはんだ体と、 前記はんだ体と接触したはんだ付け可能表面を有する引
    き込み可能物とを含むはんだ体構造を設けるステップ
    と、 前記はんだ体の融点より高く、前記引き込み可能物の融
    点より低い温度まで前記はんだ体を加熱するステップ
    と、 前記はんだ体が前記パッドと前記はんだ付け可能表面の
    両方にはんだ接続されている間に、前記はんだ体からは
    んだ柱が形成されるまで前記パッドから前記引き込み可
    能物を離すステップと、 前記はんだ柱を冷却するステップと、 前記はんだ柱が固化した後に前記はんだ柱から前記引き
    込み可能物を分離するステップとを含む方法。
  30. 【請求項３０】前記引き込み可能物がはんだ付け不能ス
    リーブ内のピンを含み、前記ピンが前記はんだ付け可能
    表面を含む、請求項２９に記載の方法。
  31. 【請求項３１】前記引き込み可能物が前記はんだ付け可
    能表面を有するプレートを含む、請求項２９に記載の方
    法。
  32. 【請求項３２】前記はんだ付け可能表面の面積が前記パ
    ッドの表面積の０％より大きく、約５％より小さい、請
    求項２９に記載の方法。
  33. 【請求項３３】前記はんだ付け可能表面の面積が前記パ
    ッドの表面積の約９５％と約１００％との間である、請
    求項２９に記載の方法。
JP2000131843A 1999-05-10 2000-04-28 電気構造及びその形成方法並びにはんだ柱の形成方法 Expired - Fee Related JP3418972B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/309,405 US6225206B1 (en) 1999-05-10 1999-05-10 Flip chip C4 extension structure and process
US09/309405 1999-05-10

Publications (2)

Publication Number Publication Date
JP2000357853A true JP2000357853A (ja) 2000-12-26
JP3418972B2 JP3418972B2 (ja) 2003-06-23

Family

ID=23198102

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000131843A Expired - Fee Related JP3418972B2 (ja) 1999-05-10 2000-04-28 電気構造及びその形成方法並びにはんだ柱の形成方法

Country Status (3)

Country Link
US (4) US6225206B1 (ja)
JP (1) JP3418972B2 (ja)
TW (1) TW445498B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008131159A (ja) * 2006-11-17 2008-06-05 Fujitsu Media Device Kk 弾性波デバイス
JP2010034601A (ja) * 2009-11-16 2010-02-12 Fujitsu Microelectronics Ltd 半導体装置の製造方法
JP2013030760A (ja) * 2011-07-27 2013-02-07 Samsung Electro-Mechanics Co Ltd 印刷回路基板の表面処理方法及び印刷回路基板
JP2017163059A (ja) * 2016-03-11 2017-09-14 パナソニックＩｐマネジメント株式会社 電極接合方法
KR101831831B1 (ko) * 2010-06-02 2018-02-26 스태츠 칩팩 피티이. 엘티디. 라운드형 상호연결부를 구비하는 집적 회로 패키지 시스템 및 그 제조 방법
WO2018094965A1 (zh) * 2016-11-23 2018-05-31 京信通信技术(广州)有限公司 微波器件焊接基体及微波器件

Families Citing this family (169)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3681542B2 (ja) * 1998-07-01 2005-08-10 富士通株式会社 プリント回路基板および多段バンプ用中継基板
JP3407275B2 (ja) * 1998-10-28 2003-05-19 インターナショナル・ビジネス・マシーンズ・コーポレーション バンプ及びその形成方法
US7236271B2 (en) 1998-11-09 2007-06-26 Silverbrook Research Pty Ltd Mobile telecommunication device with printhead and media drive
AUPQ439299A0 (en) * 1999-12-01 1999-12-23 Silverbrook Research Pty Ltd Interface system
US6816274B1 (en) * 1999-05-25 2004-11-09 Silverbrook Research Pty Ltd Method and system for composition and delivery of electronic mail
JP2003502866A (ja) * 1999-06-17 2003-01-21 インフィネオン テクノロジーズ アクチエンゲゼルシャフト 軟質ボンディング部を有する電子部品およびこのような部品を製造するための方法
US6281466B1 (en) * 1999-06-28 2001-08-28 Newcor, Inc. Projection welding of an aluminum sheet
US7792298B2 (en) * 1999-06-30 2010-09-07 Silverbrook Research Pty Ltd Method of using a mobile device to authenticate a printed token and output an image associated with the token
US20050212830A1 (en) * 1999-09-17 2005-09-29 Silverbrook Research Pty Ltd Method of accessing a connection address using a mobile device with a sensing means
US20010018800A1 (en) * 1999-09-17 2001-09-06 George Tzanavaras Method for forming interconnects
US6428942B1 (en) * 1999-10-28 2002-08-06 Fujitsu Limited Multilayer circuit structure build up method
US6656765B1 (en) * 2000-02-02 2003-12-02 Amkor Technology, Inc. Fabricating very thin chip size semiconductor packages
US10388626B2 (en) * 2000-03-10 2019-08-20 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming flipchip interconnect structure
US6642613B1 (en) * 2000-05-09 2003-11-04 National Semiconductor Corporation Techniques for joining an opto-electronic module to a semiconductor package
US7456994B2 (en) 2000-10-20 2008-11-25 Silverbrook Research Pty Ltd Mobile telecommunications device with stylus having printhead tip
US7431449B2 (en) 2000-10-20 2008-10-07 Silverbrook Research Pty Ltd Mobile telecommunications device with interactive paper sensor
TW490823B (en) * 2001-01-20 2002-06-11 Advanced Semiconductor Eng Bump manufacture process of chip scale package
WO2002063683A2 (en) * 2001-02-09 2002-08-15 Koninklijke Philips Electronics N.V. Method of manufacturing a semiconductor device and a semiconductor device obtained by means of said method
US6737295B2 (en) * 2001-02-27 2004-05-18 Chippac, Inc. Chip scale package with flip chip interconnect
DE10111389A1 (de) * 2001-03-09 2002-09-12 Heidenhain Gmbh Dr Johannes Verbund aus flächigen Leiterelementen
US20020151164A1 (en) * 2001-04-12 2002-10-17 Jiang Hunt Hang Structure and method for depositing solder bumps on a wafer
JP4663165B2 (ja) * 2001-06-27 2011-03-30 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US20030006062A1 (en) * 2001-07-06 2003-01-09 Stone William M. Interconnect system and method of fabrication
US6482680B1 (en) * 2001-07-20 2002-11-19 Carsem Semiconductor Sdn, Bhd. Flip-chip on lead frame
US20030116860A1 (en) * 2001-12-21 2003-06-26 Biju Chandran Semiconductor package with low resistance package-to-die interconnect scheme for reduced die stresses
US7235886B1 (en) * 2001-12-21 2007-06-26 Intel Corporation Chip-join process to reduce elongation mismatch between the adherents and semiconductor package made thereby
US6841413B2 (en) * 2002-01-07 2005-01-11 Intel Corporation Thinned die integrated circuit package
US20050136640A1 (en) * 2002-01-07 2005-06-23 Chuan Hu Die exhibiting an effective coefficient of thermal expansion equivalent to a substrate mounted thereon, and processes of making same
US6661102B1 (en) * 2002-01-18 2003-12-09 Advance Micro Devices, Inc. Semiconductor packaging apparatus for controlling die attach fillet height to reduce die shear stress
KR100455387B1 (ko) * 2002-05-17 2004-11-06 삼성전자주식회사 반도체 칩의 범프의 제조방법과 이를 이용한 ｃｏｇ 패키지
US6892925B2 (en) * 2002-09-18 2005-05-17 International Business Machines Corporation Solder hierarchy for lead free solder joint
JP4363029B2 (ja) * 2002-11-06 2009-11-11 ソニー株式会社 分割波長板フィルターの製造方法
US7223633B2 (en) 2002-11-27 2007-05-29 Intel Corporation Method for solder crack deflection
DE10297818T5 (de) * 2002-11-29 2006-03-16 Infineon Technologies Ag Anbringen von Flipchips an Substraten
US6854636B2 (en) * 2002-12-06 2005-02-15 International Business Machines Corporation Structure and method for lead free solder electronic package interconnections
US20050161814A1 (en) * 2002-12-27 2005-07-28 Fujitsu Limited Method for forming bumps, semiconductor device and method for manufacturing same, substrate processing apparatus, and semiconductor manufacturing apparatus
US6917113B2 (en) * 2003-04-24 2005-07-12 International Business Machines Corporatiion Lead-free alloys for column/ball grid arrays, organic interposers and passive component assembly
US20050045697A1 (en) 2003-08-26 2005-03-03 Lacap Efren M. Wafer-level chip scale package
US20050082670A1 (en) * 2003-09-11 2005-04-21 Nordson Corporation Method for preapplying a viscous material to strengthen solder connections in microelectronic packaging and microelectronic packages formed thereby
US7495179B2 (en) 2003-10-06 2009-02-24 Tessera, Inc. Components with posts and pads
US6933171B2 (en) * 2003-10-21 2005-08-23 Intel Corporation Large bumps for optical flip chips
TWI478254B (zh) 2003-11-10 2015-03-21 Chippac Inc 引線上凸塊之倒裝晶片互連
US20060216860A1 (en) 2005-03-25 2006-09-28 Stats Chippac, Ltd. Flip chip interconnection having narrow interconnection sites on the substrate
US8574959B2 (en) 2003-11-10 2013-11-05 Stats Chippac, Ltd. Semiconductor device and method of forming bump-on-lead interconnection
US9029196B2 (en) 2003-11-10 2015-05-12 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US8026128B2 (en) 2004-11-10 2011-09-27 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
USRE47600E1 (en) 2003-11-10 2019-09-10 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming electrical interconnect with stress relief void
US7121806B2 (en) 2003-12-19 2006-10-17 Dresser-Rand Company Welding method and an assembly formed thereby
JP4151846B2 (ja) * 2004-03-03 2008-09-17 Ｔｄｋ株式会社 積層セラミック電子部品、回路基板等、および当該部品、基板等の製造に供せられるセラミックグリーンシートの製造方法
TWI273664B (en) * 2004-03-26 2007-02-11 Advanced Semiconductor Eng Bumping process, bump structure, packaging process and package structure
TWI240399B (en) * 2004-04-06 2005-09-21 Advanced Semiconductor Eng Chip package structure and process for fabricating the same
US7253089B2 (en) * 2004-06-14 2007-08-07 Micron Technology, Inc. Microfeature devices and methods for manufacturing microfeature devices
US7378297B2 (en) * 2004-07-01 2008-05-27 Interuniversitair Microelektronica Centrum (Imec) Methods of bonding two semiconductor devices
US7205177B2 (en) * 2004-07-01 2007-04-17 Interuniversitair Microelektronica Centrum (Imec) Methods of bonding two semiconductor devices
DE102004037817B4 (de) * 2004-08-04 2014-08-07 Epcos Ag Elektrisches Bauelement in Flip-Chip-Bauweise
US7332821B2 (en) * 2004-08-20 2008-02-19 International Business Machines Corporation Compressible films surrounding solder connectors
US6977213B1 (en) * 2004-08-27 2005-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. IC chip solder bump structure and method of manufacturing same
JP2006156943A (ja) * 2004-09-28 2006-06-15 Seiko Epson Corp 配線パターンの形成方法、配線パターンおよび電子機器
JP4402717B2 (ja) * 2005-03-16 2010-01-20 パナソニック株式会社 導電性粒子を用いたフリップチップ実装方法およびバンプ形成方法
CN101156236B (zh) * 2005-04-06 2011-11-16 松下电器产业株式会社 倒装片安装方法及凸块形成方法
US7558962B2 (en) * 2005-05-09 2009-07-07 Silverbrook Research Pty Ltd Method of authenticating a print medium online
US20060250486A1 (en) * 2005-05-09 2006-11-09 Silverbrook Research Pty Ltd. Mobile device that reads entire of first coded data before commencing printing
US20060250484A1 (en) * 2005-05-09 2006-11-09 Silverbrook Research Pty Ltd Print cartridge with single drive shaft and opposing media guide
US7753517B2 (en) 2005-05-09 2010-07-13 Silverbrook Research Pty Ltd Printhead with an optical sensor for receiving print data
US7392950B2 (en) * 2005-05-09 2008-07-01 Silverbrook Research Pty Ltd Print medium with coded data in two formats, information in one format being indicative of information in the other format
US7874659B2 (en) * 2005-05-09 2011-01-25 Silverbrook Research Pty Ltd Cartridge with printhead and media feed mechanism for mobile device
US7360880B2 (en) 2005-05-09 2008-04-22 Silverbrook Research Pty Ltd Ink cartridge having porous insert for use in a mobile device
US8104889B2 (en) 2005-05-09 2012-01-31 Silverbrook Research Pty Ltd Print medium with lateral data track used in lateral registration
US20060250641A1 (en) * 2005-05-09 2006-11-09 Silverbrook Research Pty Ltd Method of using a mobile device with sensing means to interact with printed schedule information
US7661813B2 (en) 2005-05-09 2010-02-16 Silverbrook Research Pty Ltd Mobile device with a printer and a stylus having a printhead tip
US7726764B2 (en) 2005-05-09 2010-06-01 Silverbrook Research Pty Ltd Method of using a mobile device to determine a position of a print medium configured to be printed on by the mobile device
US7680512B2 (en) * 2005-05-09 2010-03-16 Silverbrook Research Pty Ltd Method of using a mobile device to print onto a print medium taking into account an orientation of a print medium
US7697159B2 (en) * 2005-05-09 2010-04-13 Silverbrook Research Pty Ltd Method of using a mobile device to determine movement of a print medium relative to the mobile device
US7770995B2 (en) 2005-05-09 2010-08-10 Silverbrook Research Pty Ltd Mobile telecommunications device with media edge detection
US7735993B2 (en) 2005-05-09 2010-06-15 Silverbrook Research Pty Ltd Print medium having coded data and an orientation indicator
US7566182B2 (en) * 2005-05-09 2009-07-28 Silverbrook Research Pty Ltd Printhead that uses data track for print registration on print medium
US7780288B2 (en) 2005-05-09 2010-08-24 Silverbrook Research Pty Ltd Ducting between ink outlets of sectioned ink reservoir
US7595904B2 (en) 2005-05-09 2009-09-29 Silverbrook Research Pty Ltd Method of using a mobile device to determine a first rotational orientation of coded data on a print medium
US20060250477A1 (en) * 2005-05-09 2006-11-09 Silverbrook Research Pty Ltd Cartridge with capping mechanism for use in a mobile device
US7841713B2 (en) * 2005-05-09 2010-11-30 Silverbrook Research Pty Ltd Mobile device for printing schedule data
US7607774B2 (en) * 2005-05-09 2009-10-27 Silverbrook Research Pty Ltd Mobile telecommunication device with a printhead and single media feed roller
US8061793B2 (en) * 2005-05-09 2011-11-22 Silverbrook Research Pty Ltd Mobile device that commences printing before reading all of the first coded data on a print medium
US7466993B2 (en) * 2005-05-09 2008-12-16 Silverbrook Research Pty Ltd Mobile telecommunications device dual media coding detectors
CN100501957C (zh) * 2005-05-24 2009-06-17 松下电器产业株式会社 焊料凸块形成方法及半导体元件的安装方法
US7851348B2 (en) 2005-06-14 2010-12-14 Abhay Misra Routingless chip architecture
US7687400B2 (en) 2005-06-14 2010-03-30 John Trezza Side stacking apparatus and method
US7786592B2 (en) 2005-06-14 2010-08-31 John Trezza Chip capacitive coupling
US7215032B2 (en) 2005-06-14 2007-05-08 Cubic Wafer, Inc. Triaxial through-chip connection
US7838997B2 (en) 2005-06-14 2010-11-23 John Trezza Remote chip attachment
US7560813B2 (en) 2005-06-14 2009-07-14 John Trezza Chip-based thermo-stack
US8456015B2 (en) 2005-06-14 2013-06-04 Cufer Asset Ltd. L.L.C. Triaxial through-chip connection
US7781886B2 (en) 2005-06-14 2010-08-24 John Trezza Electronic chip contact structure
US7538033B2 (en) 2005-06-14 2009-05-26 John Trezza Post-attachment chip-to-chip connection
US7521806B2 (en) * 2005-06-14 2009-04-21 John Trezza Chip spanning connection
US7534722B2 (en) * 2005-06-14 2009-05-19 John Trezza Back-to-front via process
DE102005030946B4 (de) * 2005-06-30 2007-09-27 Infineon Technologies Ag Halbleiterbauteil mit Verdrahtungssubstrat und Lotkugeln als Verbindungselement sowie Verfahren zur Herstellung des Halbleiterbauteils
US7312529B2 (en) 2005-07-05 2007-12-25 International Business Machines Corporation Structure and method for producing multiple size interconnections
TWI284949B (en) * 2005-09-09 2007-08-01 Chipmos Technologies Inc Bumped structure and its forming method
JP4184371B2 (ja) * 2005-10-03 2008-11-19 日本テキサス・インスツルメンツ株式会社 半導体チップ、半導体装置およびそれらの製造方法
DE102005055488A1 (de) * 2005-11-18 2007-01-04 Infineon Technologies Ag Elektronische Struktur mit mehreren elektronischen Komponenten und Verfahren zu ihrer Herstellung
US7534715B2 (en) * 2005-12-29 2009-05-19 Intel Corporation Methods including fluxless chip attach processes
DE102006006561B4 (de) * 2006-02-13 2009-03-05 Htc Beteiligungs Gmbh Flip-Chip-Modul und Verfahren zum Austauschen eines Halbleiterchips eines Flip-Chip-Moduls
US8239184B2 (en) * 2006-03-13 2012-08-07 Newtalk, Inc. Electronic multilingual numeric and language learning tool
JP4294722B2 (ja) * 2006-04-27 2009-07-15 パナソニック株式会社 接続構造体及びその製造方法
US7687397B2 (en) 2006-06-06 2010-03-30 John Trezza Front-end processed wafer having through-chip connections
DE102006028719B4 (de) * 2006-06-20 2008-05-08 Infineon Technologies Ag Halbleiterbauteil mit Halbleiterchipstapel und Verbindungselementen sowie Verfahren zur Herstellung des Halbleiterbauteils
US7626269B2 (en) * 2006-07-06 2009-12-01 Micron Technology, Inc. Semiconductor constructions and assemblies, and electronic systems
KR100809698B1 (ko) * 2006-08-21 2008-03-06 삼성전자주식회사 솔더링 플럭스 및 언더 필 수지층을 구비하는 반도체 소자실장 구조체 및 반도체 소자 실장 방법
US8133808B2 (en) * 2006-09-18 2012-03-13 Tessera, Inc. Wafer level chip package and a method of fabricating thereof
US7700475B1 (en) * 2006-10-05 2010-04-20 Marvell International Ltd. Pillar structure on bump pad
US9082607B1 (en) 2006-12-14 2015-07-14 Utac Thai Limited Molded leadframe substrate semiconductor package
US9761435B1 (en) 2006-12-14 2017-09-12 Utac Thai Limited Flip chip cavity package
US8749065B2 (en) * 2007-01-25 2014-06-10 Tera Probe, Inc. Semiconductor device comprising electromigration prevention film and manufacturing method thereof
US7670874B2 (en) 2007-02-16 2010-03-02 John Trezza Plated pillar package formation
US20080197493A1 (en) * 2007-02-16 2008-08-21 Stefan Geyer Integrated circuit including conductive bumps
JP5016975B2 (ja) * 2007-03-05 2012-09-05 株式会社東芝 半導体装置の製造方法
EP2637202A3 (en) 2007-09-28 2014-03-12 Tessera, Inc. Flip chip interconnection with etched posts on a microelectronic element joined to etched posts on a substrate by a fusible metal and corresponding manufacturing method
KR100886720B1 (ko) * 2007-10-30 2009-03-04 주식회사 하이닉스반도체 적층 반도체 패키지 및 이의 제조 방법
JP5159273B2 (ja) * 2007-11-28 2013-03-06 ルネサスエレクトロニクス株式会社 電子装置の製造方法
KR100969441B1 (ko) * 2008-06-05 2010-07-14 삼성전기주식회사 반도체칩이 실장된 인쇄회로기판 및 그 제조방법
US9947605B2 (en) 2008-09-04 2018-04-17 UTAC Headquarters Pte. Ltd. Flip chip cavity package
US9524945B2 (en) 2010-05-18 2016-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with L-shaped non-metal sidewall protection structure
US8618676B2 (en) * 2008-10-30 2013-12-31 Stmicroelectronics (Malta) Ltd. Method of assembly of a semiconductor package for the improvement of the electrical testing yield on the packages so obtained
KR20100095268A (ko) * 2009-02-20 2010-08-30 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US20100300743A1 (en) * 2009-06-02 2010-12-02 Qualcomm Incorporated Modified Pillar Design for Improved Flip Chip Packaging
CN101924569B (zh) * 2009-06-10 2013-05-22 财团法人交大思源基金会 双频混成耦合器单元、其双频混成耦合器与其接收机
US9449900B2 (en) * 2009-07-23 2016-09-20 UTAC Headquarters Pte. Ltd. Leadframe feature to minimize flip-chip semiconductor die collapse during flip-chip reflow
US8841766B2 (en) * 2009-07-30 2014-09-23 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with non-metal sidewall protection structure
CN101670503A (zh) * 2009-10-12 2010-03-17 东莞市焊宏爱法电子科技有限公司 无卤素水基免洗助焊剂
US9355940B1 (en) 2009-12-04 2016-05-31 Utac Thai Limited Auxiliary leadframe member for stabilizing the bond wire process
US20110186989A1 (en) 2010-02-04 2011-08-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Device and Bump Formation Process
US8304863B2 (en) * 2010-02-09 2012-11-06 International Business Machines Corporation Electromigration immune through-substrate vias
US20120002386A1 (en) * 2010-07-01 2012-01-05 Nokia Corporation Method and Apparatus for Improving the Reliability of Solder Joints
US8330272B2 (en) * 2010-07-08 2012-12-11 Tessera, Inc. Microelectronic packages with dual or multiple-etched flip-chip connectors
US9048135B2 (en) * 2010-07-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Copper pillar bump with cobalt-containing sidewall protection
US8580607B2 (en) 2010-07-27 2013-11-12 Tessera, Inc. Microelectronic packages with nanoparticle joining
US8697492B2 (en) 2010-11-02 2014-04-15 Tessera, Inc. No flow underfill
US8853558B2 (en) 2010-12-10 2014-10-07 Tessera, Inc. Interconnect structure
US8912649B2 (en) 2011-08-17 2014-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy flip chip bumps for reducing stress
US9401308B2 (en) * 2013-03-12 2016-07-26 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging devices, methods of manufacture thereof, and packaging methods
US10015888B2 (en) 2013-02-15 2018-07-03 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect joint protective layer apparatus and method
US9589862B2 (en) 2013-03-11 2017-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures and methods of forming same
US9368398B2 (en) 2012-01-12 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method of fabricating same
US9437564B2 (en) 2013-07-09 2016-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method of fabricating same
US9263839B2 (en) 2012-12-28 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for an improved fine pitch joint
US9607921B2 (en) 2012-01-12 2017-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package interconnect structure
US9257333B2 (en) 2013-03-11 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures and methods of forming same
US9202714B2 (en) * 2012-04-24 2015-12-01 Micron Technology, Inc. Methods for forming semiconductor device packages
US8970034B2 (en) 2012-05-09 2015-03-03 Micron Technology, Inc. Semiconductor assemblies and structures
US9449905B2 (en) 2012-05-10 2016-09-20 Utac Thai Limited Plated terminals with routing interconnections semiconductor device
US9397031B2 (en) 2012-06-11 2016-07-19 Utac Thai Limited Post-mold for semiconductor package having exposed traces
US9082776B2 (en) 2012-08-24 2015-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package having protective layer with curved surface and method of manufacturing same
US9136236B2 (en) 2012-09-28 2015-09-15 Intel Corporation Localized high density substrate routing
US9190380B2 (en) 2012-12-06 2015-11-17 Intel Corporation High density substrate routing in BBUL package
JP6197319B2 (ja) * 2013-03-21 2017-09-20 富士通株式会社 半導体素子の実装方法
US9355980B2 (en) * 2013-09-03 2016-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Three-dimensional chip stack and method of forming the same
US9349703B2 (en) 2013-09-25 2016-05-24 Intel Corporation Method for making high density substrate interconnect using inkjet printing
US9159690B2 (en) * 2013-09-25 2015-10-13 Intel Corporation Tall solders for through-mold interconnect
US20170309584A1 (en) * 2014-10-23 2017-10-26 Agency For Science, Technology And Research Method of bonding a first substrate and a second substrate
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US9633971B2 (en) 2015-07-10 2017-04-25 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US10032645B1 (en) 2015-11-10 2018-07-24 UTAC Headquarters Pte. Ltd. Semiconductor package with multiple molding routing layers and a method of manufacturing the same
US9892962B2 (en) 2015-11-30 2018-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level chip scale package interconnects and methods of manufacture thereof
KR20170098462A (ko) * 2016-02-22 2017-08-30 삼성전기주식회사 패키지 및 그의 제조방법
US10276477B1 (en) 2016-05-20 2019-04-30 UTAC Headquarters Pte. Ltd. Semiconductor package with multiple stacked leadframes and a method of manufacturing the same
US10157821B1 (en) * 2017-05-30 2018-12-18 Advanced Semiconductor Engineering, Inc. Semiconductor packages
US10276481B2 (en) * 2017-06-26 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure having a plurality of conductive balls having narrow width for the ball waist
US10403591B2 (en) * 2017-10-31 2019-09-03 Xilinx, Inc. Chip package assembly with enhanced interconnects and method for fabricating the same
US11240918B2 (en) * 2018-08-28 2022-02-01 Research And Business Foundation Sungkyunkwan University Method for flip-chip bonding using anisotropic adhesive polymer

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4376505A (en) 1981-01-05 1983-03-15 Western Electric Co., Inc. Methods for applying solder to an article
US5656862A (en) 1990-03-14 1997-08-12 International Business Machines Corporation Solder interconnection structure
US4999699A (en) 1990-03-14 1991-03-12 International Business Machines Corporation Solder interconnection structure and process for making
US5147084A (en) 1990-07-18 1992-09-15 International Business Machines Corporation Interconnection structure and test method
US5060844A (en) 1990-07-18 1991-10-29 International Business Machines Corporation Interconnection structure and test method
US5616520A (en) 1992-03-30 1997-04-01 Hitachi, Ltd. Semiconductor integrated circuit device and fabrication method thereof
US5334804A (en) 1992-11-17 1994-08-02 Fujitsu Limited Wire interconnect structures for connecting an integrated circuit to a substrate
JPH06177205A (ja) 1992-12-03 1994-06-24 Matsushita Electric Ind Co Ltd バンプ付電子部品の実装方法
JP2716336B2 (ja) * 1993-03-10 1998-02-18 日本電気株式会社 集積回路装置
JP3428070B2 (ja) 1993-06-07 2003-07-22 株式会社東芝 印刷配線板の製造方法
US5371328A (en) * 1993-08-20 1994-12-06 International Business Machines Corporation Component rework
JPH0817860A (ja) 1994-06-30 1996-01-19 Oki Electric Ind Co Ltd 電子部品の製造方法
JP3348528B2 (ja) * 1994-07-20 2002-11-20 富士通株式会社 半導体装置の製造方法と半導体装置及び電子回路装置の製造方法と電子回路装置
US5497938A (en) 1994-09-01 1996-03-12 Intel Corporation Tape with solder forms and methods for transferring solder to chip assemblies
US5542601A (en) * 1995-02-24 1996-08-06 International Business Machines Corporation Rework process for semiconductor chips mounted in a flip chip configuration on an organic substrate
US5655703A (en) * 1995-05-25 1997-08-12 International Business Machines Corporation Solder hierarchy for chip attachment to substrates
US5796591A (en) * 1995-06-07 1998-08-18 International Business Machines Corporation Direct chip attach circuit card
US6008071A (en) * 1995-09-20 1999-12-28 Fujitsu Limited Method of forming solder bumps onto an integrated circuit device
JPH09134934A (ja) * 1995-11-07 1997-05-20 Sumitomo Metal Ind Ltd 半導体パッケージ及び半導体装置
US5730607A (en) * 1996-01-23 1998-03-24 Mcdonnell Douglas Corp. Stacked printed circuit board connector
US5639696A (en) * 1996-01-31 1997-06-17 Lsi Logic Corporation Microelectronic integrated circuit mounted on circuit board with solder column grid array interconnection, and method of fabricating the solder column grid array
US5903058A (en) * 1996-07-17 1999-05-11 Micron Technology, Inc. Conductive bumps on die for flip chip application
US5790377A (en) * 1996-09-12 1998-08-04 Packard Hughes Interconnect Company Integral copper column with solder bump flip chip
JP2861965B2 (ja) 1996-09-20 1999-02-24 日本電気株式会社 突起電極の形成方法
JPH10107081A (ja) 1996-10-02 1998-04-24 Fuji Xerox Co Ltd 半導体チップの接続方法
US5953623A (en) * 1997-04-10 1999-09-14 International Business Machines Corporation Ball limiting metal mask and tin enrichment of high melting point solder for low temperature interconnection
US5797591A (en) 1997-04-25 1998-08-25 Energy Absorption Systems, Inc. Guardrail with improved ground anchor assembly
JP3070514B2 (ja) * 1997-04-28 2000-07-31 日本電気株式会社 突起電極を有する半導体装置、半導体装置の実装方法およびその実装構造
JPH10303245A (ja) 1997-04-28 1998-11-13 Oki Electric Ind Co Ltd 半導体チップ、半導体装置の製造方法および半導体装置
US5964396A (en) * 1997-08-12 1999-10-12 International Business Machines Corporation Enhanced ceramic ball grid array using in-situ solder stretch with clip
US5968670A (en) * 1997-08-12 1999-10-19 International Business Machines Corporation Enhanced ceramic ball grid array using in-situ solder stretch with spring
US5975409A (en) * 1997-08-12 1999-11-02 International Business Machines Corporation Ceramic ball grid array using in-situ solder stretch
DE19750073A1 (de) * 1997-11-12 1999-05-20 Bosch Gmbh Robert Schaltungsträgerplatte
JPH11168116A (ja) 1997-12-04 1999-06-22 Mitsui High Tec Inc 半導体チップ用電極バンプ
US6059173A (en) * 1998-03-05 2000-05-09 International Business Machines Corporation Micro grid array solder interconnection structure for second level packaging joining a module and printed circuit board
US6158644A (en) 1998-04-30 2000-12-12 International Business Machines Corporation Method for enhancing fatigue life of ball grid arrays
JPH11345837A (ja) * 1998-05-06 1999-12-14 Texas Instr Inc <Ti> アンダフィリングのフリップチップ電子デバイスの歪み低減方法及びその装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008131159A (ja) * 2006-11-17 2008-06-05 Fujitsu Media Device Kk 弾性波デバイス
JP2010034601A (ja) * 2009-11-16 2010-02-12 Fujitsu Microelectronics Ltd 半導体装置の製造方法
KR101831831B1 (ko) * 2010-06-02 2018-02-26 스태츠 칩팩 피티이. 엘티디. 라운드형 상호연결부를 구비하는 집적 회로 패키지 시스템 및 그 제조 방법
JP2013030760A (ja) * 2011-07-27 2013-02-07 Samsung Electro-Mechanics Co Ltd 印刷回路基板の表面処理方法及び印刷回路基板
US8915419B2 (en) 2011-07-27 2014-12-23 Samsung Electro-Mechanics Co., Ltd. Method for surface-treating printed circuit board and printed circuit board
JP2017163059A (ja) * 2016-03-11 2017-09-14 パナソニックＩｐマネジメント株式会社 電極接合方法
WO2018094965A1 (zh) * 2016-11-23 2018-05-31 京信通信技术(广州)有限公司 微波器件焊接基体及微波器件

Also Published As

Publication number Publication date
US6756680B2 (en) 2004-06-29
US6664637B2 (en) 2003-12-16
JP3418972B2 (ja) 2003-06-23
US6955982B2 (en) 2005-10-18
US20010018230A1 (en) 2001-08-30
US20040094842A1 (en) 2004-05-20
TW445498B (en) 2001-07-11
US20010005047A1 (en) 2001-06-28
US6225206B1 (en) 2001-05-01

Similar Documents

Publication Publication Date Title
JP3418972B2 (ja) 電気構造及びその形成方法並びにはんだ柱の形成方法
JP3554695B2 (ja) 半導体集積回路におけるハンダ相互接続を製造する方法および半導体集積回路を製造する方法
KR100344929B1 (ko) 반도체장치의 제조방법
JP5664392B2 (ja) 半導体装置、半導体装置の製造方法、及び配線基板の製造方法
US5869904A (en) Semiconductor device having a projecting electrode
JP3500032B2 (ja) 配線基板及びその製造方法
JP4137112B2 (ja) 電子部品の製造方法
KR100475324B1 (ko) 용융제를함유하는선택적충전형접착막
JP4729963B2 (ja) 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法
KR20090103886A (ko) 전기 상호접속 구조물 및 그 형성 방법
JPH04273453A (ja) 直接チップ取り付け方法
WO2006112384A1 (ja) 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法
JP5508802B2 (ja) 半導体装置の製造方法
TW201227893A (en) Lead-free structures in a semiconductor device
US6413849B1 (en) Integrated circuit package with surface mounted pins on an organic substrate and method of fabrication therefor
JP2002270732A (ja) アンダーフィル材付き電子部品
KR20130037204A (ko) 고정된 언더필을 구비한 회로 기판
JP7196936B2 (ja) 半導体装置用配線基板の製造方法、及び半導体装置用配線基板
US20230276575A1 (en) Embedded printed circuit board
JP2010177254A (ja) 半導体装置、半導体素子、及び半導体装置の製造方法
JP5589734B2 (ja) 電子部品及びその製造方法
JP2004247358A (ja) 半導体装置と、その製造方法と、それに用いるはんだボール
JP2000216179A (ja) 半導体集積回路装置およびその製造方法ならびに該製造方法に用いる金型
JPH1022413A (ja) 配線基板及びそれを用いた半導体装置の製造方法並びにその実装方法
JP2001085471A (ja) 電子部品の実装方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees