JP2017163059A - 電極接合方法 - Google Patents
電極接合方法 Download PDFInfo
- Publication number
- JP2017163059A JP2017163059A JP2016047703A JP2016047703A JP2017163059A JP 2017163059 A JP2017163059 A JP 2017163059A JP 2016047703 A JP2016047703 A JP 2016047703A JP 2016047703 A JP2016047703 A JP 2016047703A JP 2017163059 A JP2017163059 A JP 2017163059A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- bumps
- bump
- semiconductor chip
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 39
- 239000011247 coating layer Substances 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 10
- 238000005304 joining Methods 0.000 claims description 10
- 238000001312 dry etching Methods 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 abstract description 33
- 239000011347 resin Substances 0.000 abstract description 20
- 229920005989 resin Polymers 0.000 abstract description 20
- 239000012790 adhesive layer Substances 0.000 abstract description 13
- 230000007547 defect Effects 0.000 abstract description 2
- 230000015556 catabolic process Effects 0.000 abstract 1
- 238000006731 degradation reaction Methods 0.000 abstract 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 9
- 229910052802 copper Inorganic materials 0.000 description 9
- 239000010949 copper Substances 0.000 description 9
- 238000004140 cleaning Methods 0.000 description 7
- 230000006866 deterioration Effects 0.000 description 7
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 5
- 239000010931 gold Substances 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 239000012298 atmosphere Substances 0.000 description 1
- 239000012459 cleaning agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
Landscapes
- Dicing (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
【課題】電極の経時劣化の影響を抑えつつ、半導体チップへのダメージや接合不良を防止して電極接合の品質を向上させることができる電極接合方法を提供する。
【解決手段】樹脂付き半導体チップのバンプを基板の電極接合する電極接合方法法において、バンプ付きウェハ１のバンプの表面をクリーニングし（ＳＴ１）、少なくともバンプの表面を覆うコーティング層である接着剤層を形成し（ＳＴ２）、バンプの接着剤層の少なくとも一部を除去してバンプの表面の少なくとも一部を露出させ（ＳＴ３）、バンプ付きウェハを接着剤層とともにダイシングして樹脂付き半導体チップを形成し（ＳＴ５）、樹脂付き半導体チップの露出させたバンプを接合対象となる基板に形成された電極に少なくとも熱を加えて接合する（ＳＴ５）。
【選択図】図１
【解決手段】樹脂付き半導体チップのバンプを基板の電極接合する電極接合方法法において、バンプ付きウェハ１のバンプの表面をクリーニングし（ＳＴ１）、少なくともバンプの表面を覆うコーティング層である接着剤層を形成し（ＳＴ２）、バンプの接着剤層の少なくとも一部を除去してバンプの表面の少なくとも一部を露出させ（ＳＴ３）、バンプ付きウェハを接着剤層とともにダイシングして樹脂付き半導体チップを形成し（ＳＴ５）、樹脂付き半導体チップの露出させたバンプを接合対象となる基板に形成された電極に少なくとも熱を加えて接合する（ＳＴ５）。
【選択図】図１
Description
本発明は、半導体チップに形成されたバンプを基板の電極に接合する電極接合方法に関するものである。
半導体装置の製造過程では、半導体チップに形成された接続用電極であるバンプを基板の電極に接合することにより、半導体チップを基板に実装する。従来より、半導体チップの実装のための電極接合技術において、電極同士を熱圧着もしくは超音波により接合する技術が広く用いられている。このような電極接合技術のうち、電極として銅バンプを利用した際に、銅が酸化されて表面に酸化膜が形成されることによる電極の経時劣化を抑制するために、バンプ表面にコーティング層を形成して接合を行う技術が開示されている（例えば特許文献１参照）。
この特許文献１に示す先行技術では、基板に形成された銅バンプに半導体チップに形成された金バンプを接合する構成において、銅バンプを絶縁体よりなるコーティング層で被覆しておき、金バンプを銅バンプに押圧しながら加熱することにより、コーティング層を機械的に破壊して金バンプを銅バンプに金属接合するようにしている。
しかしながら上述の先行技術には、銅バンプと金バンプとの電極接合の形態に起因して、次のような不具合が生じやすい。すなわち先行技術では、半導体チップの金バンプを銅バンプの表面のコーティング層に対してそのまま加圧することにより、金バンプと銅バンプの間からコーティング層を排除して電極接合する方法を用いている。この方法では、コーティング層を機械的に破壊して排除するため大きな荷重が必要となり、半導体チップへのダメージや接合不良が発生しやすい。このように従来技術においては、電極の経時劣化を防止するために電極にコーティング層を形成する場合には、半導体チップへのダメージや接合不良を招くという課題があった。
そこで本発明は、電極の経時劣化の影響を抑えつつ、半導体チップへのダメージや接合不良を防止して電極接合の品質を向上させることができる電極接合方法を提供することを目的とする。
本発明の電極接合方法は、バンプが形成されたウエハのバンプの表面をエッチングにより清浄化し、少なくとも前記バンプの前記表面を覆うコーティング層を形成し、前記コーティング層の少なくとも一部をエッチングにより除去して前記バンプの前記表面の少なくとも一部を露出させ、前記露出させた前記バンプを、前記バンプの接合対象となる基板に形成された電極に少なくとも熱を加えて接合する。
本発明によれば、半導体チップへのダメージや接合不良を防止して電極接合の品質を向上させることができる。
次に本発明の実施の形態を図面を参照して説明する。まず半導体装置の製造方法における電極接合処理を、図１のフローに則して図２〜図４の各図を参照して説明する。図２（ａ）は、処理対象のバンプ付きウェハ１（ウェハ）の構成を示している。バンプ付きウェハ１には複数の半導体チップ１０が作り込まれており、バンプ付きウェハ１の表面１ａ（回路形成面）において各半導体チップ１０毎に形成されたランド２には、接続用電極であるバンプ３が形成されている。本実施の形態に示す電極接合方法では、接続用電極であるバンプ３を基板７の電極６（図３参照）に接合する際の電極接合処理を対象としている。
電極接合処理においては、まずバンプ付きウェハ１の表面をクリーニングする（ＳＴ１）。すなわち図２（ｂ）に示すように、バンプ付きウェハ１の表面１ａを対象として、クリーニングを行う。これにより、図４（ａ）に示すように、バンプ３が形成されたバンプ付きウェハ１においてバンプ３の表面３ａを含むバンプ付きウェハ１の表面１ａが清浄化される。このクリーニングでは、洗浄剤によるウェット洗浄、紫外線照射によるＵＶ洗浄、プラズマ処理装置によるプラズマ洗浄など、各種の洗浄方法を適宜選択する。
次いでバンプ付きウェハ１の表面１ａに接着剤層４を形成する（ＳＴ２）。すなわち、図２（ｃ）に示すように、部品実装後にアンダーフィル樹脂として機能する接着剤層４を表面１ａに形成し、バンプ付きウェハ１を樹脂付きウェハ１＊とする。この樹脂付きウェハ１＊では、図４（ｂ）に示すように、バンプ付きウェハ１の表面１ａの全面が接着剤層４によって覆われるとともに、バンプ３の表面３ａが被覆層４ａによって被覆される。この被覆層４ａは、接続用電極としてのバンプ３が大気暴露されることによる経時劣化を抑制する機能を有している。
すなわちここでは少なくともバンプ３の表面３ａを覆うコーティング層である接着剤層４を形成する。接着剤層４の形成方法としては、液状樹脂をスピンコートなどの塗布方法によって表面１ａに塗布する方法や、フィルム状の樹脂膜を表面１ａにラミネートする方法などを用いることができる。
この後、バンプ３の表面３ａの接着剤を除去する（ＳＴ３）。ここでは、接着剤除去の方法として、プラズマクリーニングを用いている。すなわち図２（ｄ）に示すように、プラズマ処理装置５の処理室５ａ内において、下部電極５ｂ上に樹脂付きウェハ１＊を載置し、処理室５ａ内でアルゴンを含むガスを用いたプラズマＰを発生させる。
これにより、図４（ｃ）に示すように、バンプ３の表面３ａを被覆していた被覆層４ａはプラズマＰのエッチング作用により除去される。すなわちここではコーティング層である接着剤層４の少なくとも一部（被覆層４ａ）をエッチングにより除去して、バンプ３の表面３ａの少なくとも一部を露出させる。そしてエッチングにおいて、少なくともアルゴン（Ａｒ）を含むガスによるドライエッチングを用いている。
この後、樹脂付きウェハ１＊はダイシング工程に送られる。ここでは、図３（ａ）に示すように、バンプ付きウェハ１を接着剤層４とともにダイシングして個片化し、樹脂付き半導体チップ１０＊を形成する（ＳＴ４）。すなわちここでは、図２（ｄ）に示すエッチングによりバンプ３の表面３ａの少なくとも一部を露出させた後に、バンプ付きウェハ１をダイシングしてバンプ付きウェハ１を個片化する。
このようにして形成された樹脂付き半導体チップ１０＊は、部品実装工程に送られて部品実装の対象となる。ここでは樹脂付き半導体チップ１０＊のバンプ３を、実装対象の基板７の電極６に接合する（ＳＴ５）。すなわち、まず図３（ｂ）に示すように、部品実装装置（図示省略）の実装ツール８によって樹脂付き半導体チップ１０＊を保持して、バンプ３を基板７の電極６に位置合わせする。
次いで図３（ｃ）に示すように、実装ツール８を下降させてバンプ３を電極６に当接させ、実装ツール８に内蔵された加熱部により樹脂付き半導体チップ１０＊を介してバンプ３を加熱するとともに、バンプ３を電極６に対して押圧する。これにより、個片化された樹脂付き半導体チップ１０＊のバンプ３を基板７の電極６に熱圧着により接合する。なおこの接合過程において、熱圧着に換えて、または熱圧着と併用して、超音波接合を用いるようにしてもよい。この場合には、実装ツール８によって超音波振動を樹脂付き半導体チップ１０＊に作用させることにより、バンプ３を電極６に超音波接合する。
すなわち個片化された樹脂付き半導体チップ１０＊のバンプ３を電極６に接合する電極接合過程では、一部を露出させたバンプ３を、バンプ３の接合対象となる基板７に形成された電極６に少なくとも熱を加えて接合するようにしている。これにより、図３（ｃ）に示すように、バンプ３において一部が露出された状態の表面３ａが直接電極６に接触する。このため、従来技術において必要とされたバンプ３のコーティング層の破壊、すなわちバンプ３の被覆層４ａを接合時に機械的に破壊する必要がない。したがってバンプ３の経時劣化を防止するためにバンプ３に被覆層４ａを形成する場合にあっても、電極接合過程においてバンプ３を電極６に対して大きな荷重で押圧する必要がなく、押圧時の荷重に起因する半導体チップへのダメージや接合不良の発生を防止することが可能となっている。
上記説明したように、本実施の形態に示す電極接合方法においては、バンプ３が形成されたバンプ付きウェハ１のバンプ３の表面３ａを清浄化し、少なくともバンプ３の表面３ａを覆うコーティング層である接着剤層４を形成し、接着剤層４の少なくとも一部である被覆層４ａを除去してバンプ３の表面３ａの少なくとも一部を露出させ、露出させたバンプ３を接合対象となる基板７に形成された電極６に少なくとも熱を加えて接合するようにしている。これにより、コーティング層によって電極としてのバンプ３を覆って電極の経時劣化の影響を抑えつつ、半導体チップ１０へのダメージや接合不良を防止して電極接合の品質を向上させることができる。
本発明の電極接合方法は、電極の経時劣化の影響を抑えつつ、半導体チップへのダメージや接合不良を防止して電極接合の品質を向上させることができるという効果を有し、半導体チップに形成されたバンプを基板の電極に接合して半導体装置を製造する分野において有用である。
１ バンプ付きウェハ
１＊ 樹脂付きウェハ
１ａ 表面
３ バンプ
３ａ 表面
４ 接着剤層
４ａ 被覆層
５ プラズマ処理装置
６ 電極
７ 基板
１０ 半導体チップ
１０＊ 樹脂付き半導体チップ
１＊ 樹脂付きウェハ
１ａ 表面
３ バンプ
３ａ 表面
４ 接着剤層
４ａ 被覆層
５ プラズマ処理装置
６ 電極
７ 基板
１０ 半導体チップ
１０＊ 樹脂付き半導体チップ
Claims (3)
- バンプが形成されたウエハのバンプの表面をエッチングにより清浄化し、
少なくとも前記バンプの前記表面を覆うコーティング層を形成し、
前記コーティング層の少なくとも一部をエッチングにより除去して前記バンプの前記表面の少なくとも一部を露出させ、
前記露出させた前記バンプを、前記バンプの接合対象となる基板に形成された電極に少なくとも熱を加えて接合する、電極接合方法。 - 前記エッチングは少なくともＡｒを含むガスによるドライエッチングである、請求項１記載の電極接合方法。
- 前記エッチングにより前記バンプの前記表面の少なくとも一部を露出させた後に、前記ウエハをダイシングして前記ウエハを個片化し、
前記個片化されたウエハの前記バンプを前記電極に接合する、請求項２に記載の電極接合方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016047703A JP6754938B2 (ja) | 2016-03-11 | 2016-03-11 | 電極接合方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016047703A JP6754938B2 (ja) | 2016-03-11 | 2016-03-11 | 電極接合方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017163059A true JP2017163059A (ja) | 2017-09-14 |
| JP6754938B2 JP6754938B2 (ja) | 2020-09-16 |
Family
ID=59857401
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016047703A Expired - Fee Related JP6754938B2 (ja) | 2016-03-11 | 2016-03-11 | 電極接合方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6754938B2 (ja) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62136049A (ja) * | 1985-12-10 | 1987-06-19 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
| JP2000357853A (ja) * | 1999-05-10 | 2000-12-26 | Internatl Business Mach Corp <Ibm> | 電気構造およびその形成方法 |
| JP2001044233A (ja) * | 1998-09-01 | 2001-02-16 | Sony Corp | 半導体装置およびその製造方法 |
| JP2001308140A (ja) * | 2000-04-24 | 2001-11-02 | Nec Corp | 半導体装置及びその製造方法 |
| JP2005093774A (ja) * | 2003-09-18 | 2005-04-07 | Fuji Electric Holdings Co Ltd | 半導体装置と超小型電力変換装置およびそれらの製造方法 |
| WO2016194431A1 (ja) * | 2015-05-29 | 2016-12-08 | リンテック株式会社 | 半導体装置の製造方法 |
-
2016
- 2016-03-11 JP JP2016047703A patent/JP6754938B2/ja not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62136049A (ja) * | 1985-12-10 | 1987-06-19 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
| JP2001044233A (ja) * | 1998-09-01 | 2001-02-16 | Sony Corp | 半導体装置およびその製造方法 |
| JP2000357853A (ja) * | 1999-05-10 | 2000-12-26 | Internatl Business Mach Corp <Ibm> | 電気構造およびその形成方法 |
| JP2001308140A (ja) * | 2000-04-24 | 2001-11-02 | Nec Corp | 半導体装置及びその製造方法 |
| JP2005093774A (ja) * | 2003-09-18 | 2005-04-07 | Fuji Electric Holdings Co Ltd | 半導体装置と超小型電力変換装置およびそれらの製造方法 |
| WO2016194431A1 (ja) * | 2015-05-29 | 2016-12-08 | リンテック株式会社 | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6754938B2 (ja) | 2020-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7106575B2 (ja) | ダイ処理 | |
| TWI778223B (zh) | 用於處理裝置的技術 | |
| JP7129427B2 (ja) | 処理された積層ダイ | |
| JP6398008B2 (ja) | フリップダイの組立方法、製造方法、装置及び電子機器 | |
| JP2005533376A (ja) | ウエハ上に超清浄なボンディングパッドを保つための方法およびウエハ | |
| JP2001127206A (ja) | チップスケールパッケージの製造方法及びｉｃチップの製造方法 | |
| JP2008130704A (ja) | 半導体装置の製造方法 | |
| US8642390B2 (en) | Tape residue-free bump area after wafer back grinding | |
| KR20140018226A (ko) | 사전 절단 웨이퍼가 도포된 언더필 필름 | |
| JP6754938B2 (ja) | 電極接合方法 | |
| JP2003243344A (ja) | 半導体装置の製造方法 | |
| JP2010135565A (ja) | 半導体装置及びその製造方法 | |
| JP2004266016A (ja) | 半導体装置、半導体装置の製造方法、及び半導体基板 | |
| JP2019169686A (ja) | 素子チップの製造方法 | |
| JP2008130705A (ja) | 半導体装置の製造方法 | |
| KR20230046076A (ko) | 본딩 방법 | |
| JP2007005382A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20160526 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181107 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20190116 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190718 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190723 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190917 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191126 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200116 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200414 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200422 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200707 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200720 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 6754938 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| LAPS | Cancellation because of no payment of annual fees |