DE4138312C2 - Daten-Übertragungsschaltkreis zur Steuerung der Daten-Übertragung in einer Halbleiter-Speichervorrichtung - Google Patents

Daten-Übertragungsschaltkreis zur Steuerung der Daten-Übertragung in einer Halbleiter-Speichervorrichtung

Info

Publication number
DE4138312C2
DE4138312C2 DE4138312A DE4138312A DE4138312C2 DE 4138312 C2 DE4138312 C2 DE 4138312C2 DE 4138312 A DE4138312 A DE 4138312A DE 4138312 A DE4138312 A DE 4138312A DE 4138312 C2 DE4138312 C2 DE 4138312C2
Authority
DE
Germany
Prior art keywords
lines
data
segmented
line
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4138312A
Other languages
English (en)
Other versions
DE4138312A1 (de
Inventor
Yong-Sik Seok
Dong-Su Jeon
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE4138312A1 publication Critical patent/DE4138312A1/de
Application granted granted Critical
Publication of DE4138312C2 publication Critical patent/DE4138312C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Description

Die vorliegende Erfindung bezieht sich auf einen Daten- Übertragungsschaltkreis der im Oberbegriff des Patent­ anspruchs 1 genannten Art.
Typische herkömmliche Daten-Übertragungsschaltkreise weisen gemeinsame Eingangs-/Ausgangs-Leitungen auf über die die Da­ ten übertragen werden. Die Halbleiter-Speicherzellenanordnung (Speichermatrix) eines solchen Daten-Übertragungsschaltkreises weist Bit-(Steuer-)Leitungen auf, die mit einer Speicherzelle ver­ bunden sind, gemeinsame Eingangs-/Ausgangs-(I/O)-Leitungen, Eingangs-/Ausgangs-Transistoren zur Verbindung der Bit-Leitungen mit den gemeinsamen Eingangs-/Ausgangs-Leitungen und einen Abtastverstärker, der aufgrund von Steuersignalen arbeitet. Die Eingangs-/Ausgangs-Transistoren arbeiten aufgrund eines Lei­ tungssignals für die Spaltenauswahl (CSL).
Es ist ersichtlich, daß ein solcher kompakter Aufbau im Hinblick einer höheren Dichte der Halbleiter-Vorrichtung günstig ist. Dennoch wird die gemeinsame Eingangs-/Ausgangs-Leitungseinspeisung relativ gesehen sehr viel kleiner (schwächer) als die Speisung der Bit-(Steuer-)Leitungen, so daß schwache Signale von den Bit-Leitungen kaum nach in die gemeinsame Eingangs-/Ausgangs-Leitungen eingespeist werden können. Daher wird der Abtastverstärker zur Verstärkung der schwachen Signale verwendet und die Zeit, die zur Verstärkung der Signale aufgewendet wird, wird als sogenannte Verstärkungszeit bzw. Abtastzeit bezeichnet. Die reale Abtastzeit eines herkömmlichen Schaltkreises beträgt etwa 5 bis 10 ns, die verhältnismäßig lang ist, und die Abtastzeit hängt sehr eng mit der Datenzugriffszeit zusammen. Demgemäß wird, falls die Abtastzeit verlängert wird, die Datenzugriffszeit ebenfalls länger. Zusammenfassend ist festzuhalten, daß ein solcher Schaltkreis im Hinblick auf eine hohe Dichte der Halbleiter-Vorrichtung zu favorisieren ist, jedoch kann eine schnelle Daten-Zugriffszeit nicht verwirklicht werden.
Bei einem aus dem IEEE Journal of Solid-State Circuits, Vol. 25, No. 3, Juni 1990, S. 778-789, bekannten sowie in der EP 0 449 204 A2 beschriebenen Daten-Übertragungsschaltkreis der im Oberbegriff des Anspruchs 1 genannten Art dienen die segmentierten I/O-Leitungen, die einerseits mit den Bit-Leitungen und andererseits mit den Daten-I/O-Leitungen verbunden sind, zur Vermeidung von Leistungsverlusten und zur Verringerung von Streukapazitäten, die durch die Datenleitungen bedingt sind. Außerdem ermöglichen sie eine Verringerung der jeweiligen Chipgröße.
Für solche Schaltkreise wird auch ein anderer bekannter Daten-Übertragungsschaltkreis zur Lösung des vorstehend angegebenen Problems vorgeschlagen. Der Schaltkreis verwendet das direkte Abtastverfahren und ist auf den Seiten 1102-1109 des IEEE Journal of Salid-State Circuits, Vol. 25, No. 5, Oktober 1990, beschrieben. In seinem Aufbau sind die Eingangs-/Ausgangs-Transistoren und die gemeinsamen Eingangs-/Ausgangs-Leitungen nach der vorstehend beschriebenen Ausführungsform entsprechend durch Schreib-Transistoren und Daten-Eingangs-/Ausgangs-Leitungen ersetzt. Die Schreib-Transistoren sind, an deren Steuergattern, mit Signal-Leitungen für die Schreibspalten-Auswahl (WCSL) versehen. Weiterhin sind die Daten-Lese-Leitungen, die zusätzlich vorgesehen sind, indirekt mit den Bit-Leitungen über Übertragungs-Transistoren und Abtast-Transistoren verbunden, so daß die Spannungen der Bit-Leitungen nicht direkt mit den Daten-Lese-Leitungen verbunden sind. Die Abtast-Transistoren und die Übertragungs-Transistoren arbeiten als ein Vorverstärker.
In dem Schaltkreis können, da die Bit-Leitungs-Signale durch die Abtast-Transistoren und die Übertragungs-Transistoren vorverstärkt werden, bevor sie zu den Lese-Leitungen übertragen werden, gerade die schwachen Signale von den Bit-Leitungen zuverlässig in die Daten-Übertragungsleitungen übertragen werden. Daher ist die Abtastzeit gering und somit kann die Daten-Zugriffszeit herabgesetzt werden. Dennoch hat der Schaltkreis zusätzliche Elemente zur Realisierung der schnellen Zugriffszeit, was zu einer niedrigen Speicherdichte führt.
Aufgabe der Erfindung ist es, einen Daten-Übertragungsschaltkreis zu schaffen, bei dem ein unbe­ stimmtes bzw. schwimmendes Potential auch auf den segmen­ tierten I/O-Leitungen verhindert wird, die durch einen Lese­ befehl nicht ausgewählt sind.
Gemäß der vorliegenden Schaltung wird ein Daten-Übertragungsschaltkreis zur Steuerung der Daten-Übertragung in einer Halbleiter-Speichervorrichtung angegeben, der Speicherzellen zur Speicherung der Daten, Bit-Leitungen zur Übertragung der Daten, einen Abtast-Verstärker zur Erhöhung des Potentials auf den Bit-Leitungen und Daten-I/O-Leitungen (Eingangs-/Ausgangs-Leitungen) aufweist mit folgenden Merk­ malen: Ein Paar von segmentierten I/O-Leitungen, die mit den Bit-Leitungen verbunden sind; und einen Vorverstärker, der zwischen den segmentierten I/O-Leitungen und den Daten-I/O- Leitungen zwischengeschaltet ist, um die Potentiale auf den segmentierten I/O-Leitungen und /oder den Daten-I/O-Lei­ tungen zu verstärken, um so die Potentiale zwischen ihnen zu übertragen.
Zum besseren Verständnis der Erfindung und zur Erläuterung ihrer Arbeitsweise wird ein Ausführungsbeispiel anhand der in der Zeichnung dargestellten Blockschaltbilder erläutert. In der Zeichnung zeigt
Fig. 1 eine Ausführungsform eines Datenübertragungs-Schalt­ kreises gemäß der Erfindung,
Fig. 2 eine detaillierte Ansicht des Schaltkreises, wie er in Fig. 1 gezeigt ist,
Fig. 3 ein Zeitdiagramm, das zu dem Schaltkreis nach der Fig. 2 gehört,
Fig. 4 ein logisches Schaltkreis-Diagramm, mit dem die Taktimpulse nach Fig. 3 erzeugt werden,
Fig. 5 eine weitere Ausführungsform eines Datenübertra­ gungs-Schaltkreises gemäß der Erfin­ dung,
Fig. 6 eine Ausführungsform eines herkömmlichen Datenüber­ tragungs-Schaltkreises, und
Fig. 7 eine weitere Ausführungsform eines herkömmlichen Datenübertragungs-Schaltkreises.
Gemäß den Fig. 6 und 7 werden typische herkömmliche Daten- Übertragungsschaltkreise beschrieben, wobei der Schaltkreis nach der Fig. 6 einen kompakten Aufbau zeigt, der gemeinsame Eingangs-/Ausgangs-Leitungen 5, 6 aufweist, über die die Da­ ten übertragen werden. Der Daten-Übertragungsschaltkreis nach der Fig. 6 stellt eine detaillierte Ansicht eines speziellen Teiles der Halbleiter-Speicherzellenanordnung (Speichermatrix) dar. In dem Aufbau weist der herkömmliche Datenübertragungsschaltkreis Bit-(Steuer-)Leitungen 1 und 2 auf, die mit einer (nicht dargestellten) Speicherzelle verbunden sind, die gemeinsame Eingangs-/Ausgangs-Lei­ tungen 5 und 6, die aus Eingangs-/Ausgangs-Transistoren 3 und 4 zur Verbindung der Bit-Leitungen mit den gemeinsamen Eingangs-/Ausgangs-Leitungen und einer Treiberstufe 7 beste­ hen und aufgrund der Steuersignale ΦS, ΦSD arbeiten. Die Eingangs-/Ausgangs-Transistoren 3 und 4 arbeiten aufgrund eines Leitungssignales für die Spaltenauswahl (CSL). Die Treiberstufe 7 ist von einem allgemein bekannten Typ und wird daher nicht näher erläutert.
Aufgrund der Fig. 6 ist ersichtlich, daß ein solcher kompak­ ter Aufbau im Hinblick einer höheren Dichte der Halbleiter- Vorrichtung günstig ist. Dennoch wird die gemeinsame Ein­ gangs-/Ausgangs-Leitungseinspeisung relativ gesehen sehr viel kleiner (schwächer) als die Speisung der Bit-(Steu­ er-)Leitungen, so daß schwache Signale von den Bit-Lei­ tungen 1, 2 kaum noch in die gemeinsame Eingangs-/Ausgangs- Leitungen eingespeist werden können. Daher wird die Treiber­ stufe 7 zur Verstärkung der schwachen Signale verwendet und die Zeit, die zur Verstärkung der Signale aufgewendet wird, wird als sogenannte Verstärkungszeit (Abtastzeit) bezeichnet. Die reale Abtastzeit eines herkömmlichen Schaltkreises beträgt etwa 5 bis 10 ns, die verhältnismäßig lang ist, und die Abtastzeit hängt sehr eng mit der Datenzu­ griffszeit zusammen. Demgemäß wird, falls die Abtastzeit verlängert wird, die Datenzugriffszeit ebenfalls länger. Zu­ sammenfassend ist festzuhalten, daß der Schaltkreis nach Fig. 6 im Hinblick auf eine hohe Dichte der Halbleiter-Vor­ richtung zu favorisieren ist, jedoch kann eine schnelle Da­ ten-Zugriffszeit nicht verwirklicht werden.
In dem Schaltkreis, wie er in Fig. 7 dargestellt ist, wird ein anderer herkömmlicher Daten-Übertragungsschaltkreis zur Lösung des vorstehend angegebenen Problems vorgeschlagen. Der Schaltkreis verwendet das direkte Abtastverfahren und ist auf den Seiten 1102-1109, des IEEE Journal of Solid-State Circuits, Vol. 25, No. 5, Oktober 1990, be­ schrieben. In seinem Aufbau sind die Eingangs-/Ausgangs- Transistoren 3, 4 und die gemeinsamen Eingangs-/Ausgangs- Leitungen 5, 6 nach der Fig. 6 entsprechend durch Schreib- Transistoren 13, 14 und Daten-Eingangs-/Ausgangs-Lei­ tungen 15, 16 ersetzt. Die Schreib-Transistoren 13, 14 sind, an deren Steuergattern, mit Signal-Leitungen für die Schreibspalten-Auswahl (WCSL) versehen. Weiterhin sind die Daten-Lese-Leitungen 17, 18, die zusätzlich vorgesehen sind, indirekt mit den Bit-Leitungen 1, 2 über Übertragungs-Tran­ sistoren 21, 22 und Abtast-Transistoren 19, 20 verbunden, so daß die Spannungen der Bit-Leitungen nicht direkt mit den Daten-Lese-Leitungen 17, 18 verbunden sind. Die Abtast-Tran­ sistoren 19, 20 und die Übertragungs-Transistoren 21, 22 ar­ beiten als ein Vorverstärker. Im Hinblick auf weitere Ein­ zelheiten wird auf die vorstehende Literaturstelle ver­ wiesen.
In dem Schaltkreis können, da die Bit-Leitungs-Signale durch die Abtast-Transistoren 19, 20 und die Übertragungs-Tran­ sistoren 21, 22 vorverstärkt werden, bevor sie zu den Lese- Leitungen 17, 18 übertragen werden, gerade die schwachen Signale von den Bit-Leitungen 1, 2 zuverlässig in die Da­ ten-Übertragungsleitungen 17 und 18 übertragen werden. Daher ist die Abtastzeit nicht erforderlich und somit kann die Da­ ten-Zugriffszeit herabgesetzt werden. Dennoch hat der Schaltkreis zusätzliche Elemente zur Realisierung der schnellen Zugriffszeit, was zu einer niedrigen Speicher­ dichte führt.
In Fig. 1 werden mit den Bezugszeichen 35, 36 segmentierte Eingangs-/Ausgangs-Leitungen bezeichnet (diese werden auch als soge­ nannte Unter-I/O-Leitungen oder geteilte I/O-Leitungen be­ zeichnet) und das Bezugszeichen 101 bezeichnet einen Vorver­ stärker. In der Zeichnung werden die Potentiale auf den Bit-Leitungen 31, 32 jeweils mit den segmentierten I/O-Leitungungen 35, 36 verbunden und zu den Daten-I/O-Leitungen 37, 38 über den Vorverstärker 101 übertragen. Es ist hierbei anzumerken, daß, um eine rasche Datenzugriffszeit sicher zu stellen, die den Daten zugeord­ neten Ladungen von einer Speicherzelle direkt auf die seg­ mentierten I/O-Leitungen hin aufgeteilt und zu den I/O-Lei­ tungen über den Vorverstärker übertragen werden, so daß die erforderliche Zeit für den Abtast-Vorgang, wie für den Schaltkreis nach Fig. 7, nicht mehr erforderlich ist. Da­ rüberhinaus erfordert der Schaltkreis gemäß der vorliegenden Erfindung, da der Vorverstärker an einem Verbindungsbereich angeordnet ist einen sehr kleinen beson­ deren Raum für den Vorverstärker, und zwar verglichen mit einem herkömmlichen Schaltkreis, wie dieser in Fig. 7 darge­ stellt ist.
Unter Bezugnahme auf die Fig. 2 wird der Vorverstärker nach der Fig. 1 detaillierter beschrieben. In der Zeichnung sind die Speicherzellen und der Abtast-Verstärker die gleichen wie bei einer herkömmlichen Vorrichtung und werden aus die­ sem Grund nicht näher erläutert. Der Vorverstärker weist ei­ nen Schreib-Vorverstärker und einen Lese-Vorverstärker auf.
Der Schreib-Vorverstärker weist einen ersten Schreib-Tran­ sistor 39 auf, dessen Kanal zwischen der ersten Daten-I/O- Leitung 37 und der ersten segmentierten I/O-Leitung 35 ge­ schaltet ist, wobei dessen Gatter mit der WCSL-Signal-Lei­ tung verbunden ist, und weist einen zweiten Schreib-Tran­ sistor 40 auf, dessen Kanal zwischen der zweiten Daten-I/O- Leitung 38 und der zweiten segmentierten I/O-Leitung 36 ge­ schaltet ist, wobei dessen Gatter (Gate) mit der WCSL-Sig­ nal-Leitung verbunden ist. Der Lese-Schreib-Verstärker weist einen Entladungs-Transistor 43 auf, dessen Gatter mit einer RCSL-Signal-Leitung verbunden ist, wobei ein Ende dessen Kanals auf Masse gelegt ist, wobei ein Kanal eines ersten Lese-Transis­ tors 41 zwischen dem anderen Ende des Kanals des Entla­ dungs-Transistors 43 und der zweiten Daten-I/O-Leitung 38 verbunden ist, wobei dessen Gatter mit der ersten segmen­ tierten I/O-Leitung 35 verbunden ist und wobei der Kanal eines zweiten Lese-Transistors 42 zwischen dem anderen Ende des Kanals des Entladungs-Transistors 43 und der ersten Da­ ten-I/O-Leitung 37 geschaltet ist, wobei dessen Gatter mit der zweiten segmentierten I/O-Leitung 36 verbunden ist. Wie aus Fig. 2 ersichtlich ist, sind zwei MOS-Transis­ toren 44, 45, die durch das -Signal angesteuert werden, zwischen den segmentierten I/O-Leitungen 35, 36 vorgesehen. Dies dient dazu, den Floating-Status der nicht ausgewählten segmentierten I/O-Leitungen 35′, 36′, wie in Fig. 1 gezeigt ist, zu verhindern. Weiterhin wird eine Spannung Vp von Vcc/2 zu dem gemeinsamen Anschluß der zwei MOS-Transistoren 44, 45 abgegeben. Dennoch kann das Span­ nungsniveau der Spannung vp gemäß der Kennlinien der Spei­ cherelemente verändert werden.
Die Leseoperation des Daten-Übertragungsschaltkreises gemäß Fig. 2 wird nun nachfolgend unter Bezugnahme auf die Fig. 3 und 4 erläutert. Die Betriebsweise, daß eine Wort-Leitung (Übertragungsleitung) ausgewählt wird und daß dann die Daten von einer ausgewählten, Speicherzelle zu der segmentierten I/O-Leitung 35 abgegeben werden, ist für den Fachmann be­ kannt und wird nachfolgend bei der Erläuterung des Schalt­ kreises weggelassen. Aus den Fig. 3 und 4 ist ersichtlich, daß, falls das CSL-Signal freigegeben ist, das RCSL-Signal sich zu dem logischen Zustand "high" vergrößert. Dann akti­ viert der logische Zustand "high" der ersten segmentierten I/O-Leitung 35 den ersten Lese-Transistor 41, wodurch die Spannung der zweiten Daten-Übertragungsleitung 38 sich zu dem Massepotential über die Transistoren 41, 43 entlädt. Als Folge vergrößert sich der Strom , der durch den ersten Lese-Transistor 41 führt, wie dies in Fig. 3 zu sehen ist. Im Gegensatz dazu schaltet der logische Zustand "low" die zweite segmentierte I/O-Leitung 36 und den zweiten Lese- Transistor 42 ab, wodurch das Potential der ersten Daten- I/O-Leitung 37 gegenüber dem Massepotential isoliert wird. Deshalb fließt der Strom iIO, der durch den zweiten Lese- Transistor 42 hindurchgeht, zu Beginn für eine kurze Zeit­ dauer und danach nicht mehr. Als Folge werden die Potential­ differenzen der ersten und zweiten I/O-Leitungen 37, 38 an­ steigen und das differenzierte Potential wird durch den Ab­ tast-Verstärker 46 erzeugt. Die Daten-Zugriffszeit bei der vorstehenden Betriebsweise ist um 5 bis 10 ns schneller als diejenige einer Vorrichtung nach dem Stand der Technik und hierdurch kann das Erfordernis einer hohen Betriebsgeschwin­ digkeit erfüllt werden. Der Daten-Schreibvorgang ist umgekehrt zu dem Daten-Lesevorgang, wobei er durch die Schreib-Transistoren 39, 40 ausgeführt wird; er wird daher nicht weiter erläutert.
Falls der Daten-Übertragungsschaltkreis in einer Halbleiter-Speicher-Vorrichtung ange­ wandt wird, in der die Speicherzellen-Anordnung in Blöcke unterteilt ist, in denen die Zeilen- und Spalten-Richtungen vorgegeben sind, besteht ein Erfordernis nach spezifischen Einrichtungen, um einen ausgewählten Block zusätzlich zu dem Schaltkreis nach der Fig. 2 freizugeben, wobei eine solche Vorrichtung anhand der Fig. 5 beschrieben wird. Durch die Verwendung der Freigabe-Einrichtungen (Steuerimpuls-Einrich­ tungen) wird, falls auf eine Zahl von Blöcken in einer Spal­ te zugegriffen wird, verhindert, daß die Daten-I/O-Leitungen von allen Blöcken in derselben Spalte zugleich mit dem Mas­ sepotential zwecks Entladung verbunden werden. Demgemäß sollten die Steuerimpuls-(Freigabe-)Einrichtungen 90, an die ein Block-Auswahlsignal übertragen wird, zusätzlich einge­ setzt werden. In dieser Ausführungsform weisen die Steuer­ impuls-Einrichtungen einen MOS-Transistor 91 auf, dessen Ka­ nal zwischen dem Masse-Spannungs-Anschluß und dem Kanal ei­ nes Entladungs-Transistors 43 geschaltet ist, wobei dessen Gatter durch das Block-Auswahlsignal gesteuert wird.
Wie vorstehend beschrieben wurde, erfordert der Schaltkreis keinen gesonderten Abtastvorgang der Bit-Leitungen, so daß die Daten-Zugriffszeit herabgesetzt werden kann. Weiterhin kann der Vorverstärker zur Verbindung der segmentierten I/O-Leitungen mit den Daten-I/O-Leitungen in dem Verbindungsbereich ange­ ordnet werden, wodurch eine hohe Chip-Dichte (Speicher- Dichte) sichergestellt ist.

Claims (6)

1. Daten-Übertragungsschaltkreis zur Steuerung der Daten-Übertragung in einer Halbleiter-Speichervorrichtung, die Speicherzellen zur Speicherung der Daten, Bit-Leitungen (31, 32) zur Übertragung der Daten, einen Abtast-Verstärker (46) zur Verstärkung des Potentials an den Bit-Leitungen (31, 32) und Daten-I/O-Leitungen (37, 38) aufweist, wobei
ein Paar von segmentierten I/O-Leitungen (35, 36) mit den Bit-Leitungen (31, 32) verbunden ist, und
ein Vorverstärker (39, 40, 41, 42) zur Verstärkung des Potentials zwischen die segmentierten I/O-Leitungen (35, 36) und die Daten-I/O-Leitungen (37, 38) geschaltet ist,
dadurch gekennzeichnet,
daß eine Vorspann-Schaltung (44, 45), die auf ein Steuer-Signal anspricht, zwischen die segmentierten I/O-Leitungen (35, 36) geschaltet ist, um die jeweils nicht ausgewählten segmentierten I/O-Leitungen (35, 36) mit einer Vorspannung zu beaufschlagen.
2. Daten-Übertragungsschaltkreis nach Anspruch 1, dadurch gekennzeichnet, daß die Vorspannungs-Einrichtung (44, 45) einen ersten und einen zweiten MOS-Transistor (44, 45) auf­ weist, die in Serie zwischen die segmentierten I/O-Leitungen geschaltet sind und einen gemeinsamen Anschluß aufweisen, der mit einer Vorspannung (Vp = Vcc/2) beaufschlagt ist, wo­ bei die Transistoren (44, 45) durch ein Lese-Auswahl-Signal für den Vorverstärker (39, 40, 41, 42) angesteuert sind.
3. Daten-Übertragungsschaltkreis nach Anspruch 1 oder 2, da­ durch gekennzeichnet, daß der Abtast-Verstärker (46) in einem Verbindungsbereich angeordnet ist.
4. Daten-Übertragungsschaltkreis nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß er Übertragungs-Transistoren (33, 34) zur Verbindung der seg­ mentierten I/O-Leitungen (35, 36) mit den Bit-Leitungen (31, 32) aufgrund von Spalten-Auswahl-Signalen aufweist.
5. Daten-Übertragungsschaltkreis nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß der Vorverstärker (39, 40, 41, 42) einen Schreib-Vorverstärker (39, 40) aufweist, der einen ersten Schreib-Transistor (39) enthält, dessen Kanal zwischen einer ersten Leitung (37) der Daten-I/O-Leitungen (37, 38) und einer ersten Leitung (35) der segmentierten I/O-Leitungen (35, 36) zwischengeschaltet ist, und
einen zweiten Schreib-Transistor (40), dessen Kanal zwischen einer zweiten Leitung (38) der Daten-I/O-Leitungen (37, 38) und einer zweiten Leitung (36) der segmentierten I/O-Leitungen (35, 36) zwischengeschaltet ist, und
einen Entladungs-Transistor (43) enthält, dessen einer Kanal mit der Referenzspannung gegenüber Masse verbunden ist, dessen Steuer-Gatter mit einer Lese-Spalten-Auswahl-Leitung verbun­ den ist,
einen Lese-Vorverstärker (41, 42) aufweist, der einen ersten Lese-Transistor (41) aufweist, dessen Kanal zwischen der zweiten Leitung (38) der Daten-I/O-Leitungen (37, 38) und dem anderen Ende des Kanals des Entladungs-Transistors (43) verbunden ist und dessen Gatter mit der ersten Leitung (35) der segmentierten I/O-Leitungen (35, 36) verbunden ist, und
einen zweiten Lese-Transistor (42) enthält, dessen Kanal zwischen der ersten Leitung (37) der Daten-I/O-Leitungen (37, 38) und dem anderen Ende des Kanals des Entladungs-Transistors (43) ver­ bunden ist und dessen Gatter mit der zweiten Leitung (36) der segmentierten I/O-Leitungen (35, 36) verbunden ist.
6. Daten-Übertragungsschaltkreis nach Anspruch 5, dadurch gekennzeichnet, daß der erste und der zweite Schreib-Transistor, der erste und der zweite Lese-Transistor und die Entladungs-Transistoren jeweils Transistoren vom NMOS-Typ sind.
DE4138312A 1991-07-23 1991-11-21 Daten-Übertragungsschaltkreis zur Steuerung der Daten-Übertragung in einer Halbleiter-Speichervorrichtung Expired - Fee Related DE4138312C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910012632A KR940007639B1 (ko) 1991-07-23 1991-07-23 분할된 입출력 라인을 갖는 데이타 전송회로

Publications (2)

Publication Number Publication Date
DE4138312A1 DE4138312A1 (de) 1993-01-28
DE4138312C2 true DE4138312C2 (de) 1995-10-26

Family

ID=19317690

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4138312A Expired - Fee Related DE4138312C2 (de) 1991-07-23 1991-11-21 Daten-Übertragungsschaltkreis zur Steuerung der Daten-Übertragung in einer Halbleiter-Speichervorrichtung

Country Status (7)

Country Link
US (1) US5274595A (de)
JP (1) JP2562856B2 (de)
KR (1) KR940007639B1 (de)
DE (1) DE4138312C2 (de)
FR (1) FR2679672B1 (de)
GB (1) GB2258071B (de)
IT (1) IT1252336B (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940007640B1 (ko) * 1991-07-31 1994-08-22 삼성전자 주식회사 공통 입출력선을 가지는 데이타 전송회로
JP2775552B2 (ja) * 1991-12-26 1998-07-16 三菱電機株式会社 半導体記憶装置
EP0579862A1 (de) * 1992-07-24 1994-01-26 Siemens Aktiengesellschaft Integrierte Halbleiterspeicheranordnung
JP2663838B2 (ja) * 1993-07-27 1997-10-15 日本電気株式会社 半導体集積回路装置
JP3305449B2 (ja) * 1993-09-17 2002-07-22 富士通株式会社 半導体記憶装置
JP3048498B2 (ja) * 1994-04-13 2000-06-05 株式会社東芝 半導体記憶装置
JP3666671B2 (ja) 1994-12-20 2005-06-29 株式会社日立製作所 半導体装置
KR100370952B1 (ko) * 1995-12-31 2003-03-28 주식회사 하이닉스반도체 메모리 셀의 센스앰프 회로
JP2000100172A (ja) 1998-07-22 2000-04-07 Mitsubishi Electric Corp 半導体記憶装置
JP2000243086A (ja) 1998-12-24 2000-09-08 Mitsubishi Electric Corp 半導体記憶装置
US6137746A (en) * 1999-07-28 2000-10-24 Alliance Semiconductor Corporation High performance random access memory with multiple local I/O lines
JP4667594B2 (ja) * 2000-12-25 2011-04-13 ルネサスエレクトロニクス株式会社 薄膜磁性体記憶装置
KR100555568B1 (ko) * 2004-08-03 2006-03-03 삼성전자주식회사 온/오프 제어가 가능한 로컬 센스 증폭 회로를 구비하는반도체 메모리 장치

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5683891A (en) * 1979-12-13 1981-07-08 Fujitsu Ltd Semiconductor storage device
JPS58125291A (ja) * 1982-01-20 1983-07-26 Hitachi Ltd Ｍｏｓスタテイツク型ｒａｍ
JPS5948889A (ja) * 1982-09-10 1984-03-21 Hitachi Ltd Ｍｏｓ記憶装置
JPS60119698A (ja) * 1983-12-01 1985-06-27 Fujitsu Ltd 半導体メモリ
JPS6074197A (ja) * 1984-04-27 1985-04-26 Nec Corp メモリ回路
JPS62167698A (ja) * 1986-01-20 1987-07-24 Fujitsu Ltd 半導体記億装置
JPH07111823B2 (ja) * 1986-03-18 1995-11-29 三菱電機株式会社 半導体記憶装置
JPS62231495A (ja) * 1986-03-31 1987-10-12 Toshiba Corp 半導体記憶装置
US4807194A (en) * 1986-04-24 1989-02-21 Matsushita Electric Industrial Co., Ltd. Seimiconductor memory device having sub bit lines
JPS63161596A (ja) * 1986-12-25 1988-07-05 Nec Corp 半導体記憶装置
JPS63200391A (ja) * 1987-02-16 1988-08-18 Toshiba Corp スタテイツク型半導体メモリ
JPH01171195A (ja) * 1987-12-25 1989-07-06 Sony Corp メモリ装置
US4947059A (en) * 1988-05-19 1990-08-07 Samsung Electronics Co. Ltd. Method of dividing an input-output line by decoding
JP2509306B2 (ja) * 1988-08-16 1996-06-19 沖電気工業株式会社 半導体記憶装置
KR910009444B1 (ko) * 1988-12-20 1991-11-16 삼성전자 주식회사 반도체 메모리 장치
JP2809676B2 (ja) * 1989-03-23 1998-10-15 株式会社東芝 ダイナミック型半導体メモリ装置
US5023837A (en) * 1989-09-05 1991-06-11 Texas Instruments Incorporated Bitline segmentation in logic arrays
JP3101298B2 (ja) * 1990-03-30 2000-10-23 株式会社東芝 半導体メモリ装置
EP0449311B1 (de) * 1990-03-30 1997-10-15 Fujitsu Limited Signalverstärkerschaltung und Halbleiterspeicher diese verwendend
JP3101297B2 (ja) * 1990-03-30 2000-10-23 株式会社東芝 半導体メモリ装置

Also Published As

Publication number Publication date
ITMI913179A0 (it) 1991-11-28
GB2258071A (en) 1993-01-27
KR930003143A (ko) 1993-02-24
US5274595A (en) 1993-12-28
FR2679672A1 (fr) 1993-01-29
JP2562856B2 (ja) 1996-12-11
DE4138312A1 (de) 1993-01-28
JPH0528767A (ja) 1993-02-05
ITMI913179A1 (it) 1993-05-28
KR940007639B1 (ko) 1994-08-22
IT1252336B (it) 1995-06-08
GB9124992D0 (en) 1992-01-22
GB2258071B (en) 1995-01-18
FR2679672B1 (fr) 1994-04-15

Similar Documents

Publication Publication Date Title
DE69322237T2 (de) Leseverstärker für einen integrierten Speicher
DE2919166C2 (de) Speichervorrichtung
DE3687018T2 (de) Halbleiterspeicher, faehig eine logische operation auszufuehren.
DE4014117C2 (de)
DE3923629C2 (de) DRAM-Halbleiterbaustein
DE3937068C2 (de) Dynamische Halbleiterspeicheranordnung
DE69606170T2 (de) Halbleiterspeicheranordnung
DE60119583T2 (de) CMOS Speicher mit kleinen schwankenden Spannungen und mit geringer Betriebsspannung
DE3916784C2 (de) Speicherzellenfeld und Verfahren zum Schreiben von Daten in das Speicherzellenfeld
DE3838942C2 (de)
DE69120448T2 (de) Halbleiterspeicheranordnungen von dynamischem Typus
DE3148806C2 (de)
DE4138312C2 (de) Daten-Übertragungsschaltkreis zur Steuerung der Daten-Übertragung in einer Halbleiter-Speichervorrichtung
DE4122829A1 (de) Halbleiterspeichereinrichtung
DE4222273A1 (de) Zweikanalspeicher und verfahren zur datenuebertragung in einem solchen
DE69119208T2 (de) Halbleiter-Speichereinrichtung mit Möglichkeit zum direkten Einlesen des Potentials von Bit-Lines
DE69516761T2 (de) Programmierbare hoch-geschwindigkeits schaltungsarchitektur mit geringem leistungs verbrauch
DE4137721C2 (de) Datenübertragungsschaltkreis
DE69120447T2 (de) Halbleiterspeicheranordnung von dynamischem Typus
DE4226844C2 (de) Datenübertragungsschaltkreis
DE19756929A1 (de) Zellenarray und Leseverstärkerstruktur mit verbesserten Rauscheigenschaften und verringerter Größe
DE2646653C3 (de)
DE4324649A1 (de) Verstärkerschaltung und Halbleiterspeichervorrichtung, die diesen benutzt
DE4010103A1 (de) Ladeschaltung vom mos-typ
EP0162934A1 (de) Halbleiterspeicher

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee