DE112007002213T5 - Symetrischer bipolarer Flächentransistorentwurf für Fertigungsprozesse im tiefen Submikrometerbereich - Google Patents

Symetrischer bipolarer Flächentransistorentwurf für Fertigungsprozesse im tiefen Submikrometerbereich Download PDF

Info

Publication number
DE112007002213T5
DE112007002213T5 DE112007002213T DE112007002213T DE112007002213T5 DE 112007002213 T5 DE112007002213 T5 DE 112007002213T5 DE 112007002213 T DE112007002213 T DE 112007002213T DE 112007002213 T DE112007002213 T DE 112007002213T DE 112007002213 T5 DE112007002213 T5 DE 112007002213T5
Authority
DE
Germany
Prior art keywords
ring
bipolar junction
junction transistor
base
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112007002213T
Other languages
English (en)
Other versions
DE112007002213B4 (de
Inventor
Kevin E. Folsom Arendt
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE112007002213T5 publication Critical patent/DE112007002213T5/de
Application granted granted Critical
Publication of DE112007002213B4 publication Critical patent/DE112007002213B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H01L29/7322—Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

Bipolarer Flächentransistor mit:
mehreren Basisanschlussringen, die einen Emitteranschlussring zwischen jeweils zwei Basisanschlussringen der mehreren Basisanschlussringe haben; und
einem Kollektoranschlussring, der die mehreren Basisanschlussringe und den Emitteranschlussring umgibt.

Description

  • HINTERGRUND DER ERFINDUNG
  • Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft das Gebiet der Halbleiteranordnungen und insbesondere eine bipolare Flächentransistorstruktur und ein Verfahren zu ihrer Herstellung.
  • Beschreibung des Standes der Technik
  • Bei einem BJT-Entwurf (BJT: bipolar junction transistor; bipolarer Flächentransistor) wird eine Anordnungssymmetrie benötigt, um eine optimale Anordnungsleistung und eine optimale Übereinstimmung zwischen Anordnungen zu gewährleisten. Eine entsprechende Übereinstimmung zwischen verbundenen Anordnungen ermöglicht die Verwendung von Mittelwertbildungsverfahren zum Ausgleichen von linearen und nichtlinearen Gradienten, die von Fertigungsprozessen verursacht werden. Die Mittelwertbildung kann für den bipolaren Flächentransistor dadurch verwendet werden, dass Streifen oder Rechtecke mit wechselnden Diffusionstypen angeordnet werden, die den bipolaren Flächentransistor bilden. Weitere Verbesserungen können mit Symmetrie erzielt werden. Durch diese Mittelwertbildungsverfahren kann ein bipolarer Flächentransistor in Hochpräzisionsschaltkreisen verwendet werden, wie etwa Bandabstands-Spannungsreferenzen, Temperatursensoren und chipintegrierten thermischen Eichanordnungen. Um bei einem herkömmlichen bipolaren Flächentransistorentwurf die Symmetrie aufrechtzuerhalten, wird der Emitteranschluss normalerweise als Quadrat gezeichnet, wobei der Basisanschluss den Emitteranschluss umgibt. Darüber hinaus weist der herkömmliche bipolare Flächentransistor auch einen Kollektoranschluss auf, der normalerweise den Emitteranschluss umgibt.
  • Da die Offensive zur Fertigung kleinerer Anordnungen beim integrierten Schaltkreisentwurf fortdauert, führt die Fertigung von kleineren Anordnungen zu neuen Entwurfsbeschränkungen, die die Betriebseigenschaften bestimmter Anordnungen beeinträchtigen. Trotz der nachteiligen Wirkung der Beeinträchtigung der Betriebseigenschaften bestimmter Anordnungen sind diese Entwurfsbeschränkungen notwendig, um eine Einheitlichkeit über den gesamten Fertigungsprozess von Halbleiteranordnungen zu gewährleisten. Die Einheitlichkeit in dem Fertigungsprozess trägt dazu bei, hohe Ausbeutequoten bei der Großserienfertigung insbesondere bei Fertigungsprozessen für Halbleiter im tiefen Submikrometerbereich zu gewährleisten. Um die Einheitlichkeit bei Halbleiterfertigungsprozessen zu gewährleisten, beschränken einige Entwurfsbeschränkungen die physischen Abmessungen von Anordnungen, wie etwa eines bipolaren Flächentransistors. Zum Beispiel sind Beschränkungen im Fertigungsprozess im tiefen Submikrometerbereich für bestimmte Abmessungen erforderlich, die auf eine Maske für eine gegebene Anordnung geschrieben werden können, um hohe Ausbeutequoten und eine hohe Zuverlässigkeit des hergestellten integrierten Schaltkreises zu gewährleisten. Bei einigen Prozessen wird die maximale Breitenabmessung eines Diffusionsbereichs beschränkt.
  • Da bipolare Flächentransistoren einen bestimmten Bereich für einen bestimmten Vorspannungsstrom benötigen, um erwünschte Betriebseigenschaften zu gewährleisten, erfordert die beschränkte Breite eines Diffusionsbereichs, dass die Länge der Anordnung größer als die Breite ist. Daher müssen die herkömmlichen quadratischen bipolaren Flächentransistoren mit einem quadratischen Emitteranschluss, die in Halbleiter-Schaltkreisentwürfen verwendet werden, so angepasst werden, dass sie die maximalen Breitenabmessungen einhalten. Wenn die herkömmlichen bipolaren Flächentransistoren, die einen quadratischen Emitteranschluss haben, die maximalen Breitenabmessungen einhalten, müssen sie nun zur Beibehaltung der erforderlichen Fläche eine größere Länge als die Breite haben, um effizient zu arbeiten. Der bipolare Flächentransistor nimmt jetzt die Form eines Rechtecks an. Die nicht-symmetrische Form eines rechteckigen bipolaren Flächentransistors ändert die Eigenschaften des Transistors, wodurch sich die Betriebseigenschaften des Transistors und die übereinstimmenden Eigenschaften der Transistoren zwischen den Anordnungen verschlechtern.
  • ABRISS
  • Hier werden Ausführungsformen eines bipolaren Flächentransistors mit mehreren Basisanschlussringen, die einen Emitteranschlussring zwischen jeweils zwei Basisanschlussringen der mehreren Basisanschlussringe haben; und einem Kollektoranschlussring, der die mehreren Basisanschlussringe und den Emitteranschlussring umgibt, sowie Verfahren zu ihrer Herstellung beschrieben.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 zeigt eine Draufsicht einer Ausführungsform eines bipolaren Ring-Flächentransistors.
  • 2 zeigt eine Schnittansicht einer Ausführungsform eines bipolaren Ring-Flächentransistors.
  • 3 zeigt eine Draufsicht einer Ausführungsform eines bipolaren Ring-Flächentransistors.
  • 4 zeigt eine Matrix einer Ausführungsform eines bipolaren Ring-Flächentransistors.
  • Die 5A–5H zeigen ein Verfahren zur Herstellung einer Ausführungsform eines bipolaren Ring-Flächentransistors nach einer Ausführungsform.
  • DETAILLIERTE BESCHREIBUNG
  • In der nachstehenden Beschreibung werden zahlreiche spezielle Einzelheiten erläutert, um die Ansprüche verständlich zu machen. Fachleute werden erkennen, dass diese speziellen Einzelheiten zur Nutzung der Erfindung nicht notwendig sind. In anderen Fällen sind bekannte Halbleiter-Fertigungsprozesse und -verfahren nicht besonders ausführlich beschrieben worden, um das Verständnis der Ausführungsformen der vorliegenden Erfindung nicht unnötig zu erschweren.
  • Ausführungsformen der vorliegenden Erfindung umfassen einen Entwurf eines bipolaren Flächentransistors (BJT) und einen Fertigungsprozess hierfür, der die Symmetrie des bipolaren Flächentransistors aufrechterhält und dabei Entwurfsbeschränkungen einhält, unter anderem die Beschränkung einer maximalen Abmessung eines Diffusionsbereichs in der x- oder y-Richtung. Der Entwurf verwendet eine Ring-Geometrie, um die Symmetrie eines bipolaren Flächentransistors aufrechtzuerhalten und dabei Entwurfsbeschränkungen für einen Halbleiter-Fertigungsprozess einzuhalten, wie etwa eine maximale Diffusionsbreitenabmessung. 1 zeigt eine Ausführungsform eines bipolaren Ring-Flächentransistors 100 mit zwei Basisanschlussringen 105, einem Emitteranschlussring 110 und einem Kollektoranschlussring 115, der von Diffusionsbereichen definiert wird.
  • Die Ring-Geometrie ermöglicht es, die Fläche und die Peripherie des bipolaren Ring-Flächentransistors 100 trotz einer Entwurfsbeschränkung, die die maximale Abmessung von Diffusionsbereichen beschränkt, unabhängig voneinander zu dimensionieren. Wenn zum Beispiel eine Ausführungsform des bipolaren Ring-Flächentransistors 100 so gestaltet wird, dass sie Basisanschluss-, Emitteranschluss- und Kollektoranschlussringe hat, die die Form eines Quadrats haben, kann die Breite zwischen der zulässigen minimalen und maximalen Abmessung zusammen mit der Länge des quadratischen Rings so eingestellt werden, dass das Flächen-Peripherie-Verhältnis des Transistors eingestellt wird. Bei einer Ausführungsform des bipolaren Ring-Flächentransistors 100 werden die Abmessungen so gestaltet, dass der Transistor ein Flächen-Perimeter-Verhältnis von einhalb hat.
  • Die Symmetrie des bipolaren Ring-Flächentransistors 100 verleiht dem bipolaren Flächentransistor optimierte Anordnungseigenschaften, wie etwa eine bessere relative Übereinstimmung zwischen Anordnungen als bei einer nicht-symmetrischen rechteckigen Anordnung. Darüber hinaus kann wegen der Symmetrie des bipolaren Ring-Flächentransistors 100 der Transistor in jeder Richtung gedreht werden, ohne die Betriebseigenschaften des bipolaren Ring-Flächentransistors 100 wesentlich zu beeinträchtigen. Da die Betriebseigenschaften nicht von der Orientierung der Anordnung abhängig sind, bietet dies eine größere Flexibilität für das Anordnen des bipolaren Ring-Flächentransistors 100 auf einem Halbleiterchip.
  • Darüber hinaus verringert das Ring-Layout den parasitären Basiswiderstand gegenüber den herkömmlichen quadratischen und rechteckigen Geometrien von bipolaren Flächentransistoren. Bei einer Ausführungsform des bipolaren Ring-Flächentransistors 100 erhöht die Verwendung mehrerer Basisanschlussringe 105 die Anzahl der Wege für Elektronen oder Löcher, die sich zu und von dem Emitteranschlussring 110 bewegen. Da die Anzahl der Wege erhöht wird, wird der Widerstand zwischen dem Emitter und der Basis verringert. Diese Verringerung des parasitären Basiswiderstands verleiht dem bipolaren Ring-Flächentransistor 100 bessere Anordnungseigenschaften als bei herkömmlichen Geometrien. Ein derartiger Vorteil des verringerten parasitären Basiswiderstands des bipolaren Ring-Flächentransistors 100 ist ein besserer Stromverstärkungsfaktor. Bei einer Ausführungsform des bipolaren Ring-Flächentransistors 100 wird der parasitäre Basiswiderstand um die Hälfte des Werts eines herkömmlichen bipolaren Flächentransistors reduziert. Ebenso nimmt bei einer Ausführungsform des bipolaren Ring-Flächentransistors, wie etwa der in 3 gezeigten Ausführungsform, der parasitäre Basiswiderstand ab, wenn weitere Ringe verwendet werden. Eine Erweiterung dieser Methode führt zu einem Mittelwert bildungseffekt des parasitären Basiswiderstands und des Stromfaktors. Der Effekt der Mittelwertbildung bei einem bipolaren Ring-Flächentransistor führt zu einer Verbesserung der relativen Übereinstimmung unter mehreren bipolaren „Einheits”-Flächentransistoren, die in einer Matrix angeordnet sind, wie bei der in 4 gezeigten Ausführungsform.
  • Die relativ übereinstimmenden Eigenschaften und der reduzierte Basiswiderstand der Ausführungsformen des bipolaren Ring-Flächentransistors 100 machen den Transistor gut geeignet für die Verwendung in Präzisionsdiodenschaltungen. Bei einer Ausführungsform des bipolaren Ring-Flächentransistors 100, der als Präzisionsdiode verwendet werden soll, werden die Basisanschlussringe 110 und der Kollektoranschlussring 115 zusammengeschaltet. Diese Diodenkonfiguration kann dann in Schaltungen, wie etwa einer Bandabstands-Spannungsreferenz, verwendet werden. Darüber hinaus machen die relativ übereinstimmenden Eigenschaften und der reduzierte Basiswiderstand der Ausführungsformen den bipolaren Ring-Flächentransistor 100 ideal für den Einsatz in Temperaturmessschaltungen, wie etwa einem Temperatursensor, der zum Ermitteln der absoluten Sperrschichttemperatur eines Chips dient. Die vorgenannten Verwendungszwecke von Ausführungsformen des bipolaren Ring-Flächentransistors 100 sind nur als Beispiele und nicht als Beschränkungen angegeben.
  • 1 zeigt eine Ausführungsform eines Ring-Layouts für einen bipolaren Flächentransistor. Die Ausführungsform von 1 hat zwei Basisanschlussringe 105 und einen Emitteranschlussring 110 zwischen den beiden Basisanschlussringen 105. Darüber hinaus hat die Ausführungsform von 1 einen Kollektoranschlussring 115, der den Emitteranschlussring 110 und die Basisanschlussringe 105 umgibt. Die Basisanschlussringe 105, der Emitteranschlussring 110 und der Kollektoranschlussring 115 können eine symmetrische geometrische Form bilden. Bei einer Ausführungsform bilden die Basisanschlussringe 105, der Emitteranschlussring 110 und der Kollektoranschlussring 115 die Form eines Quadrats. Eine weitere Ausführungsform hat einen Basisanschlussring 105, einen Emitteranschlussring 110 und einen Kollektoranschlussring 115, die die Form eines Kreises bilden.
  • Bei einer Ausführungsform ist ein innerer Basisanschlussring 105 um einen STI-Bereich 101 (STI: Shallow Trench Isolation) ausgebildet. Darüber hinaus können Ausführungsformen Shallow-Trench-Isolation-Bereiche 101 zwischen einem Emitteranschlussring 110 und jedem Basisanschlussring 105 haben. Ebenso können Ausführungsformen einen Shallow-Trench-Isolation-Bereich 101 zwischen dem Kollektoranschlussring 115 und einem Basisanschlussring 105 haben. Bei einer Ausführungsform mit Shallow-Trench-Isolation-Bereichen 101 werden die Basisanschlussringe 105, der Emitteranschlussring 110 und der Kollektoranschlussring 115 aufgrund der Entwurfsbeschränkungen für die Diffusionsbreiten mit der gleichen Breite geschrieben, um die Einheitlichkeit eines gegebenen Fertigungsprozesses im tiefen Submikrometerbereich zu gewährleisten. Die Breite der Basisanschlussringe 105, des Emitteranschlussrings 110 und des Kollektoranschlussrings 115 beträgt bei einer Ausführungsform jeweils 1 Mikrometer. Bei einer Ausführungsform mit Shallow-Trench-Isolation-Bereichen 101 werden die Basisanschlussringe 105, der Emitteranschlussring 110 und der Kollektoranschlussring 115 so geschrieben, dass die Basisanschlussringe 105, der Emitteranschlussring 110 und der Kollektoranschlussring 115 nicht die gleiche Breite haben.
  • 2 zeigt eine Schnittansicht eines bipolaren Ring-Flächentransistors, der Basisanschlussringe 105 und einen Emitteranschlussring 110 hat, die in einer Wanne 201 in einem Substrat 205 ausgebildet sind. Bei einer pnp-Ausführungsform des bipolaren Ring-Flächentransistors 100 wird die Wanne 201 so dotiert, dass eine n-Wanne in einem p-Substrat entsteht. Bei einer npn-Ausführungsform des bipolaren Ring-Flächentransistors 100 wird die Wanne 201 so dotiert, dass eine p-Wanne in einem n-Substrat entsteht. Bei einer Ausführungsform wird die Wanne 201 auf eine Konzentration von 1 × 1016 bis 1 × 1019 Atome/cm3 dotiert. Ausführungsformen des bipolaren Ring-Flächentransistors 100 haben Wannen 201 mit einer Tiefe, die von 0,05 Mikrometern bis 0,25 Mikrometer reicht. Eine Ausführungsform hat eine Wanne 201 mit einer Tiefe von 0,1 Mikrometern.
  • Die Ausführungsform von 2 hat Diffusionsbereiche, die Basisanschlussringe 105, einen Emitteranschlussring 110 und einen Kollektoranschlussring 115 erzeugen. Bei einer pnp-Ausführungsform werden die Basisanschlussringe 105 aus einem n-dotieren Diffusionsbereich erzeugt, und der Emitteranschlussring 110 und der Kollektoranschlussring 115 werden aus p-dotieren Diffusionsbereichen erzeugt. Bei einer npn-Ausführungsform werden die Basisanschlussringe 105 aus p-dotieren Diffusionsbereichen erzeugt, und der Emitteranschlussring 110 und der Kollektoranschlussring 115 werden aus n-dotieren Diffusionsbereichen erzeugt. Bei einigen npn- und pnp-Ausführungsformen werden die Diffusionsbereiche für den Basisanschlussring 105, den Emitteranschlussring 110 und den Kollektoranschlussring 115 auf eine Konzentration von 1 × 1019 bis 1 × 1021 Atome/cm3 dotiert.
  • Ausführungsformen eines erfindungsgemäßen bipolaren Flächentransistors können mehrere Basisanschlussringe 105 und mehrere Emitteranschlussringe 110 haben. Bei einer solchen Ausführungsform, die in 3 gezeigt ist, hat der bipolare Ring-Flächentransistor 100 drei Basisanschlussringe 105 und zwei Emitteranschlussringe 110, die von einem Kollektoranschlussring 115 umgeben sind. Daher kann ein Kollektoranschlussring 115 jede Anzahl von Emitteranschlussringen 110 und Basisanschlussringen 105 umgeben, solange ein Emitteranschlussring 110 einen Basisanschlussring 105 umgibt und von einem Basisanschlussring 105 umschlossen ist.
  • 4 zeigt eine Ausführungsform einer Matrix aus bipolaren Ring-Flächentransistoren 100. Bei einer Ausführungsform einer Matrix aus bipolaren Ring-Flächentransistoren 100 können mehrere bipolare Ring-Flächentransistoren 100 der Matrix parallel geschaltet werden, um als einzelner Transistor zu fungieren. Die symmetrische Beschaffenheit des bipolaren Ring-Flächentransistors 100 ermöglicht übereinstimmende Eigenschaften zwischen anderen bipolaren Ring-Flächentransistoren 100, die Mittelwertbildungsverfahren ermöglichen, um lineare und nichtlineare Gradienten auszugleichen, die von Fertigungsprozessen verursacht werden. Eine Ausführungsform einer Matrix aus bipolaren Ring-Flächentransistoren 100 hat Verbindungstransistoren in einer Matrix, um Mittelwertbildungsverfahren zu verwenden, wie etwa Common-Centroid Layout (gemeinsamer Mittelpunkt aller übereinstimmenden Bauteile). Ausführungsformen des bipolaren Ring-Flächentransistors 100, die als Matrix gestaltet sind, können Matrizen bilden, die jede Anzahl von bipolaren Ring-Flächentransistoren 100 haben. Zum Beispiel haben Ausführungsformen eines bipolaren Ring-Flächentransistors 100, der in einer Matrix-Konfiguration gestaltet ist, eine drei-mal-drei-, zehn-mal-zehn- oder sechzehn-mal-sechzehn-Matrix aus bipolaren Ring-Flächentransistoren 100.
  • Die 5A–5H zeigen die Ausbildung einer Ausführungsform eines bipolaren Ring-Flächentransistors 100. Bei einer Ausführungsform wird ein Substrat 501 ausgebildet, und auf dem Substrat 501 wird eine erste Maskierungsschicht 505 ausgebildet, wie in 5A gezeigt ist. Bei einer pnp-Ausführungsform ist das Substrat 501 ein p-Substrat. Alternativ ist bei einer npn-Ausführungsform das Substrat 501 ein n-Substrat. Die erste Maskierungsschicht 505 kann jedes bekannte Material sein, das zum Definieren einer Wanne 510 geeignet ist. Bei einer Ausführungsform ist die erste Maskierungsschicht 505 ein lithografisch definiertes Fotoresist. Bei einer weiteren Ausführungsform besteht die erste Maskierungsschicht 505 aus einem dielektrischen Material, das lithografisch definiert worden ist und dann geätzt worden ist. Bei einer bestimmten Ausführungsform kann die erste Maskierungsschicht 505 ein Stapel aus gemischten Materialien sein. Die erste Maskierungsschicht 505 wird dann strukturiert, um einen Bereich des Substrats 501 zu definieren, in den Unreinheiten gegeben werden, um eine Wanne 510 herzustellen. 5B zeigt eine Ausführungsform, bei der eine Wanne 510 in einem Substrat 501 durch die Zugabe von Unreinheiten mit Verfahren wie Innenimplantation oder Thermodiffusion ausgebildet wurde. Bei einer Ausführungsform wird eine Wanne 510 in einem p-Substrat 501 ausgebildet, wenn sie mit n+-Dotanden dotiert wird, um eine n-Wanne auszubilden. Bei einer anderen Ausführungsform werden p-Dotanden verwendet, um eine p-Wanne in einem n-Substrat 501 auszubilden.
  • Nachdem eine Wanne 510 ausgebildet worden ist, wird die erste Maskierungsschicht 505 entfernt. Bei einer Ausführungsform wird die erste Maskierungsschicht 505 durch Trockenätzen entfernt. Bei einer anderen Ausführungsform wird die erste Maskierungsschicht 505 durch Nassätzen entfernt. Eine Ausführungsform hat eine zweite Maskierungsschicht 515, die nach dem Entfernen der ersten Maskierungsschicht 505 auf dem Substrat 501 und der Wanne 510 ausgebildet und strukturiert wird. Die zweite Maskierungsschicht 515 dient zum Definieren von STI-Bereichen 517. Die Bereiche, die durch die zweite Maskierungsschicht 515 freiliegend zurückbleiben, wie in 5C gezeigt ist, werden so geätzt, dass Gräben entstehen. Bei einer Ausführungsform werden die Gräben so geätzt, dass STI-Bereiche 517 entstehen, die halb so tief wie die Wanne 510 sind. Die Gräben können bei einer Ausführungsform durch anisotropes Plasma-Ätzen geätzt werden. Die Gräben werden dann mit einem dielektrischen Material gefüllt. Bei einer Ausführungsform werden die Gräben durch Schutz-Abscheidung eines Oxids gefüllt, zum Beispiel unter Verwendung eines Verfahrens der chemischen Abscheidung mit Plasma hoher Dichte (HDP). Durch den Abscheidungsprozess wird auch ein Dielektrikum auf den Oberflächen der strukturierten zweiten Maskierungsschicht 515 ausgebildet. Das dielektrische Material wird dann poliert, sodass die Oberseite des dielektrischen Materials, das die STI-Bereiche 517 bildet, ungefähr in einer Ebene mit der Wanne 510 und dem Substrat 501 liegt, wie in 5D gezeigt ist. Das Polieren des Oxids kann mit jedem Polierverfahren durchgeführt werden, unter anderem mit chemischen, mechanischen oder elektrochemischen Polierverfahren.
  • Wie 5E zeigt, wird eine dritte Maskierungsschicht 520 so ausgebildet und strukturiert, dass sie Basisbereiche 525 des bipolaren Ring-Flächentransistors 100 definiert. Nachdem die dritte Maskierungsschicht 520 strukturiert worden ist, werden die freiliegenden Bereiche dotiert, um einen Basisbereich 525 in einer Wanne 510 zu erzeugen, wie in 5F gezeigt ist, um die Basisanschlussringe 105 einer Ausführungsform des bipolaren Ring-Flächentransistors 100 auszubilden. Bei einer pnp-Ausführungsform wird ein n-Dotand, wie etwa Phosphor, Arsen oder Antimon, verwendet, um einen n-Basisbereich 525 auszubilden. Bei einer npn-Ausführungsform wird ein p-Dotand, wie etwa Bor, verwendet, um einen p-Basisbereich 525 in einer Wanne 510 auszubilden, die mit einem p-Dotanden in einem n-Substrat 501 dotiert wird. Das Dotieren kann mit einem Dotierverfahren wie thermische Diffusion und Innenimplantation erfolgen. Anschließend wird mit einem Ätzverfahren ähnlich den vorgenannten Verfahren zum Entfernen der anderen Maskierungsschichten die dritte Maskierungsschicht 520 entfernt. Wie in 5G gezeigt ist, wird eine vierte Maskierungsschicht 530 ausgebildet und strukturiert, um Emitterbereiche 535 und Kollektorbereiche 540 des bipolaren Ring-Flächentransistors 100 zu definieren. Der Bereich, der durch die vierte Maskierungsschicht 530 freiliegend zurückbleibt, wird dann dotiert. Bei einer pnp-Ausführungsform wird ein p-Dotand verwendet, um p+-Emitterbereiche 535 und Kollektorbereiche 540 auszubilden. Bei einer npn-Ausführungsform wird ein n-Dotand verwendet, um n+-Emitterbereiche 535 und Kollektorbereiche 540 auszubilden. Bei einer Ausführungsform wird nach dem Ausbilden von Emitterbereichen 535 und Kollektorbereichen 540 die vierte Maskierungsschicht 530 entfernt, um eine Ausführungsform des bipolaren Ring-Flächentransistors 100 zu erhalten, dessen Querschnitt in 5H gezeigt ist. An diesem Punkt ist alles, was noch zu tun bleibt, die Anordnungsverbindungen herzustellen.
  • Zwar sind Ausführungsformen der vorliegenden Erfindung in einer Sprache beschrieben worden, die für Struktur-Merkmale und/oder methodologische Vorgänge spezifisch ist, aber es ist klar, dass die Ausführungsformen der vorliegenden Erfindung, die in den beigefügten Ansprüchen definiert sind, nicht unbedingt auf die beschriebenen speziellen Merkmale oder Vorgänge beschränkt sind. Vielmehr sind die speziellen Merkmale und Vorgänge als besonders elegante Implementierungen der beanspruchten Erfindung beschrieben worden.
  • ZUSAMMENFASSUNG
  • Hier werden Ausführungsformen eines bipolaren Flächentransistors mit mehreren Basisanschlussringen, die einen Emitteranschlussring zwischen jeweils zwei Basisanschlussringen der mehreren Basisanschlussringe haben; und einem Kollektoranschlussring, der die mehreren Basisanschlussringe und den Emitteranschlussring umgibt, sowie Verfahren zu ihrer Herstellung beschrieben.

Claims (20)

  1. Bipolarer Flächentransistor mit: mehreren Basisanschlussringen, die einen Emitteranschlussring zwischen jeweils zwei Basisanschlussringen der mehreren Basisanschlussringe haben; und einem Kollektoranschlussring, der die mehreren Basisanschlussringe und den Emitteranschlussring umgibt.
  2. Bipolarer Flächentransistor nach Anspruch 1, dadurch gekennzeichnet, dass die mehreren Basisanschlussringe, die einen Emitteranschlussring zwischen jeweils zwei Basisanschlussringen der mehreren Basisanschlussringe haben, in einer n-Wanne ausgebildet sind.
  3. Bipolarer Flächentransistor nach Anspruch 2, dadurch gekennzeichnet, dass die mehreren Basisanschlussringe n+-dotierte Bereiche sind und der Emitteranschlussring ein p+-dotierter Bereich ist.
  4. Bipolarer Flächentransistor nach Anspruch 2, dadurch gekennzeichnet, dass die mehreren Basisanschlussringe, der Emitteranschlussring und der Kollektoranschlussring durch einen Shallow-Trench-Isolation-Bereich getrennt sind.
  5. Bipolarer Flächentransistor nach Anspruch 1, dadurch gekennzeichnet, dass der bipolare Flächentransistor Teil einer Matrix aus bipolaren Flächentransistoren ist.
  6. Bipolarer Flächentransistor nach Anspruch 5, dadurch gekennzeichnet, dass die Matrix aus bipolaren Flächentransistoren eine Teilschaltung ist, die aus der Gruppe Bandlücke-Spannungsreferenz, Temperatursensor und chipintegrierte thermische Kalibrierungsvorrichtung gewählt ist.
  7. Bipolarer Flächentransistor nach Anspruch 1, dadurch gekennzeichnet, dass die mehreren Basisanschlussringe, der Emitterring und die Kollektorringe in der Form eines Quadrats ausgebildet sind.
  8. Bipolarer Flächentransistor mit: – einem ersten Basisanschlussring; – einem Emitteranschlussring, der um den ersten Basisanschlussring ausgebildet ist; – einem zweiten Basisanschlussring, der um den Emitteranschlussring ausgebildet ist; und – einem Kollektoranschlussring, der außerhalb des zweiten Basisanschlussrings ausgebildet ist.
  9. Bipolarer Flächentransistor nach Anspruch 8, dadurch gekennzeichnet, dass der erste Basisanschlussring und der zweite Basisanschlussring n+-dotierte Bereiche sind.
  10. Bipolarer Flächentransistor nach Anspruch 8, dadurch gekennzeichnet, dass der erste Basisanschlussring, der Emitteranschlussring und der zweite Basisanschlussring durch einen Shallow-Trench-Isolation-Bereich getrennt sind.
  11. Bipolarer Flächentransistor nach Anspruch 10, dadurch gekennzeichnet, dass der erste Basisanschlussring, der Emitteranschlussring und der zweite Basisanschlussring in der Form eines Quadrats ausgebildet sind.
  12. Bipolarer Flächentransistor nach Anspruch 11, dadurch gekennzeichnet, dass der bipolare Transistor Teil einer Bandlücke-Spannungsreferenz-Schaltung ist.
  13. Bipolarer Flächentransistor nach Anspruch 11, dadurch gekennzeichnet, dass die Breite des ersten Basisanschlussrings, des Emitteranschlussrings, des zweiten Basisanschlussrings und des Kollektoranschlussrings 1 Mikrometer beträgt.
  14. Bipolarer Flächentransistor nach Anspruch 10, dadurch gekennzeichnet, dass der erste Basisanschlussring, der Emitteranschlussring und der zweite Basisanschlussring in einer p-Wanne ausgebildet sind.
  15. Verfahren mit den folgenden Schritten: – Ausbilden einer Wanne in einem Substrat; – Ausbilden eines Basisanschlusses mit mehreren Ringen in der Wanne; – Ausbilden eines Emitteranschlussrings zwischen jeweils zwei der mehreren Ringe und – Ausbilden eines Kollektoranschlussrings, der den Basisanschluss und den Emitteranschlussring umgibt.
  16. Verfahren nach Anspruch 15, dadurch gekennzeichnet, dass das Substrat ein p-Substrat ist und die Wanne eine n-Wanne ist.
  17. Verfahren nach Anspruch 15, das weiterhin das Ausbilden von Shallow-Trench-Isolation-Bereichen aufweist, um den ersten Ring, den zweiten Ring, den Emitteranschlussring und den Kollektoranschlussring zu trennen.
  18. Verfahren nach Anspruch 17, dadurch gekennzeichnet, dass das Ausbilden von Shallow-Trench-Isolation-Bereichen das Ausbilden der Shallow-Trench-Isolation-Bereiche mit ungefähr der halben Tiefe der Wanne umfasst.
  19. Verfahren nach Anspruch 16, dadurch gekennzeichnet, dass das Ausbilden des Emitteranschlussrings und das Ausbilden des Kollektoranschlussrings das Ausbilden von p+-dotieren Bereichen umfassen.
  20. Verfahren nach Anspruch 15, das zum Herstellen einer Matrix aus bipolaren Ring-Flächentransistoren verwendet wird.
DE112007002213T 2006-09-22 2007-09-20 Symmetrischer bipolarer Flächentransistor und Verfahren zur Herstellung Expired - Fee Related DE112007002213B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/525,737 US7439608B2 (en) 2006-09-22 2006-09-22 Symmetric bipolar junction transistor design for deep sub-micron fabrication processes
US11/525,737 2006-09-22
PCT/US2007/020289 WO2008039340A1 (en) 2006-09-22 2007-09-20 Symmetric bipolar junction transistor design for deep sub-micron fabrication processes

Publications (2)

Publication Number Publication Date
DE112007002213T5 true DE112007002213T5 (de) 2010-01-28
DE112007002213B4 DE112007002213B4 (de) 2013-12-05

Family

ID=39230504

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112007002213T Expired - Fee Related DE112007002213B4 (de) 2006-09-22 2007-09-20 Symmetrischer bipolarer Flächentransistor und Verfahren zur Herstellung

Country Status (6)

Country Link
US (1) US7439608B2 (de)
JP (1) JP5122574B2 (de)
KR (1) KR101062590B1 (de)
CN (1) CN101517744B (de)
DE (1) DE112007002213B4 (de)
WO (1) WO2008039340A1 (de)

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100672681B1 (ko) * 2005-12-28 2007-01-24 동부일렉트로닉스 주식회사 바이폴라 트랜지스터의 제조방법
KR100660719B1 (ko) * 2005-12-30 2006-12-21 동부일렉트로닉스 주식회사 바이폴라 접합 트랜지스터 및 그 제조 방법
US9043741B2 (en) * 2009-10-30 2015-05-26 Synopsys, Inc. Legalizing a portion of a circuit layout
US9224496B2 (en) 2010-08-11 2015-12-29 Shine C. Chung Circuit and system of aggregated area anti-fuse in CMOS processes
CN101931409B (zh) * 2010-08-17 2013-08-14 惠州Tcl移动通信有限公司 一种移动终端及其adc模块的校准装置
US8830720B2 (en) 2010-08-20 2014-09-09 Shine C. Chung Circuit and system of using junction diode as program selector and MOS as read selector for one-time programmable devices
US9025357B2 (en) 2010-08-20 2015-05-05 Shine C. Chung Programmable resistive memory unit with data and reference cells
US9431127B2 (en) 2010-08-20 2016-08-30 Shine C. Chung Circuit and system of using junction diode as program selector for metal fuses for one-time programmable devices
US9496033B2 (en) 2010-08-20 2016-11-15 Attopsemi Technology Co., Ltd Method and system of programmable resistive devices with read capability using a low supply voltage
US10249379B2 (en) 2010-08-20 2019-04-02 Attopsemi Technology Co., Ltd One-time programmable devices having program selector for electrical fuses with extended area
US9818478B2 (en) 2012-12-07 2017-11-14 Attopsemi Technology Co., Ltd Programmable resistive device and memory using diode as selector
US9460807B2 (en) 2010-08-20 2016-10-04 Shine C. Chung One-time programmable memory devices using FinFET technology
US9236141B2 (en) 2010-08-20 2016-01-12 Shine C. Chung Circuit and system of using junction diode of MOS as program selector for programmable resistive devices
US8488359B2 (en) 2010-08-20 2013-07-16 Shine C. Chung Circuit and system of using junction diode as program selector for one-time programmable devices
US9824768B2 (en) 2015-03-22 2017-11-21 Attopsemi Technology Co., Ltd Integrated OTP memory for providing MTP memory
US8570800B2 (en) 2010-08-20 2013-10-29 Shine C. Chung Memory using a plurality of diodes as program selectors with at least one being a polysilicon diode
US9251893B2 (en) 2010-08-20 2016-02-02 Shine C. Chung Multiple-bit programmable resistive memory using diode as program selector
US10229746B2 (en) 2010-08-20 2019-03-12 Attopsemi Technology Co., Ltd OTP memory with high data security
US9070437B2 (en) 2010-08-20 2015-06-30 Shine C. Chung Circuit and system of using junction diode as program selector for one-time programmable devices with heat sink
US9019742B2 (en) 2010-08-20 2015-04-28 Shine C. Chung Multiple-state one-time programmable (OTP) memory to function as multi-time programmable (MTP) memory
US10916317B2 (en) 2010-08-20 2021-02-09 Attopsemi Technology Co., Ltd Programmable resistance memory on thin film transistor technology
US9042153B2 (en) 2010-08-20 2015-05-26 Shine C. Chung Programmable resistive memory unit with multiple cells to improve yield and reliability
US9711237B2 (en) 2010-08-20 2017-07-18 Attopsemi Technology Co., Ltd. Method and structure for reliable electrical fuse programming
US10923204B2 (en) 2010-08-20 2021-02-16 Attopsemi Technology Co., Ltd Fully testible OTP memory
US8913449B2 (en) 2012-03-11 2014-12-16 Shine C. Chung System and method of in-system repairs or configurations for memories
US8988965B2 (en) 2010-11-03 2015-03-24 Shine C. Chung Low-pin-count non-volatile memory interface
US9019791B2 (en) 2010-11-03 2015-04-28 Shine C. Chung Low-pin-count non-volatile memory interface for 3D IC
US8923085B2 (en) 2010-11-03 2014-12-30 Shine C. Chung Low-pin-count non-volatile memory embedded in a integrated circuit without any additional pins for access
EP2458639A1 (de) * 2010-11-25 2012-05-30 Nxp B.V. Bipolarer Transistor mit von dem Emitter isolierten Basisgrabenkontakten
CN102544011A (zh) 2010-12-08 2012-07-04 庄建祥 反熔丝存储器及电子系统
US10586832B2 (en) 2011-02-14 2020-03-10 Attopsemi Technology Co., Ltd One-time programmable devices using gate-all-around structures
US8848423B2 (en) 2011-02-14 2014-09-30 Shine C. Chung Circuit and system of using FinFET for building programmable resistive devices
US10192615B2 (en) 2011-02-14 2019-01-29 Attopsemi Technology Co., Ltd One-time programmable devices having a semiconductor fin structure with a divided active region
JP5845804B2 (ja) * 2011-10-26 2016-01-20 ソニー株式会社 半導体デバイス
US9324849B2 (en) 2011-11-15 2016-04-26 Shine C. Chung Structures and techniques for using semiconductor body to construct SCR, DIAC, or TRIAC
US8912576B2 (en) * 2011-11-15 2014-12-16 Shine C. Chung Structures and techniques for using semiconductor body to construct bipolar junction transistors
US9136261B2 (en) 2011-11-15 2015-09-15 Shine C. Chung Structures and techniques for using mesh-structure diodes for electro-static discharge (ESD) protection
US9035426B2 (en) * 2011-12-28 2015-05-19 Taiwan Semiconductor Manufacturing Company, Ltd. Fin-like BJT
US9007804B2 (en) 2012-02-06 2015-04-14 Shine C. Chung Circuit and system of protective mechanisms for programmable resistive memories
US8853826B2 (en) * 2012-05-14 2014-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for bipolar junction transistors and resistors
US9076526B2 (en) 2012-09-10 2015-07-07 Shine C. Chung OTP memories functioning as an MTP memory
US9183897B2 (en) 2012-09-30 2015-11-10 Shine C. Chung Circuits and methods of a self-timed high speed SRAM
US9324447B2 (en) 2012-11-20 2016-04-26 Shine C. Chung Circuit and system for concurrently programming multiple bits of OTP memory devices
US9324845B2 (en) * 2012-12-11 2016-04-26 Infineon Technologies Ag ESD protection structure, integrated circuit and semiconductor device
US9231403B2 (en) * 2014-03-24 2016-01-05 Texas Instruments Incorporated ESD protection circuit with plural avalanche diodes
US9412473B2 (en) 2014-06-16 2016-08-09 Shine C. Chung System and method of a novel redundancy scheme for OTP
US10056518B2 (en) * 2014-06-23 2018-08-21 Qorvo Us, Inc. Active photonic device having a Darlington configuration
US9496250B2 (en) * 2014-12-08 2016-11-15 Globalfoundries Inc. Tunable scaling of current gain in bipolar junction transistors
US9933304B2 (en) 2015-10-02 2018-04-03 Qorvo Us, Inc. Active photonic device having a Darlington configuration with feedback
US10147833B2 (en) 2016-04-15 2018-12-04 Qorvo Us, Inc. Active photonic device having a Darlington configuration with feedback
CN105912069B (zh) * 2016-06-27 2018-05-01 无锡中感微电子股份有限公司 一种双极型晶体管和电流偏置电路
US11062786B2 (en) 2017-04-14 2021-07-13 Attopsemi Technology Co., Ltd One-time programmable memories with low power read operation and novel sensing scheme
US11615859B2 (en) 2017-04-14 2023-03-28 Attopsemi Technology Co., Ltd One-time programmable memories with ultra-low power read operation and novel sensing scheme
US10726914B2 (en) 2017-04-14 2020-07-28 Attopsemi Technology Co. Ltd Programmable resistive memories with low power read operation and novel sensing scheme
US10535413B2 (en) 2017-04-14 2020-01-14 Attopsemi Technology Co., Ltd Low power read operation for programmable resistive memories
CN108807515B (zh) * 2017-05-05 2022-07-05 联华电子股份有限公司 双极性晶体管
JP6987589B2 (ja) * 2017-10-02 2022-01-05 京セラ株式会社 水晶振動子
US10770160B2 (en) 2017-11-30 2020-09-08 Attopsemi Technology Co., Ltd Programmable resistive memory formed by bit slices from a standard cell library
CN108520896B (zh) * 2018-05-03 2021-01-01 西安建筑科技大学 一种耐压双极晶体管及其制作方法
CN111799327B (zh) * 2019-04-09 2024-04-12 比亚迪半导体股份有限公司 半导体功率器件
CN110828560A (zh) * 2019-11-14 2020-02-21 西安微电子技术研究所 一种基区环掺杂抗辐射横向pnp晶体管及制备方法
WO2023112486A1 (ja) * 2021-12-17 2023-06-22 株式会社村田製作所 バイポーラトランジスタ及び半導体装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3263138A (en) * 1960-02-29 1966-07-26 Westinghouse Electric Corp Multifunctional semiconductor devices
US3935587A (en) * 1974-08-14 1976-01-27 Westinghouse Electric Corporation High power, high frequency bipolar transistor with alloyed gold electrodes
DE3035462A1 (de) * 1980-09-19 1982-05-13 Siemens AG, 1000 Berlin und 8000 München Halbleiterelement
JPS6414961A (en) * 1987-07-08 1989-01-19 Nec Corp Mesh-emitter type transistor
JPH04180629A (ja) * 1990-11-15 1992-06-26 Nec Yamagata Ltd 半導体装置
DE69326340T2 (de) * 1993-09-27 2000-01-13 St Microelectronics Srl Geräuscharmer pnp-Transistor
JPH07297203A (ja) * 1994-04-26 1995-11-10 Sony Corp バイポーラトランジスタ
JPH07321123A (ja) * 1994-05-20 1995-12-08 Texas Instr Inc <Ti> 集積回路装置
US5528064A (en) * 1994-08-17 1996-06-18 Texas Instruments Inc. Structure for protecting integrated circuits from electro-static discharge
US5541439A (en) * 1994-11-17 1996-07-30 Xerox Corporation Layout for a high voltage darlington pair
US5614424A (en) * 1996-01-16 1997-03-25 Taiwan Semiconductor Manufacturing Company Ltd. Method for fabricating an accumulated-base bipolar junction transistor
JP2000100826A (ja) * 1998-09-28 2000-04-07 Rohm Co Ltd パワートランジスタ及びそれを用いた半導体集積回路装置
JP2000260780A (ja) * 1999-03-05 2000-09-22 Sony Corp 半導体装置およびその製造方法
JP3600069B2 (ja) * 1999-06-30 2004-12-08 東芝マイクロエレクトロニクス株式会社 半導体装置
DE10004111A1 (de) * 2000-01-31 2001-08-09 Infineon Technologies Ag Bipolartransistor
JP3367500B2 (ja) * 2000-03-15 2003-01-14 日本電気株式会社 半導体装置
JP2003068750A (ja) * 2001-08-24 2003-03-07 Toko Inc バイポーラトランジスタ素子
JP3899888B2 (ja) * 2001-10-18 2007-03-28 サンケン電気株式会社 バイポーラトランジスタ及び絶縁ゲート型バイポーラトランジスタ
SE522890C2 (sv) * 2001-11-15 2004-03-16 Ericsson Telefon Ab L M Lateral pnp-transistor, integrerad krets och tllverkningsprocess för dessa
EP1353384A3 (de) * 2002-04-10 2005-01-12 Hitachi, Ltd. Heteroübergang-Bipolartransistor, Verfahren zu seiner Herstellung und Verstärkersmodul
JP4596749B2 (ja) * 2003-05-29 2010-12-15 三洋電機株式会社 半導体装置およびその製造方法
JP2005150509A (ja) * 2003-11-18 2005-06-09 Sanyo Electric Co Ltd 半導体装置の製造方法
TW200524139A (en) * 2003-12-24 2005-07-16 Renesas Tech Corp Voltage generating circuit and semiconductor integrated circuit
CN100361281C (zh) * 2005-11-11 2008-01-09 中国电子科技集团公司第五十五研究所 半导体平台工艺

Also Published As

Publication number Publication date
JP2010503999A (ja) 2010-02-04
US7439608B2 (en) 2008-10-21
KR101062590B1 (ko) 2011-09-06
DE112007002213B4 (de) 2013-12-05
CN101517744A (zh) 2009-08-26
CN101517744B (zh) 2012-07-18
JP5122574B2 (ja) 2013-01-16
KR20090055008A (ko) 2009-06-01
US20080087918A1 (en) 2008-04-17
WO2008039340A1 (en) 2008-04-03

Similar Documents

Publication Publication Date Title
DE112007002213B4 (de) Symmetrischer bipolarer Flächentransistor und Verfahren zur Herstellung
DE102009049774B4 (de) BiCMOS-Schaltungsanordnung
DE10297535B4 (de) Verfahren zur Herstellung eines Hochspannungs-Hochgeschwindigkeits-MOS-Transistors durch Ionen-Implantation
DE19909993B4 (de) Verfahren zum Bilden von Bipolartransistoren mit selbstausrichtender epitaktischer Basis
DE102017210665A1 (de) Siliziumkarbid-halbleiterbauelement und verfahren zur herstellung des siliziumkarbid-halbleiterbauelements
EP0001586B1 (de) Integrierte Halbleiteranordnung mit vertikalen NPN- und PNP-Strukturen und Verfahren zur Herstellung
DE10309997A1 (de) Halbleiterbauelement mit Isolationsschichtstruktur und Herstellungsverfahren hierfür
DE112010000455T5 (de) Strukturen und Verfahren zum Verbessern von Grabenabschirmungshalbleitervorrichtungen und Schottky-Barrierengleichrichtervorrichtungen
DE3702810A1 (de) Monolithisch integrierte halbleitereinrichtung enthaltend bipolaruebergang-transistoren, cmos und dmos transistoren und niedrigleck-dioden und ein verfahren zu ihrer herstellung
DE102010041547A1 (de) Halbleitervorrichtung mit einem SOI-Substrat und Verfahren zur Herstellung derselben
DE19744860A1 (de) Komplementäre Bipolartransistoren und Verfahren zur Herstellung derselben
DE2716123A1 (de) Integrierte injektions-halbleiterschaltung und verfahren zu ihrer herstellung
DE60028847T2 (de) Verfahren mit reduzierter Maskenzahl für die Herstellung von Mischsspannung-CMOS mit Hochleistung-Transistoren und -I/O Transistoren von hoher Zuverlässigkeit
DE102018213635B4 (de) Halbleitervorrichtung
DE2749607A1 (de) Halbleiteranordnung und verfahren zu deren herstellung
DE3022565A1 (de) Halbleiteranordnung
EP1116270A1 (de) Integrierte schaltungsanordnung mit vertikaltransistoren und verfahren zu deren herstellung
DE102009010196B4 (de) Halbleiterbauelemente und Verfahren zu deren Herstellung
DE60127052T2 (de) Herstellungsverfahren einer integrierten Halbleiterschaltung
EP1415340B1 (de) Verfahren zum parallelen herstellen eines mos-transistors und eines bipolartransistors
TWI474481B (zh) 高增益常數β雙極性接面電晶體及其製造方法
EP1436842B1 (de) Bipolar-transistor und verfahren zum herstellen desselben
DE2949360A1 (de) Verfahren zur herstellung einer oxidierten isolation fuer integrierte schaltungen
DE10317096B4 (de) Verfahren zur Herstellung von komplementären bipolaren Transistoren mit SiGe-Basisregionen
DE19844531A1 (de) Verfahren zur Herstellung von Transistoren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20140306

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee