SE522890C2 - Lateral pnp-transistor, integrerad krets och tllverkningsprocess för dessa - Google Patents

Lateral pnp-transistor, integrerad krets och tllverkningsprocess för dessa

Info

Publication number
SE522890C2
SE522890C2 SE0103805A SE0103805A SE522890C2 SE 522890 C2 SE522890 C2 SE 522890C2 SE 0103805 A SE0103805 A SE 0103805A SE 0103805 A SE0103805 A SE 0103805A SE 522890 C2 SE522890 C2 SE 522890C2
Authority
SE
Sweden
Prior art keywords
doped
region
embedded
emitter
transistor device
Prior art date
Application number
SE0103805A
Other languages
English (en)
Other versions
SE0103805L (sv
SE0103805D0 (sv
Inventor
Hans Norstroem
Ted Johansson
Original Assignee
Ericsson Telefon Ab L M
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ericsson Telefon Ab L M filed Critical Ericsson Telefon Ab L M
Priority to SE0103805A priority Critical patent/SE522890C2/sv
Publication of SE0103805D0 publication Critical patent/SE0103805D0/sv
Priority to PCT/SE2002/001876 priority patent/WO2003043080A1/en
Publication of SE0103805L publication Critical patent/SE0103805L/sv
Publication of SE522890C2 publication Critical patent/SE522890C2/sv

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6625—Lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/735—Lateral transistors

Description

20 25 2 transistorer kan införas i processflödet, men tillför en kostnad av större ._ processkomplexitet och antal maskskikt, såsom framgår av tex. M.C. Wilson et al., ”Process HJ: A 30 GHz NPN and 20 GHz PNP Complimentary Bipolar Process for High Linearity RF Circuits”, Proc. IEEE BCTM Conf. 1998, p. 164.
Laterala pnp-transistorer används istället som p-anordningar eftersom kraven vad gäller högfrekvensegenskaper, strömdrivningsförmåga, packningstäthet o.s.v. är lägre.
Den laterala pnp-tranistorn framställs vanligtvis genom att två diffusioner av p-typ placeras nära varandra i epi-skiktet på sådant sätt att den ena (kollektom) omger den andra (emittern). I de flesta RF -IC-processerna utgörs basen av n-brunnen och subkollektom används som baskontakt. Kollektor- och emitterområdena skiljs åt av fältoxid. Ett typiskt exempel på en lateral pnp-anordning i en BiCMOS-process beskrivs i US 5,953,600.
Grundfunktionen hos en lateral pnp-transistor med MOS-styre beskrivs i EP 0 093 086, som poängterar att styret bör vara förspänt så att inversion i MOS- kanalområdena undviks, d.v.s. MOS-transistorn bör alltid vara från. I US 5,326,710 beskrivs ytterligare integrering av en lateral pnp-anordning i en BiCMOS-process under användande av inte bara en enkel MOS-transistor utan också en extra nitrid i styredielektrikumet. I EP O 872 893 beskrivs en optimerad lateral pnp-transistor under användande av MOS-anordningar i en BiCMOS-process.
En lateral pnp-transistor under användande av MOS-transistorer är normalt cirkulärt layoutad. I centrum av layouten finns emittem omgiven av styret. MOS-styret är förbundet med emittern för att säkerställa att kanalen hos MOS-anordningen alltid är ackumulerande. 10 15 20 25 30 522 890 3 Ett primärt problem med laterala pnp-anordningar framställda under användande av MOS-transistorer är den låga förstärkningen (beta), vilken typiskt är lägre än 10. Ett annat problem är den jämförelsevis stora yta som upptas av varje anordning. Därför behövs en optimerad struktur.
REDoGöRELsE FÖR UPPFINNINGEN Ett ändamål med föreliggande uppfinning är att åstadkomma en lateral pnp- transistoranordning i en integrerad krets, särskilt en integrerad krets för radiofrekvenstillämpningar, vilken eliminerar de ovan beskrivna problemen som är associerade med känd teknik.
För att uppnå detta åstadkoms en lateral pnp-transistoranordning, vilken innefattar en PMOS-transistorstruktur innefattande ett n-dopat område eller brunn som formerats i ett p-dopat halvledarsubstrat vilket utgörs av ett bulkmaterial, eventuellt med ett eller flera epitaxiella skikt, ett styreområde formerat på det n-dopade området, p-dopade emitter- och kollektorområden fonnerade i det n-dopade området och ett inbäddat nlL-dopat område beläget under det n-dopade området. Det inbäddade nl-dopade området är förbundet med substratets ovansida medelst en diffunderad nïdopad kontakt. Emitter- och styreområdena är förbundna och emitterområdet utgör en emitter hos pnp-transistoranordningen, kollektorområdet utgör en kollektor hos pnp-transistoranordningen och det n-dopade omrâdet utgör en bas hos pnp-transistoranordningen. Pnp-transistoranordningen innefattar vidare en i det n-dopade området formerad inbäddad p-dopad kanal uppvisande en maximal dopämneskoncentration ett stycke från halvledarsubstratets ovansida, varvid den inbäddade p-dopade kanalen förbinder emitter- och kollektorområdena.
Transistoranordningen innefattar med fördel fältisolationsområden utformade såsom grunda diken i ett horisontalplan runt det n-dopade området, varigenom det n~ dopade området är skilt från den diffunderade nïdopade kontakten. De grunda dikena kan sträcka sig vertikalt från substratets ovansida ner i det inbäddade n+- 10 15 20 25 30 1522 890i¿;;g;;¶ï¿w@.»=;f- 4 dopade området på sådant sätt att det inbäddade rf-dopade området sträcker sig_in i områden under de grunda dikena. För komponentisolationsändamål kan djupa diken omge transistoranordningen.
En annan fördelaktig detalj som kan inkluderas i transístoranordningen är en enda självlinjerad emitter-styre-kontakt. Sett ovanifrån täcker kontakten minst del av styreområdet och så gott som fullständigt emitterområdet. Om styreområdet i ett horisontalplan omger emitterområdet kan kontakten utformas till att utfylla ett kontakthål till emitterområdet och till kontakt med det omgivande styreområdet.
För att reducera kollektoms och basens kontaktresistans kan ovansidan av kollektorområdet respektive den diffunderade nïdopade kontakten silicideras innan de metalliseras. Ovansidan av emitterområdet direktmetalliseras och silicideras därför inte för att å andra sidan minska rekombineringshastigheten i emittem.
Föreliggande uppfinning innefattar vidare en integrerad krets innefattande minst en pnp-transistor enligt beskrivningen ovan.
Ytterligare ett ändamål med föreliggande uppfinning är att åstadkomma ett förfarande för framställning av en integrerad krets, särskilt en integrerad krets för radiofrekvenstillämpningar och innefattande en lateral pnp-transistor baserad på en PMOS-transistorstruktur, som eliminerar ovan nämnda problem. Ännu ett ändamål med uppfinningen är att åstadkomma ett sådant förfarande att ett minimalt antal processteg adderas till en rent bipolär process.
För att uppnå detta innefattar föreliggande uppfinning ett förfarande vilket innefattar stegen att i ett p-dopat substrat fonnera ett inbäddat nïdopat område, att i substratet forrnera ett n-dopat område ovanför det inbäddad området, att i ett horisontalplan runt det n-dopade området fonnera fåltisolationsområden, att i det n-dopade området 10 15 20 25 1 522 890 i s formera medelst j onimplantering en inbäddad p-dopad kanal på ett sådant sätt att den inbäddade p-dopade kanalen uppvisar maximal dopämneskoncentration ett stycke ifrån halvledarsubstratets ovansida, att på det n-dopade området formera ett PMOS-styreområde, att från substratets ovansida till det inbäddade nïdopade området forrnera en diffimderad nïdopad kontakt, att i det n-dopade området forrnera åtskilda PMOS-emitter- och -kollektorområden på ett sådant sätt att emitter- och kollektororrtrådena förbinds medelst den inbäddade p-dopade kanalen och att ansluta den således erhållna PMOS-strukturen till att fungera som en pnp- tranistor, varvid emitter- och styreområdena förbinds, emitterområdet utgör en emitter hos pnp-transistom, kollektorområdet utgör en kollektor hos pnp-transistom och det n-dopade området utgör en bas hos pnp-transistom.
Pnp-transistorn framställs med fördel tillsammans med minst en vertikal bipolär npn-transistor, varvid ett flertal tillverkningssteg utförs gemensamt.
Ytterligare kännetecken för uppfinningen och fördelar med dessa framgår av den detaljerade beskrivningen av föredragna utföringsfonner av föreliggande uppfinning och tillhörande Fig. 1-11, vilka illustrerar men ej begränsar föreliggande uppfinning.
FIGURBESKRIVNING Fig. 1 och 2 visar kraftigt förstorade tvärsnittsvyer av pnp-transistorer enligt två föredragna utföringsformer av föreliggande uppfinning.
Fig. 3-10 visar kraftigt förstorade tvärsnittsvyer av del av en halvledarstruktur i en process enligt ytterligare en föredragen utföringsfonn av föreliggande uppfinning.
Fig. 11 visar en föredragen layout av viktiga masker och elektriska anslutningar till komponentområden hos en pnp-transistor tillverkad enligt föreliggande uppfinning. 10 15 20 25 -522 ß90àߧfi:::r@@e.fif::~ 6 BESKRIVNING Av UTFÖRINGSFORMER ._ I en förstorad tvärsnittsvy visas i Fig. 1 en lateral pnp-transistoranordning enligt en första föredragen utföringsform av föreliggande uppfinning. Pnp- transistorstrukturen innefattar en PMOS-baserad struktur, vilken i sin tur inkluderar en n-brunn 41 , i vilken ett p-dopat emitterområde 198 är centralt beläget. Ett likaså p-dopat ringformigt kollektorområde 199 är beläget i n-brunnen på sådant sätt att det är skilt från och i ett horisontalplan omger emitterområdet 198.
Ett ringformigt styreområde 111, 194 är beläget ovanpå n-brunnen 41 och i ett horisontalplan, mellan emitter- och kollektorområdena 198, 199. Styreområdet består av ett nl-dopat kiselskikt 194 ovanpå ett isolerande oxidskikt 111. Styret omges längs sidoväggama av sammansatta distansstrukturer 203, vilka var och en företrädesvis består av en distansstruktur 201 av kiselnítridoch ett tunt kiseloxidskikt 200.
Ett inbäddat nïdopat område 31, vilket också benämns som en inbäddad subkollektor i en bipolär tillverkningsprocess, är beläget under det n-dopade området 41, vilket område 31 är förbundet med ytan medelst en diffunderad nl- dopad kontakt 41, 195. Den diffunderade nïdopade kontakten har ett rektangulärt horisontellt tvärsnitt, men kan alternativt omge det ringformiga emitterområdet 199 i ett horisontalplan.
De ringformiga strukturerna kan också vara cirkulära eller elliptiska, men är företrädesvis rektangulära eller kvadratiska.
Vidare är n-brunnen i ett horisontalplan omgiven av faltisolationsområden 81, företrädesvis grunda diken fyllda med oxid. Härigenom är det n-dopade området 41 skilt från den diffunderade nl-dopade kontakten 41 , 195. Fältisolationsområdena 81 sträcker sig företrädesvis vertikalt från ytan ner i det inbäddade nli-dopade området 10 15 20 25 30 *W ”S90 7 31. Det inbäddade nïdopade området 31 sträcker sig emellertid in i områden ._ belägna under fältisolationsorrirådena 81.
I enlighet med föreliggande uppfinning är den PMOS-baserade strukturen kopplad till att efterlikna den principiella funktionen hos en pnp-transistor.
Kollektorområdet 199 är således försett med en metallkontakt 501 och utgör en kollektor hos pnp-transistoranordningen och den diffunderade nli-dopade kontakten 41, 195 är försedd med en metallkontakt 502 och n-brunnen 41 , till vilken den diffiinderade mil-dopade kontakten 41, 195 är förbunden via det inbäddade nl- dopade området 31 utgör en bas hos pnp-transistoranordningen. Styre- och emitterområdena 194, 198 är försedda med varsin metallkontakt 503, 504, vilka är förbundna medelst en metallanslutning eller -brygga 505. Emitterområdet 198 utgör en emitter hos pnp-transistoranordningen. Kontakten 503 till MOS~styret 194 kortsluts därmed medelst metallbryggan 505 till emitterkontakten 504.
Notera att emitter- och kollektorområdena 198, 199 generellt kan åstadkommas såsom två identiskt forrnerade och dopade områden och det är därmed uppenbart att emitter- och kollektorområdena 198, 199 kan ersätta varandra. I strukturen i Fig. 1 kan också det centralt belägna emitterområdet 198 och det omgivande kollektorområdet 199 ersätta varandra. Det är således uppenbart att säga att emitterområdet 198 utgör en emitter hos pnp-transistoranordningen och kollektorområdet 199 utgör en kollektor hos pnp-transistoranordningen är ekvivalent med att säga att kollektorområdet 199 utgör en emitter hos pnp- transistoranordningen och emitterområdet 198 utgör en kollektor hos pnp- transistoranordningen, och att följaktligen båda dessa uttryck är avsedda att inkluderas i föreliggande uppfinning. Om det ena emitter/kollektorområdet är större och omger det andra emitter/kollektorområdet kan det likväl vara fördelaktigt att använda det yttre området som kollektor och det centralt belägna som emitter för pnp-transistoranordningen. 10 15 20 25 30 522 890 .- -.-- 8 Pnp-transistoranordningen innefattar vidare en i det n-dopade området 41 under styreområdet 111, 194 inbäddad p-dopat kanal 506 formerad på ett sådant sätt att den p-dopade kanalen 506 uppvisar maximal dopningskoncentration ett stycke från detsamma. Den inbäddade p-dopade kanalen 506 förbinder emitter- och kollektorområdena 198, 199. Det kommer typiskt att vara ett p-dopat område från substratytan (d.v.s. substrat/styreoxidgränssnittet) och ner i substratet. Varje ström kommer emellertid att flyta där maximal dopämneskoncentration föreligger d.v.s. ovan nämnda stycke från substratytan. Det är på grund av detta som kanalen 506 kallas en inbäddad p-dopad kanal och indikeras såsom en inbäddad kanal i F ig. 1.
Transistoranordningen i Fig. 1 är företrädesvis fonnerad i ett p-dopat substrat, vilket består av ett bulkrnaterial och eventuellt minst ett på detta formerat epitaxiellt skikt (ej visat i Fig. 1).
Följande mått ges för att exemplifiera geometrin för den inbäddad kanalen 506.
Avståndet från oxiden 11 till den maximala p-dopningskoncentrationen hos den inbäddade kanalen (d.v.s. under styreområdet) kan vara minst 0,01 um, företrädesvis minst 0,02 um och helst mellan ungefär 0,02 och 0,06 um. Den inbäddade kanalen 506 kan uppvisa en tjocklek (d.v.s. dimension i vertikal riktning) av minst 0,01 um, företrädesvis minst 0,03 um och helst mellan ungefär 0,03 och 0,07 um (uppmätt med avseende på dopämneskoncentrationens halvvärdesbredd (FWHM)). Den inbäddade kanalen kan ha en maximal p-dopningskoncentration av minst 5xlO16 cma, företrädesvis minst 8x10l6 cmi3 och helst mellan ungefär i-zxio” Om? Ett antal parametrar kommer att förbättras genom användande av en inbäddad kanal hos PMOS-transistorstrukturen ansluten som en lateral pnp-transistorstruktur. När strömbanan flyttas bort från oxiden vid ytan in i bulkmaterialet ökar mobiliteten hos bärama (bulkmobiliteten är högre än ytmobiliteten). Tack vare den ökade 10 15 20 25 522 1903.: 9 mobiliteten erhålls en snabbare anordning. Anordningen erhåller också en högre strömförstärkning (beta) tack vare lägre rekombination i basen.
Under hänvisning till Fig. 2 som visar en förstorad tvärsnittsvy av en lateral pnp- transistoranordning kommer en andra föredragen utföringsform av föreliggande uppfinning att beskrivas. Pnp-transistoranordningen i F ig. 2 skiljer sig från utföringsformen i Fig. 1 endast med avseende på metalliseringen av de aktiva områdena.
I detta fall täcks strukturens ovansida av ett isolerande eller passiverande skikt 601 , i vilket har framställts kontakthål t.ex. genom fotolitografisk mönstring följt av etsning. Som material hos sidoväggarnas distansstruktur 203 har valts ett material med en helt annan etshastiget jämfört med det isolerande skiktet. Ett vanligt val skulle kunna vara kiselnitrid för sidoväggsdistansstrukturen 201 och kiseldioxid för de isolerande skikten 601, 200. När ett kontakthål 603 öppnas ner till styre- och emitterområdena 194, 198 skyddas kantema av styreoxiden 111 av sidoväggsdistansstrukturerna 203, såsom visas i F ig. 2. Vid frånvaro av dessa skyddande sidoväggsdistansstrukturer kan etsningen vid kantema av styret 194 eventuellt ske in under styret 194 in i styreoxiden 111, varvid PMOS-transistom försämras eller till och med skadas. De faktiska dimensionerna hos emitterkontakten sätts härvid av avståndet mellan distansstrukturerna i strukturens centrum.
Kontakthålen fylls sedan med metall för att forrnera metallkontakter 501, 502 för kollektorområdet 199 respektive n-brunnen/basen 41. En enda metallkontakt 603 för emitterområdet 198 och styret 194 forrneras, vilken förbinder emitter- och styreområdena 198, 194 på ett självlinjerat sätt. Sett ovanifrån täcker den enda metallkontakten 603 minst del av styreområdet 194 och så gott som fullständigt det i strukturen centralt belägna emitterområdet 198. 10 15 20 25 30 f 522 *890§.:fl¿;::¿=-.___.=' 10 Det senare kan enkelt implementeras i en 0,25 um-teknologi om emitterområdet är så litet att de två PMOS-styreorrirådena (194 i F ig. 1) är belägna nära varandra (typiska designregler kan tillåta 0,25 pm separation av styreområdena). Samtidigt kan en kontakt som är större en konventionell kontakt formeras på ett självlinjerat sätt för att direkförbinda och därmed kortsluta emitterområdet 198 och de två styreområdena 194.
De huvudsakliga fördelarna med denna struktur är en enklare design och en mindre cellstorlek, varvid en högra packningstäthet möjliggörs. Arean hos emitter-bas- övergångama hos pnp-transistoranordningen reduceras också, vilket medför en lägre emittenbas-kapacitans.
En ytterligare aspekt av föreliggande uppfinning avser silicidfonnering. Silicid fonneras i allmänhet på aktiva kiselområden innan metallisering för att reducera kontaktresistansen mellan kislet och metallen. För det centralt belägna emitterområdet 198 ökas rekombinationshastigheten och reduceras förstärkningen (bara).
Således kan transistoranordningen i Fig. 1 och/eller Fig. 2 ha ett emitterområde 198 av dopat kisel, vilket är direktanslutet till metallkontakten 504/603 utan att någon silicid formerats därpå, under det att kollektorområdet 199, den diffunderade n+- dopade kontakten 41, 195 och styreområdet 194, samtliga består av dopat kisel med därpå formerad silicid och respektive metallkontakt 501, 502, 503/603 är ansluten till respektive silicidskikt och kontakten 603 också till den rena silicidytan hos emitterområdet 198 (ej visat i Fig. 1-2).
Med hänvisning till F ig. 3-10 beskrivs nedan ett förfarande för framställning av en pnp-transistoranordning i en bipolär process, till vilken endast ett fåtal processteg adderats. För att illustrera processen beskrivs också den samtidiga forrnering av en vertikal bipolär npn-transistor. 10 15 20 25 30 ~e 522 “8970 11 För att åstadkomma en struktur såsom den som visas i Fig. 3 odlas ett låg-p-dopat kiselskikt 12 på ett startmaterial 10 som består av en kraftigt pl-dopad skiva 11.
Alternativt kan den p-dopade skivan vara en homogent låg-p-dopad skiva (ej visad).
Inbäddade n-dopade och p-dopade områden 31 respektive 33 formeras i ytskiktet 12 genom att (i) ett tunt skyddande skikt av kiseldioxid formeras på skiktet 12, (ii) på detta formeras medelst fotolitografiska metoder en mask för att definiera områden för en PMOS-struktur respektive den bipolära transistom, (iii) områdena som definieras av masken nïdopas, (iv) masken avlägsnas, (v) den erhållna strukturen värrnebehandlas, (vi) eventuellt p-dopa ytterligare områden hos strukturen och (vii) ovansidan av områdena 31 och 33 friläggs. Områdena 31 benämns också som inbäddade nïdopade subkollektorer.
Sedan odlas ett epitaxiellt kiselskikt 41 på ytan, vilket skikt är dopat i utvalda områden för att åstadkomma n-områden och p-områden (n-brunnar och p-brunnar). I Fig. 3 är samtliga områden 41 n-dopade.
Istället för att formera de epitaxiella skikten 12, 41 på skivan 11 kan alternativt en enda homogen skiva användas i vilken de inbäddad områdena 31, 33 forrneras medelst jonimplantering med hög energi och i vilken n- och eventuellt p-dopade ytområden 41 forrneras medelst jonimplantering. Den använda termen ”substrat” avser här en skiva på vilken ett antal epitaxiella skikt eventuellt har odlats.
För att isolera de olika områdena 41 formeras grunda och eventuellt djupa diken för att omge respektive område 41.
De grunda dikena formeras genom stegen att: (i) en hård mask formeras genom oxidering av kiselytan, ett kiselnitridskikt deponeras, kiselnitrid- och oxidskikten mönstras och etsas bort i områden där dikena skall fonneras och (ii) strukturen 10 15 20 25 >522*89flßfifi::z¥»v§ 12 etsas. De grunda dikena återoxideras och fylls med en deponerad oxid 81 efter t- fyllningen av de djupa dikena, se nedan.
De grunda dikena kan forrneras på ett sådant sätt att de sträcker sig vertikalt från den övre kiselytan, d.v.s. kiselskiktets 41 ovansida, och ner till områdena eller subkollektorema 31 och helst vidare ner in i subkollektorema 31 (visas ej i Fig. 3- 10). Subkollektorema 31 och de grunda dikena kan vidare formeras i förhållande till varandra på ett sådant sätt att subkollektorema 31 sträcker sig in i områden under de grunda dikena.
Notera att n-brunnama 41 kan formeras medelst jonimplantering genom ovan nämnda kiselnitrid- och oxidskikt, och p-brunnar kan utföras vid ett ännu senare skede i processen.
De djupa dikena formeras genom stegen att (i) formera en hård mask för de djupa dikena genom deponering av ett kiseldioxidskikt samt mönstring och etsning av detta kiseldioxidskikt för att definiera öppningar för de djupa dikena, (ii) etsa de djupa dikena, (iii) avlägsna de resterande delarna av den hårda oxidskiktsmasken, (iv) odla en tunn oxid ovanpå strukturen, (v) fylla de djupa dikena med deponerad oxid (där den tunna odlade oxiden och den deponerade oxiden tillsammans betecknas med 71) och polykisel 72, (vi) eventuellt planarisera polykislet och (vii) tillbakaetsa för att avlägsna allt polykisel från de grunda dikesområdena.
Efter detta fylls de grunda dikena med oxiden 81, varefter nitrid- och oxidskikten vilka täcker aktiva områden 41 avlägsnas.
Isolationsmetoden beskrivs ytterligare i WO 0120664 och i den svenska patentansökan 0101567-6. 10 15 20 25 30 522 890 3 's :_= 13 Sedan odlas en tunn oxid 91. En fotomask 101 formeras på strukturen, vilken är öppen över de områden vilka skall utgöra anordningsområden hos PMOS- anordningar, jämför Fig. 3, varvid detta steg är ett första steg som adderas till en rent bipolär process.
Sedan implanteras skivan med ett p-dopämne (bor) för ett formera den inbäddade kanalen eller ytligt anordnade skiktet 506 såsom beskrivits med hänvisning till Fig. 1, se också sidoma 392-397 i S. Wolf, ”Silicon Processing for the VLSI Era, Volume 2-Process Integration”, Lattice Press, Sunset Beach, 1990. Energi och dos väljs företrädesvis för att erhålla ett kanaldjup, en kanaltjocklek och en dopningsprofil som beskrivits med hänvisning till F ig. 1. Dosen väljs vidare för att justera tröskelspänningen till att ligga i området -O,5 till -1,5 V. Den exakta dosen eller kombinationen av doser och grundämnen är beroende av oxidtjockleken och grunddopningen hos substratet under PMOS-styret. Därefter avlägsnas fotomasken 101.
Oxiden 91 ersätts företrädesvis av en styreoxid 111 ovanpå strukturen med hjälp av oxidetsning följt av termisk oxidering. Denna fömyelse av oxid beror på de höga MOS-kraven eftersom att den första oxidens kvalitet normalt inte är tillräcklig efter att ha utsatts för jonimplantering. Sedan deponeras genast ett odopat polykristallint eller icke-kristallint kiselskikt 112 på styreoxiden 111. Den resulterande strukturen visas i Fig. 4.
Det deponerade kiselskiktet 112 som krävdes för att forrnera del av PMOS-styret måste nu avlägsnas från de andra områdena på skivan. En mask 121 som täcker PMOS-anordningsområdena appliceras därför på skivan. Masken 121 används för att avlägsnas kisel genom etsning under användande av fältoxiden/styreoxiden 81/111 som etsstopp. Den resulterande strukturen visas i Fig. 5. Fotomasken avlägsnas sedan genom konventionella metoder. 10 15 20 25 rs22ls9o¿;;¿¿;¿¿¿š¿ 14 För att formera aktiva anordningar såsom transistorer behövs lågresistiva banor, t.ex. diffunderade nïdopade pluggar, från skivans yta till det inbäddade nïdopade skiktet 31. Banoma definieras fotolitograftskt genom att applicera en mask 131 med öppna områden 132 och 133 för formerande av pluggar för den bipolära transistorn respektive PMOS-strukturen. N-dopning utförs genom de öppna områdena 132 och 133. I WO 9853489 diskuteras detaljer rörande val av energi och doser.
Med fotomasken 131 fortfarande kvar på skivan avlägsnas det tunna skyddande kiseldioxidskiktet 111 från de öppna områdena efter implanteringen. Den resulterande strukturen visas i Fig. 6. Sedan avlägsnas fotomasken 131 genom konventionella metoder, varefter skivan eventuellt värrnebehandlas.
Sedan deponeras ett tunt kiselnitridskikt (resterande delar av därav betecknas med 141 i Fig. 7), vars trefaldiga syfte är (i) att ge ett tillskott till det isolerande skiktet som deponerats i de aktiva områdena hos den bipolära transistom, vilket resulterar i lägre parasitisk kapacitans för bas-kollektorövergången, (ii) att kapsla in styreskiktet 112 hos PMOS-strukturen under efterföljande behandling och (iii) att tjäna som en oxidationsbeständig mask för kollektorpluggarna 41 (i öppningarna 132 och 133 i Fig. 6) och styreskiktet 112 hos PMOS-transistorstrukturen. I Därefter följ er ett antal processteg i framställningen av den bipolära npn-transistom, vilka inkluderar (i) forrnering av en emitter/basöppning, (ii) formering av ett extrinsiskt basskikt 151, (iii) fonnering av ett oxidskikt 152, (iv) formering av en emitteröppning inuti emitter/basöppningen, (v) eventuellt formering av en sekundär implanterad kollektor 171, (vi) forrnering av baskontaktbanor 173 av p-typ, (vii) formering av en intrinsisk bas 174, (viii) formering av sidoväggsdistansstrukturer 181 av nitrid och (ix) forrnering av ett n-dopat polykiselskikt 182 för emitterkontakten. Först i steg (viii) ovan d.v.s. under formeringen av sidoväggsdistansstrukturer 181 av nitrid avlägsnas det tunna kiselnitridskiktet 141 10 15 20 25 30 'I 522 15 på faltområden, de diffunderade nli-dopade kontaktområdena och på PMOS- __ områden.
Sedan appliceras en mask 183, vilken mask 183 har öppningar 132 och 133 för de nl-dopade pluggama, genom vilka öppningar ytterligare n-dopämnen implanteras.
Den resulterande strukturen visas i Fig. 7. Därefter avlägsnas masken. Andra ej visade områden, vilka kommer att forma motstånd i polykiselskiktet, kan definieras av masken 183 under implantering.
Sedan formeras en emitterkontakt 191 och en kollektorkontakt 192 för npn- transistorn samt ett styre 194 och en diffunderad nïdopad kontakt 195 för PMOS- transistorstrukturen genom mönstring av strukturen medelst en mask 196 samt etsning av polykiselskiktet 182 (och 112 vid PMOS-transistom). Den erhållna strukturen visas i Fig. 8. Efter etsningen avlägsnas masken 196.
Sedan avlägsnas oxidskiktet 152 ovanpå polykiselskiktet 151 av p-typ genom applicering av en fotomask 197 och etsning tills polykislet friläggs i öppningarna hos fotomasken 197. För att dopa emitter- och kollektorområden 198,l99 hos PMOS-strukturen samt den extrinsiska basen 151 hos den bipolära transistom utförs en ytterligare p-dopämnesimplantering efter etsningen. En resulterande struktur visas i Fig. 9. Efter fullföljd etsning och implantering avlägsnas fotomasken 197.
Därefter utförs emitteraktivering och -indrivning för att åstadkomma ett n-dopat emitterområde 202. Ett oxid-nitrid-biskikt formeras på strukturen före denna aktivering, vilket skikt sedan etsas anisotropiskt på ett sådant sätt att distansstrukturer 203 forrneras, vilka består av resterande delar 200, 201 av oxid- nitrid-biskiktet. Sedan kan frilagda kiselytor förses med silicid 204 på ett sj älvlinjerande sätt (SALICIDE) för att reducera resistansen. Processen fortsätter sedan med formering av passiverings- och metallskikt. 10 15 20 25 30 16 Det bör uppmärksammas att i många processflöden forrneras silicid 204 ovanpå. de frilagda kiselytoma innan metallisering. Vanligen används TiSiz eller CoSiz. Syftet med detta är att reducera resistiviteten hos det dopade kislet (kollektor, emitter) och polykislet (styre) och att sänka kontaktresistansen mellan kislet och metalliseringen.
När silicid används på emitterområdena ökar dock rekombinationshastigheten och reduceras förstärkningen (beta). För att förhindra silicidformering finns i liknande processflöden en mask för att precist definiera storlekarna och värdena hos polykiselmotstånd. Genom att använda denna mask för att skydda emitterområdet hos den laterala pnpzn under etsningen av oxid-nitrid-biskiktet kommer ingen silicidering att ske där. Den resulterande strukturen visas i Fig. 10. Notera att emitterområdet hos pnp:n täcks av resterande delar 200, 201 av oxid-nitrid-biskiktet.
Dänned ökar betavärdet.
Under formering av kontakthål etsas del av resterande delar 200, 201 av oxid-nitrid- biskiktet bort för att frilägga emitterområdet.
Om så önskas kan kollektorområdet 199, styreområdet 194, den diffunderade ni'- dopade kontakten 41, 195 och eventuellt emitterkontakten 191 hos npn-transistom skyddas av samma mask (ej visad i F ig. 10) för att ytterligare förhindra silicidforrnering på dessa områden.
Det bör också uppmärksammas att layouten av den laterala pnp- transistoranordningen kan variera. I Fig. 3-10 är cirkulära styre- och kollektorområden 194, 199 forrnerade, under det att emitterområdet 198 och den diffunderade nïdopade kontakten 195 är formerade centralt respektive vid ena sidan av kollektorområdet.
En annan föredragen layout för pnp-transistoranordningen visas i Fig. 11, i vilken 210 betecknar maskskiktet för formeringen av de nïdopade inbäddade skikten, 211 betecknar masken för de grunda dikena, 212 betecknar masken för de djupa dikena 10 15 20 1522 rs9o . 17 och 213 är masken för PMOS-transistorstrukturen. Maskema 121, 131, 196 och 197 har beskrivits ovan. Notera att utformningen av denna komponent skiljer sig från tvärsnittsvyema eftersom också den diffunderade nïdopade kontakten är ringformig.
Vidare visas kontakthål 217, 218, 219 och 220 för styret, kollektom, emittern respektive den diffunderade nïdopade kontakten (basen).
Det bör också ytterligare uppmärksammas att i de fall där hög drivström krävs kan en PMOS-transistorstruktur enligt beskrivningen användas som en vanlig PMOS- transistor. En PMOS med inbäddad kanal kommer att ha en bättre strörndrivningsfönnåga och förstärkning (transkonduktans) än motsvarande anordning med ytlig kanal. Känsligheten för penetration vid korta styrelängder och höga matningsspänningar minskar dock, vilket kan kompenseras för genom att göra styret längre. En styrelängd av ungefär 0,6 um i kombination med en 120 Å tjock styreoxid ger tillräcklig marginal för att tillåta drift vid 5 V.
Det torde vara uppenbart att uppfinningen naturligtvis kan varieras på ett flertal sätt.
Sådana variationer är inte att anse som avvikelser från uppfinningsidén. Alla sådana modifieringar som är uppenbara för fackmannen omfattas av skyddsomfånget för bifogade patentkrav.

Claims (36)

10 15 20 25 30 522) 890 i - 18 PATENTKRAV --
1. Lateral pnp-transistoranordning i en integrerad krets, särskilt en integrerad krets för radiofrekvenstillämpningar, och innefattande -ett p-dopat halvledarsubstrat (10, 41) med en ovansida, -en PMOS-transistorstruktur med ett i nämnda ha1vledarsubstrat(10, 41) formerat n- dopat område (41), ett på det n-dopade området (41) forrnerat styreområde (111, 194) och i det n-dopade området (41) formerade p-dopade emitter- och kollektorområden (198, 199) samt ett inbäddat nïdopat område (31), som är beläget under det n-dopade området (41) och förbundet med substratets (10, 41) ovansida medelst en diffunderad nïdopad kontakt (41 , 195), kännetecknad av att -emitterområdet (198) är förbundet med styreområdet (194) och utgör en emitter hos pnp-transistoranordningen, kollektorområdet (199) utgör en kollektor hos pnp- transistoranordningen och det n-dopade området (41) utgör en bas hos pnp- transistoranordningen och -pnp-transistoranordníngen innefattar en inbäddad p-dopad kanal (506) som är fomierad i det n-dopade området (41) och uppvisar maximal dopämneskoncentration ett stycke ifrån halvledarsubstratets (10, 41) ovansida, varvid den inbäddade p-dopade kanalen (506) förbinder emitter- och kollektorområdena (198, 199).
2. Transistoranordningen enligt kravet 1, kännetecknad av att nämnda p-dopade substrat (10, 41) innefattar ett bulkmaterial (11) och minst ett på detta formerat epitaxiellt skikt (41).
3. Transistoranordningen enligt kravet 1 eller 2, kännetecknad av att den innefattar fältisolationsområden (81) i ett horisontalplan runt nämnda n-dopade område (41) för att skilja nämnda n-dopade område (41) från nämnda diffunderade nii-dopade kontakt (41, 195). 10 15 20 25 ”522 5901 19
4. Transistoranordningen enligt kravet 3, kännetecknad av att nämnda »- faltisolationsområden är forrnerade såsom grunda diken fyllda med oxid (81).
5. Transistoranordningen enligt kravet 3 eller 4, kännetecknad av att nämnda fältisolationsområden (81) sträcker sig vertikalt från substratets (10, 41) ovansida och ner i det inbäddade nïdopade området (31).
6. Transistoranordningen enligt något av kraven 3-5, kännetecknad av att nämnda inbäddade nïdopade område (31) sträcker sig in i områden under fältisolationsområdena (81).
7. Transistoranordningen enligt något av kraven 1-6, kännetecknad av att nämnda PMOS-styreområde (111, 194) utgörs av ett n+-dopat kiselskikt (194) ovanpå ett oxidskikt (1 11).
8. Transistoranordningen enligt kravet 7, kännetecknad av att nämnda PMOS- styreområde (1 1 1, 194) uppvisar en sidoväggsdistansstruktur (203), vilken i ett horisontalplan omger nämnda nïdopade kiselskikt (194) och nämnda oxidskikt (111).
9. Transistoranordningen enligt kravet 8, kännetecknad av att nämnda sidoväggsdistansstruktur (203) utgörs av en nitriddistansstruktur (201) ovanpå ett oxidskikt (200).
10. Transistoranordningen enligt något av kraven 1-9, kännetecknad av att nämnda inbäddade p-dopade kanal (506) uppvisar en maximal dopämneskoncentration minst 0,01 pm, företrädesvis minst 0,02 um, och helst mellan ungefär 0,02 och 0,06 um från halvledarsubstratets (10, 41) ovansida. 10 15 20 25 30 : 522 890 ' 20
11. Transistoranordningen enligt något av kraven 1-10, kännetecknad av att t- nämnda inbäddade kanals (506) tjocklek uppgår till minst 0,01 um, företrädesvis minst 0,03 pm, och helst mellan ungefär 0,03-0,07 um uppmätt med avseende på dopningskoncentrationens halvvärdesbredd.
12. Transistoranordningen enligt något av kraven 1-11, kännetecknad av att nämnda inbäddade kanal (506) uppvisar en maximal p-dopningskoncentration av minst 5><10]6cm_3, företrädesvis minst 8>< l0lócmi3 och helst ungefär 1-2xl017cm'3.
13. Transistoranordningen enligt något av kraven 1-12, kännetecknad av att den innefattar en enda kontakt (603) som förbinder emitter- (198) och styreområdena (194) på ett sj älvlinj erande sätt.
14. Transistoranordningen enligt kravet 13, kännetecknad av att nämnda enda kontakt (603) sett ovanifrån täcker minst del av styreområdet (194) och så gott som fullständigt emitterområdet (198).
15. Transistoranordningen enligt något av kraven 1-14, kännetecknad av att nämnda styreområde (194) i ett horisontalplan omger nämnda emitterområde (198).
16. Transistoranordningen enligt något av kraven 1-15, kännetecknad av att nämnda kollektorområde (199) i ett horisontalplan omger nämnda styreområde (194).
17. Transistoranordningen enligt något av kraven 1-16, kännetecknad av att nämnda diffunderade nl-dopade kontakt (41, 195) i ett horisontalplan omger nämnda kollektorområde (199).
18. Transistoranordningen enligt något av kraven 1-17, kännetecknad av att nämnda emitterområde (198), vilket utgörs av dopat kisel, är direktanslutet till en 10 15 20 25 30 522 '890 5 . 21 metallkontakt (504, 603) utan att vara siliciderad. ._
19. Transistoranordningen enligt kravet 18, kännetecknad av att nämnda kollektorområde (199), nämnda styreområde (194) och nämnda diffunderade nl"- dopade kontakt (41 , 195), vilka samtliga består av dopat kisel, är siliciderade.
20. Transistoranordningen enligt kravet 18, kännetecknad av att nämnda kollektorornråde (199), nämnda styreområde (194) och nämnda diffunderade ni'- dopade kontakt (41, 195), vilka samtliga består av dopat kisel, är direktanslutet till varsin metallkontakt (501 , 502, 503, 603) utan att vara siliciderade.
21. Integrerad krets, särskilt en integrerad krets för radiofrekvenstillämpningar, innefattande minst en av transistoranordningama enligt något av patentkraven 1-20.
22. Förfarande för tillverkning av en integrerad krets, särskilt en integrerad krets för radiofrekvenstillämnpningar, och innefattande en lateral pnp-transistor, kännetecknat av stegen -att i ett p-dopat substrat (10, 41) med en ovansida fonneras ett inbäddat nïdopat område (31) för en PMOS-transistorstruktur, -att i substratet (10, 41) formeras ett n-dopat område (41) ovanför det inbäddade n+- dopade området (31), - att i ett horisontalplan runt nämnda n-dopade område (41) forrneras fältisolationsområden (81), - att i nämnda n-dopade område (41) formeras medelst jonimplantering en inbäddad p-dopad kanal (506) på ett sådant sätt att nämnda inbäddade p-dopade kanal (506) uppvisar maximal dopämneskoncentration ett stycke ifrån halvledarsubstratets (10, 41) ovansida, -att ett PMOS-styreområde (111, 194) formeras på nämnda n-dopade område (41), -att en diffunderad nïdopad kontakt formeras från substratets (10, 41) ovansida till det inbäddade nïdopade området (31), vilken kontakt i ett horisontalplan är åtskild 10 15 20 25 30 ~ 5232 890 ' 22 ø . . . a . från nämnda n-dopade område (41), ._ -att åtskilda p-dopade emitter- och kollektorområden (198, 199) fonneras i nämnda n-dopade område (41) på ett sådant sätt att emitter- och kollektorområdena (198, 199) förbinds medelst nämnda inbäddade p-dopade kanal (506) och -att PMOS-transistorstrukturen ansluts till att fungera som en pnp-transistor, varvid emitterområdet (198) ansluts till styreområdet (194) och utgör en emitter hos pnp- transistom, kollektorområdet utgör en kollektor hos pnp-transistom och det n- dopade området (41) utgör en bas hos pnp-transistorn.
23. Förfarandet enligt kravet 22, kännetecknat av att nämnda fältisolationsoniråden formeras såsom grunda diken fyllda med oxid (81) och på sådant sätt att de sträcker sig vertikalt från substratets (10, 41) ovansida ner in i det inbäddade ull-dopade området (31).
24. Förfarandet enligt kravet 23, kännetecknat av att nämnda fältisolationsområden (81) formeras med avseende på det inbäddade nïdopade området (31) på sådant sätt att det inbäddade nlïdopade området (31) sträcker sig in i områden under fältisolationsområdena (81).
25. Förfarandet enligt något av kraven 22-24, kännetecknat av att nämnda inbäddade p-dopade kanal (506) fonneras till att uppvisa en maximal dopämneskoncentration minst 0,01 um, företrädesvis 0,02 um och helst mellan 0,02 och 0,06 um från halvledarsubstratets (10, 41) ovansida.
26. Förfarandet enligt något av kraven 22-24, kännetecknat av att nämnda PMOS- styreområde (1 1 1, 194) forrneras såsom ett nïdopat kiselskikt (194) ovanpå ett oxidskikt (1 1 1) och att nämnda PMOS-styreomrâde (1 1 1, 194) förses med en sidoväggsdistansstruktur (203), vilken i ett horisontalplan omger nämnda nïdopade kiselskikt (194) och nämnda oxidskikt (11 1). 10 15 20 25 23
27. Förfarandet enligt kravet 26, kännetecknat av att nämnda t- sidoväggsdistansstruktur (203) formeras såsom en nitriddistansstruktur (201) ovanpå ett oxidskikt (200).
28. Förfarandet enligt något av kraven 22-27, kännetecknat av att nämnda emitter- (198) och styreområden (194) forbinds på ett sj älvlinjerande sätt medelst en enda kontakt (603).
29. F örfarandet enligt kravet 28, kännetecknat av att nämnda enda kontakt (603) formeras att, sett ovanifrån, täcka minst del av styreområdet (194) och så gott som fullständigt emitterområdet (198).
30. Förfarandet enligt något av kraven 22-29, kännetecknat av att nämnda styreområde (194) formeras till att i ett horisontalplan omge nämnda emitterområde (198).
31. Förfarandet enligt kravet 30, kännetecknat av att nämnda kollektorområde (199) formeras till att i ett horisontalplan omge nämnda styreområde (194).
32. F örfarandet enligt kravet 31, kännetecknat av att nämnda diffunderade n+- dopade kontakt (41 , 195) formeras till att i ett horisontalplan omge nämnda kollektorområde (199).
33. F örfarandet enligt något av kraven 22-32, kännetecknat av att nämnda kollektområde (199), nämnda styreområde (194) och nämnda diffunderade n+- dopade kontakt (41, 195), vilka samtliga består av dopat kisel, silicideras under det att nämnda emitterområde (198), vilket består av dopat kisel, maskas och därmed förhindras från att silicideras. 10 15 20 25 + 522 18903 24
34. Förfarandet enligt något av kraven 22-32, kännetecknat av att vart och ett-av nämnda emitterområde (198), nämnda kollektområde (199), nämnda styreområde (194) och nämnda diffunderade nïdopade kontakt (41 , 195), vilka samtliga består av dopat kisel, direktansluts till varsin metallkontakt (501, 502, 503, 603) utan att silicideras.
35. Förfarandet enligt något av kraven 22-34, kännetecknat av att - i substratet (10, 41) formeras ett inbäddat nlr-dopat område (31) för en npn- transistor samtidigt som det inbäddade nïdopade området (31) för PMOS- transistorstrukturen formeras, - ovanför det inbäddade nïdopade området (31) hos npn-transistorn formeras ett n- dopat område (41) samtidigt som det n-dopade området (41) forrneras ovanför det inbäddade nïdopade området (31) for FMCS-transistorstrukturen, - i ett horisontalplan runt det n-dopade området (41) ovanför det inbäddade n+- dopade området (31) för npn-tranisistorn formeras faltisolationsområden (81) samtidigt som faltisolationsområdena (81) formeras i ett horisontalplan runt det n- dopade området (41) ovanför det inbäddade nïdopade området (31) för PMOS- transistorstrukturen, - i det n-dopade området (41) ovanför det inbäddade nïdopade området (31) för npn-transistorn formeras en p-dopad bas, och i den p-dopade basen formeras en n- dopad emitter och - till det inbäddade nïdopade området (31) för npn-tranisistorn fonneras en n-dopad kollektorkontakt samtidigt som den diffunderade nïdopade kontakten formeras till det inbäddade nïdopade området (31) för PMOS-transistorstrukturen, vilken n- dopade kollektorkontakt i ett horisontalplan är åtskild från nämnda n-dopade område (41).
36. Förfarandet enligt kravet 35, kännetecknat av att djupa diken (72) formeras samtidigt i ett horisontalplan runt nämnda inbäddade nl-dopade områden (31),varvid «s22 seen 25 nämnda djupa diken sträcker sig djupare ned i substratet (10, 41) än nämnda inbäddade nïdopade områden (31). -aunn u
SE0103805A 2001-11-15 2001-11-15 Lateral pnp-transistor, integrerad krets och tllverkningsprocess för dessa SE522890C2 (sv)

Priority Applications (2)

Application Number Priority Date Filing Date Title
SE0103805A SE522890C2 (sv) 2001-11-15 2001-11-15 Lateral pnp-transistor, integrerad krets och tllverkningsprocess för dessa
PCT/SE2002/001876 WO2003043080A1 (en) 2001-11-15 2002-10-15 Lateral pnp transistor device, integrated circuit, and fabrication process thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SE0103805A SE522890C2 (sv) 2001-11-15 2001-11-15 Lateral pnp-transistor, integrerad krets och tllverkningsprocess för dessa

Publications (3)

Publication Number Publication Date
SE0103805D0 SE0103805D0 (sv) 2001-11-15
SE0103805L SE0103805L (sv) 2003-05-16
SE522890C2 true SE522890C2 (sv) 2004-03-16

Family

ID=20285994

Family Applications (1)

Application Number Title Priority Date Filing Date
SE0103805A SE522890C2 (sv) 2001-11-15 2001-11-15 Lateral pnp-transistor, integrerad krets och tllverkningsprocess för dessa

Country Status (2)

Country Link
SE (1) SE522890C2 (sv)
WO (1) WO2003043080A1 (sv)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7439608B2 (en) * 2006-09-22 2008-10-21 Intel Corporation Symmetric bipolar junction transistor design for deep sub-micron fabrication processes
AU2010201661B1 (en) * 2010-04-27 2011-06-16 Bui, Dac Thong Mr Avalanche MOS-FET
US11804541B2 (en) * 2022-01-18 2023-10-31 Globalfoundries U.S. Inc. Bipolar transistor structure with emitter/collector contact to doped semiconductor well and related methods

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5355015A (en) * 1990-12-13 1994-10-11 National Semiconductor Corporation High breakdown lateral PNP transistor
US5498885A (en) * 1994-09-26 1996-03-12 Northern Telecom Limited Modulation circuit
FR2756104B1 (fr) * 1996-11-19 1999-01-29 Sgs Thomson Microelectronics Fabrication de circuits integres bipolaires/cmos
FR2762139B1 (fr) * 1997-04-15 1999-07-02 Sgs Thomson Microelectronics Transistor pnp lateral dans une technologie bicmos
US6281530B1 (en) * 1998-11-05 2001-08-28 Texas Instruments Incorporated LPNP utilizing base ballast resistor

Also Published As

Publication number Publication date
SE0103805L (sv) 2003-05-16
WO2003043080A1 (en) 2003-05-22
SE0103805D0 (sv) 2001-11-15

Similar Documents

Publication Publication Date Title
TWI358811B (en) Semiconductor devices and methods for forming an e
US5580798A (en) Method of fabricating bipolar transistor having a guard ring
US8847359B2 (en) High voltage bipolar transistor and method of fabrication
US20210407988A1 (en) Methods of fabricating single-stack bipolar-based esd protection devices
US8946041B2 (en) Methods for forming high gain tunable bipolar transistors
US6949424B2 (en) Single poly-emitter PNP using DWELL diffusion in a BiCMOS technology
US8338863B2 (en) Vertical heterojunction bipolar transistors with reduced base-collector junction capacitance
US9704967B2 (en) Heterojunction bipolar transistor
EP1273036B1 (en) Method of manufacturing a heterojunction bicmos integrated circuit
US7217609B2 (en) Semiconductor fabrication process, lateral PNP transistor, and integrated circuit
WO2011137701A1 (zh) 一种静电保护器件及其制备方法
SE520590C2 (sv) Halvledarprocess och PMOS-varaktor
US9190501B2 (en) Semiconductor devices including a lateral bipolar structure with high current gains
US8581347B2 (en) Forming bipolar transistor through fast EPI-growth on polysilicon
US8294218B2 (en) Method of fabricating an integrated circuit with gate self-protection, and an integrated circuit with gate self-protection
SE522890C2 (sv) Lateral pnp-transistor, integrerad krets och tllverkningsprocess för dessa
JP5563340B2 (ja) 半導体装置
WO1995023432A1 (en) Bicmos structures and methods of fabrication
US7436003B2 (en) Vertical thyristor for ESD protection and a method of fabricating a vertical thyristor for ESD protection
KR20090098236A (ko) 단일 폴리 실리콘 공정을 이용한 반도체 장치 및 그제조방법
JP4534267B2 (ja) 半導体装置の製造方法
JP2011044494A (ja) 半導体装置およびその製造方法
KR100200058B1 (ko) 반전 주입물을 분리시키는 방법
KR20090031354A (ko) 감소된 콜렉터-기판 커패시턴스를 갖는 바이폴라 접합 트랜지스터
WO2007035416A2 (en) Integrated circuit with gate self-protection

Legal Events

Date Code Title Description
NUG Patent has lapsed