JP3600069B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3600069B2 JP3600069B2 JP18693899A JP18693899A JP3600069B2 JP 3600069 B2 JP3600069 B2 JP 3600069B2 JP 18693899 A JP18693899 A JP 18693899A JP 18693899 A JP18693899 A JP 18693899A JP 3600069 B2 JP3600069 B2 JP 3600069B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- emitter
- semiconductor device
- regions
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、基板表面にエミッタ領域、コレクタコンタクト領域、ベースコンタクト領域のそれぞれを配置したトランジスタセルを有する半導体装置に関する。特に、本発明は縦型構造の電力用半導体装置に関する。
【０００２】
【従来の技術】
最近、音響機器のアンプとして使用される電力用半導体装置（パワーデバイス）として、縦型構造のｐｎｐ型バイポーラトランジスタが着目されている。
【０００３】
このような電力用半導体装置は、ｐ型シリコン単結晶基板とこのシリコン単結晶基板上に成長させたｎ型エピタキシャル層とからなる半導体基板を用いて形成されている。この種の電力用半導体装置（パワートランジスタ）は、単位面積当たりの電流容量を増加させるために、縦型構造のｐｎｐ型バイポーラトランジスタセル（ユニットセル）を、複数個電気的に並列に接続して構成されている。トランジスタセルは、ｐ型コレクタ領域と、このコレクタ領域上のｎ型ベース領域と、このベース領域上のｐ型エミッタ領域とを備えて構成されている。コレクタ領域は半導体基板の主面部に形成され、ベース領域はコレクタ領域の主面部に形成され、さらにエミッタ領域はベース領域の主面部に形成されている。
【０００４】
図５は本発明者が本発明に至る段階で検討したトランジスタセル（縦型構造のｐｎｐ型バイポーラトランジスタ）の平面レイアウト図である。トランジスタセルＴｒｃは、図５中、横方向に間隔Ｌ１０で複数配列された縦方向に細長い平面形状のｐ型コレクタコンタクト領域１００、１０１と、このコレクタコンタクト領域１００と１０１との間に配置されたｎ型ベース領域１１０と、このベース領域１１０の中央部分に配置されたベースコンタクト領域１１１と、ベース領域１１０の範囲内においてベースコンタクト領域１１１の周囲に複数配置されたｐ型エミッタ領域１２０Ａ〜１２０Ｇとを備えて構築されている。コレクタコンタクト領域１００と１０１との間において、図５中、破線で囲まれた領域内が１つのトランジスタセルＴｒｃになっている。
【０００５】
ベースコンタクト領域１１１はベース領域１１０と電気的に接続されており、ベースコンタクト領域１１１には配線コンタクト部１１２を通して図示しないベース配線が電気的に接続されている。
【０００６】
１つのトランジスタセルＴｒｃのエミッタ領域は複数のエミッタ領域１２０Ａ〜１２０Ｇから形成されており、いわゆるエミッタ分割構造が採用されている。このエミッタ分割構造とは、複数のエミッタ領域１２０Ａ〜１２０Ｇを配置することでこれらのエミッタ領域１２０Ａ〜１２０Ｇの側面においてエミッタ領域とベース領域１１０との間のｐｎ接合面積を増加させることができ、エミッタ領域とコレクタ領域（図示していない）との間に流れる主電流容量を増加させることができる。エミッタ領域１２０Ａには配線コンタクト部１２１Ａを通して図示しないエミッタ配線が電気的に接続されている。同様に、エミッタ領域１２０Ｂには配線コンタクト部１２１Ｂを通して、エミッタ領域１２０Ｃには配線コンタクト部１２１Ｃを通して、エミッタ領域１２０Ｄには配線コンタクト部１２１Ｄを通して、エミッタ領域１２０Ｅには配線コンタクト部１２１Ｅを通して、エミッタ領域１２０Ｆには配線コンタクト部１２１Ｆを通して、エミッタ領域１２０Ｇには配線コンタクト部１２１Ｇを通して、それぞれエミッタ配線が電気的に接続されている。
【０００７】
コレクタコンタクト領域１００、１０１のそれぞれはコレクタ領域に電気的に接続されており、このコレクタコンタクト領域１００、１０１のそれぞれには図示しないコレクタ配線が電気的に接続されている。
【０００８】
【発明が解決しようとする課題】
図５に示す従来のパワートランジスタにおいては、以下の点について配慮がなされていなかった。
【０００９】
（１）トランジスタセルＴｒｃにはエミッタ分割構造が採用されており、エミッタ領域の分割数を増加すればより一層の主電流容量の増加を見込めるものと期待されていた。ところが、実際に主電流が流れるのはベースコンタクト領域１１１の周囲近傍の一部のエミッタ領域１２０Ａ〜１２０Ｃだけであって、実効的にはエミッタ領域１２０Ｄ〜１２０Ｇは無駄な領域になってしまっていた。このため、充分な主電流容量を得ることができなかった。
【００１０】
（２）実効的に無駄な領域が存在しているので、半導体基板上の面積使用率が低下してしまい、半導体装置の集積度を低下させていた。
【００１１】
（３）実効的に無駄な領域の存在は、単位面積当たりのトランジスタセルＴｒｃ数を減少させてしまい、これに対応してコレクタコンタクト領域１００、１０１の配列数が減少してしまうので、結果的にコレクタコンタクト領域全体の抵抗値が増大してしまい、主電流容量が減少してしまう。
【００１２】
本発明は上記課題を解決するためになされたものである。従って、本発明の第１の目的は、エミッタ領域−ベース領域間の接合面積を増加させつつ、コレクタコンタクト領域の抵抗値を減少させることにより、主電流容量を増加させることができる半導体装置を提供することである。
【００１３】
さらに、本発明の第２の目的は、上記主電流容量を増加させることにより、単位面積当たりに配置できるトランジスタセル数を増加させることができ、集積度を向上させることができる半導体装置を提供することである。
【００１４】
さらに、本発明の第３の目的は、特定のトランジスタに電界集中が発生することを防止し、破壊耐圧を向上させることができる半導体装置を提供することである。
【００１５】
【課題を解決するための手段】
上記課題を解決するために、本発明の特徴は、第１の方向に配列された複数のトランジスタセルを並列接続した電力用半導体装置に関する。即ち、この電力用半導体装置を構成するトランジスタセルは、それぞれ、第１の方向に所定の間隔で配列されたコレクタコンタクト領域と、第１の方向と交差する第２の方向に所定の間隔で配列され、それぞれ第１の配線コンタクト部を有する複数の第１のエミッタ領域と、複数の第１のエミッタ領域のそれぞれに隣接して配置され、配線コンタクト部を有しない複数の第２のエミッタ領域とを含む半導体装置であることを特徴とする。
【００１６】
さらに、本発明の特徴に係る半導体装置において、このトランジスタセルは第１の方向、第２の方向のそれぞれに所定間隔で複数配列すれば、より定格電流容量が増大でき、大電力化に好ましい。「第１の方向に所定の間隔で配列された複数のコレクタコンタクト領域」とは、第１の方向に配列された複数のトランジスタセルの配列に対応させて、このトランジスタセルの配列間隔と同一間隔で配列された複数のコレクタコンタクト領域という意味で使用される。「第１の方向と交差する第２の方向に所定の間隔で配列された複数の第１のエミッタ領域」とは、１つのトランジスタセルのエミッタ領域が複数の第１のエミッタ領域と複数の第２のエミッタ領域とに分割され、この分割された複数の第１のエミッタ領域が第２方向に所定の間隔で複数配列されるという意味で使用される。同様に、「第２のエミッタ領域」は、１つのトランジスタセルのエミッタ領域が、第１及び第２のエミッタ領域とに分割され、この分割された第２のエミッタ領域が、複数個第１の方向に所定の間隔で複数配列すればよい。「第１の配線コンタクト部」とは、第１のエミッタ領域とそれに接続されるエミッタ配線との接続部という意味で使用される。「配線コンタクト部を有していない第２のエミッタ領域」とは、第２のエミッタ領域には、この第２のエミッタ領域とエミッタ配線との接続部が配置されていないという意味で使用され、配線コンタクト部を有していない分、第２のエミッタ領域の平面面積は第１のエミッタ領域の平面面積に比べて小さくなることを意味する表現である。
【００１７】
例えば、本発明の半導体装置において、トランジスタセルは、ｐ型コレクタ領域と、このｐ型コレクタ領域の表面近傍の内部、若しくはその上部に配置されたｎ型ベース領域と、このｎ型ベース領域の表面近傍の内部に配置された第１及び第２のエミッタ領域とを有する縦型構造のｐｎｐ型バイポーラトランジスタで構成すればよい。
【００１８】
さらに、本発明の半導体装置において、エミッタ領域の平面形状が、隣接する第１のエミッタ領域の一方と複数の第２のエミッタ領域の少なくとも１つとを一体に形成したＬ字形状、又は隣接する第１のエミッタ領域の一方と複数の第２のエミッタ領域の少なくとも２つとを一体に形成したコの字形状で形成されることが好ましい。
【００１９】
このように構成される半導体装置においては、トランジスタセルのエミッタ領域が複数の第１のエミッタ領域及び第２のエミッタ領域をを有するエミッタ分割構造で構成されているので、それぞれの第１のエミッタ領域の側面、第２のエミッタ領域の側面によりエミッタ領域とベース領域との間のｐｎ接合面積を増加させることができ、エミッタ領域−コレクタ領域間の主電流容量を増加させることができる。さらに、本発明の半導体装置においては、第２のエミッタ領域は、配線コンタクト部を有していない分、第１のエミッタ領域に比べて、第１の方向に短い寸法で形成することができるので、第１の方向においてコレクタコンタクト領域間の離間寸法（コレクタコンタクト領域の第１の方向の配列ピッチ）を短くすることができる。この結果、第１の方向においてコレクタコンタクト領域の配列数を増加させることができ、コレクタコンタクト領域全体の抵抗値を減少させることができる。ここで、「コレクタコンタクト領域全体の抵抗値を減少させることができる」とは、複数のトランジスタセルに対応して配置される複数のコレクタコンタクト領域の配列数をさらに増加させ、この配列されたすべてのコレクタコンタクト領域の合計の断面面積を増加させてトランジスタセルの集合体であるトランジスタのコレクタコンタクト領域の抵抗値を減少させるという意味で使用される。従って、エミッタ領域−コレクタ領域間の主電流容量を増加させることができる。
【００２０】
さらに、このように構成される半導体装置においては、第１の方向においてコレクタコンタクト領域間の離間寸法を短くすることにより、単位面積当たりにおいて第１の方向に配列できるトランジスタセル数を増加させることができるので、トランジスタセル配置の集積度を向上させることができる。
【００２１】
また、本発明の半導体装置において、トランジスタセルは、複数の第１のエミッタ領域間に配置されたベースコンタクト領域と、ベースコンタクト領域の上部に配置され、第１の方向においてベースコンタクト領域よりも短い寸法の辺を有し、第２の方向においてベースコンタクト領域よりも長い寸法の辺を有する矩形の開口部からなる第２の配線コンタクト部とをさらに含むことが好ましい。ここで、「第２の配線コンタクト部」とは、ベースコンタクト領域とそれに接続されるベース配線との接続部という意味で使用される。「第１の方向においてベースコンタクト領域よりも短い寸法を有する第２の配線コンタクト部」とは、第１の方向においてベースコンタクト領域の範囲内に第２の配線コンタクト部が配置されるという意味で使用される。「第２の方向においてベースコンタクト領域よりも長い寸法を有する第２の配線コンタクト部」とは、第２の方向においてベースコンタクト領域の範囲内から範囲外に跨って第２の配線コンタクト部が配置されるという意味で使用される。
【００２２】
このように構成される本発明の半導体装置においては、第２の配線コンタクト部の第１の方向の長さを第２の方向の長さに比べて短くし、第２の配線コンタクト部がベースコンタクト領域の範囲内に配置されるので、第２のエミッタ領域と第２の配線コンタクト部との間の耐圧に関係なく、第２のエミッタ領域とベースコンタクト領域との間の耐圧に基づいて第２のエミッタ領域とベースコンタクト領域との間の離間寸法を設定することができる。すなわち、第２のエミッタ領域とベースコンタクト領域との間の離間寸法を短くすることができ、結果的に隣接するコレクタコンタクト領域間の離間寸法をより一層を短くすることができるので、第１の方向のコレクタコンタクト領域の配列数を増加させることができ、コレクタコンタクト領域全体の抵抗値を減少させることができる。従って、エミッタ領域−コレクタ領域間の主電流容量をより一層増加させることができる。なお、第２の配線コンタクト部の平面形状を上記のように設定することにより、ベースコンタクト領域に接続されるベース配線幅を縮小することができ、ベース配線とそれに隣接するエミッタ配線との間の離間寸法を充分に確保することができるので、この配線層のルールに制約されずに第２のエミッタ領域とベースコンタクト領域との間の離間寸法を設定することがてきる。この点からもコレクタコクタクト領域間の離間寸法を短くすることができる。
【００２３】
さらに、このように構成される本発明の半導体装置においては、第１の方向においてコレクタコンタクト領域間の離間寸法を短くすることにより、単位面積当たりの第１の方向に配列できるトランジスタセル数を増加させることができるので、トランジスタセル配置上の集積度を向上させることができる。
【００２４】
さらに、このように構成される本発明の半導体装置においては、第２の配線コンタクト部の第１の方向の長さを第２の方向の長さに比べて短くし、第２の配線コンタクト部の実効的な面積を縮小してコンタクト抵抗を増加させることができるので、予期せぬ過大電流に対する破壊耐圧を向上させることができる。
【００２５】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
【００２６】
（第１の実施の形態）
図３は本発明の第１の実施の形態に係る半導体装置（パワートランジスタ）のトランジスタセルアレイを示す平面レイアウト図、図１は１つの（最小単位の）トランジスタセルＴｒｃを示す平面図、図２は図１に示すＦ２−Ｆ２切断線で切ったトランジスタセルＴｒｃの断面図である。
【００２７】
図１乃至図３に示すように、本発明の第１の実施の形態に係る半導体装置（パワートランジスタ）のトランジスタセルＴｒｃは、第１の方向に配列された複数のトランジスタセルを並列接続している。即ち、それぞれのトランジスタセルＴｒｃは、第１の方向に所定の間隔で配列されたコレクタコンタクト領域２１，２２，２３，２４，２５と、第１の方向と交差する第２の方向に所定の間隔で配列され、それぞれ第１の配線コンタクト部４１０Ｃ，４１１Ｃ，４２０Ｃ，４２１Ｃを有する複数の第１のエミッタ領域（４１，４２）と、複数の第１のエミッタ領域（４１，４２）のそれぞれに隣接して配置され、配線コンタクト部を有しない複数の第２のエミッタ領域（４３，４４）とを含む半導体装置であることを特徴とする。
【００２８】
図２に示すように、トランジスタセルＴｒｃ半導体基板１０の上に形成されている。この半導体基板１０は、低不純物密度のｐ型シリコン単結晶基板１１と、このシリコン単結晶基板１１上に成長させた低不純物密度のｎ型エピタキシャル層１２とから構成されている。即ち、この半導体基板１０の表面部分に配置された複数のトランジスタセルＴｒｃを、電気的に並列に接続してパワートランジスタが構成される。トランジスタセルＴｒｃは、その周囲を素子間分離領域（アイソレーション領域）で囲まれている。図１中及び図３に示すように、横方向及び縦方向に、トランジスタセルＴｒｃは、規則的に配列されている。
【００２９】
図２に示すように、本発明の第１の実施の形態に係る半導体装置のトランジスタセルＴｒｃは、ｐ型コレクタ領域２０と、このｐ型コレクタ領域２０の表面近傍の内部、若しくはその上部に配置されたｎ型ベース領域３０と、このｎ型ベース領域３０の表面近傍の内部に配置された第１のエミッタ領域４１及び第２のエミッタ領域４３とを有する縦型構造のｐｎｐ型バイポーラトランジスタである。そして、素子間分離領域は、トランジスタセルＴｒｃ下のｎ型埋込型半導体領域１５と、トランジスタセルＴｒｃの周囲のエピタキシャル層１２とを備えて構成されている。埋込型半導体領域１５は、高不純物密度で形成され、半導体基板１０のシリコン単結晶基板１１とエピタキシャル層１２との間に配置されている。素子間分離領域として使用されるエピタキシャル層１２の所定の主面部には高不純物密度のｎ型半導体領域１６が配置されており、この半導体領域１６はガードリングとして使用され、固定電源が印加されるようになっている。半導体領域１６は複数のトランジスタセルＴｒｃ毎にこれらを一括して取り囲むように配置されている。
【００３０】
また、図１乃至図３に示すように、本発明の第１の実施の形態に係る半導体装置のトランジスタセルＴｒｃは、それぞれ、複数の第１のエミッタ領域４１，４２間に配置されたベースコンタクト領域３１と、ベースコンタクト領域３１の上部に配置され、第１の方向においてベースコンタクト領域３１よりも短い寸法を有し、第２の方向においてベースコンタクト領域３１よりも長い寸法を有する第２の配線コンタクト部３１Ｃとをさらに含む。
【００３１】
コレクタ領域２０はシリコン単結晶基板１１とエピタキシャル層１２との間に配置された高不純物密度のｐ型埋込型半導体領域で形成されている。このコレクタ領域２０においては第１のエミッタ領域４１，４２、第２のエミッタ領域４３，４４のそれぞれの直下の重複する領域が実効的なコレクタ領域として使用されている。これ以外の領域において、コレクタ領域２０はコレクタ電流を半導体基板１０の表面側に導くグラフトコレクタ領域として使用されている。コレクタ領域２０は例えば１０１７ａｔｏｍｓ／ｃｍ３〜１０１８ａｔｏｍｓ／ｃｍ３程度の不純物密度で形成されている。
【００３２】
コレクタ領域２０には半導体基板１０のエピタキシャル層１２表面からこのコレクタ領域２０に達するコレクタコンタクト領域２１、２２のそれぞれが電気的に接続されている。コレクタコンタクト領域２１、２２のそれぞれは高不純物密度のｐ型半導体領域で形成されている。コレクタコンタクト領域２１、２２のそれぞれは、例えば１０１８ａｔｏｍｓ／ｃｍ３〜１０２０ａｔｏｍｓ／ｃｍ３程度の不純物密度で形成されている。
【００３３】
図１に示すように、横方向に隣接するコレクタコンタクト領域２１、２２のそれぞれは、図中、縦方向に細長い平面形状で形成されており、トランジスタセルＴｒｃの横方向の配列間隔に対応して（同一の配列間隔で）横方向に配列間隔Ｌ１で離間して配列されている。隣接するコレクタコンタクト領域２１、２２のそれぞれは双方の間において縦方向に配列される複数のトランジスタセルＴｒｃのそれぞれのコレクタコンタクト領域として使用されている。図３に示すように、横方向にはさらにコレクタコンタクト領域２３、２４のそれぞれが配列間隔Ｌ１で規則的に配列されている。同様に、隣接するコレクタコンタクト領域２２、２３のそれぞれは双方の間において縦方向に配列される複数のトランジスタセルＴｒｃのそれぞれのコレクタコンタクト領域として使用されている。隣接するコレクタコンタクト領域２３、２４のそれぞれは双方の間において縦方向に配列される複数のトランジスタセルＴｒｃのそれぞれのコレクタコンタクト領域として使用されている。
【００３４】
図２に示すように、コレクタコンタクト領域２１にはパッシベーション膜５０に形成されたコンタクト孔６１を通してコレクタ配線７１が電気的に接続されている。コレクタコンタクト領域２１とコレクタ配線７１との接続部（オーミックコンタクト部）が配線コンタクト部２１Ｃであり、この配線コンタクト部２１Ｃの平面形状は実質的にコンタクト孔６１の平面形状と一致するようになっている。さらに、電流容量を確保するために、コレクタ配線７１にはパッシベーション膜８０に形成されたスルーホール８１を通してコレクタ配線９１が電気的に接続されている。同様に、コレクタコンタクト領域２２にはパッシベーション膜５０に形成されたコンタクト孔６２を通してコレクタ配線７２が電気的に接続されている。コレクタコンタクト領域２２とコレクタ配線７２との接続部が配線コンタクト部２２Ｃであり、この配線コンタクト部２２Ｃの平面形状は実質的にコンタクト孔６２の平面形状と一致するようになっている。さらに、コレクタ配線７２にはパッシベーション膜８０に形成されたスルーホール８２を通してコレクタ配線９２が電気的に接続されている。なお、図示していないが、コレクタコンタクト領域２３、２４のそれぞれにも同様にコレクタ配線が電気的に接続されている。
【００３５】
パッシベーション膜５０には、シリコン酸化膜５１とこのシリコン酸化膜５１上に積層した燐・砒素ガラス（ＰＡｓＳＧ）膜（若しくは燐ガラス（ＰＳＧ）膜）５２との複合膜を実用的に使用することができる。燐砒素ガラス（ＰＡｓＳＧ）膜５２、若しくは燐ガラス（ＰＳＧ）膜５２は、絶縁分離機能は勿論のこと、表面平坦化機能、汚染物質の捕獲機能、さらには半導体領域１６（ガードリング）を形成する固相拡散源としての機能を備えている。パッシベーション膜８０には、例えばシリコン酸化膜の単層か又はシリコン酸化膜を主体とする複合膜を実用的に使用することができる。
【００３６】
コレクタ配線７１、７２は、いずれも同一配線層において形成されている。第１の実施の形態に係る半導体装置においては２層配線構造を採用しており、コレクタ配線７１、７２のそれぞれは第１層目配線層に形成されている。コレクタ配線７１、７２のそれぞれには例えばシリコン（Ｓｉ）や銅（Ｃｕ）が適度に添加されたアルミニウム合金膜を実用的に使用することができる。
【００３７】
コレクタ配線９１、９２は、いずれも同一の第２層目配線層において形成されている。コレクタ配線９１、９２のそれぞれには例えばコレクタ配線７１、７２のそれぞれと同様にアルミニウム合金膜を実用的に使用することができる。
【００３８】
ベース領域３０は、図１及び図２に示すように、エピタキシャル層１２の主面部においてエピタキシャル層１２の不純物密度よりも高い不純物密度のｎ型半導体領域で形成されている。ベース領域３０は例えば例えば１０１５ａｔｏｍｓ／ｃｍ３〜１０１６ａｔｏｍｓ／ｃｍ３程度の不純物密度で形成されている。このベース領域３０は横方向に隣接するコレクタコンタクト領域２１と２２との間においてコレクタコンタクト領域２１、２２のそれぞれと同様に縦方向に細長い平面形状で形成されている。
【００３９】
隣接するコレクタコンタクト領域２１と２２との間の中央部分であってベース領域３０の中央部の主面部にはこのベース領域３０の不純物密度よりも高不純物密度のｎ型ベースコンタクト領域３１が配置されている。ベースコンタクト領域３１は、ベース領域３０にベース電流を供給するようになっており、ベース配線７５との間でオーミックコンタクトが実現できるようになっている。ベースコンタクト領域３１は例えば１０１９ａｔｏｍｓ／ｃｍ３〜１０２０ａｔｏｍｓ／ｃｍ３程度の不純物密度で形成されている。ベースコンタクト領域３１の平面形状は第１の実施の形態に係る半導体装置において実質的に正方形形状で形成されている。例えば、半導体装置が５．０μｍを最小加工寸法とする製造プロセスで製作される場合、ベースコンタクト領域３１の１辺の寸法は１２μｍで形成されている。
【００４０】
このベースコンタクト領域３１には、コレクタ配線７１、７２のそれぞれと同様に、パッシベーション膜５０に形成されたコンタクト孔６６を通してベース配線７５が電気的に接続されている。つまり、ベース配線７５は第１層目配線層に形成されている。ここで、ベースコンタクト領域３１とベース配線７５との接続部（オーミックコンタクト部）が配線コンタクト部３１Ｃ（第２の配線コンタクト部）であり、この第２の配線コンタクト部３１Ｃの平面形状は実質的にコンタクト孔６６の平面形状に一致するようになっている。第１の実施の形態に係る半導体装置において、第２の配線コンタクト部３１Ｃは、図１中、横方向においてベースコンタクト領域３１よりも短い寸法Ｌ２で形成され、縦方向においてベースコンタクト領域３１よりも長い寸法Ｌ３で形成された平面長方形形状で形成されている。すなわち、第２の配線コンタクト部３１Ｃは、横方向においてベースコンタクト領域３１の範囲内に配置され、縦方向においてベースコンタクト領域３１の範囲内から範囲外に跨って配置されるようになっている。第２の配線コンタクト部３１Ｃ（コンタクト孔６６）とベースコンタクト領域３１との間に製造上のアライメントずれが生じても、第２の配線コンタクト部３１Ｃの実効的な平面面積（実際にオーミックコンタクトがなされている部分の面積）は常に一定に保つことができる。第１の実施の形態に係る半導体装置において、第２の配線コンタクト部３１Ｃの横方向の寸法Ｌ２は例えば５．０μｍに設定され、縦方向の寸法Ｌ３は例えば１２．０μｍに設定されている。第２の配線コンタクト部３１Ｃの平面形状が長方形形状に形成される結果、ベース配線７５の配線幅Ｌ４は例えば最大でも（第２の配線コンタクト部３１Ｃ部分が最大の配線幅になる。）例えば１２．０μｍ程度に留めることができ、配線幅Ｌ４を縮小することができる。
【００４１】
第１のエミッタ領域４１，４２、第２のエミッタ領域４３，４４のそれぞれは、１つのエミッタ領域を複数に分割したものであり、いずれもベース領域３０の主面部において高不純物密度のｐ型半導体領域で形成されている。図１中、第１のエミッタ領域４１，４２、第２のエミッタ領域４３，４４のそれぞれの領域を明確にするために、各領域の範囲は便宜的に破線で囲んで示している。第１のエミッタ領域４１，４２、第２のエミッタ領域４３，４４のうち、エミッタ領域４１、４２（第１のエミッタ領域）のそれぞれはベースコンタクト領域３１を中心として縦方向の上側、下側に各々所定間隔で配置されている。第１のエミッタ領域４１には後述する第１の配線コンタクト部４１０Ｃ及び４１１Ｃを備えており、同様にエミッタ領域４２には第１の配線コンタクト部４２０Ｃ及び４２１Ｃを備えているので、第１のエミッタ領域４１、４２は、いずれもエミッタ領域４３、４４のそれぞれの幅寸法（短手方向又は横方向の寸法）Ｌ６に比べて若干大きい幅寸法（短手方向又は縦方向の寸法）Ｌ５で形成されている。第１の実施の形態に係る半導体装置において、第１のエミッタ領域４１、４２のそれぞれの幅寸法Ｌ５は例えば１４．０μｍに設定されている。
【００４２】
第１のエミッタ領域４１には、図１中、左側端部においてパッシベーション膜５０に形成されたコンタクト孔６５Ａを通してエミッタ配線７３が電気的に接続され、右側端部においてパッシベーション膜５０に形成されたコンタクト孔６５Ｂを通してエミッタ配線７４が電気的に接続されている。ここで、第１のエミッタ領域４１とエミッタ配線７３との接続部（オーミックコンタクト部、以下エミッタ領域とエミッタ配線との接続部において同義。）が配線コンタクト部４１０Ｃ（第１の配線コンタクト部）であり、この第１の配線コンタクト部４１０Ｃの平面形状は実質的にコンタクト孔６５Ａの平面形状と一致するようになっている。第１のエミッタ領域４１とエミッタ配線７４との接続部は配線コンタクト部４１１Ｃであり、この配線コンタクト部４１１Ｃの平面形状は実質的にコンタクト孔６５Ｂの平面形状と一致するようになっている。
【００４３】
一方、エミッタ領域４２には、図１中、左側端部においてパッシベーション膜５０に形成されたコンタクト孔６５Ｃを通してエミッタ配線７３が電気的に接続され、右側端部においてパッシベーション膜５０に形成されたコンタクト孔６５Ｄを通してエミッタ配線７４が電気的に接続されている。ここで、エミッタ領域４２とエミッタ配線７３との接続部が配線コンタクト部４２０Ｃ（第１の配線コンタクト部）であり、この第１の配線コンタクト部４２０Ｃの平面形状は実質的にコンタクト孔６５Ｃの平面形状と一致するようになっている。エミッタ領域４２とエミッタ配線７４との接続部は配線コンタクト部４２１Ｃであり、この配線コンタクト部４２１Ｃの平面形状は実質的にコンタクト孔６５Ｄの平面形状と一致するようになっている。
【００４４】
これらの第１の配線コンタクト部４１０Ｃ、４１１Ｃ、４２０Ｃ、４２１Ｃのそれぞれは第１の実施の形態においていずれも平面形状が正方形形状で形成されており、例えば１辺の寸法は６．０μｍで形成されている。エミッタ配線７３、７４は、いずれもベース配線７５と同一の第１層目配線層に形成されており、エミッタ配線７３、７４のそれぞれの配線幅Ｌ７は例えば１８．０μｍで形成されている。エミッタ配線７３にはパッシベーション膜８０に形成されたスルーホール８３を通してエミッタ配線９３が電気的に接続され、エミッタ配線７４にはパッシベーション膜８０に形成されたスルーホール８４を通してエミッタ配線９４が電気的に接続されており、電流容量を稼ぐようになっている。エミッタ配線９３、９４は、いずれもコレクタ配線９１、９２のそれぞれと同一の第２層目配線層に形成されている。
【００４５】
一方、第１のエミッタ領域４１，４２、第２のエミッタ領域４３，４４のうち、エミッタ領域４３、４４（第２のエミッタ領域）のそれぞれはベースコンタクト領域３１を中心として横方向の左側、右側に各々所定間隔で配置されている。エミッタ領域４３には基本的に配線コンタクト部は備えておらず、このエミッタ領域４３は図１中下側において隣接する一方のエミッタ領域４２の左側端部に一体に形成されている。ここで、「一体に形成される」とは、エミッタ領域４３とエミッタ領域４２との間にベース領域３０を介在させずに連続的なパターンとして形成され、かつ電気的には接続されているという意味で使用される。エミッタ領域４３、４２のそれぞれが一体に形成された結果、その平面形状はＬ字形状になっている。同様に、エミッタ領域４４には基本的に配線コンタクト部は備えておらず、このエミッタ領域４４は図１中上側において隣接する他方の第１のエミッタ領域４１の右側端部に一体に形成されている。エミッタ領域４４、４１のそれぞれが一体に形成された結果、その平面形状はＬ字形状になっている。このエミッタ領域４４及び４１で形作られるＬ字形状は、エミッタ領域４３及び４２で形作られるＬ字形状に対して、ベースコンタクト領域３１を中心軸とした１８０度の点対称形状になっている。第１の実施の形態に係る半導体装置において、エミッタ領域４３、４４のそれぞれの幅寸法Ｌ６は例えば１０．０μｍに設定されている。
【００４６】
以上説明したように、第１の実施の形態に係る半導体装置においては、半導体基板１０の表面の横方向（第１の方向）に所定の間隔で配列された複数のコレクタコンタクト領域２１、２２と、隣接するコレクタコンタクト領域２１、２２間において半導体基板１０の表面の縦方向（第２の方向）に所定の間隔で配列され、第１の配線コンタクト部４１０Ｃ及び４１１Ｃを有する第１のエミッタ領域４１、第１の配線コンタクト部４２０Ｃ及び４２１Ｃを有するエミッタ領域４２と、隣接するコレクタコンタクト領域２１、２２間及び隣接する第１のエミッタ領域４１、４２間において半導体基板１０の表面の横方向に所定の間隔で配置され、隣接する第１のエミッタ領域４１に一体に形成され配線コンタクト部を有していないエミッタ領域４４、エミッタ領域４２に一体に形成され配線コンタクト部を有していないエミッタ領域４３とを含むトランジスタセルＴｒｃを備えている。このように構成される第１の実施の形態に係る半導体装置においては、トランジスタセルＴｒｃのエミッタ領域が複数の第１のエミッタ領域４１，４２、第２のエミッタ領域４３，４４を有するエミッタ分割構造で構成されているので、それぞれの第１のエミッタ領域４１，４２、第２のエミッタ領域４３，４４の側面により第１のエミッタ領域４１，４２、第２のエミッタ領域４３，４４とベース領域３０との間のｐｎ接合面積を増加させることができ、エミッタ領域−コレクタ領域間の主電流容量（エミッタ−コレクタ電流）を増加させることができる。さらに、第１の実施の形態に係る半導体装置においては、エミッタ領域４３、４４は、配線コンタクト部を有していない分、第１のエミッタ領域４１、４２の幅寸法Ｌ５に比べて、幅寸法Ｌ６を短い寸法で形成することができるので、横方向に隣接されたコレクタコンタクト領域２１と２２との間の離間寸法Ｌ１（コレクタコンタクト領域２１と２２との間の横方向の配列ピッチ）を短くすることができる。この結果、横方向のコレクタコンタクト領域２１、２２、…の配列数を増加させることができ、コレクタコンタクト領域全体の抵抗値を減少させることができる。従って、エミッタ領域−コレクタ領域間の主電流容量を増加させることができる。さらに、このように構成される第１の実施の形態に係る半導体装置においては、横方向に隣接されたコレクタコンタクト領域２１、２２間の離間寸法Ｌ１を短くすることにより、単位面積当たりにおいて横方向に配列できるトランジスタセルＴｒｃ数を増加させることができるので、集積度を向上させることができる。さらに、このように構成される第１の実施の形態に係る半導体装置においては、横方向に配列できるトランジスタセルＴｒｃ数を増加することにより、トランジスタセルＴｒｃ数の増加に対応してベース抵抗の並列数を増加させることができるので、予期せぬ過大電流の分散能力を向上させることができ、破壊耐圧を向上させることができる。
【００４７】
さらに、第１の実施の形態に係る半導体装置においては、第１のエミッタ領域４１、４２間でエミッタ領域４３、４４間に配置されたベースコンタクト領域３１と、このベースコンタクト領域３１に配置され、横方向においてベースコンタクト領域３１よりも短い寸法Ｌ２を有し縦方向においてベースコンタクト領域３１よりも長い寸法Ｌ３を有する第２の配線コンタクト部３１Ｃとをさらに備えている。このように構成される第１の実施の形態に係る半導体装置においては、第２の配線コンタクト部３１Ｃの横方向の寸法Ｌ２を縦方向の寸法Ｌ３に比べて短くし、第２の配線コンタクト部３１Ｃがベースコンタクト領域３１の範囲内に配置されるので、エミッタ領域４３、４４のそれぞれと第２の配線コンタクト部３１Ｃとの間の耐圧に関係なく、エミッタ領域４３、４４のそれぞれとベースコンタクト領域３１との間の耐圧に基づいてエミッタ領域４３、４４のそれぞれとベースコンタクト領域３１との間の離間寸法を、設計ルール（最小寸法）で設定することができる。従って、最小寸法（設計ルール）を縮小することにより、隣接するコレクタコンタクト領域２１、２２間の離間寸法Ｌ１をより一層短くすることができる。
【００４８】
なお、第２の配線コンタクト部３１Ｃの平面形状を上記のように設定することにより、ベースコンタクト領域３１に接続されるベース配線７５の配線幅Ｌ４を縮小することができるので、この点からも隣接するコレクタコクタクト領域２１、２２間の離間寸法Ｌ１を短くすることができる。さらに、このように構成される第１の実施の形態に係る半導体装置においては、横方向に隣接されたコレクタコンタクト領域２１、２２間の離間寸法Ｌ１を短くすることにより、単位面積当たりにおいて横方向に配列できるトランジスタセルＴｒｃ数を増加させることができるので、集積度を向上させることができる。
【００４９】
さらに、このように構成される第１の実施の形態に係る半導体装置においては、第２の配線コンタクト部３１Ｃの横方向の寸法Ｌ２を縦方向の寸法Ｌ３に比べて短くし、第２の配線コンタクト部３１Ｃがベースコンタクト領域３１の範囲内に配設されるので、第２の配線コンタクト部３１Ｃの実効的な面積を減少させてコンタクト抵抗値を増加させることができる。このコンタクト抵抗値の増加により、予期せぬ過大電流をなまらせることができるので、トランジスタセルＴｒｃの破壊耐圧を向上させることができる。
【００５０】
（第２の実施の形態）
本発明の第２の実施の形態は、本発明の第１の実施の形態に係る半導体装置においてトランジスタセルのエミッタ領域の平面形状を代えた例を説明するものである。図４は本発明の第２の実施の形態に係る半導体装置の１つのトランジスタセルを示す平面図である。図４に示すように、第２の実施の形態に係る半導体装置のトランジスタセルＴｒｃは、第１の方向に所定の間隔で配列されたコレクタコンタクト領域２１，２２と、第１の方向と交差する第２の方向に所定の間隔で配列され、それぞれ第１の配線コンタクト部４１０Ｃ，４１１Ｃ，４２０Ｃ，４２１Ｃを有する複数の第１のエミッタ領域（４１，４２）と、複数の第１のエミッタ領域（４１，４２）のそれぞれに隣接して配置され、配線コンタクト部を有しない複数の第２のエミッタ領域（４３１，４３２，４４１，４４２）とを含む半導体装置であることを特徴とする。
【００５１】
トランジスタセルＴｒｃの横方向に第２のエミッタ領域４３１及び４３２、４４１及び４４２が複数配列されている。第２のエミッタ領域４３１、４３２、４４１、４４２のそれぞれには第１の実施の形態に係る半導体装置の第２のエミッタ領域４３、４４のそれぞれと同様に、配線コンタクト部は備えていない。第２のエミッタ領域４３１は図４中上側において第１のエミッタ領域４１の左側端部に一体に形成され、第２のエミッタ領域４４１は上側において同一の第１のエミッタ領域４１の右側端部に一体に形成されている。第１のエミッタ領域４１、第２のエミッタ領域４３１、４４１のそれぞれが一体に形成された結果、その平面形状はコ字形状になっている。同様に、第２のエミッタ領域４３２は図４中下側において第１のエミッタ領域４２の左側端部に一体に形成され、第２のエミッタ領域４４２は下側において同一の第１のエミッタ領域４２の右側端部に一体に形成されている。第１のエミッタ領域４２、第２のエミッタ領域４３２、４４２のそれぞれが一体に形成された結果、その平面形状はコ字形状になっている。第１のエミッタ領域４１、第２のエミッタ領域４３１及び４４１で形作られるコ字形状は、第１のエミッタ領域４２、第２のエミッタ領域４３２及び４４２で形作られるコ字形状に対して、ベースコンタクト領域３１を中心軸とした１８０度の点対称形状になっている。
【００５２】
このように構成される第２の実施の形態に係る半導体装置においては、第１の実施の形態に係る半導体装置で得られる効果と同様の効果を得ることができる。
【００５３】
以上、本発明を上記実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではない。例えば、本発明は、同一半導体基板にパワートランジスタとその制御系の回路等をモノリシックに集積化したパワーＩＣ等の半導体装置に適用することもできる。
【００５４】
【発明の効果】
本発明は、エミッタ領域−ベース領域間の接合面積を増加させつつ、コレクタコンタクト領域の抵抗値を減少させることにより、主電流容量を増加させることができるトランジスタセルを多数並列接続した半導体装置を提供することができる。
【００５５】
さらに、本発明は、上記主電流容量を増加させることにより、単位面積当たりに配置できるトランジスタセル数を増加させることができ、集積度を向上させることができる半導体装置を提供することができる。
【００５６】
さらに、本発明は、上記単位面積当たりに配置できるトランジスタセル数を増加させることにより、特定のトランジスタセルに電界集中が発生することを防止し、破壊耐圧を向上させることができる半導体装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る半導体装置（パワートランジスタ）のトランジスタセルアレイを示す平面レイアウト図である。
【図２】本発明の第１の実施の形態に係る半導体装置を構成する１つのトランジスタセルを示す平面図である。
【図３】図１に示すトランジスタセルのＦ２−Ｆ２切断線で切った断面図である。
【図４】本発明の第２の実施の形態に係る半導体装置を構成する１つのトランジスタセルを示す平面図である。
【図５】本発明の先行技術に係る半導体装置のトランジスタセルを示す平面図である。
【符号の説明】
１０ 半導体基板
１１ シリコン単結晶基板
１２ エピタキシャル層
２０ コレクタ領域
２１〜２５ コレクタコンタクト領域
３０ ベース領域
３１ ベースコンタクト領域
２１Ｃ，２２Ｃ，３１Ｃ，４１０Ｃ，４１１Ｃ，４２０Ｃ，４２１Ｃ 配線コンタクト部
４１〜４４，４３１，４３２，４４１，４４２ エミッタ領域
５０，８０ パッシベーション膜
７１，７２，９１，９２ コレクタ配線
７５ ベース配線
７３，７４，９３，９４ エミッタ配線
【発明の属する技術分野】
本発明は、基板表面にエミッタ領域、コレクタコンタクト領域、ベースコンタクト領域のそれぞれを配置したトランジスタセルを有する半導体装置に関する。特に、本発明は縦型構造の電力用半導体装置に関する。
【０００２】
【従来の技術】
最近、音響機器のアンプとして使用される電力用半導体装置（パワーデバイス）として、縦型構造のｐｎｐ型バイポーラトランジスタが着目されている。
【０００３】
このような電力用半導体装置は、ｐ型シリコン単結晶基板とこのシリコン単結晶基板上に成長させたｎ型エピタキシャル層とからなる半導体基板を用いて形成されている。この種の電力用半導体装置（パワートランジスタ）は、単位面積当たりの電流容量を増加させるために、縦型構造のｐｎｐ型バイポーラトランジスタセル（ユニットセル）を、複数個電気的に並列に接続して構成されている。トランジスタセルは、ｐ型コレクタ領域と、このコレクタ領域上のｎ型ベース領域と、このベース領域上のｐ型エミッタ領域とを備えて構成されている。コレクタ領域は半導体基板の主面部に形成され、ベース領域はコレクタ領域の主面部に形成され、さらにエミッタ領域はベース領域の主面部に形成されている。
【０００４】
図５は本発明者が本発明に至る段階で検討したトランジスタセル（縦型構造のｐｎｐ型バイポーラトランジスタ）の平面レイアウト図である。トランジスタセルＴｒｃは、図５中、横方向に間隔Ｌ１０で複数配列された縦方向に細長い平面形状のｐ型コレクタコンタクト領域１００、１０１と、このコレクタコンタクト領域１００と１０１との間に配置されたｎ型ベース領域１１０と、このベース領域１１０の中央部分に配置されたベースコンタクト領域１１１と、ベース領域１１０の範囲内においてベースコンタクト領域１１１の周囲に複数配置されたｐ型エミッタ領域１２０Ａ〜１２０Ｇとを備えて構築されている。コレクタコンタクト領域１００と１０１との間において、図５中、破線で囲まれた領域内が１つのトランジスタセルＴｒｃになっている。
【０００５】
ベースコンタクト領域１１１はベース領域１１０と電気的に接続されており、ベースコンタクト領域１１１には配線コンタクト部１１２を通して図示しないベース配線が電気的に接続されている。
【０００６】
１つのトランジスタセルＴｒｃのエミッタ領域は複数のエミッタ領域１２０Ａ〜１２０Ｇから形成されており、いわゆるエミッタ分割構造が採用されている。このエミッタ分割構造とは、複数のエミッタ領域１２０Ａ〜１２０Ｇを配置することでこれらのエミッタ領域１２０Ａ〜１２０Ｇの側面においてエミッタ領域とベース領域１１０との間のｐｎ接合面積を増加させることができ、エミッタ領域とコレクタ領域（図示していない）との間に流れる主電流容量を増加させることができる。エミッタ領域１２０Ａには配線コンタクト部１２１Ａを通して図示しないエミッタ配線が電気的に接続されている。同様に、エミッタ領域１２０Ｂには配線コンタクト部１２１Ｂを通して、エミッタ領域１２０Ｃには配線コンタクト部１２１Ｃを通して、エミッタ領域１２０Ｄには配線コンタクト部１２１Ｄを通して、エミッタ領域１２０Ｅには配線コンタクト部１２１Ｅを通して、エミッタ領域１２０Ｆには配線コンタクト部１２１Ｆを通して、エミッタ領域１２０Ｇには配線コンタクト部１２１Ｇを通して、それぞれエミッタ配線が電気的に接続されている。
【０００７】
コレクタコンタクト領域１００、１０１のそれぞれはコレクタ領域に電気的に接続されており、このコレクタコンタクト領域１００、１０１のそれぞれには図示しないコレクタ配線が電気的に接続されている。
【０００８】
【発明が解決しようとする課題】
図５に示す従来のパワートランジスタにおいては、以下の点について配慮がなされていなかった。
【０００９】
（１）トランジスタセルＴｒｃにはエミッタ分割構造が採用されており、エミッタ領域の分割数を増加すればより一層の主電流容量の増加を見込めるものと期待されていた。ところが、実際に主電流が流れるのはベースコンタクト領域１１１の周囲近傍の一部のエミッタ領域１２０Ａ〜１２０Ｃだけであって、実効的にはエミッタ領域１２０Ｄ〜１２０Ｇは無駄な領域になってしまっていた。このため、充分な主電流容量を得ることができなかった。
【００１０】
（２）実効的に無駄な領域が存在しているので、半導体基板上の面積使用率が低下してしまい、半導体装置の集積度を低下させていた。
【００１１】
（３）実効的に無駄な領域の存在は、単位面積当たりのトランジスタセルＴｒｃ数を減少させてしまい、これに対応してコレクタコンタクト領域１００、１０１の配列数が減少してしまうので、結果的にコレクタコンタクト領域全体の抵抗値が増大してしまい、主電流容量が減少してしまう。
【００１２】
本発明は上記課題を解決するためになされたものである。従って、本発明の第１の目的は、エミッタ領域−ベース領域間の接合面積を増加させつつ、コレクタコンタクト領域の抵抗値を減少させることにより、主電流容量を増加させることができる半導体装置を提供することである。
【００１３】
さらに、本発明の第２の目的は、上記主電流容量を増加させることにより、単位面積当たりに配置できるトランジスタセル数を増加させることができ、集積度を向上させることができる半導体装置を提供することである。
【００１４】
さらに、本発明の第３の目的は、特定のトランジスタに電界集中が発生することを防止し、破壊耐圧を向上させることができる半導体装置を提供することである。
【００１５】
【課題を解決するための手段】
上記課題を解決するために、本発明の特徴は、第１の方向に配列された複数のトランジスタセルを並列接続した電力用半導体装置に関する。即ち、この電力用半導体装置を構成するトランジスタセルは、それぞれ、第１の方向に所定の間隔で配列されたコレクタコンタクト領域と、第１の方向と交差する第２の方向に所定の間隔で配列され、それぞれ第１の配線コンタクト部を有する複数の第１のエミッタ領域と、複数の第１のエミッタ領域のそれぞれに隣接して配置され、配線コンタクト部を有しない複数の第２のエミッタ領域とを含む半導体装置であることを特徴とする。
【００１６】
さらに、本発明の特徴に係る半導体装置において、このトランジスタセルは第１の方向、第２の方向のそれぞれに所定間隔で複数配列すれば、より定格電流容量が増大でき、大電力化に好ましい。「第１の方向に所定の間隔で配列された複数のコレクタコンタクト領域」とは、第１の方向に配列された複数のトランジスタセルの配列に対応させて、このトランジスタセルの配列間隔と同一間隔で配列された複数のコレクタコンタクト領域という意味で使用される。「第１の方向と交差する第２の方向に所定の間隔で配列された複数の第１のエミッタ領域」とは、１つのトランジスタセルのエミッタ領域が複数の第１のエミッタ領域と複数の第２のエミッタ領域とに分割され、この分割された複数の第１のエミッタ領域が第２方向に所定の間隔で複数配列されるという意味で使用される。同様に、「第２のエミッタ領域」は、１つのトランジスタセルのエミッタ領域が、第１及び第２のエミッタ領域とに分割され、この分割された第２のエミッタ領域が、複数個第１の方向に所定の間隔で複数配列すればよい。「第１の配線コンタクト部」とは、第１のエミッタ領域とそれに接続されるエミッタ配線との接続部という意味で使用される。「配線コンタクト部を有していない第２のエミッタ領域」とは、第２のエミッタ領域には、この第２のエミッタ領域とエミッタ配線との接続部が配置されていないという意味で使用され、配線コンタクト部を有していない分、第２のエミッタ領域の平面面積は第１のエミッタ領域の平面面積に比べて小さくなることを意味する表現である。
【００１７】
例えば、本発明の半導体装置において、トランジスタセルは、ｐ型コレクタ領域と、このｐ型コレクタ領域の表面近傍の内部、若しくはその上部に配置されたｎ型ベース領域と、このｎ型ベース領域の表面近傍の内部に配置された第１及び第２のエミッタ領域とを有する縦型構造のｐｎｐ型バイポーラトランジスタで構成すればよい。
【００１８】
さらに、本発明の半導体装置において、エミッタ領域の平面形状が、隣接する第１のエミッタ領域の一方と複数の第２のエミッタ領域の少なくとも１つとを一体に形成したＬ字形状、又は隣接する第１のエミッタ領域の一方と複数の第２のエミッタ領域の少なくとも２つとを一体に形成したコの字形状で形成されることが好ましい。
【００１９】
このように構成される半導体装置においては、トランジスタセルのエミッタ領域が複数の第１のエミッタ領域及び第２のエミッタ領域をを有するエミッタ分割構造で構成されているので、それぞれの第１のエミッタ領域の側面、第２のエミッタ領域の側面によりエミッタ領域とベース領域との間のｐｎ接合面積を増加させることができ、エミッタ領域−コレクタ領域間の主電流容量を増加させることができる。さらに、本発明の半導体装置においては、第２のエミッタ領域は、配線コンタクト部を有していない分、第１のエミッタ領域に比べて、第１の方向に短い寸法で形成することができるので、第１の方向においてコレクタコンタクト領域間の離間寸法（コレクタコンタクト領域の第１の方向の配列ピッチ）を短くすることができる。この結果、第１の方向においてコレクタコンタクト領域の配列数を増加させることができ、コレクタコンタクト領域全体の抵抗値を減少させることができる。ここで、「コレクタコンタクト領域全体の抵抗値を減少させることができる」とは、複数のトランジスタセルに対応して配置される複数のコレクタコンタクト領域の配列数をさらに増加させ、この配列されたすべてのコレクタコンタクト領域の合計の断面面積を増加させてトランジスタセルの集合体であるトランジスタのコレクタコンタクト領域の抵抗値を減少させるという意味で使用される。従って、エミッタ領域−コレクタ領域間の主電流容量を増加させることができる。
【００２０】
さらに、このように構成される半導体装置においては、第１の方向においてコレクタコンタクト領域間の離間寸法を短くすることにより、単位面積当たりにおいて第１の方向に配列できるトランジスタセル数を増加させることができるので、トランジスタセル配置の集積度を向上させることができる。
【００２１】
また、本発明の半導体装置において、トランジスタセルは、複数の第１のエミッタ領域間に配置されたベースコンタクト領域と、ベースコンタクト領域の上部に配置され、第１の方向においてベースコンタクト領域よりも短い寸法の辺を有し、第２の方向においてベースコンタクト領域よりも長い寸法の辺を有する矩形の開口部からなる第２の配線コンタクト部とをさらに含むことが好ましい。ここで、「第２の配線コンタクト部」とは、ベースコンタクト領域とそれに接続されるベース配線との接続部という意味で使用される。「第１の方向においてベースコンタクト領域よりも短い寸法を有する第２の配線コンタクト部」とは、第１の方向においてベースコンタクト領域の範囲内に第２の配線コンタクト部が配置されるという意味で使用される。「第２の方向においてベースコンタクト領域よりも長い寸法を有する第２の配線コンタクト部」とは、第２の方向においてベースコンタクト領域の範囲内から範囲外に跨って第２の配線コンタクト部が配置されるという意味で使用される。
【００２２】
このように構成される本発明の半導体装置においては、第２の配線コンタクト部の第１の方向の長さを第２の方向の長さに比べて短くし、第２の配線コンタクト部がベースコンタクト領域の範囲内に配置されるので、第２のエミッタ領域と第２の配線コンタクト部との間の耐圧に関係なく、第２のエミッタ領域とベースコンタクト領域との間の耐圧に基づいて第２のエミッタ領域とベースコンタクト領域との間の離間寸法を設定することができる。すなわち、第２のエミッタ領域とベースコンタクト領域との間の離間寸法を短くすることができ、結果的に隣接するコレクタコンタクト領域間の離間寸法をより一層を短くすることができるので、第１の方向のコレクタコンタクト領域の配列数を増加させることができ、コレクタコンタクト領域全体の抵抗値を減少させることができる。従って、エミッタ領域−コレクタ領域間の主電流容量をより一層増加させることができる。なお、第２の配線コンタクト部の平面形状を上記のように設定することにより、ベースコンタクト領域に接続されるベース配線幅を縮小することができ、ベース配線とそれに隣接するエミッタ配線との間の離間寸法を充分に確保することができるので、この配線層のルールに制約されずに第２のエミッタ領域とベースコンタクト領域との間の離間寸法を設定することがてきる。この点からもコレクタコクタクト領域間の離間寸法を短くすることができる。
【００２３】
さらに、このように構成される本発明の半導体装置においては、第１の方向においてコレクタコンタクト領域間の離間寸法を短くすることにより、単位面積当たりの第１の方向に配列できるトランジスタセル数を増加させることができるので、トランジスタセル配置上の集積度を向上させることができる。
【００２４】
さらに、このように構成される本発明の半導体装置においては、第２の配線コンタクト部の第１の方向の長さを第２の方向の長さに比べて短くし、第２の配線コンタクト部の実効的な面積を縮小してコンタクト抵抗を増加させることができるので、予期せぬ過大電流に対する破壊耐圧を向上させることができる。
【００２５】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
【００２６】
（第１の実施の形態）
図３は本発明の第１の実施の形態に係る半導体装置（パワートランジスタ）のトランジスタセルアレイを示す平面レイアウト図、図１は１つの（最小単位の）トランジスタセルＴｒｃを示す平面図、図２は図１に示すＦ２−Ｆ２切断線で切ったトランジスタセルＴｒｃの断面図である。
【００２７】
図１乃至図３に示すように、本発明の第１の実施の形態に係る半導体装置（パワートランジスタ）のトランジスタセルＴｒｃは、第１の方向に配列された複数のトランジスタセルを並列接続している。即ち、それぞれのトランジスタセルＴｒｃは、第１の方向に所定の間隔で配列されたコレクタコンタクト領域２１，２２，２３，２４，２５と、第１の方向と交差する第２の方向に所定の間隔で配列され、それぞれ第１の配線コンタクト部４１０Ｃ，４１１Ｃ，４２０Ｃ，４２１Ｃを有する複数の第１のエミッタ領域（４１，４２）と、複数の第１のエミッタ領域（４１，４２）のそれぞれに隣接して配置され、配線コンタクト部を有しない複数の第２のエミッタ領域（４３，４４）とを含む半導体装置であることを特徴とする。
【００２８】
図２に示すように、トランジスタセルＴｒｃ半導体基板１０の上に形成されている。この半導体基板１０は、低不純物密度のｐ型シリコン単結晶基板１１と、このシリコン単結晶基板１１上に成長させた低不純物密度のｎ型エピタキシャル層１２とから構成されている。即ち、この半導体基板１０の表面部分に配置された複数のトランジスタセルＴｒｃを、電気的に並列に接続してパワートランジスタが構成される。トランジスタセルＴｒｃは、その周囲を素子間分離領域（アイソレーション領域）で囲まれている。図１中及び図３に示すように、横方向及び縦方向に、トランジスタセルＴｒｃは、規則的に配列されている。
【００２９】
図２に示すように、本発明の第１の実施の形態に係る半導体装置のトランジスタセルＴｒｃは、ｐ型コレクタ領域２０と、このｐ型コレクタ領域２０の表面近傍の内部、若しくはその上部に配置されたｎ型ベース領域３０と、このｎ型ベース領域３０の表面近傍の内部に配置された第１のエミッタ領域４１及び第２のエミッタ領域４３とを有する縦型構造のｐｎｐ型バイポーラトランジスタである。そして、素子間分離領域は、トランジスタセルＴｒｃ下のｎ型埋込型半導体領域１５と、トランジスタセルＴｒｃの周囲のエピタキシャル層１２とを備えて構成されている。埋込型半導体領域１５は、高不純物密度で形成され、半導体基板１０のシリコン単結晶基板１１とエピタキシャル層１２との間に配置されている。素子間分離領域として使用されるエピタキシャル層１２の所定の主面部には高不純物密度のｎ型半導体領域１６が配置されており、この半導体領域１６はガードリングとして使用され、固定電源が印加されるようになっている。半導体領域１６は複数のトランジスタセルＴｒｃ毎にこれらを一括して取り囲むように配置されている。
【００３０】
また、図１乃至図３に示すように、本発明の第１の実施の形態に係る半導体装置のトランジスタセルＴｒｃは、それぞれ、複数の第１のエミッタ領域４１，４２間に配置されたベースコンタクト領域３１と、ベースコンタクト領域３１の上部に配置され、第１の方向においてベースコンタクト領域３１よりも短い寸法を有し、第２の方向においてベースコンタクト領域３１よりも長い寸法を有する第２の配線コンタクト部３１Ｃとをさらに含む。
【００３１】
コレクタ領域２０はシリコン単結晶基板１１とエピタキシャル層１２との間に配置された高不純物密度のｐ型埋込型半導体領域で形成されている。このコレクタ領域２０においては第１のエミッタ領域４１，４２、第２のエミッタ領域４３，４４のそれぞれの直下の重複する領域が実効的なコレクタ領域として使用されている。これ以外の領域において、コレクタ領域２０はコレクタ電流を半導体基板１０の表面側に導くグラフトコレクタ領域として使用されている。コレクタ領域２０は例えば１０１７ａｔｏｍｓ／ｃｍ３〜１０１８ａｔｏｍｓ／ｃｍ３程度の不純物密度で形成されている。
【００３２】
コレクタ領域２０には半導体基板１０のエピタキシャル層１２表面からこのコレクタ領域２０に達するコレクタコンタクト領域２１、２２のそれぞれが電気的に接続されている。コレクタコンタクト領域２１、２２のそれぞれは高不純物密度のｐ型半導体領域で形成されている。コレクタコンタクト領域２１、２２のそれぞれは、例えば１０１８ａｔｏｍｓ／ｃｍ３〜１０２０ａｔｏｍｓ／ｃｍ３程度の不純物密度で形成されている。
【００３３】
図１に示すように、横方向に隣接するコレクタコンタクト領域２１、２２のそれぞれは、図中、縦方向に細長い平面形状で形成されており、トランジスタセルＴｒｃの横方向の配列間隔に対応して（同一の配列間隔で）横方向に配列間隔Ｌ１で離間して配列されている。隣接するコレクタコンタクト領域２１、２２のそれぞれは双方の間において縦方向に配列される複数のトランジスタセルＴｒｃのそれぞれのコレクタコンタクト領域として使用されている。図３に示すように、横方向にはさらにコレクタコンタクト領域２３、２４のそれぞれが配列間隔Ｌ１で規則的に配列されている。同様に、隣接するコレクタコンタクト領域２２、２３のそれぞれは双方の間において縦方向に配列される複数のトランジスタセルＴｒｃのそれぞれのコレクタコンタクト領域として使用されている。隣接するコレクタコンタクト領域２３、２４のそれぞれは双方の間において縦方向に配列される複数のトランジスタセルＴｒｃのそれぞれのコレクタコンタクト領域として使用されている。
【００３４】
図２に示すように、コレクタコンタクト領域２１にはパッシベーション膜５０に形成されたコンタクト孔６１を通してコレクタ配線７１が電気的に接続されている。コレクタコンタクト領域２１とコレクタ配線７１との接続部（オーミックコンタクト部）が配線コンタクト部２１Ｃであり、この配線コンタクト部２１Ｃの平面形状は実質的にコンタクト孔６１の平面形状と一致するようになっている。さらに、電流容量を確保するために、コレクタ配線７１にはパッシベーション膜８０に形成されたスルーホール８１を通してコレクタ配線９１が電気的に接続されている。同様に、コレクタコンタクト領域２２にはパッシベーション膜５０に形成されたコンタクト孔６２を通してコレクタ配線７２が電気的に接続されている。コレクタコンタクト領域２２とコレクタ配線７２との接続部が配線コンタクト部２２Ｃであり、この配線コンタクト部２２Ｃの平面形状は実質的にコンタクト孔６２の平面形状と一致するようになっている。さらに、コレクタ配線７２にはパッシベーション膜８０に形成されたスルーホール８２を通してコレクタ配線９２が電気的に接続されている。なお、図示していないが、コレクタコンタクト領域２３、２４のそれぞれにも同様にコレクタ配線が電気的に接続されている。
【００３５】
パッシベーション膜５０には、シリコン酸化膜５１とこのシリコン酸化膜５１上に積層した燐・砒素ガラス（ＰＡｓＳＧ）膜（若しくは燐ガラス（ＰＳＧ）膜）５２との複合膜を実用的に使用することができる。燐砒素ガラス（ＰＡｓＳＧ）膜５２、若しくは燐ガラス（ＰＳＧ）膜５２は、絶縁分離機能は勿論のこと、表面平坦化機能、汚染物質の捕獲機能、さらには半導体領域１６（ガードリング）を形成する固相拡散源としての機能を備えている。パッシベーション膜８０には、例えばシリコン酸化膜の単層か又はシリコン酸化膜を主体とする複合膜を実用的に使用することができる。
【００３６】
コレクタ配線７１、７２は、いずれも同一配線層において形成されている。第１の実施の形態に係る半導体装置においては２層配線構造を採用しており、コレクタ配線７１、７２のそれぞれは第１層目配線層に形成されている。コレクタ配線７１、７２のそれぞれには例えばシリコン（Ｓｉ）や銅（Ｃｕ）が適度に添加されたアルミニウム合金膜を実用的に使用することができる。
【００３７】
コレクタ配線９１、９２は、いずれも同一の第２層目配線層において形成されている。コレクタ配線９１、９２のそれぞれには例えばコレクタ配線７１、７２のそれぞれと同様にアルミニウム合金膜を実用的に使用することができる。
【００３８】
ベース領域３０は、図１及び図２に示すように、エピタキシャル層１２の主面部においてエピタキシャル層１２の不純物密度よりも高い不純物密度のｎ型半導体領域で形成されている。ベース領域３０は例えば例えば１０１５ａｔｏｍｓ／ｃｍ３〜１０１６ａｔｏｍｓ／ｃｍ３程度の不純物密度で形成されている。このベース領域３０は横方向に隣接するコレクタコンタクト領域２１と２２との間においてコレクタコンタクト領域２１、２２のそれぞれと同様に縦方向に細長い平面形状で形成されている。
【００３９】
隣接するコレクタコンタクト領域２１と２２との間の中央部分であってベース領域３０の中央部の主面部にはこのベース領域３０の不純物密度よりも高不純物密度のｎ型ベースコンタクト領域３１が配置されている。ベースコンタクト領域３１は、ベース領域３０にベース電流を供給するようになっており、ベース配線７５との間でオーミックコンタクトが実現できるようになっている。ベースコンタクト領域３１は例えば１０１９ａｔｏｍｓ／ｃｍ３〜１０２０ａｔｏｍｓ／ｃｍ３程度の不純物密度で形成されている。ベースコンタクト領域３１の平面形状は第１の実施の形態に係る半導体装置において実質的に正方形形状で形成されている。例えば、半導体装置が５．０μｍを最小加工寸法とする製造プロセスで製作される場合、ベースコンタクト領域３１の１辺の寸法は１２μｍで形成されている。
【００４０】
このベースコンタクト領域３１には、コレクタ配線７１、７２のそれぞれと同様に、パッシベーション膜５０に形成されたコンタクト孔６６を通してベース配線７５が電気的に接続されている。つまり、ベース配線７５は第１層目配線層に形成されている。ここで、ベースコンタクト領域３１とベース配線７５との接続部（オーミックコンタクト部）が配線コンタクト部３１Ｃ（第２の配線コンタクト部）であり、この第２の配線コンタクト部３１Ｃの平面形状は実質的にコンタクト孔６６の平面形状に一致するようになっている。第１の実施の形態に係る半導体装置において、第２の配線コンタクト部３１Ｃは、図１中、横方向においてベースコンタクト領域３１よりも短い寸法Ｌ２で形成され、縦方向においてベースコンタクト領域３１よりも長い寸法Ｌ３で形成された平面長方形形状で形成されている。すなわち、第２の配線コンタクト部３１Ｃは、横方向においてベースコンタクト領域３１の範囲内に配置され、縦方向においてベースコンタクト領域３１の範囲内から範囲外に跨って配置されるようになっている。第２の配線コンタクト部３１Ｃ（コンタクト孔６６）とベースコンタクト領域３１との間に製造上のアライメントずれが生じても、第２の配線コンタクト部３１Ｃの実効的な平面面積（実際にオーミックコンタクトがなされている部分の面積）は常に一定に保つことができる。第１の実施の形態に係る半導体装置において、第２の配線コンタクト部３１Ｃの横方向の寸法Ｌ２は例えば５．０μｍに設定され、縦方向の寸法Ｌ３は例えば１２．０μｍに設定されている。第２の配線コンタクト部３１Ｃの平面形状が長方形形状に形成される結果、ベース配線７５の配線幅Ｌ４は例えば最大でも（第２の配線コンタクト部３１Ｃ部分が最大の配線幅になる。）例えば１２．０μｍ程度に留めることができ、配線幅Ｌ４を縮小することができる。
【００４１】
第１のエミッタ領域４１，４２、第２のエミッタ領域４３，４４のそれぞれは、１つのエミッタ領域を複数に分割したものであり、いずれもベース領域３０の主面部において高不純物密度のｐ型半導体領域で形成されている。図１中、第１のエミッタ領域４１，４２、第２のエミッタ領域４３，４４のそれぞれの領域を明確にするために、各領域の範囲は便宜的に破線で囲んで示している。第１のエミッタ領域４１，４２、第２のエミッタ領域４３，４４のうち、エミッタ領域４１、４２（第１のエミッタ領域）のそれぞれはベースコンタクト領域３１を中心として縦方向の上側、下側に各々所定間隔で配置されている。第１のエミッタ領域４１には後述する第１の配線コンタクト部４１０Ｃ及び４１１Ｃを備えており、同様にエミッタ領域４２には第１の配線コンタクト部４２０Ｃ及び４２１Ｃを備えているので、第１のエミッタ領域４１、４２は、いずれもエミッタ領域４３、４４のそれぞれの幅寸法（短手方向又は横方向の寸法）Ｌ６に比べて若干大きい幅寸法（短手方向又は縦方向の寸法）Ｌ５で形成されている。第１の実施の形態に係る半導体装置において、第１のエミッタ領域４１、４２のそれぞれの幅寸法Ｌ５は例えば１４．０μｍに設定されている。
【００４２】
第１のエミッタ領域４１には、図１中、左側端部においてパッシベーション膜５０に形成されたコンタクト孔６５Ａを通してエミッタ配線７３が電気的に接続され、右側端部においてパッシベーション膜５０に形成されたコンタクト孔６５Ｂを通してエミッタ配線７４が電気的に接続されている。ここで、第１のエミッタ領域４１とエミッタ配線７３との接続部（オーミックコンタクト部、以下エミッタ領域とエミッタ配線との接続部において同義。）が配線コンタクト部４１０Ｃ（第１の配線コンタクト部）であり、この第１の配線コンタクト部４１０Ｃの平面形状は実質的にコンタクト孔６５Ａの平面形状と一致するようになっている。第１のエミッタ領域４１とエミッタ配線７４との接続部は配線コンタクト部４１１Ｃであり、この配線コンタクト部４１１Ｃの平面形状は実質的にコンタクト孔６５Ｂの平面形状と一致するようになっている。
【００４３】
一方、エミッタ領域４２には、図１中、左側端部においてパッシベーション膜５０に形成されたコンタクト孔６５Ｃを通してエミッタ配線７３が電気的に接続され、右側端部においてパッシベーション膜５０に形成されたコンタクト孔６５Ｄを通してエミッタ配線７４が電気的に接続されている。ここで、エミッタ領域４２とエミッタ配線７３との接続部が配線コンタクト部４２０Ｃ（第１の配線コンタクト部）であり、この第１の配線コンタクト部４２０Ｃの平面形状は実質的にコンタクト孔６５Ｃの平面形状と一致するようになっている。エミッタ領域４２とエミッタ配線７４との接続部は配線コンタクト部４２１Ｃであり、この配線コンタクト部４２１Ｃの平面形状は実質的にコンタクト孔６５Ｄの平面形状と一致するようになっている。
【００４４】
これらの第１の配線コンタクト部４１０Ｃ、４１１Ｃ、４２０Ｃ、４２１Ｃのそれぞれは第１の実施の形態においていずれも平面形状が正方形形状で形成されており、例えば１辺の寸法は６．０μｍで形成されている。エミッタ配線７３、７４は、いずれもベース配線７５と同一の第１層目配線層に形成されており、エミッタ配線７３、７４のそれぞれの配線幅Ｌ７は例えば１８．０μｍで形成されている。エミッタ配線７３にはパッシベーション膜８０に形成されたスルーホール８３を通してエミッタ配線９３が電気的に接続され、エミッタ配線７４にはパッシベーション膜８０に形成されたスルーホール８４を通してエミッタ配線９４が電気的に接続されており、電流容量を稼ぐようになっている。エミッタ配線９３、９４は、いずれもコレクタ配線９１、９２のそれぞれと同一の第２層目配線層に形成されている。
【００４５】
一方、第１のエミッタ領域４１，４２、第２のエミッタ領域４３，４４のうち、エミッタ領域４３、４４（第２のエミッタ領域）のそれぞれはベースコンタクト領域３１を中心として横方向の左側、右側に各々所定間隔で配置されている。エミッタ領域４３には基本的に配線コンタクト部は備えておらず、このエミッタ領域４３は図１中下側において隣接する一方のエミッタ領域４２の左側端部に一体に形成されている。ここで、「一体に形成される」とは、エミッタ領域４３とエミッタ領域４２との間にベース領域３０を介在させずに連続的なパターンとして形成され、かつ電気的には接続されているという意味で使用される。エミッタ領域４３、４２のそれぞれが一体に形成された結果、その平面形状はＬ字形状になっている。同様に、エミッタ領域４４には基本的に配線コンタクト部は備えておらず、このエミッタ領域４４は図１中上側において隣接する他方の第１のエミッタ領域４１の右側端部に一体に形成されている。エミッタ領域４４、４１のそれぞれが一体に形成された結果、その平面形状はＬ字形状になっている。このエミッタ領域４４及び４１で形作られるＬ字形状は、エミッタ領域４３及び４２で形作られるＬ字形状に対して、ベースコンタクト領域３１を中心軸とした１８０度の点対称形状になっている。第１の実施の形態に係る半導体装置において、エミッタ領域４３、４４のそれぞれの幅寸法Ｌ６は例えば１０．０μｍに設定されている。
【００４６】
以上説明したように、第１の実施の形態に係る半導体装置においては、半導体基板１０の表面の横方向（第１の方向）に所定の間隔で配列された複数のコレクタコンタクト領域２１、２２と、隣接するコレクタコンタクト領域２１、２２間において半導体基板１０の表面の縦方向（第２の方向）に所定の間隔で配列され、第１の配線コンタクト部４１０Ｃ及び４１１Ｃを有する第１のエミッタ領域４１、第１の配線コンタクト部４２０Ｃ及び４２１Ｃを有するエミッタ領域４２と、隣接するコレクタコンタクト領域２１、２２間及び隣接する第１のエミッタ領域４１、４２間において半導体基板１０の表面の横方向に所定の間隔で配置され、隣接する第１のエミッタ領域４１に一体に形成され配線コンタクト部を有していないエミッタ領域４４、エミッタ領域４２に一体に形成され配線コンタクト部を有していないエミッタ領域４３とを含むトランジスタセルＴｒｃを備えている。このように構成される第１の実施の形態に係る半導体装置においては、トランジスタセルＴｒｃのエミッタ領域が複数の第１のエミッタ領域４１，４２、第２のエミッタ領域４３，４４を有するエミッタ分割構造で構成されているので、それぞれの第１のエミッタ領域４１，４２、第２のエミッタ領域４３，４４の側面により第１のエミッタ領域４１，４２、第２のエミッタ領域４３，４４とベース領域３０との間のｐｎ接合面積を増加させることができ、エミッタ領域−コレクタ領域間の主電流容量（エミッタ−コレクタ電流）を増加させることができる。さらに、第１の実施の形態に係る半導体装置においては、エミッタ領域４３、４４は、配線コンタクト部を有していない分、第１のエミッタ領域４１、４２の幅寸法Ｌ５に比べて、幅寸法Ｌ６を短い寸法で形成することができるので、横方向に隣接されたコレクタコンタクト領域２１と２２との間の離間寸法Ｌ１（コレクタコンタクト領域２１と２２との間の横方向の配列ピッチ）を短くすることができる。この結果、横方向のコレクタコンタクト領域２１、２２、…の配列数を増加させることができ、コレクタコンタクト領域全体の抵抗値を減少させることができる。従って、エミッタ領域−コレクタ領域間の主電流容量を増加させることができる。さらに、このように構成される第１の実施の形態に係る半導体装置においては、横方向に隣接されたコレクタコンタクト領域２１、２２間の離間寸法Ｌ１を短くすることにより、単位面積当たりにおいて横方向に配列できるトランジスタセルＴｒｃ数を増加させることができるので、集積度を向上させることができる。さらに、このように構成される第１の実施の形態に係る半導体装置においては、横方向に配列できるトランジスタセルＴｒｃ数を増加することにより、トランジスタセルＴｒｃ数の増加に対応してベース抵抗の並列数を増加させることができるので、予期せぬ過大電流の分散能力を向上させることができ、破壊耐圧を向上させることができる。
【００４７】
さらに、第１の実施の形態に係る半導体装置においては、第１のエミッタ領域４１、４２間でエミッタ領域４３、４４間に配置されたベースコンタクト領域３１と、このベースコンタクト領域３１に配置され、横方向においてベースコンタクト領域３１よりも短い寸法Ｌ２を有し縦方向においてベースコンタクト領域３１よりも長い寸法Ｌ３を有する第２の配線コンタクト部３１Ｃとをさらに備えている。このように構成される第１の実施の形態に係る半導体装置においては、第２の配線コンタクト部３１Ｃの横方向の寸法Ｌ２を縦方向の寸法Ｌ３に比べて短くし、第２の配線コンタクト部３１Ｃがベースコンタクト領域３１の範囲内に配置されるので、エミッタ領域４３、４４のそれぞれと第２の配線コンタクト部３１Ｃとの間の耐圧に関係なく、エミッタ領域４３、４４のそれぞれとベースコンタクト領域３１との間の耐圧に基づいてエミッタ領域４３、４４のそれぞれとベースコンタクト領域３１との間の離間寸法を、設計ルール（最小寸法）で設定することができる。従って、最小寸法（設計ルール）を縮小することにより、隣接するコレクタコンタクト領域２１、２２間の離間寸法Ｌ１をより一層短くすることができる。
【００４８】
なお、第２の配線コンタクト部３１Ｃの平面形状を上記のように設定することにより、ベースコンタクト領域３１に接続されるベース配線７５の配線幅Ｌ４を縮小することができるので、この点からも隣接するコレクタコクタクト領域２１、２２間の離間寸法Ｌ１を短くすることができる。さらに、このように構成される第１の実施の形態に係る半導体装置においては、横方向に隣接されたコレクタコンタクト領域２１、２２間の離間寸法Ｌ１を短くすることにより、単位面積当たりにおいて横方向に配列できるトランジスタセルＴｒｃ数を増加させることができるので、集積度を向上させることができる。
【００４９】
さらに、このように構成される第１の実施の形態に係る半導体装置においては、第２の配線コンタクト部３１Ｃの横方向の寸法Ｌ２を縦方向の寸法Ｌ３に比べて短くし、第２の配線コンタクト部３１Ｃがベースコンタクト領域３１の範囲内に配設されるので、第２の配線コンタクト部３１Ｃの実効的な面積を減少させてコンタクト抵抗値を増加させることができる。このコンタクト抵抗値の増加により、予期せぬ過大電流をなまらせることができるので、トランジスタセルＴｒｃの破壊耐圧を向上させることができる。
【００５０】
（第２の実施の形態）
本発明の第２の実施の形態は、本発明の第１の実施の形態に係る半導体装置においてトランジスタセルのエミッタ領域の平面形状を代えた例を説明するものである。図４は本発明の第２の実施の形態に係る半導体装置の１つのトランジスタセルを示す平面図である。図４に示すように、第２の実施の形態に係る半導体装置のトランジスタセルＴｒｃは、第１の方向に所定の間隔で配列されたコレクタコンタクト領域２１，２２と、第１の方向と交差する第２の方向に所定の間隔で配列され、それぞれ第１の配線コンタクト部４１０Ｃ，４１１Ｃ，４２０Ｃ，４２１Ｃを有する複数の第１のエミッタ領域（４１，４２）と、複数の第１のエミッタ領域（４１，４２）のそれぞれに隣接して配置され、配線コンタクト部を有しない複数の第２のエミッタ領域（４３１，４３２，４４１，４４２）とを含む半導体装置であることを特徴とする。
【００５１】
トランジスタセルＴｒｃの横方向に第２のエミッタ領域４３１及び４３２、４４１及び４４２が複数配列されている。第２のエミッタ領域４３１、４３２、４４１、４４２のそれぞれには第１の実施の形態に係る半導体装置の第２のエミッタ領域４３、４４のそれぞれと同様に、配線コンタクト部は備えていない。第２のエミッタ領域４３１は図４中上側において第１のエミッタ領域４１の左側端部に一体に形成され、第２のエミッタ領域４４１は上側において同一の第１のエミッタ領域４１の右側端部に一体に形成されている。第１のエミッタ領域４１、第２のエミッタ領域４３１、４４１のそれぞれが一体に形成された結果、その平面形状はコ字形状になっている。同様に、第２のエミッタ領域４３２は図４中下側において第１のエミッタ領域４２の左側端部に一体に形成され、第２のエミッタ領域４４２は下側において同一の第１のエミッタ領域４２の右側端部に一体に形成されている。第１のエミッタ領域４２、第２のエミッタ領域４３２、４４２のそれぞれが一体に形成された結果、その平面形状はコ字形状になっている。第１のエミッタ領域４１、第２のエミッタ領域４３１及び４４１で形作られるコ字形状は、第１のエミッタ領域４２、第２のエミッタ領域４３２及び４４２で形作られるコ字形状に対して、ベースコンタクト領域３１を中心軸とした１８０度の点対称形状になっている。
【００５２】
このように構成される第２の実施の形態に係る半導体装置においては、第１の実施の形態に係る半導体装置で得られる効果と同様の効果を得ることができる。
【００５３】
以上、本発明を上記実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではない。例えば、本発明は、同一半導体基板にパワートランジスタとその制御系の回路等をモノリシックに集積化したパワーＩＣ等の半導体装置に適用することもできる。
【００５４】
【発明の効果】
本発明は、エミッタ領域−ベース領域間の接合面積を増加させつつ、コレクタコンタクト領域の抵抗値を減少させることにより、主電流容量を増加させることができるトランジスタセルを多数並列接続した半導体装置を提供することができる。
【００５５】
さらに、本発明は、上記主電流容量を増加させることにより、単位面積当たりに配置できるトランジスタセル数を増加させることができ、集積度を向上させることができる半導体装置を提供することができる。
【００５６】
さらに、本発明は、上記単位面積当たりに配置できるトランジスタセル数を増加させることにより、特定のトランジスタセルに電界集中が発生することを防止し、破壊耐圧を向上させることができる半導体装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る半導体装置（パワートランジスタ）のトランジスタセルアレイを示す平面レイアウト図である。
【図２】本発明の第１の実施の形態に係る半導体装置を構成する１つのトランジスタセルを示す平面図である。
【図３】図１に示すトランジスタセルのＦ２−Ｆ２切断線で切った断面図である。
【図４】本発明の第２の実施の形態に係る半導体装置を構成する１つのトランジスタセルを示す平面図である。
【図５】本発明の先行技術に係る半導体装置のトランジスタセルを示す平面図である。
【符号の説明】
１０ 半導体基板
１１ シリコン単結晶基板
１２ エピタキシャル層
２０ コレクタ領域
２１〜２５ コレクタコンタクト領域
３０ ベース領域
３１ ベースコンタクト領域
２１Ｃ，２２Ｃ，３１Ｃ，４１０Ｃ，４１１Ｃ，４２０Ｃ，４２１Ｃ 配線コンタクト部
４１〜４４，４３１，４３２，４４１，４４２ エミッタ領域
５０，８０ パッシベーション膜
７１，７２，９１，９２ コレクタ配線
７５ ベース配線
７３，７４，９３，９４ エミッタ配線
Claims (7)
- 第１の方向、及び該第１の方向と交差する第２の方向に、複数のトランジスタセルを規則的に配列した電力用半導体装置であって、前記トランジスタセルは、それぞれ、
前記第１の方向に配列された一対のコレクタコンタクト領域と、
前記一対のコレクタコンタクト領域の間に配置されたベース領域と、
前記一対のコレクタコンタクト領域の中央部分に配置されたベースコンタクト領域と、
平面パターン上ベース領域の内部となる位置において、前記第２の方向に前記ベースコンタクト領域から所定の間隔で配列され、それぞれ第１の配線コンタクト部を有し、互いに分離した複数の第１のエミッタ領域と、
平面パターン上ベース領域の内部となる位置において、前記第１の方向に前記ベースコンタクト領域から所定の間隔で配列され、且つ前記複数の第１のエミッタ領域のそれぞれに隣接して配置され、前記配線コンタクト部を有しない複数の第２のエミッタ領域
とを含むことを特徴とする半導体装置。 - 前記トランジスタセルは、
前記一対のコレクタコンタクト領域に接続されるp型コレクタ領域を更に有し、
前記ベース領域は、前記p型コレクタ領域の表面近傍の内部、若しくはその上部に配置されたn型ベース領域であり、前記第１及び第２のエミッタ領域は、前記n型ベース領域の表面近傍の内部に配置されたp 型のエミッタ領域であることを特徴とする請求項１に記載の半導体装置。 - 前記トランジスタセルは、
前記ベースコンタクト領域の上部に配置され、前記第１の方向において前記ベースコンタクト領域よりも短い寸法の辺を有し、前記第２の方向において前記ベースコンタクト領域よりも長い寸法の辺を有する矩形の開口部からなる第２の配線コンタクト部
をさらに含むことを特徴とする請求項１に記載の半導体装置。 - 前記複数の第１のエミッタ領域の内の一つと前記複数の第２のエミッタ領域の内の一つとが一体に形成され、第１のＬ型形状の孤立パターンを形成していることを特徴とする請求項１〜３のいずれか１項に記載の半導体装置。
- 前記複数の第１のエミッタ領域の内の他の一つと及び前記複数の第２のエミッタ領域の内の他の一つとが一体に形成され、第２のＬ型形状の孤立パターンを形成し、前記第１のＬ型形状の孤立パターンと前記第２のＬ型形状の孤立パターンとは、前記ベースコンタクト領域を中心軸とした 180 度の点対称形状になっていることを特徴とする請求項４に記載の半導体装置。
- 前記複数の第１のエミッタ領域の内の一つと前記複数の第２のエミッタ領域の内の二つとが一体に形成され第１のコ字型形状の孤立パターンを形成していることを特徴とする請求項１〜３のいずれか１項に記載の半導体装置。
- 前記複数の第１のエミッタ領域の内の他の一つと前記複数の第２のエミッタ領域の内の他の二つとが一体に形成され第２のコ字型形状の孤立パターンを形成し、前記第１のコ字型形状の孤立パターンと前記第２のコ字型形状の孤立パターンとは、前記ベースコンタクト領域を中心軸とした 180 度の点対称形状になっていることを特徴とする請求項６に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18693899A JP3600069B2 (ja) | 1999-06-30 | 1999-06-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18693899A JP3600069B2 (ja) | 1999-06-30 | 1999-06-30 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001015525A JP2001015525A (ja) | 2001-01-19 |
| JP3600069B2 true JP3600069B2 (ja) | 2004-12-08 |
Family
ID=16197357
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18693899A Expired - Fee Related JP3600069B2 (ja) | 1999-06-30 | 1999-06-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3600069B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7439608B2 (en) * | 2006-09-22 | 2008-10-21 | Intel Corporation | Symmetric bipolar junction transistor design for deep sub-micron fabrication processes |
-
1999
- 1999-06-30 JP JP18693899A patent/JP3600069B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001015525A (ja) | 2001-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106415837B (zh) | 半导体装置 | |
| JPH01125979A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| US4835588A (en) | Transistor | |
| JPH08274321A (ja) | 半導体装置 | |
| US5068703A (en) | Electronic circuit device | |
| JPH049378B2 (ja) | ||
| JP3600069B2 (ja) | 半導体装置 | |
| JP3028061B2 (ja) | Ｓｏｉ構造の半導体装置及び半導体ゲートアレイ | |
| JP2002529935A (ja) | トランジスタ・アレイ | |
| JP3311166B2 (ja) | 絶縁ゲート型半導体装置 | |
| US5068702A (en) | Programmable transistor | |
| US6046493A (en) | Semiconductor device with special emitter connection | |
| JP2664911B2 (ja) | 半導体装置 | |
| JP5272472B2 (ja) | 半導体装置 | |
| JPH0629466A (ja) | 半導体集積回路 | |
| JP4305605B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPS6244430B2 (ja) | ||
| JP3753498B2 (ja) | 半導体装置 | |
| JP2792333B2 (ja) | バイポーラトランジスタ | |
| JPH07240469A (ja) | バイポーラロジック | |
| JPH0585054U (ja) | モノリシック半導体集積回路デバイス用複数導体層構造 | |
| JPH0582531A (ja) | 単体構造の半導体装置 | |
| JPH04111363A (ja) | 半導体装置 | |
| EP0202038A1 (en) | Bipolar transistor | |
| JPH11121459A (ja) | 半導体装置及びそのコレクタ抵抗低減方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040521 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040525 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040723 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040831 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040915 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070924 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100924 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110924 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |