TWI474481B - 高增益常數β雙極性接面電晶體及其製造方法 - Google Patents

高增益常數β雙極性接面電晶體及其製造方法 Download PDF

Info

Publication number
TWI474481B
TWI474481B TW99100825A TW99100825A TWI474481B TW I474481 B TWI474481 B TW I474481B TW 99100825 A TW99100825 A TW 99100825A TW 99100825 A TW99100825 A TW 99100825A TW I474481 B TWI474481 B TW I474481B
Authority
TW
Taiwan
Prior art keywords
well
region
bipolar junction
junction transistor
conductive state
Prior art date
Application number
TW99100825A
Other languages
English (en)
Other versions
TW201125120A (en
Inventor
Cheng Chi Lin
Shuo Lun Tu
Shih Chin Lien
Original Assignee
Macronix Int Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix Int Co Ltd filed Critical Macronix Int Co Ltd
Priority to TW99100825A priority Critical patent/TWI474481B/zh
Priority to US12/723,953 priority patent/US8421124B2/en
Publication of TW201125120A publication Critical patent/TW201125120A/zh
Priority to US13/842,236 priority patent/US8790984B2/en
Application granted granted Critical
Publication of TWI474481B publication Critical patent/TWI474481B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Description

高增益常數β雙極性接面電晶體及其製造方法
本發明之較佳實施例是有關於一種半導體裝置，且特別是有關於一種高增益雙極性接面電晶體。
雙極性接面電晶體(bipolar junction transistors,BJTs)為三極裝置，具有射極、基極以及集極。在典型的共同射極產品中，相對小量基極電流(輸入)控制相對大量的集極電流(輸出)。無論在電源或小信號產品中，都想要藉由大比例地改變集極電流來改變基極電流，此變化比例稱為h FE 或增益常數β。雙極性接面電晶體也存在崩潰電壓，稱為集極-基極崩潰電壓BV C BO ，以及集極-射極崩潰電壓BV CEO 。β、BV CBO 、BV CEO 這三個參數不僅並非獨立，且於實體裝置的結構限制上都互相關連。舉例來說，當BV CBO 固定不變，β與BV CEO 成反比；當BV CEO 固定不變，β又與BV CBO 成反比。傳統方法製得之NPN雙極性接面電晶體具有特定的崩潰電壓限制，上述交互關係將會造成增益常數β可提升的上限。
業界亟欲製造出一種NPN雙極性接面電晶體，即便其集極-射極崩潰電壓BV CEO 很高，也同時具有很高的增益常數β。
本發明之較佳實施例提供一雙極性接面電晶體，此雙極性接面電晶體具有一高增益常數β及超過10伏特之集極射極崩潰電壓。此處所揭露之本發明之實施例包括一基板，基板具有一第一井，第一井設置於基板中且具有一第一深度，第一井具有一第一導電態。第二井可設置於第一井中，第二井具有一矩形環之形狀且具有第一導電態，第二井具有一第二深度，此第二深度係小於第一深度，第二井摻雜高於第一井之一濃度。第三井設置於第一井中且具有第二導電態，第三井填滿第二井內部之一區域且具有約第二深度，以及第三井之一上表面係對準第二井之一上表面。本實施例更可包括一層，此層具有第一導電態且位於第三井之一上部，此層具有低於第二深度之一厚度，且此層之一上表面係對準第二井之上表面。射極區設置於此層之一中心部分且具有一矩形形狀，射極區具有第一導電態且摻雜高於此層之一濃度，此射極區可穿過此層延伸至第三井中。本實施例亦可包括一基極區，此基極區具有第二導電態及一矩形環之形狀，此基極區係與射極區分離及同中心，此基極區摻雜高於第三井之一濃度，且穿過此層延伸至第三井中。集極區具有第一導電態及一矩形環之形狀，集極區係與基極區分離及同中心，集極區摻雜高於此層之一濃度，且可穿過此層延伸至第三井中。
雖然本發明之結構與方法已如上說明或功能性描述地載於之後實施例內容中，然而熟習此技藝者當知實施例中的該些描述，除非有特別指出，否則實施例中所描述之手段或實施方式並非用以限制本發明之範圍。而根據本發明專利申請範圍所定義出符合均等論之均等手段或均等物皆在本發明之範圍內。
通常知識者參照說明書所載之實施例內容以及所具之相關知識當可明確瞭解，在本發明之精神和範圍內，實施例中所描述或提及之任一特徵、或多個特徵之結合，並沒有與本發明專利申請範圍有相互不一致之衝突。
另外，一實施例中所描述或提及之任一特徵、或多個特徵之結合有可能會被本發明之其他任一實施例明確地排除。而本發明之結構與方法，其相關優點以及具有新穎性之特徵係在實施例中被描述或提及，以對本發明之概要有更清楚之瞭解。當然，可以了解的是，在本發明之任一特別實施例中不需包括所有觀點、優點或皆能實施所有特徵。其他優點與本發明之觀點係可於下列詳細說明以及申請專利範圍中清楚了解。
為讓本發明之上述內容能更明顯易懂，下文特舉實施例，並配合所附圖式，作詳細說明如下：
以下係提出較佳實施例並佐以相關圖示做為本發明之詳細說明。該些實施例之圖示可在部分應用例中以按照比例之方式來表示，然而，於其他之應用例中則並非得以按照比例之方式來表示。在特定觀點中或在圖示與描述中使用相同參考標示者被稱為相同、相似或類似的構件以及/或元件，然而，根據其他實施例，相同的使用則非(在實施例之圖示中，相同、相似或類似的構件以及/或元件係使用相同的元件符號作說明，但並非用以限定其他應用例之使用)。再者，實施例中之指向性名詞之使用，例如係為頂部、底部、左邊、右邊、向上、向下、覆蓋、上面、下面、在......之下、後面以及前面，此些名詞係屬字面上地解釋，但並非用以限定其他應用例之使用。實施本發明時係可能應用到許多種類型的慣用積體電路製程以及其他傳統技術，在實施例中僅提出有助於瞭解本發明之一般實施步驟作相關說明。本發明係可適用於半導體裝置與製程之領域，然而，下列則以有關於一N-P-N雙極性接面電晶體以及相關的製造方法作說明。
請參照第1A圖，其繪示依照本發明一實施例之所製造之N-P-N雙極性接面電晶體(Bipolar Junction Transistor，BJT)之上視圖。在第1G圖中之一剖面線1G-1G’下方處，此實施例之雙極性接面電晶體係包括一主動區，且主動區包括具有一矩形(/方形)邊界之射極區10(emitting region)，以及一互補形狀之基極區(base region)15，基極區15具有矩形(/方形)邊界/環，基極區15係環繞射極區10且與射極區10同中心。再者，一集極區20(collector region)也具有矩形(/方形)環之形狀，且係同中心地環繞基極區15。本實施例更包括絕緣區(isolation region)25、30和35例如是以場氧化物所形成，絕緣區30和35可分別分離主動區之集極區20與基極區15，以及分離主動區之基極區15與射極區10。第1A圖之結構的外徑尺寸約為40微米。其中射極區10可具有約為10微米之一寬度，而形成環繞射極區15之矩形環可延伸超過約為20微米之寬度，且射極區15之矩形環可約為3微米寬的條狀物。同樣地，集極區20可由約為3微米寬的條狀物所形成，且此條狀物可延伸超過約35微米之寬度。此種雙極性接面電晶體之結構係可展示出高增益常數β(也就是說，集極電流IC 與基極IB 電流之比例)，且同時具有相對高崩潰電壓(Breakdown Voltage)(例如BVCEO 大於10伏特)。
第1B圖～第1G圖係繪示一種上述之雙極性電晶體之製造方法。於第1B圖中，先形成一基板於一基礎晶圓40中，基礎晶圓40可包括一高電阻材料，此高電阻材料例如係為P型基板，或為P型或N型磊晶材料。接著，參見第1C圖，可將N型摻雜物(例如磷光體)之原子佈植至基礎晶圓40，於基礎晶圓中之N型摻雜物之濃度約從1012 至1014 atoms/cm2 ，在一實施例中，此濃度係為1013 atoms/cm2 ，並可應用一高溫(約從1000℃至1200℃，在一實施例中係約為1150℃)和適當之一擴展時間來驅使N型摻雜物來形成一深N-井(NWD)45，換言之，此N-井45係為第一井。N-井45具有一深度及一摻雜濃度，此深度約從5到9微米，在一實施例中，此深度例如係為7微米，且此摻雜濃度約從1015 至1017 atoms/cm3 ，在一實施例中，此摻雜濃度例如係為1016 atoms/cm3 。如上所述(相較第1A圖)，N-井45可形成一矩形，換言之，此矩形係為第一矩形。第1C圖之結構可適當地利用光阻來遮蓋，以及可適當地圖形化來暴露出一區域，更可將此區域佈植N型摻雜物(例如磷光體)之原子。接著，如第1D圖所示，可佈植形成一N-井(NWI)50，換言之，此N-井係為第二井。N-井50摻雜N型摻雜物(如：磷)，濃度約介於1012 至1014 atoms/cm2 ，在一實施例中，此濃度係為6×1012 atoms/cm2 ，並環繞N-井45的中心區域。再者，為了開始形成第三井，位於N-井50內側且填補N-井45中心區域的結構將會形成，也就是說，N-井45的中心區域以圖案化光阻暴露出來，佈植第二導電型分子(即P型摻雜物，如硼)，濃度約介於1012 至1014 atoms/cm2 ，在一實施例中，此濃度係為1013 atoms/cm2 ，藉此形成第三井。第三井命名為一P-井佈植(PWI)55會暴露於一高溫環境(約從1000℃至1200℃，在一實施例中係約為1150℃)持續一段時間(約4小時)，來驅使N型摻雜物與P型摻雜物形成一深N-井(NWI)50以及一深P-井(PWI)55。深N-井50具有一深度，此深度約從2到4微米，在一實施例中，此深度例如係為3微米，摻雜濃度高於第一井，約介於1015 至1017 atoms/cm3 ，在一實施例中，此濃度係為2×1016 atoms/cm3 。從上方來看(參考第1A圖俯視圖)，N-井50可形成一矩形環，例如為，N-井45內部的第一矩形。基礎晶圓40之內部邊緣具有約為8微米之寬度。第三井，即P-井佈植(PWI)55，具有一深度以及一摻雜濃度，此深度約從2至4微米，在一實施例中，此深度係為3微米，摻雜濃度約從1015 至1017 atoms/cm3 ，在一實施例中，此摻雜濃度例如係為3×1016 atoms/cm3 。從俯視角度來看，P-井55可形成一矩形，換言之，此矩形係為第二矩形。接著，藉由添加第一導電態的摻雜物(即N型摻雜物如磷或砷)後驅使構成深N-井(NWI)50以及深P-井(PWI)55的N型摻雜物及P型摻雜物擴散的方式，形成具有第一導電態的一層如：N型層60於P-井55之上，如第1E圖所示。或者，以調整N-井(NWD)45與深P-井(PWI)55的淨摻雜(如淨濃度)的方式來形成N型層60，第4C圖解釋在深P-井(PWI)55表面形成N型層60的N型摻雜實施要領，其細節將於後文說明。
接著，如第1F圖所示，在第1E圖所示之結構上方，可執行一場氧化物製程來產生場氧化物材料(例如二氧化矽)，以定義出如第1A圖及第1F圖所示之絕緣區25、30、35，且絕緣區25、30、35係與主動區分離。之後，如第1G圖所示，可藉由塗佈光阻和圖案化主動區，以及佈植N型摻雜物(如砷)之原子至主動區中來形成實質上具有矩形形狀之一N+射極區10與一N+集極區20，且集極區20係與射極區10同中心(請參照第1A圖與第1G圖)。射極區10與集極區20可摻雜高於N型層60之一濃度且延伸一深度，此摻雜濃度範圍約從1019 至1021 atoms/cm3 ，深度約從0.1至0.5微米；在一實施例中，此摻雜濃度例如係為2×1020 atoms/cm3 ，此深度例如係為0.3微米。P型基極區15(如第1G圖所示)可藉由塗佈光阻和圖案化其他區域來形成，基極區15具有矩形環之形狀，且基極區15設置於射極區10與集極區20之間，並可將P型摻雜物(例如硼)之原子佈植一深度至基極區10中，以使基極區15摻雜高於第三井之一濃度。此深度約從0.1至0.5微米，在一實施例中，此深度例如係為0.3微米，此摻雜濃度範圍約從1019 至1021 atoms/cm3 ，在一實施例中，此摻雜濃度例如係為1020 atoms/cm3 。
根據上述所揭露之製造方法，可利用來製造高增益常數β之雙極性接面電晶體(BJT)，且此BJT具有高崩潰電壓(Breakdown Voltage)，此方法之實施方式係概述於第2圖之流程圖中。如第2圖所述之實施方式，於步驟100中，提供一基礎晶圓。此基礎晶圓像是參考第1B圖所論述，可包括高電阻P型材料、P型磊晶材料、或N型磊晶材料。之後於步驟105中，佈植N型材料之原子至基礎晶圓成為第一矩形之形狀，換言之，此N型材料之原子係為一摻雜物，此摻雜物例如係為磷光體。
接著，於步驟110中，使結構承受於一高溫(例如約從1000℃至1200℃，在一實施例中，此高溫係為1150℃)於一擴展時間(例如約從4至20小時，在一實施例中，此擴展時間係為12小時)中，來驅使佈植後原子至一深度，以足夠在晶圓中形成具有一摻雜濃度之一深N-井45。換言之，此N-井45係為第一井，此深度約從5至9微米，在一實施例中，此深度係為7微米。此摻雜濃度約從1015 至1017 atoms/cm3 ，在一實施例中，此摻雜濃度係為1016 atoms/cm3 。在步驟115中，可由塗佈光阻、圖案化及佈植N型材料之原子至一深度於具有矩形環之形狀之N-井(NWI)50(第1D圖)中，也就是第二井，此N型材料例如係磷光體。在步驟120中，可由塗佈光阻、圖案化以及將P型材料之原子佈值於P-井55中，使此P-井可形成於N-井50之內部，P-井55(第1D圖)也就是第三井，此P型材料例如係為硼。在步驟122中，N型佈植物與P型佈植物分別在步驟115與120中承受高溫(溫度例如約1000至1200℃，在一實施例中，此高溫係為1150℃)並持續一段時間(例如約從1至10小時，在一實施例中，此段時間係為4小時)，來驅使佈植原子向下擴散至一深度，以形成N-井50以及P-井55，N-井50具有深度約介於2至4微米，在一實施例中，此深度例如係為3微米，摻雜物濃度大於第一矩形的摻雜物濃度，此濃度約介於1015 至1017 atoms/cm3 ，在一實施例中，此摻雜濃度係為2×1016 atoms/cm3 。P-井55具有一深度以及一濃度，此深度約介於2至4微米，在一實施例中，此深度例如係為3微米，此濃度約介於1015 至1017 atoms/cm3 ，在一實施例中，此摻雜濃度係為3×1016 atoms/cm3 。之後，在步驟125中，佈植N型摻雜物(如磷或砷)後，驅使步驟122中構成N-井50與P-井55的N型摻雜物與P型摻雜物擴散，藉此形成一N型層60(第1E圖)。
為了定義與分離各個主動區(即第1A圖中之射極區10、基極區15與集極區20)，在步驟130中，可執行一場氧化製程。在步驟135中，可執行圖案化以及佈植N型摻雜物之原子來形成N+射極區與N+集極區(相較於第1G圖中之射極區10與集極區20)，N+射極區與N+集極區係穿過N型層60延伸至第三井中。此N型摻雜物例如係為砷。可將射極區10與集極區20摻雜高於N型層60之一濃度，此濃度範圍約從1019 至1021 atoms/cm3 ，在一實施例中，此濃度係為2×1020 atoms/cm3 。射極區10與集極區20之深度約可從0.1至0.5微米，在一實施例中，此些深度係為0.3微米。在步驟140中，可由圖形化與佈植P型摻雜物之原子形成一基極區15(如第1A圖與第1G圖所示)， 使得基極區15摻雜高於第三井之一濃度，基極區15係穿過N型層60延伸至第三井中，且基極區15具有一深度。此濃度約從1019 至1021 atoms/cm3 ，在一實施例中，此濃度係為1020 atoms/cm3 ，此深度約從0.1至0.5微米，在一實施例中，此深度係為0.3微米。
雖然本發明之第2圖所示之佈植方法說明一種N-P-N之雙極性接面電晶體(NPN BJT)的製造方法，然熟悉此技術領域者當可明瞭所有牽涉到N型及P型材料的步驟都可用N型及P型材料交換後的對應步驟取代，來製造一種P-N-P之雙極性接面電晶體(PNP BJT)。
應用第2圖中之製程來製作一N-P-N之雙極性接面電晶體可產生如第3、4A、4B及4C圖所繪示之摻雜密度之剖面圖。第3圖係近似地按照比例來辨別關於上述之第1A圖與第1G圖之結構之三個部分，此些部分由第1A圖之剖面線1G-1G’所定義之平面中帶有多個線段，此些線段各標示為剖面1~3。對應於剖面1之模擬摻雜密度係以單位atoms/cm3 顯示於第4A圖之圖表上，此剖面1係沿著第3圖中通過射極區10之線段。對於磷光體(N型)、硼(P型)以及砷(N型)之摻雜密度之含量，係描繪於第4A圖中之多個曲線中，磷光體(N型)、硼(P型)以及砷(N型)之摻雜密度之含量係分別對應於曲線200、曲線205及曲線210。曲線215係為一淨摻雜曲線。
對應於剖面2(如第3圖所示)之模擬摻雜密度係繪示於第4B圖中，此剖面2係沿著穿過場氧化物之一部分35之一線段，且位於在射極區10與基極區15之間。曲線220與曲線225係各別地表示硼與磷光體之摻雜密度；曲線230係表示一淨摻雜密度。剖面3(第3圖)係為沿著穿過場氧化物之一部分30之一線段，且位於基極區15與集極區20之間。對於剖面3之摻雜密度係表示於第4C圖，在第4C圖中曲線235與曲線240分別代表硼與磷光體之密度，曲線245係為一淨摻雜密度。
根據本發明實施例所製作之N-P-N雙極性接面電晶體之多個樣品的性能特性係繪示於第5A、5B、6A、6B、7A與7B圖中。第5A圖之第一曲線305繪示在溫度為25℃時N-P-N雙極性接面電晶體的輸入特性，顯示基極電流I B 為基極至射極電壓V BE 之函數，第5A圖之第二曲線310繪示其轉移特性，顯示集極電流I C 為基極至射極電壓V BE 的函數。第5B圖繪示與第5A圖相似的輸入特性(曲線315)以及轉移特性(曲線320)，但其溫度為125℃。
第6A圖係為繪示多個集極特性之群組之圖表，此些特性顯示在25℃之溫度中，基極電流IB 作為一參數時，集極電流IC 與集極射極電壓VCE 之間的關係。第6B圖與第6A圖所描述之特性相同，但溫度為125℃。
第7A圖係為25℃之溫度下之集極電流函數之β(集極電流IC /基極電流IB )的關係圖。第7B圖係為125℃之溫度下之集極電流函數之β(集極電流IC /基極電流IB )的關係圖。
對於依照本發明實施例所形成之N-P-N雙極性接面電晶體的四個樣品，其實驗之射極與基極之間的崩潰電壓(BVEBO )、集極與射極之間的崩潰電壓(BVCEO )以及集極與基極之間的崩潰電壓(BVCBO )係表示在表一中。此些樣品係由100微米平方之方形射極區來製作。值得一提的是，於圖表中所有的崩潰電壓皆超過10伏特。特別的是，所有的樣品之最小的集極射極崩潰電壓BVCEO 係為11.5伏特。
在第7A與7B圖可以觀察到本發明之實施例製成之N-P-N雙極性接面電晶體，其β值(beta values)可達1000以上。因此，本發明之N-P-N雙極性接面電晶體的β值(集極電流I C /基極電流I B )明顯高於以傳統方法製成的N-P-N雙極性接面電晶體以已知公式預測的β值。
或
其中n為3-6的常數，從表一取得BV CEO 與BV CBO 的代表數值，選取
BV CEO =13以及BV CBO =28.5， 從上述數值計算β值的範圍大約介於 當n=3時以及大約 當n=6時之間。因此，本發明可以製造出β值高於預測β值達10倍甚至100倍以上的N-P-N雙極性接面電晶體。
第8A與8B圖繪示習知N-P-N雙極性接面電晶體根據已知原則的操作方式。第8A圖繪示一般N-P-N雙極性接面電晶體，具有一N型射極包括N+區域、一P型基極包括P-型井(PWI)與一寬度W、以及一N型集極包括N-型井(NWI)，其中基極電流I B 進入基極，集極電流I C 進入集極，射極電流I E =I C +I B 離開射極。在射極內射極電流主要以多數載體(也就是電子)承載，第一部分(a)的電子由射極進入基極會與P型基極的電洞重新結合，第二部分(b)(通常較大)的電子會橫越較窄的基極區到達集極，在基極內基極電流主要以多數載體(c)(也就是電洞)承載，部分電洞為與從射極注入的電子(a)重新結合。基極電流其餘部分的電子(d)會從基極注入射極。一般來說，當電洞與電子在基極區內重新結合時，少量電子會注入集極成為集極電 流I C ，而降低電流增益β=I C /I B ，電流增益降低與BV CEO 相關，如上述公式1與2所示。增加BV CEO 的其中一種方法就是增加基極寬度W(第8A圖)，然而，增加基極寬度W會造成基極內電子與電洞重新結合的機率，反而會造成β降低。
第8B圖繪示第8A圖所述效應但其電晶體的幾何結構較第8A圖繪示結構更為接近本發明所揭露之結構。在基極與射極區之間發生電子與電洞重新結合，同樣會導致β降低。
第8C圖繪示本發明之一較佳實施例製得之N-P-N雙極性接面電晶體，此實施例包括前述之N型層60。如圖所示，N型層60提供替代路徑(也就是短迴路(e))，由射極注入的電子可以透過短迴路到達集極，此短迴路降低電子與電洞重新結合的效應，進而增加集極電流，並增加β值。
如上述可知，在此技術領域具有相同技藝者可參照本發明實施例所提出之方法而利於製得一N-P-N雙極性接面電晶體(BJT)，且特別是形成一種在積體電路中具有較大增益常數β及超過10伏特之崩潰電壓之雙極性接面電晶體。雖然本發明之揭露係參照多個實施例，但此些實施例係為說明之用而並非用以限制本發明。因此，此揭露內容係用以提供上述之多個實施例，此技術領域中具有通常知識者可根據實際應用條件所需，在本發明之精神和範圍內來對於此些實施例進行調整、變化、結合、交換、省略、替代、選擇及均等物之替換，且此些實施例並非用以彼此排除。本發明之範圍當視後附之申請專利範圍所界定者為準。
綜上所述，雖然本發明已以實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10．．．射極區
15．．．基極區
20．．．集極區
25、30、35．．．絕緣區
40．．．基礎晶圓
45、50．．．N-井
55．．．P-井
60．．．層
100~140．．．流程步驟
200~245．．．曲線
305．．．第一曲線
310．．．第二曲線
第1A圖繪示依照本發明之一實施例之所製造之N-P-N雙極性接面電晶體之上視圖。
第1B圖繪示乃基礎晶圓之剖面圖。
第1C圖繪示乃基礎晶圓在深佈植N-井後之剖面圖。
第1D圖繪示乃第1C圖結構在佈植N-井及P-井後之剖面圖。
第1E圖繪示乃第1D圖之結構在P-井上形成N型層後之剖面圖。
第1F圖繪示乃第1E圖之結構在執行場氧化製程來定義絕緣區與主動區後之剖面圖。
第1G圖繪示乃沿著第1A圖之剖面線1G-1G’之剖面圖。
第2圖繪示本發明之雙極性接面電晶體結構之製造方法之流程圖。
第3圖繪示乃第1G圖定義用以描述摻雜密度之剖面圖之一例。
第4A圖繪示根據本發明之一實施例之沿著由第3圖定義之第一剖面之摻雜密度之圖表。
第4B圖繪示根據本發明之一實施例之沿著由第3圖定義之第二剖面的摻雜密度之圖表。
第4C圖繪示根據本發明之一實施例之沿著由第3圖定義之第三剖面的摻雜密度之圖表。
第5A圖繪示乃本發明之一實施例之雙極性接面電晶體在25℃之溫度中之基極射極電流轉移特性之圖表。
第5B圖繪示乃本發明之一實施例之雙極性接面電晶體在125℃之溫度中之基極射極電流轉移特性之圖表。
第6A圖繪示乃本發明之一實施例之雙極性接面電晶體在25℃之溫度中之集極特性之圖表。
第6B圖繪示乃本發明之一實施例之雙極性接面電晶體在125℃之溫度中之集極特性之圖表。
第7A圖繪示根據本發明之一實施例之雙極性接面電晶體在25℃之溫度下之集極電流之增益常數β之關係圖。
第7B圖繪示根據本發明之一實施例之雙極性接面電晶體在125℃之溫度下之集極電流之增益常數β之關係圖。
第8A圖繪示依照一般形式之習知N-P-N雙極性接面電晶體的操作方式。
第8B圖繪示依照習知N-P-N雙極性接面電晶體的剖面圖，但其電晶體的幾何結構較為接近本發明所揭露之結構。
第8C圖繪示依照本發明之一較佳實施例製得之N-P-N雙極性接面電晶體的剖面圖，並描述增益常數β增加的效應。
10．．．射極區
15．．．基極區
20．．．集極區
25、30、35．．．絕緣區

Claims (21)

  1. 一種雙極性接面電晶體結構，包括：一基板，具有一第一井，該第一井設置於該基板中且具有一第一深度，該第一井具有一第一導電態；一第二井，具有該第一導電態，該第二井設置於該第一井中並與該第一井接觸，且該第二井具有一第二深度，該第二深度係小於該第一深度，該第二井摻雜高於該第一井之一濃度，該第二井環繞部分或全部之該第一井之中心區域；一第三井，具有一第二導電態，該第三井設置於該第一井中，該第三井填滿該第二井內部之一區域；以及一掺雜層，具有該第一導電態，該掺雜層係位於該第三井之一上部且具有低於該第二深度之一厚度，該掺雜層之一上表面係對準該第二井之該上表面；一射極區，具有該第一導電態與一矩形形狀，該射極區設置於該掺雜層之一中心部分；一基極區，具有該第二導電態及一矩形環之形狀，該基極區係與該射極區分離及同中心；以及一集極區，具有該第一導電態及一矩形環之形狀，該集極區係與該基極區分離及同中心。
  2. 如申請專利範圍第1項所述之雙極性接面電晶體結構，其中該射極區摻雜高於該掺雜層之一濃度，且穿過該掺雜層延伸至該第三井中；該基極區摻雜高於該第三井之一濃度，且穿過該掺雜層延伸至該第三井中；以及該集極區摻雜高於該掺雜層之一濃度，且穿過該掺雜 層延伸至該第三井中。
  3. 如申請專利範圍第1項所述之雙極性接面電晶體結構，係具有：一增益常數β，實質上係由130分佈至1200；以及一集極射極崩潰電壓，係超過10伏特。
  4. 如申請專利範圍第2項所述之雙極性接面電晶體結構，其中一增益常數β係超過1000。
  5. 如申請專利範圍第1項所述之雙極性接面電晶體結構，更包括：一場氧化物，設置於該第二井與該掺雜層之一表面上，該場氧化物係分離該射極區與該基極區，且分離該基極區與該集極區。
  6. 如申請專利範圍第1項所述之雙極性接面電晶體結構，更包括一高電阻P型材料、一P型磊晶材料或一N型磊晶材料。
  7. 如申請專利範圍第2項所述之雙極性接面電晶體結構，其中該射極區與該集極區的摻雜濃度約為2×1020 atoms/cm3 。
  8. 如申請專利範圍第2項所述之雙極性接面電晶體結構，其中該基極區的摻雜濃度約為1020 atoms/cm3 。
  9. 如申請專利範圍第1項所述之雙極性接面電晶體結構，其中：該第一導電態係為N型；以及該第二導電態係為P型。
  10. 如申請專利範圍第1項所述之雙極性接面電晶體 結構，其中該第一井具有約7微米之一深度以及約1016 atoms/cm3 之一摻雜濃度。
  11. 如申請專利範圍第1項所述之雙極性接面電晶體結構，其中該第二井具有約3微米之一深度以及約2×1016 atoms/cm3 之一摻雜濃度。
  12. 如申請專利範圍第1項所述之雙極性接面電晶體結構，其中該第三井具有約3微米之一深度以及約3×1016 atoms/cm3 之一摻雜濃度。
  13. 如申請專利範圍第1項所述之雙極性接面電晶體結構，其中該第二井係一矩型環，環繞該第一井之一中心區域，且該第三井填入該第二井之該中心區域。
  14. 一種雙極性接面電晶體結構之製造方法，包括：提供一基礎晶圓；佈植作為一摻雜物之一第一導電態之原子至該基礎晶圓之一區域中；驅使該佈植後原子至一足夠深度，以形成一深井；圖案化以及佈植該第一導電態之原子於該區域中來形成一第二井，形成之該第二井係與該深井接觸，該第二井之一摻雜濃度係大於該區域之該摻雜物之濃度；圖案化以及佈植一第二導電態之原子，於該第二井中形成一第三井；以及圖案化以及佈植該第一導電態之原子以形成覆蓋於該第二井上之一掺雜層；執行一場氧化製程，以定義並隔離一射極區與一基極區及該基極區與一集極區，該射極區具有一矩形形狀，該 射極區設置於該掺雜層之一中心部份，該基極區具有一矩形環之形狀且與該射極區同中心，該集極區具有一矩形環之形狀且與該基極區同中心。
  15. 如申請專利範圍第14項所述之製造方法，其中更包括：藉由使該基礎晶圓承受約1150℃之一溫度約達4小時，以驅使該佈植後原子至一足夠深度，以形成一深井；圖案化以及佈植該第一導電態之原子於該射極區與該集極區中，以使該射極區與該集極區係摻雜高於該掺雜層之一濃度，並使該射極區穿過該掺雜層延伸至該第三井中及該集極區延伸至該第二井中；以及圖案化以及佈植該第二導電態之原子於該基極區中，以使該基極區摻雜高於該第三井之一濃度，並使該基極區穿過該掺雜層延伸至該第三井。
  16. 如申請專利範圍第15項所述之方法，其中：該第一導電態之原子之佈植包括佈植一N型材料之原子；以及該第二導電態之原子之佈植包括佈植一P型材料之原子。
  17. 如申請專利範圍第16項所述之方法，其中該驅使步驟包括驅使該佈植原子至一足夠深度，以形成一N井與一P井。
  18. 一種雙極性接面電晶體，係根據申請專利範圍第15項所述之方法來形成。
  19. 如申請專利範圍第18項所述之雙極性接面電晶 體，其中該電晶體之增益常數β，實質上係由300分佈至1200。
  20. 如申請專利範圍第19項所述之雙極性接面電晶體，其中具有：一增益常數β係超過1000；以及一集極射極崩潰電壓，係超過10伏特。
  21. 如申請專利範圍第14項所述之方法，其中：該第一導電態之該原子係佈植於該基礎晶圓內，並形成一第一矩型之形狀；藉由使該基礎晶圓承受約1150℃之一溫度達12小時，以驅使該佈植後原子擴散；以及該第二井位於該第一矩形內並具有之一矩形環之形狀。
TW99100825A 2010-01-13 2010-01-13 高增益常數β雙極性接面電晶體及其製造方法 TWI474481B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW99100825A TWI474481B (zh) 2010-01-13 2010-01-13 高增益常數β雙極性接面電晶體及其製造方法
US12/723,953 US8421124B2 (en) 2010-01-13 2010-03-15 High-beta bipolar junction transistor and method of manufacture
US13/842,236 US8790984B2 (en) 2010-01-13 2013-03-15 High-beta bipolar junction transistor and method of manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW99100825A TWI474481B (zh) 2010-01-13 2010-01-13 高增益常數β雙極性接面電晶體及其製造方法

Publications (2)

Publication Number Publication Date
TW201125120A TW201125120A (en) 2011-07-16
TWI474481B true TWI474481B (zh) 2015-02-21

Family

ID=44257898

Family Applications (1)

Application Number Title Priority Date Filing Date
TW99100825A TWI474481B (zh) 2010-01-13 2010-01-13 高增益常數β雙極性接面電晶體及其製造方法

Country Status (2)

Country Link
US (2) US8421124B2 (zh)
TW (1) TWI474481B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8853826B2 (en) 2012-05-14 2014-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for bipolar junction transistors and resistors
US8981521B1 (en) 2013-08-23 2015-03-17 United Microelectronics Corp. Lateral bipolar junction transistor and fabrication method thereof
KR20170050652A (ko) * 2015-10-30 2017-05-11 주식회사 동부하이텍 바이폴라 접합 트랜지스터 및 이의 제조 방법
TWI560873B (en) * 2016-05-04 2016-12-01 Macronix Int Co Ltd Bipolar junction transistor
US10032868B2 (en) * 2016-09-09 2018-07-24 Texas Instruments Incorporated High performance super-beta NPN (SBNPN)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5756387A (en) * 1994-12-30 1998-05-26 Sgs-Thomson Microelectronics S.R.L. Method for forming zener diode with high time stability and low noise
TW200608554A (en) * 2004-08-30 2006-03-01 Ind Tech Res Inst Diode structure with low substrate leakage current and applications thereof
TW200701427A (en) * 2005-06-24 2007-01-01 Ind Tech Res Inst Diode strings and esd protection circuits chara cterized with low leakage current
TW200816445A (en) * 2006-09-20 2008-04-01 Himax Tech Ltd ESD protection apparatus and circuit thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5756387A (en) * 1994-12-30 1998-05-26 Sgs-Thomson Microelectronics S.R.L. Method for forming zener diode with high time stability and low noise
TW200608554A (en) * 2004-08-30 2006-03-01 Ind Tech Res Inst Diode structure with low substrate leakage current and applications thereof
TW200701427A (en) * 2005-06-24 2007-01-01 Ind Tech Res Inst Diode strings and esd protection circuits chara cterized with low leakage current
TW200816445A (en) * 2006-09-20 2008-04-01 Himax Tech Ltd ESD protection apparatus and circuit thereof

Also Published As

Publication number Publication date
US8421124B2 (en) 2013-04-16
US20130207236A1 (en) 2013-08-15
TW201125120A (en) 2011-07-16
US8790984B2 (en) 2014-07-29
US20110169137A1 (en) 2011-07-14

Similar Documents

Publication Publication Date Title
KR101062590B1 (ko) 바이폴라 접합 트랜지스터 및 그 형성 방법
KR101174764B1 (ko) 씨모스 제조기술에 기반한 바이폴라 접합 트랜지스터
US6365447B1 (en) High-voltage complementary bipolar and BiCMOS technology using double expitaxial growth
US6249031B1 (en) High gain lateral PNP and NPN bipolar transistor and process compatible with CMOS for making BiCMOS circuits
TWI300989B (en) Semiconductor device and manufacturing method thereof
DE69509211T2 (de) Struktur und herstellung bipolarer transistoren
TWI474481B (zh) 高增益常數β雙極性接面電晶體及其製造方法
TWI610347B (zh) 利用一半導體製程生產多個半導體裝置
WO1993008599A1 (en) Bipolar junction transistor exhibiting improved beta and punch-through characteristics
JPS6322070B2 (zh)
US20060202306A1 (en) Bipolar junction transistor with high beta
CN107078059B (zh) 改进bcd技术中的横向bjt特性
KR100960691B1 (ko) 나노와이어를 이용한 바이폴라-접합 트랜지스터의 제조방법
US5481132A (en) Transistor with a predetermined current gain in a bipolar integrated circuit
JP6679908B2 (ja) 半導体装置及びその製造方法
JP2004266275A (ja) 縦形バイポーラトランジスタ及びその製造方法
JPH0478163A (ja) 半導体装置
JP2004335758A (ja) ダイオード素子及びその製法
JP2012114401A (ja) 半導体装置およびその製造方法
US10797132B2 (en) Heterojunction bipolar transistor fabrication using resist mask edge effects
KR100358306B1 (ko) 수직형 바이폴라 트랜지스터의 제조방법
JPH02112272A (ja) 半導体装置
KR101252411B1 (ko) 바이폴라 트랜지스터 및 그 제조방법
JP6641958B2 (ja) 半導体装置及びその製造方法
CN102142456B (zh) 高增益常数β双极性接合晶体管及其制造方法