JPH07321123A - 集積回路装置 - Google Patents

集積回路装置

Info

Publication number
JPH07321123A
JPH07321123A JP6107075A JP10707594A JPH07321123A JP H07321123 A JPH07321123 A JP H07321123A JP 6107075 A JP6107075 A JP 6107075A JP 10707594 A JP10707594 A JP 10707594A JP H07321123 A JPH07321123 A JP H07321123A
Authority
JP
Japan
Prior art keywords
emitter
base
contact
transistor
poly
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6107075A
Other languages
English (en)
Inventor
Shivaling Mahant-Shetti
マハント − シェッティ シバリング
David B Scott
ビー.スコット デビッド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Priority to JP6107075A priority Critical patent/JPH07321123A/ja
Publication of JPH07321123A publication Critical patent/JPH07321123A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 バイポーラトランジスタが小型になるにつれ
て、電流クラウディングによってバイポーラ動作がトラ
ンジスタの一部の周辺で起って効率がわるくなるので、
構成要素の構造を新しくしてトランジスタの性能を改善
すること。 【構成】 トランジスタのエミッタ(10)の活動的な
周辺を最大にすることにより、電流クラウディングに関
連する従来の技術の問題を解消するバイポーラトランジ
スタ。

Description

【発明の詳細な説明】
【0001】
【従来の技術】バイポーラトランジスタの設計と製作に
はさまざまの考慮が払われている。最も重要なのは、ト
ランジスタのスイッチイング速度を高めるために、特に
トランジスタのベースとエミッタ間の容量をできるだけ
小さくしなければならないことである。同じ理由から、
ベースとコレクタ間の容量もできるだけ小さくしなけれ
ばならない。ベース・エミッタ領域を小さくすることに
よって容量を小さくすることが、ベースとエミッタのレ
イアウトに関するこれまでの主要な焦点であった。
【0002】一般に、電流クラウディング(crowding)を
減らすことは余り重視されていなかった。最近のバイポ
ーラトランジスタ技術では形がますます小さくなる傾向
にあるので、電流クラウディングがかなり大きくなって
いる。電流クラウディングによって主なバイポーラ動作
がトランジスタの周辺で起こり、またバイポーラの動作
は、ベース接点から特定のエミッタ端への電流路によっ
ても更に影響を受ける。更に以下に説明するように、従
来のバイポーラトランジスタは、ほとんどの基本構成要
素(すなわちベース、エミッタ、コレクタ)を動作中に
効率的に用いていないので、十分な働きをしていない。
【0003】図1は、よく用いられる従来のバイポーラ
構造を示す。この図はエミッタ4に対するベース接点2
のレイアウトの平面図を示す。このレイアウトを採用し
た最も大きな理由はベース抵抗(rb )を最小にするこ
とであったが、二つのベース接点の位置が図1に示すよ
うになっているために、バイポーラ動作中にFFとRR
で示すエミッタの両側を使うことができた。これとは対
照的に単一のベース接点を単一のエミッタと組み合わせ
る場合は、エミッタの片側だけが活動状態である。電流
クラウディングにより、エミッタの反対側は不活動状態
になる。
【0004】図2はこの例を示す図で、単一のベース接
点2と単一のエミッタ4を組み合わせたレイアウトの平
面図に部分的な回路の略図を重ねたものである。図2に
示す部分的な回路の略図は、分散抵抗と分散トランジス
タとを、関連するトランジスタのモデル化パラメータ
(すなわちrb とエミッタ抵抗re )と共に半導体チッ
プ面に割り付けたものである。
【0005】図2には、分散バイポーラトランジスタを
それぞれT1,T2,T3で示す。各分散トランジスタ
のベータ(β)は同じと仮定する。更にベース抵抗やエ
ミッタ抵抗などのモデル化パラメータは同じと仮定す
る。rb とre は、それぞれの分散トランジスタの番号
を添えて示す。
【0006】ベース接点2からエミッタ4への抵抗路は
Rで示す抵抗で表す。全ての抵抗路を図示しているわけ
ではないが、図示したものでは、その通路の抵抗の数が
増えると共にその通路の相対的な抵抗が大きくなる。ベ
ース接点2は等電位と仮定する。
【発明が解決しようとする課題】
【0007】図2から容易に分かるように、分散トラン
ジスタT1およびT3のベースの電圧は分散トランジス
タT2のゲートの電圧より低いので、分散トランジスタ
T2は分散トランジスタT1およびT3より高い活動状
態にある。このように電圧が低いのは、分散トランジス
タT2に比べて分散トランジスタT1およびT3のベー
スへの回路上の抵抗の数が多いからである。
【0008】T1、T2、T3のような分散トランジス
タは全てエミッタ4の周辺に配置することができる。図
3はこれを最も良く示した略図で、分散抵抗と分散トラ
ンジスタを全てエミッタの周辺に配置している。更に図
3は図2の略図の上にレイアウトを重ねて、ベース接点
2に対するエミッタ4の相対位置を示している。rb
e などのモデル化した分散トランジスタの抵抗は他の
抵抗と一緒にまとめてあり、全ての抵抗を抵抗Rで示
す。
【0009】更に図3は、分散トランジスタがベース接
点2から遠いほど、分散トランジスタはオンになり難
い、すなわち活動状態になり難いことを示す。従って、
分散トランジスタT3は他の分散トランジスタよりベー
ス接点2に物理的に近いので、他の分散トランジスタに
比べて最も活動状態にある。更にRR側に近い分散トラ
ンジスタT5からT8はほとんど活動状態にならないの
で、電流クラウディングによってオフになると考えてよ
い。電流クラウディングの影響は、前の例の抵抗路で示
してある。従って分散トランジスタのかなりの部分はト
ランジスタの動作中にはほとんど働かない。従ってバイ
ポーラトランジスタの実効と効率を改善する必要があ
る。
【0010】
【課題を解決するための手段】エミッタの活動的(activ
e)な周辺を最大にし、ベースの活動的(active)な周辺を
最小にするバイポーラトランジスタを開示する。
【0011】
【実施例】この発明は、エミッタの活動的な周辺を増や
し、かつベースの活動的な周辺を減らすことによって、
バイポーラトランジスタの実効と効率を改善するという
上の問題を解決する。こうすることによって、この発明
のバイポーラトランジスタは、この発明を用いずに製作
するバイポーラトランジスタに比べて動作速度が大き
い。周知の半導体製作方法を用いて、この発明を集積回
路として製作することができる。
【0012】図4aはこの発明のレイアウトを具体的に
示す構造の平面図であり、図4bは線AA’に沿うこの
構造の断面図である。図4aと図4bにおいて、円筒形
のエミッタ10は円14と16の間にある。ここに示す
円は全て実際は六角形である。ここに用いた円は、図示
しやすくするために六角形を近似しただけである。ベー
ス12に接触するエミッタ10の部分11は、隠れた円
18と20の間にある。コレクタ21は半導体基板24
内のフィールド下の拡散(DUF)部分22に含まれ
る。
【0013】エミッタ10は多結晶半導体(ポリ)エミ
ッタであることが望ましい。このようなポリ材料は、例
えば多結晶シリコン(ポリシリコン)でよい。金属1の
エミッタ接点26はポリエミッタ10に接触する。金属
1はタングステンを含むことが望ましいが、アルミニウ
ムなどの他の金属を用いてもよい。ポリエミッタ10に
より、主としてエミッタの拡散を浅くすることができ
る。しかしポリを用いなくても、金属1の接点26を拡
散部分11に直接に接触させてもよい。
【0014】ベース接点28はポリ半導体で作り、その
細い部分は円30と隠れた円32の間にある。金属1の
ベース接点34はポリベース接点28に接触する。ポリ
ベース接点28は自動調整(self aligned)構造により、
コレクタ・ベースの容量とベース抵抗とを共に最小にす
ることができる。従ってこのポリベース構造により、ト
ランジスタ速度は更に大きくなる。
【0015】ベース接点28は、図4aに示すように円
29内にある。(見やすくするために、以下の図では円
29を図示しない)。しかし金属ベース接点34はベー
ス12に直接に接続してよい。金属1のコレクタ接点3
8は、円46と隠れた円48の間にあり、コレクタ21
に直接に接続してよい。図に示すように、酸化物などの
絶縁物40で上に述べた各接点を囲む。
【0016】図4aと図4bに示す構造のエミッタはベ
ース接点の中心から所定の半径にあり、ベースから実質
的に等距離にある。この発明において、エミッタの活動
的な周辺は最大になり、ベースの活動的な周辺は最小に
なっている。全体の構造は円対称で、数個のこれらの構
造を六角形の密に詰めた構造として単一のコレクタウエ
ル内に積み重ねてよい。
【0017】図5は、このような構造のレイアウトの平
面図を示す。見やすくするために、エミッタに関連する
隠れた円は省いてある。各円は関連する六角形に相当し
ており、六角形は密に詰めた構造である。このような形
にした最小寸法のトランジスタは極めて大きくすること
ができる。ベース12は各トランジスタの位置に関連し
ていることに注意していただきたい。トランジスタの位
置はトランジスタ動作が起こる領域をいい、ベース、コ
レクタ、エミッタを含む。
【0018】ベース同士をつなぎ(例えば金属で)、エ
ミッタ同士をつなぎ(例えばポリで)、共通のコレクタ
領域を用いることにより、この構造は全体として単一の
トランジスタのように動作することができる。ベース接
点とエミッタの距離が等しいので、このようなトランジ
スタの活動的な周辺が増え、電流クラウディングの影響
は実質的に小さくなった。コレクタ22がベースとエミ
ッタの下に延びているので、コレクタに関しては電流ク
ラウディングのような現象は実質的に起こらない。
【0019】この発明の別の実施態様を図6のレイアウ
トの平面図で示す。この実施態様は、図4aと図4bの
エミッタとベースを交換したものである。この図で、円
14と16の間にあるエミッタは、円30内にある各関
連するベース接点から等距離にある。
【0020】図6に示す実施態様も、六角形の密に詰め
た構造として用いることができる。図7はこのような実
施態様を示す。図6と同様に、隠れた円は省いてある。
ポリエミッタは円14と16の間にある。図に示すよう
に、一列のこのようなエミッタをポリ領域50で結合す
ることができる。更に図に示すように、一列の円30内
のベース接点をポリ領域52で接続することができる。
各トランジスタの位置を領域50と52で結合して、単
一トランジスタのように動作させることができる。
【0021】図に示すように、円30内にある各ベース
接点は、4個の周囲のトランジスタの主ベース接点とし
て働くことができる。例えばベース接点Aは、B、C、
D、Eにあるトランジスタのベース接点として働く。し
かしベース接点Fも、位置DとEにあるトランジスタの
主ベース接点として働く。更に電流クラウディングのた
めに、トランジスタ動作が例えば位置Dで起こって、ベ
ース接点AやFなどの別個のベース接点が関連すること
もある。電流クラウディングにより、ベース接点Aはト
ランジスタ位置Dのある部分でのトランジスタ動作に関
連し、ベース接点Fはトランジスタ位置Dの他の部分で
のトランジスタ動作に関連する。
【0022】図8は、この発明の別の実施態様のレイア
ウトの平面図を示す。この場合は、エミッタ接点60と
ポリエミッタ62との間隔は、ベース接点64とポリエ
ミッタ62との間隔に等しい。各ベース接点64は、ポ
リエミッタ62に重なっている金属線66と接続するこ
とができる。同様に各エミッタ接点60は、ポリ68と
接続することができる。これまでの実施態様と同様に、
この実施態様は電流クラウディングの問題を減らす。
【0023】更に、ポリ68を選択した抵抗の形にして
通し、図8のレイアウトを用いて形成した分散トランジ
スタのバイアスを制御することができる。この発明のこ
の点を図9で更に説明する。図9は、3個の分散トラン
ジスタT1、T2、T3の略図を示す。これらのトラン
ジスタは無視できるベース抵抗と変化する分散エミッタ
抵抗R1、R2、R3を備える。
【0024】分散トランジスタT1が最も活動状態にあ
る分散トランジスタを表すとすると、分散トランジスタ
T2とT3はベース抵抗とエミッタ抵抗が高いので、オ
ンになりにくい。(他の点では分散トランジスタT1、
T2、T3は同じものであり、R1<R2およびR1<
R3と仮定する)。
【0025】ベース・エミッタ電圧VBEは、V1引く
エミッタ電流(I)掛けるエミッタ抵抗Rに比例し(V
BE=V1−IR)、またエミッタ電流はIO 掛けるe
VBE(IO は温度に依存する量で、温度と共に増加す
る)に比例するので、ポリ68を通す距離を長くしてR
1の抵抗値を増やすことにより、分散トランジスタT2
とT3をより活動的にすることができる。同様に、R2
とR3の分散抵抗値に対して同じことを行い、分散トラ
ンジスタT1、T2、T3を流れる電流をより均一にす
ることができる。
【0026】図10は、この発明の別の実施態様のレイ
アウトの平面図を示す。この発明の他の実施態様と同様
に、図に示すようにベースとエミッタを備えるトランジ
スタの活動的な周辺を増やすことにより、有効な活動的
なトランジスタの寸法を増やすことができた。図10に
は、ベース接点は示したがエミッタ接点は示していな
い。エミッタ接点は図8に関連して説明したこの発明の
上述の実施態様に従って設け、ポリを用いて分散トラン
ジスタを選択的にバイアスすることができる。
【0027】更に図10には、コレクタとコレクタ接点
も示していない。DUFコレクタを使うのが望ましいの
で、コレクタ接点の位置は余り重要ではない。図10に
示すエミッタは複数の部分に分けてあり、図10ではそ
の中の二つのE1とE2を示す。エミッタを数個の部分
に分けることにより(分割しているので分割エミッタと
呼ぶ)、単一の連続したエミッタ部分を用いるのに比べ
て、端edは電流を流すのに一層大きな役割を果たす。
エミッタの各部の間の隙間により、ベースと端edとの
接続が良くなり、従ってトランジスタの動作が良くな
る。
【0028】これまでの実施態様と同様に、エミッタ部
分はポリで接続することができる。同様に、ベース接点
も金属で接続することができる。分割したエミッタ部分
を持つこの発明のこの実施態様の別の利点は、コレクタ
とトランジスタ基板との間およびベースとコレクタとの
間の容量が非常に小さくなることである。このため性能
は一層改善される。この発明のこの実施態様で実験的な
構造を使ってシリコンのデータを取ったところ、製作し
たトランジスタのベース抵抗が分割エミッタでないもの
より小さかった。この実施態様での実験的なエミッタ結
合論理回路の性能は約20%改善した。
【0029】この発明について望ましい実施態様といく
つかの別の実施態様を参照して詳細に説明したが、この
説明は単なる例示であって、制限的な意味に解釈しては
ならない。この説明を参照すれば、この発明の実施態様
およびこの発明の別の実施態様の詳細はいろいろ変形す
ることができることは、この技術に精通した人には明か
でありまた実施することができる。このような変形や別
の実施態様は、特許請求の範囲に示すこの発明の精神と
真の範囲内にあるものである。
【0030】以上の説明に関して更に以下の項を開示す
る。 1. 集積回路装置であって、ベースと、コレクタと、
エミッタとを備え、装置の動作中に前記ベース、エミッ
タ、コレクタがトランジスタとして集合的に動作し、前
記エミッタの活動的な周辺が最大になり、前記ベースの
活動的な周辺が最小になる集積回路装置。
【0031】2. 集積回路装置であって、ベースと、
コレクタと、エミッタとを備え、装置の動作中に前記ベ
ース、エミッタ、コレクタがトランジスタとして集合的
に動作し、前記エミッタは平面の片側で前記ベースを実
質的に囲む集積回路装置。 3. 前記エミッタは円筒形のポリエミッタである、第
2項記載の集積回路装置。
【0032】4. 前記ベースへのポリ接点を更に備え
る、第3項記載の集積回路装置。 5. 前記ポリエミッタへの金属接点と、前記ベースポ
リ接点への金属接点を更に備える、第4項記載の集積回
路装置。 6. 前記金属はタングステンまたはアルミニウムから
成るグループから選択する、第5項記載の集積回路装
置。
【0033】7. 前記ポリエミッタへの金属接点と、
前記ベースへの金属接点を更に備える、第3項記載の集
積回路装置。 8. 前記コレクタはフィールド下の拡散部分を含む、
第2項記載の集積回路装置。 9. 前記各装置は円対称であり、前記複数の集積回路
装置は平面内に六角形の密に詰めた構造に配置されてい
る、第2項記載の型の複数の集積回路装置。
【0034】10. 集積回路装置であって、ベース
と、コレクタと、円筒形のエミッタ、ただし装置の動作
中に前記ベースとエミッタとコレクタはトランジスタと
して集合的に動作するものと、前記円筒形エミッタの質
量の中心から実質的に等距離にある前記エミッタから離
れている複数のベース接点とを備える集積回路装置。 11. 前記各装置は円対称であり、前記複数の集積回
路装置は平面内に六角形の密に詰めた構造に配置されて
いる、第10項記載の型の複数の集積回路装置。
【0035】12. 前記装置の選択したエミッタ同士
をポリで接続し、前記装置の選択したベース同士を接続
する、第11項記載の複数の集積回路装置。 13. ポリが前記装置の選択したエミッタを接続し、
前記ポリは前記装置の活性的な部分を最大にするように
通す、第10項記載の複数の集積回路装置。 14. 互いに離れた複数の部分に分割したエミッタを
備えるバイポーラトランジスタ。
【0036】15. トランジスタのエミッタ(10)
の活動的な周辺を最大にすることにより、電流クラウデ
ィングに関連する従来の技術の問題を減らすバイポーラ
トランジスタ。
【図面の簡単な説明】
【図1】エミッタに対するベース接点の従来レイアウト
を示す平面図。
【図2】単一ベース接点と単一エミッタとを組み合わせ
た従来レイアウトの平面図に部分回路の略図を重ねた
図。
【図3】エミッタの周辺に分散抵抗と分散トランジスタ
を配置した従来例の略図。
【図4】aは本発明のレイアウトを具体的に表す構造の
平面図。bは図4aの構造の線AA’に沿う断面図。
【図5】六角形の密に詰めた構造にして単一コレクタウ
エルに重ねた円対称の数個の構造のレイアウトの平面
図。
【図6】図4aと図4bのエミッタとベースを交換し
た、本発明の別の実施態様のレイアウトを示す平面図。
【図7】六角形の密に詰めた構造にして用いる、図6に
示すこの発明の実施態様を示す平面図。
【図8】エミッタ接点とポリエミッタの間隔が、ベース
接点とポリエミッタの間隔に等しいことを示す、本発明
の別の実施態様のレイアウトを示す平面図。
【図9】無視できるベース抵抗と変化する分散エミッタ
抵抗R1、R2、R3を備える3個の分散トランジスタ
T1、T2、T3の略図。
【図10】本発明の別の実施態様であって、本発明の他
の実施態様と同様に、図示のようにベースとエミッタを
備えるトランジスタの活動的な周辺を増やすことにより
有効な活性的なトランジスタの大きさを増やす実施態様
のレイアウトを示す平面図。
【符号の説明】
2 ベース接点 4 エミッタ 10 エミッタ 11 エミッタの拡散部分 12 ベース 14,16 円 18,20 円 21 コレクタ 22 フィールド下の拡散(DUF) 24 半導体基板 26 金属エミッタ接点 28 ポリベース接点 29,30,32 円 34 金属ベース接点 38 金属コレクタ接点 40 絶縁物 46,48 円 50,52 ポリ領域 60 エミッタ接点 62 ポリエミッタ 64 ベース接点 66 金属線 68 ポリ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 27/082

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 集積回路装置であって、 ベースと、 コレクタと、 エミッタとを備え、装置の動作中に前記ベース、エミッ
    タ、コレクタがトランジスタとして集合的に動作し、前
    記エミッタの活動的な周辺が最大になり、前記ベースの
    活動的な周辺が最小になる、集積回路装置。
JP6107075A 1994-05-20 1994-05-20 集積回路装置 Pending JPH07321123A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6107075A JPH07321123A (ja) 1994-05-20 1994-05-20 集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6107075A JPH07321123A (ja) 1994-05-20 1994-05-20 集積回路装置

Publications (1)

Publication Number Publication Date
JPH07321123A true JPH07321123A (ja) 1995-12-08

Family

ID=14449854

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6107075A Pending JPH07321123A (ja) 1994-05-20 1994-05-20 集積回路装置

Country Status (1)

Country Link
JP (1) JPH07321123A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010503999A (ja) * 2006-09-22 2010-02-04 インテル コーポレイション ディープサブミクロン製造プロセスのための対称バイポーラ接合トランジスタ設計
CN109494250A (zh) * 2018-11-20 2019-03-19 山东农业工程学院 一种小功率抗辐射晶体管芯片及制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010503999A (ja) * 2006-09-22 2010-02-04 インテル コーポレイション ディープサブミクロン製造プロセスのための対称バイポーラ接合トランジスタ設計
CN109494250A (zh) * 2018-11-20 2019-03-19 山东农业工程学院 一种小功率抗辐射晶体管芯片及制备方法

Similar Documents

Publication Publication Date Title
US6720625B2 (en) Bipolar ESD protection structure
JPH06342803A (ja) トランジスタ
US6630715B2 (en) Asymmetrical MOSFET layout for high currents and high speed operation
CA2179246C (en) Polysilicon defined diffused resistor
JPS61276369A (ja) 静電放電に対する保護のための装置
JPH07321123A (ja) 集積回路装置
US5867418A (en) Semiconductor memory device and semiconductor device
US5352924A (en) Bipolar layout for improved performance
US4500900A (en) Emitter ballast resistor configuration
JP3393831B2 (ja) トランジスタ・アレイおよびその形成方法
JP4041873B2 (ja) 静電気放電保護回路及び静電気放電保護回路を形成する方法
JPH08250734A (ja) ラッチ防止絶縁ゲート半導体装置およびその製造方法
JP2000100826A (ja) パワートランジスタ及びそれを用いた半導体集積回路装置
JPS6024591B2 (ja) 静電誘導トランジスタ読み出し専用記憶装置
JP2910456B2 (ja) マスタースライス方式集積回路装置
US6198117B1 (en) Transistor having main cell and sub-cells
US7795047B1 (en) Current balancing in NPN BJT and BSCR snapback devices
JP3152561B2 (ja) 半導体集積回路
JP2518413B2 (ja) 半導体集積回路
JP3092632B2 (ja) トランジスタ
JP2982435B2 (ja) 抵抗器
JPH04275432A (ja) 半導体装置
JPH0637098A (ja) 半導体装置及びその製造方法
JPH02125432A (ja) バイポーラトランジスタ
JPH06224445A (ja) 静電誘導半導体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040910

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20041210

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20041215

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050510