DE102004041066B4 - Hochintegriertes Halbleiterbauelement mit Silicidschicht und zugehöriges Herstellungsverfahren - Google Patents

Hochintegriertes Halbleiterbauelement mit Silicidschicht und zugehöriges Herstellungsverfahren Download PDF

Info

Publication number
DE102004041066B4
DE102004041066B4 DE102004041066.6A DE102004041066A DE102004041066B4 DE 102004041066 B4 DE102004041066 B4 DE 102004041066B4 DE 102004041066 A DE102004041066 A DE 102004041066A DE 102004041066 B4 DE102004041066 B4 DE 102004041066B4
Authority
DE
Germany
Prior art keywords
gate electrode
layer
region
semiconductor substrate
silicide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102004041066.6A
Other languages
English (en)
Other versions
DE102004041066A1 (de
Inventor
Myoung-hwan Oh
Young-Gun Ko
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102004041066A1 publication Critical patent/DE102004041066A1/de
Application granted granted Critical
Publication of DE102004041066B4 publication Critical patent/DE102004041066B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs

Abstract

Hochintegriertes Halbleiterbauelement mit – einem Halbleitersubstrat (100), – einer Gateelektrode (110), die auf einem vorgegebenen Bereich des Halbleitersubstrats angeordnet ist, – einem Offset-Abstandshalter (115) an wenigstens einer Seitenwand der Gateelektrode, – einer epitaxialen Schicht (120) auf dem Halbleitersubstrat (100) beidseits neben der Gateelektrode (110) mit dem Offset-Abstandshalter und daran angrenzend, wobei die Gateelektrode um eine vorgegebene Tiefe (d) in der epitaxialen Schicht vertieft ist, – einem Sourcebereich und einem Drainbereich (150a, 150b) die beidseits der Gateelektrode in der epitaxialen Schicht und einem vorgegebenen oberen Bereich des Halbleitersubstrats unterhalb der epitaxialen Schicht ausgebildet sind und jeweils einen schwach dotierten Bereich (130a, 130b), der sich im oberen Bereich des Halbleitersubstrats lateral bis zur Seitenwand einer Gateisolationsschicht (105) der Gateelektrode erstreckt, und einen stark dotierten Bereich (140a, 140b) lateral angrenzend an den schwach dotierten Bereich umfassen, wobei der Offset-Abstandshalter (115) die Gateelektrode (110) von dem Sourcebereich und dem Drainbereich isoliert, und – einer Silicidschicht (160), die auf der Gateelektrode sowie auf dem stark dotierten und dem schwach dotierten Bereich des Sourcebereichs und des Drainbereichs angrenzend an diese stark dotierten und schwach dotierten Bereiche ausgebildet ist.

Description

  • Die Erfindung bezieht sich auf ein hochintegriertes Halbleiterbauelement mit einer Silicidschicht auf einer Gateelektrode und Source-/Drainbereichen sowie auf ein Verfahren zur Herstellung eines solchen hochintegrierten Halbleiterbauelements.
  • Mit zunehmendem Integrationsgrad von Halbleiterbauelementen nehmen die Fläche und die Linienbreite der Halbleiterbauelemente ab, was zu einer Zunahme eines Zwischenverbindungswiderstands und eines Kontaktwiderstands der Halbleiterbauelemente führen kann. Eine derartige Zunahme des Widerstands reduziert die Betriebsgeschwindigkeit der Halbleiterbauelemente.
  • Ein herkömmliches hochintegriertes Halbleiterbauelement mit einer solchen selbstjustierten Silicidschicht und ein Verfahren zu seiner Herstellung werden nachfolgend unter Bezugnahme auf die 1 und 2 beschrieben.
  • Bezugnehmend auf 1 werden zur Herstellung dieses herkömmlichen Halbleiterbauelements eine Gateisolationsschicht 15 und eine Polysiliciumschicht 18 sequentiell auf einem Halbleitersubstrat 10 aufgebracht, zum Beispiel einem Siliciumsubstrat, und vorgegebene Teile der Gateisolationsschicht 15 und der Polysiliciumschicht 18 werden strukturiert, um eine Gateelektrode 20 zu bilden. Störstellenionen geringer Konzentration werden in vorgegebene Bereiche des Halbleitersubstrats 10 auf beiden Seiten der Gateelektrode 20 implantiert, um schwach dotierte Drainbereiche (LDD-Bereiche) 25a und 25b zu bilden. Als nächstes wird ein isolierender Abstandshalter 30 entlang beider Seitenwände der Gateelektrode 20 gebildet, und stark dotierte Bereiche 35a und 35b werden in vorgegebenen Bereichen des Halbleitersubstrats 10 auf beiden Seiten des Abstandshalters 30 erzeugt, wodurch ein Sourcebereich 40a und ein Drainbereich 40b gebildet werden. Als nächstes wird eine nicht gezeigte Übergangsmetallschicht auf der resultierenden Struktur aufgebracht und eine Wärmebehandlung wird durchgeführt. Die Gateelektrode 20, der Sourcebereich 40a und der Drainbereich 40b, die aus Silicium bestehen, reagieren mit der Übergangsmetallschicht derart, dass eine Silicidschicht 45 auf der Gateelektrode 20, dem Sourcebereich 40a und dem Drainbereich 40b gebildet wird. Als nächstes werden nicht reagierte Bereiche der Übergangsmetallschicht entfernt. Da die Silicidschicht 45, die einen geringen Widerstand aufweist, auf der Gateelektrode 20, dem Sourcebereich 40a und dem Drainbereich 40b gebildet wird, die später mit einer Metallschicht zu verbinden sind, werden ein Zwischenverbindungswiderstand und ein Kontaktwiderstand reduziert.
  • Bezugnehmend auf 2 wird eine isolierende Zwischenschicht 50 auf der resultierenden Struktur von 1 aufgebracht und geätzt, bis der Sourcebereich 40a und der Drainbereich 40b freiliegen, wodurch eine Kontaktöffnung 55a gebildet wird.
  • Mit zunehmendem Integrationsgrad des Halbleiterbauelements nehmen jedoch die Flächen des Sourcebereichs 40a und des Drainbereichs 40b ab. Aufgrund eines Mangels an Spielraum, der für die Kontaktöffnung notwendig ist, kann während eines Photolithographieprozesses, der zur Bildung der Kontaktöffnung durchgeführt wird, eine Fehljustierung auftreten. Wenn eine Fehljustierung auftritt, kann eine Kontaktöffnung 55 gebildet werden, die sich wenigstens teilweise im Bereich des Abstandshalters 30 erstreckt, wodurch der LDD-Bereich 25a freigelegt wird, wie in 2 gezeigt. Da der durch die Kontaktöffnung 55 freigelegte LDD-Bereich 25a eine relativ geringe Störstellenkonzentration und einen hohen Widerstand aufweist, nimmt ein Kontaktwiderstand zwischen dem LDD-Bereich 25a und der nicht gezeigten Metallschicht zu, wenn der LDD-Bereich 25a später die Metallschicht kontaktiert.
  • Des Weiteren nehmen mit der reduzierten Linienbreite der Gateelektrode in dem hochintegrierten Halbleiterbauelement die Tiefen des Sourcebereichs 40a und des Drainbereichs 40b ebenfalls ab. Als Folge erfordert eine Designregel von weniger als 0,1 μm eine Übergangstiefe von weniger als ungefähr 80 nm.
  • Wenn die Silicidschicht 45 auf dem Sourcebereich 40a und dem Drainbereich 40b mit flacher Übergangstiefe gebildet wird, muss die Silicidschicht ebenfalls dünn sein, und das Silicium, aus dem der Sourcebereich 40a und der Drainbereich 40b bestehen, wird in hohem Maß zur Bildung der Silicidschicht 45 verwendet, was einen Übergangsleckstrom verursachen kann.
  • In der Patentschrift US 6.562.686 B2 ist ein Halbleiterbauelement mit einem Halbleitersubstrat, einer darauf befindlichen Gateelektrode und einem Sourcebereich und einem Drainbereich offenbart, die beidseits der Gateelektrode im Halbleitersubstrat ausgebildet sind und jeweils einen schwach dotierten (LDD-)Bereich und einen stark dotierten (SID-)Bereich umfassen. Zur Herstellung werden nach Bildung der Gateelektrode unter Verwendung derselben als Implantationsmaske die LDD-Bereiche erzeugt, so dass sie sich lateral mit geringer Überlappung bis unter die Gateelektrode erstrecken. Dann wird ein Abstandshalter an den Seitenwänden der Gateelektrode gebildet, und daran lateral angrenzend wird eine epitaktische Schicht auf einem Teil der LDD-Bereiche aufgewachsen. Unter Verwendung dieser Struktur als Implantationsmaske werden anschließend die SID-Bereiche erzeugt, wobei sich unterhalb der epitaktischen Schicht ein flacher Teil und daran lateral angrenzend ein tiefer Teil der SID-Bereiche bildet und sich der flache Teil lateral mit etwas Überlappung bis unter den Seitenwandabstandshalter erstreckt. Abschließend wird eine Silicidschicht auf der Gateelektrode sowie auf der Oberfläche der epitaktischen Schicht und auf der von der epitaktischen Schicht freigelassenen Oberfläche des tiefen Teils der SID-Bereiche aufgebracht.
  • Der Erfindung liegt als technisches Problem die Bereitstellung eines hochintegrierten Halbleiterbauelements der eingangs genannten Art sowie eines zugehörigen Herstellungsverfahrens zugrunde, mit denen sich die oben genannten Schwierigkeiten herkömmlicher hochintegrierter Halbleiterbauelemente dieser Art wenigstens teilweise vermeiden lassen.
  • Die Erfindung löst dieses Problem durch die Bereitstellung eines hochintegrierten Halbleiterbauelements mit den Merkmalen des Anspruchs 1 sowie eines zugehörigen Herstellungsverfahrens mit den Merkmalen des Anspruchs 12.
  • Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
  • Vorteilhafte, nachfolgend beschriebene Ausführungsformen der Erfindung sowie das zu deren besserem Verständnis oben erläuterte herkömmliche Ausführungsbeispiel sind in den Zeichnungen dargestellt. Hierbei zeigen:
  • 1 und 2 Querschnittansichten eines herkömmlichen hochintegrierten Halbleiterbauelements,
  • 3 eine Querschnittansicht eines hochintegrierten Halbleiterbauelements gemäß einer ersten Ausführungsform der Erfindung,
  • 4A bis 4D Querschnittansichten, die ein Verfahren zur Herstellung des hochintegrierten Halbleiterbauelements von 3 darstellen,
  • 5A und 5B Querschnittansichten zur Erläuterung einer Variante des hochintegrierten Halbleiterbauelements von 3,
  • 6 eine Querschnittansicht eines hochintegrierten Halbleiterbauelements gemäß einer zweiten Ausführungsform der Erfindung,
  • 7 eine Querschnittansicht eines hochintegrierten Halbleiterbauelements gemäß einer dritten Ausführungsform der Erfindung und
  • 8 eine Querschnittansicht eines hochintegrierten Halbleiterbauelements gemäß einer vierten Ausführungsform der Erfindung.
  • Die Erfindung wird nunmehr vollständiger unter Bezugnahme auf die begleitenden Zeichnungen beschrieben, in denen bevorzugte Ausführungsformen der Erfindung gezeigt sind. Die Abmessungen von Elementen in den Zeichnungen sind übertrieben dargestellt, um die Erkennbarkeit zu steigern und eine klare Beschreibung zu fördern.
  • 3 ist eine Querschnittansicht eines hochintegrierten Halbleiterbauelements gemäß einer ersten Ausführungsform der Erfindung, und die 4A bis 4D sind Querschnittansichten, die ein Verfahren zur Herstellung des hochintegrierten Halbleiterbauelements von 3 darstellen.
  • Bezugnehmend auf 3 ist eine Gateelektrode 110 auf einem Halbleitersubstrat 100 ausgebildet. Das Halbleitersubstrat 100 kann zum Beispiel ein Siliciumsubstrat oder ein Silicium-Germanium-Substrat sein. Die Gateelektrode 110 beinhaltet eine Gateisolationsschicht 105 und eine Polysiliciumschicht 107. Die Gateelektrode 110 ist um eine vorgegebene Dicke in das Halbleitersubstrat 100 vertieft. Das heißt, die Oberfläche des Halbleitersubstrats 100 ist auf beiden Seiten der Gateelektrode 110 um eine vorgegebene Dicke erhöht und überlappt auf diese Weise mit den Seitenwänden der Gateelektrode 110. Vorgegebene Bereiche des Halbleitersubstrats 100, welche mit den Seitenwänden der Gateelektrode 110 teilweise überlappen, können eine selektiv epitaxial aufgewachsene (SEG-)Schicht 120 beinhalten, die aus Silicium oder Silicium-Germanium besteht. Die Dicke d dieser vorgegebenen Bereiche des Halbleitersubstrats 100, nämlich der SEG-Schicht, liegt im Bereich von 10 nm bis 100 nm und vorzugsweise von 25 nm bis 35 nm. Ein dünner Offset-Abstandshalter 115 ist entlang der Seitenwände der Gateelektrode 110 ausgebildet. Der Offset-Abstandshalter 115 ist zwischen die Gateelektrode 110 und die vorgegebenen Bereiche des Halbleitersubstrats 100 eingefügt, um die Gateelektrode 110 von den vorgegebenen Bereichen des Halbleitersubstrats 100 zu isolieren. Der Offset-Abstandshalter 115 kann eine Siliciumoxid(SiO2)-Schicht, eine Siliciumnitrid(SiN)-Schicht, eine Siliciumoxynitrid(SiON)-Schicht oder eine Kombination der Siliciumoxidschicht, der Siliciumnitridschicht und der Siliciumoxynitridschicht sein. Es ist bevorzugt, dass der Offset-Abstandshalter 115 eine minimale Dicke aufweist, die erforderlich ist, um die Gateelektrode 110 von den vorgegebenen Bereichen des Halbleitersubstrats 100 zu isolieren. In einer Ausführungsform liegt die minimale Dicke im Bereich zwischen 15 nm und 25 nm. Die für den Offset-Abstandshalter 115 verwendete Siliciumoxidschicht kann hierbei z. B. eine Dicke im Bereich zwischen 5 nm und 10 nm aufweisen, und die für den Offset-Abstandshalter 115 verwendete Siliciumnitridschicht kann z. B. eine Dicke im Bereich zwischen 10 nm und 15 nm aufweisen.
  • Ein Sourcebereich 150a und ein Drainbereich 150b sind in vorgegebenen oberen Bereichen des Halbleitersubstrats 100 ausgebildet und erstrecken sich auch in der SEG-Schicht 120. Der Sourcebereich 150a beinhaltet einen schwach dotierten Bereich 130a und einen stark dotierten Bereich 140a, und der Drainbereich 150b beinhaltet einen schwach dotierten Bereich 130b und einen stark dotierten Bereich 140b. Der schwach dotierte Bereich des Drainbereichs, aber auch der schwach dotierte Bereich des Sourcebereichs werden beide übereinstimmend üblicherweise auch als schwach dotierte Drainbereiche (LDD-Bereiche) bezeichnet. Der Sourcebereich 150a und der Drainbereich 150b sind, wie gesagt, in der SEG-Schicht 120 und in den vorgegebenen oberen Bereichen des Halbleitersubstrats 100 unter der SEG-Schicht 120 ausgebildet. Sie weisen hierbei eine flache Übergangstiefe unter einer Anfangsoberfläche 100a des Halbleitersubstrats 100 auf, weisen jedoch dank der SEG-Schicht 120 eine ausreichende Übergangstiefe auf. Die Übergangstiefe des Sourcebereichs 150a und des Drainbereichs 150b liegt im Bereich von ungefähr 80 nm bis 100 nm.
  • Eine Silicidschicht 160 mit einer vorgegebenen Dicke ist auf der Gateelektrode 110, dem Sourcebereich 150a und dem Drainbereich 150b ausgebildet. Es ist bevorzugt, dass die Silicidschicht 160 eine ausreichende Dicke aufweist, um als eine ohmsche Kontaktschicht zu fungieren, ohne später während eines Kontakts mit leitfähigen Zwischenverbindungsleitungen verloren zu gehen. Die ausreichende Dicke kann zum Beispiel im Bereich von 10 nm bis 100 nm liegen. Da die LDD-Bereiche 130a und 130b nicht von dem Offset-Abstandshalter 115 bedeckt sind, ist auch die Silicidschicht 160, welche die für die ohmsche Kontaktfunktion ausreichende Dicke aufweist, gleichmäßig auf den LDD-Bereichen 130a und 130b ausgebildet.
  • Eine isolierende Zwischenschicht 180 ist auf der resultierenden Struktur des Halbleitersubstrats 100 mit der darauf ausgebildeten Silicidschicht 160 ausgebildet. Eine Kontaktöffnung 185 ist in der isolierenden Zwischenschicht 180 ausgebildet, um den Sourcebereich 150a und/oder den Drainbereich 150b freizulegen. Die nicht gezeigten leitfähigen Zwischenverbindungsleitungen sind in der Kontaktöffnung 180 ausgebildet. Selbst wenn die LDD-Bereiche 130a und 130b aufgrund einer Fehljustierung während der Bildung der Kontaktöffnung 185 freigelegt sind, nimmt der Kontaktwiderstand nicht wesentlich zu, da die Silicidschicht 160, die einen geringen Widerstand aufweist, auch auf den LDD-Bereichen 130a und 130b, die hohe Widerstände aufweisen, ausgebildet ist. Demgemäß kann die Kontaktöffnung 185 über der gesamten Fläche der LDD-Bereiche 130a und 130b gebildet werden, wodurch ein Kontaktierungsspielraum zunimmt.
  • Nunmehr wird ein Verfahren zur Herstellung des hochintegrierten Halbleiterbauelements beschrieben.
  • Bezugnehmend auf 4A wird zunächst das Halbleitersubstrat 100 hergerichtet. Das Halbleitersubstrat 100 kann zum Beispiel ein Siliciumsubstrat oder ein Silicium-Germanium-Substrat sein, das mit Störstellen dotiert ist. Die Gateisolationsschicht 105 und die Polysiliciumschicht 107 werden sequentiell auf dem Halbleitersubstrat 100 aufgebracht und anisotrop geätzt, um die Gateelektrode 110 zu bilden. Um eine Schädigung zu reparieren, die während des Ätzprozesses zur Bildung der Gateelektrode 110 auftreten kann, werden Oberflächen des Halbleitersubstrats 100 und der Gateelektrode 110 reoxidiert, wodurch eine nicht gezeigte reoxidierte Schicht auf den Oberflächen des Halbleitersubstrats 100 und der Gateelektrode 110 gebildet werden kann. Auf der resultierenden Struktur wird eine isolierende Schicht, die dünner als ein üblicher LDD-Abstandshalter ist, zum Beispiel eine Siliciumoxidschicht, eine Siliciumnitridschicht oder eine Siliciumoxynitridschicht, aufgebracht und wirkt als ein Abstandshalter. Es ist bevorzugt, dass die isolierende Schicht eine minimale Dicke aufweist, z. B. 10 nm bis 20 nm, die notwendig ist, um leitfähige Schichten voneinander zu isolieren. Als nächstes wird die isolierende Schicht anisotrop ganzflächig geätzt, um den Offset-Abstandshalter 115 entlang der Seitenwände der Gateelektrode 110 zu bilden. Der Offset-Abstandshalter 115 kann die reoxidierte Schicht und die isolierende Schicht beinhalten. Die reoxidierte Schicht auf der Gateelektrode 110 und dem Halbleitersubstrat 100 wird während des Ätzprozesses zur Bildung des Offset-Abstandshalters 115 entfernt.
  • Als nächstes wird die resultierende Struktur zur Bildung von SEG-Schichten 120 und 125 einem selektiven epitaxialen Aufwachsen mit einer vorgegebenen Dicke unterworfen. Da die SEG-Schichten 120 und 125 nur auf Silicium enthaltende Schichten aufwachsen, wachsen sie nur auf dem Halbleitersubstrat 100 und der Polysiliciumschicht 107. Die SEG-Schichten 120 und 125 weisen eine Dicke im Bereich zwischen 10 nm und 100 nm und vorzugsweise zwischen 25 nm und 35 nm auf. Da die SEG-Schicht 120 gebildet wird und somit die vorgegebenen Bereiche des Halbleitersubstrats 100 um die vorgegebene Dicke d angehoben werden, wird die Gateelektrode 110 in dem Halbleitersubstrat 100 um eine entsprechende vorgegebene Tiefe vertieft. Eine Anfangsoberfläche 100a des Halbleitersubstrats 110 ist mit gestrichelten Linien gezeigt.
  • Bezugnehmend auf 4B werden Störstellenionen geringer Konzentration in die SEG-Schicht 120 und die vorgegebenen Bereiche des Halbleitersubstrats 100 unter der SEG-Schicht 120 implantiert, um die LDD-Bereiche 130a und 130b zu bilden. Die Störstellenionen geringer Konzentration werden vorzugsweise derart implantiert, dass die LDD-Bereiche 130a und 130b dicker als die SEG-Schicht 120 sind.
  • Bezugnehmend auf 4C wird die isolierende Schicht auf der resultierenden Struktur aufgebracht und dann anisotrop ganzflächig geätzt, um einen LDD-Abstandshalter 135 entlang des Offset-Abstandshalters 115 zu bilden. Der LDD-Abstandshalter 135 kann aus einer Siliciumoxidschicht oder einer Siliciumnitridschicht bestehen. Störstellenionen hoher Konzentration werden in vorgegebene Bereiche des Halbleitersubstrats 100, in denen die LDD-Bereiche 130a und 130b ausgebildet sind, über die Kanten des LDD-Abstandshalters 135 hinaus implantiert, um stark dotierte Bereiche 140a und 140b zu bilden. Als Folge werden der Sourcebereich 150a und der Drainbereich 150b gebildet. Der Sourcebereich 150a und der Drainbereich 150b weisen eine flache Übergangstiefe von 50 nm bis 80 nm unter der Anfangsoberfläche 100a des Halbleitersubstrats 100 auf, weisen jedoch eine relativ große Übergangstiefe von ungefähr 80 nm bis 100 nm unter der Oberfläche der SEG-Schicht 120 auf, die gegenüber der Anfangsoberfläche 100a des Halbleitersubstrats 100 angehoben ist.
  • Bezugnehmend auf 4D wird der LDD-Abstandshalter 135 unter Verwendung eines herkömmlichen Verfahrens zur Freilegung der LDD-Bereiche 130a und 130b entfernt. Als nächstes wird eine Schicht 155 aus einem hochschmelzenden Übergangsmetall auf der resultierenden Struktur gebildet. Die Übergangsmetallschicht 155 kann z. B. aus einem Metall bestehen, das aus der Gruppe ausgewählt ist, die aus Titan (Ti), Kobalt (Co), Nickel (Ni), Platin (Pt) oder einer Kombination des Titans, Kobalts, Nickels und/oder Platins besteht. Die Übergangsmetallschicht 155 weist z. B. eine Dicke von 10 nm bis 100 nm und vorzugsweise von 10 nm bis 20 nm auf.
  • Bezugnehmend auf 3 wird die resultierende Struktur thermisch behandelt, um die Silicidschicht 160 mit einer Dicke von 10 nm bis 100 nm und vorzugsweise 10 nm bis 20 nm auf der Gateelektrode 110, dem Sourcebereich 150a und dem Drainbereich 150b zu bilden. Wenn die Übergangsmetallschicht aus Titan oder Kobalt besteht, wird die resultierende Struktur des Halbleitersubstrats 100 z. B. ein erstes Mal bei einer Temperatur von 350°C bis 600°C und dann ein zweites Mal bei einer Temperatur von 500°C bis 900°C thermisch behandelt, um die Silicidschicht mit einer stabilen Phase zu bilden. Andererseits wird die resultierende Struktur des Halbleitersubstrats 100, wenn die Übergangsmetallschicht aus Nickel besteht, z. B. nur ein Mal bei einer Temperatur von 350°C bis 650°C thermisch behandelt, um die Silicidschicht mit einer stabilen Phase zu bilden. Als nächstes werden nicht reagierte Teile der Übergangsmetallschicht, das heißt Teile der Übergangsmetallschicht, die auf dem Offset-Abstandshalter 115 verblieben sind, und eine nicht gezeigte separierende Schicht durch einen Nassätzprozess entfernt.
  • Demgemäß wird die Silicidschicht 160 auf der Gateelektrode 110, dem Sourcebereich 150a und dem Drainbereich 150b gebildet.
  • Die Silicidschicht 160 kann alternativ zwischen dem Bilden der LDD-Bereiche 130a und 130b und dem Bilden des LDD-Abstandshalters 135 erzeugt werden. Das heißt, nach dem Bilden der LDD-Bereiche 130a und 130b, wie in 4B gezeigt, wird in diesem Fall die nicht gezeigte Übergangsmetallschicht auf dem Halbleitersubstrat 100 aufgebracht und dann thermisch behandelt, um die Silicidschicht 160 auf den LDD-Bereichen 130a und 130b und der Gateelektrode 110 zu bilden, wie in 5A gezeigt.
  • Bezugnehmend auf 5B wird dann der LDD-Abstandshalter 135 unter Verwendung eines herkömmlichen Verfahrens entlang der Seiten des Offset-Abstandshalters 115 erzeugt. Als nächstes werden Störstellen hoher Konzentration in die LDD-Bereiche 130a und 130b implantiert, auf denen die Silicidschicht 160 ausgebildet ist, um die stark dotierten Bereiche 140a und 140b zu bilden. Der LDD-Abstandshalter 135 wird dann entfernt.
  • Unabhängig davon, mit welcher der obigen Varianten der bisherige Herstellungsprozess erfolgt ist, wird dann bezugnehmend auf 3 die isolierende Zwischenschicht 180 auf der resultierenden Struktur aufgebracht, und eine nicht gezeigte Photoresiststruktur wird durch einen herkömmlichen Photolithographieprozess auf der isolierenden Zwischenschicht 180 gebildet und legt den Sourcebereich 150a und den Drainbereich 150b frei. Als nächstes wird die isolierende Zwischenschicht 180 unter Verwendung der Photoresiststruktur als Ätzmaske geätzt, um die Kontaktöffnung 185 zu bilden. Dann wird die Photoresiststruktur entfernt. Da die Silicidschicht 160, die eine Dicke aufweist, die groß genug ist, um als ohmsche Kontaktschicht zu fungieren, auch auf den LDD-Bereichen 130a und 130b ausgebildet wird, nehmen eine Kontaktfläche und ein Kontaktspielraum zu, und ein Kontaktwiderstand nimmt ab, selbst wenn die LDD-Bereiche 130a und 130b aufgrund irgendeiner Fehljustierung freigelegt sind.
  • Gemäß dieser Ausführungsform wird die Silicidschicht 160, die eine ausreichende Dicke aufweist, um als die ohmsche Kontaktschicht zu dienen, auf den stark dotierten Bereichen 140a und 140b sowie den LDD-Bereichen 130a und 130b gebildet. Folglich dehnt sich die Kontaktfläche von den stark dotierten Bereichen 140a und 140b zu den LDD-Bereichen 130a und 130b aus, wodurch eine ausreichende Kontaktierungstoleranz sichergestellt ist.
  • Da die Silicidschicht 160 mit einem geringen Widerstand auf den LDD-Bereichen 130a und 130b mit einer relativ geringen Störstellenkonzentration ausgebildet ist, ist des Weiteren ein Flächenwiderstand der LDD-Bereiche 130a und 130b reduziert. Demzufolge nimmt ein parasitärer Widerstand ab und die Leistungsfähigkeit des Halbleiterbauelements ist verbessert.
  • Da der Sourcebereich 150a und der Drainbereich 150b auch in der SEG-Schicht 120 ausgebildet sind, die sich von dem anfänglichen Niveau des Halbleitersubstrats 100 erhebt, ist des Weiteren eine ausreichende Übergangstiefe sichergestellt. Da eine ausreichende Menge an Silicium während der Bildung der Silicidschicht bereitgestellt ist und dennoch der Sourcebereich 150a und der Drainbereich 150b sichergestellt sind, wird ein Übergangsleckstrom reduziert.
  • 6 ist eine Querschnittansicht eines hochintegrierten Halbleiterbauelements gemäß einer zweiten Ausführungsform der Erfindung. Zu dessen Herstellung wird nach dem gleichen Vorgehen, wie oben zur ersten Ausführungsform beschrieben, die Silicidschicht 160 auf der Gateelektrode 110, dem Sourcebereich 150a und dem Drainbereich 150b gebildet, jedoch vor Bildung des LDD-Abstandshalters 135 der ersten Ausführungsform. Erst dann wird ein selbstjustierter Abstandshalter 165 entlang der Seitenwände des Offset-Abstandshalters 115 gebildet, der entlang der Seitenwände der Gateelektrode 110 ausgebildet ist. Der selbstjustierte Abstandshalter 165 kann aus einer Siliciumnitridschicht bestehen und kann dicker als der Offset-Abstandshalter 115 sein.
  • Da eine nicht gezeigte selbstjustierte Kontaktstelle (SAC) auf dem Sourcebereich 150a und dem Drainbereich 150b an den Seiten der Gateelektrode 110 dank des selbstjustierten Abstandshalters 165 gebildet werden kann, kann das hochintegrierte Halbleiterbauelement gemäß der zweiten Ausführungsform der Erfindung z. B. als Transistor in einer dynamischen Speicherzelle eines Speichers mit wahlfreiem Zugriff (DRAM) verwendet werden.
  • 7 ist eine Querschnittansicht eines hochintegrierten Halbleiterbauelements gemäß einer dritten Ausführungsform der Erfindung. Dieses kann auf einem Silicium-auf-Isolator(SOI)-Substrat anstelle des aus Silicium bestehenden Halbleitersubstrats 100 gebildet werden. Bezugnehmend auf 7 wird dazu ein SOI-Substrat 200 hergerichtet. Das SOI-Substrat 200 beinhaltet ein Basissubstrat 210, eine vergrabene Schicht 220 aus Siliciumoxid und eine Siliciumschicht 230. Das SOI-Substrat 200 kann durch Bonden von zwei Wafern oder implantieren von Sauerstoff in einen Wafer unter Verwendung von Ionenimplantation gebildet werden.
  • Als nächstes werden die Gateelektrode 110 und der Source- sowie der Drainbereich 150a und 150b sequentiell in dem SOI-Substrat 200 in der gleichen Weise gebildet, wie oben zur ersten Ausführungsform der Erfindung beschrieben. Da die Siliciumschicht 230 des SOI-Substrats 200 die gleichen Eigenschaften wie das Halbleitersubstrat 100 der ersten Ausführungsform der Erfindung aufweist, kann das hochintegrierte Halbleiterbauelement mittels der gleichen Prozesse hergestellt werden, wie oben zur ersten Ausführungsform der Erfindung beschrieben.
  • Gemäß der dritten Ausführungsform der Erfindung sind die Unterseiten des Sourcebereichs 150a und des Drainbereichs 150b um einen vorgegebenen Abstand von der vergrabenen Schicht 220 aus Siliciumoxid getrennt. Die Unterseiten des Sourcebereichs 150a und des Drainbereichs 150b können jedoch alternativ auch mit der vergrabenen Schicht 220 aus Siliciumoxid in Kontakt sein.
  • Das hochintegrierte Halbleiterbauelement der dritten Ausführungsform kann die gleichen Effekte erzielen wie jene der vorigen Ausführungsformen und reduziert des Weiteren einen durch einen parasitären Widerstand verursachten Latch-up-Effekt.
  • 8 ist eine Querschnittansicht eines hochintegrierten Halbleiterbauelements gemäß einer vierten Ausführungsform der Erfindung. Um den Widerstand des Sourcebereichs 150a und des Drainbereichs 150b zu reduzieren, wird in diesem Beispiel eine zweite Silicidschicht 170 auf einem vorgegebenen Teil des Sourcebereichs 150a und des Drainbereichs 150b gebildet.
  • Dazu wird nach der Bildung des selbstjustierten Abstandshalters 165 entlang der Seitenwände des Offset-Abstandshalters 115, der entlang der Seitenwände der Gateelektrode 110 in der gleichen Weise gebildet wird, wie oben zur zweiten Ausführungsform beschrieben, eine nicht gezeigte zweite Übergangsmetallschicht auf der resultierenden Struktur des hochintegrierten Halbleiterbauelements gebildet. Die zweite Übergangsmetallschicht kann im Material gleich sein wie die erste Übergangsmetallschicht oder sich von ihr unterscheiden. Die zweite Übergangsmetallschicht kann zum Beispiel aus Titan, Kobalt, Nickel oder Platin bestehen. Als nächstes wird der Teil des Halbleitersubstrats 100, auf dem die zweite Übergangsmetallschicht ausgebildet ist, bei einer vorgegebenen Temperatur thermisch behandelt, um die zweite Silicidschicht 170 zu bilden. Hierbei kann der thermische Prozessschritt einmal oder zweimal in Abhängigkeit von dem Metall der Übergangsmetallschicht durchgeführt werden, analog wie bei der ersten Ausführungsform der Erfindung.
  • Die zweite Silicidschicht 170 wird auf der Gateelektrode 110 und den stark dotierten Bereichen 140a und 140b des Sourcebereichs 150a und des Drainbereichs 150b gebildet, die durch den selbstjustierten Abstandshalter 165 freigelegt sind. Aufgrund der zweiten Silicidschicht 170 ist eine Gesamtsilicidschicht 175, welche die erste Silicidschicht 160 und die zweite Silicidschicht 170 beinhaltet, auf der Gateelektrode 110 dicker als die erste Silicidschicht 160 und weist auf dem Sourcebereich 150a und dem Drainbereich 150b eine gestufte Form auf.
  • Da die zweite Silicidschicht 170 auf der Gateelektrode 110, dem Sourcebereich 150a und dem Drainbereich 150 gebildet wird, ist der Widerstand der Gateelektrode 110, des Sourcebereichs 150a und des Drainbereichs 150b weiter reduziert.
  • Wie vorstehend beschrieben, ist die Silicidschicht mit der ausreichenden Dicke, um als ohmsche Kontaktschicht zu fungieren, gleichmäßig auf den LDD-Bereichen ausgebildet. Demgemäß ist ein Kontaktwiderstand nicht erhöht, selbst wenn die LDD-Bereiche aufgrund einer aus der Bildung der Kontaktöffnung resultierenden Fehljustierung freigelegt sind. Außerdem ist eine ausreichende Kontaktierungstoleranz des hochintegrierten Halbleiterbauelements sichergestellt, da die LDD-Bereiche als Kontaktfläche verwendet werden können.
  • Außerdem ist der Widerstand der LDD-Bereiche reduziert und es wird verhindert, dass ein parasitärer Widerstand zunimmt, da die Silicidschicht mit der vorgegebenen Dicke auf den LDD-Bereichen mit der relativ geringen Störstellenkonzentration ausgebildet ist.
  • Da der Sourcebereich und der Drainbereich in der SEG-Schicht ausgebildet sind, die sich von dem Substrat erhebt, wird eine ausreichende Übergangstiefe erzielt. Demzufolge kann eine ausreichende Menge an Silicium während der Bildung der Silicidschicht bereitgestellt werden, wobei der Sourcebereich und der Drainbereich mit der vorgegebenen Tiefe gewährleistet sind, wodurch ein Übergangsleckstrom reduziert wird.

Claims (22)

  1. Hochintegriertes Halbleiterbauelement mit – einem Halbleitersubstrat (100), – einer Gateelektrode (110), die auf einem vorgegebenen Bereich des Halbleitersubstrats angeordnet ist, – einem Offset-Abstandshalter (115) an wenigstens einer Seitenwand der Gateelektrode, – einer epitaxialen Schicht (120) auf dem Halbleitersubstrat (100) beidseits neben der Gateelektrode (110) mit dem Offset-Abstandshalter und daran angrenzend, wobei die Gateelektrode um eine vorgegebene Tiefe (d) in der epitaxialen Schicht vertieft ist, – einem Sourcebereich und einem Drainbereich (150a, 150b) die beidseits der Gateelektrode in der epitaxialen Schicht und einem vorgegebenen oberen Bereich des Halbleitersubstrats unterhalb der epitaxialen Schicht ausgebildet sind und jeweils einen schwach dotierten Bereich (130a, 130b), der sich im oberen Bereich des Halbleitersubstrats lateral bis zur Seitenwand einer Gateisolationsschicht (105) der Gateelektrode erstreckt, und einen stark dotierten Bereich (140a, 140b) lateral angrenzend an den schwach dotierten Bereich umfassen, wobei der Offset-Abstandshalter (115) die Gateelektrode (110) von dem Sourcebereich und dem Drainbereich isoliert, und – einer Silicidschicht (160), die auf der Gateelektrode sowie auf dem stark dotierten und dem schwach dotierten Bereich des Sourcebereichs und des Drainbereichs angrenzend an diese stark dotierten und schwach dotierten Bereiche ausgebildet ist.
  2. Hochintegriertes Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, dass die epitaxiale Schicht (120) eine Siliciumschicht und/oder eine Silicium-Germanium-Schicht beinhaltet.
  3. Hochintegriertes Halbleiterbauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die epitaxiale Schicht (120) eine Dicke im Bereich von ungefähr 25 nm bis 35 nm aufweist.
  4. Hochintegriertes Halbleiterbauelement nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass der Sourcebereich und/oder der Drainbereich (150a, 150b) eine Tiefe im Bereich von 80 nm bis 100 nm aufweist.
  5. Hochintegriertes Halbleiterbauelement nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass der Offset-Abstandshalter (115) nur eine minimale Dicke aufweist, die notwendig, ist, um leitfähige Schichten voneinander zu isolieren.
  6. Hochintegriertes Halbleiterbauelement nach Anspruch 5, dadurch gekennzeichnet, dass der Offset-Abstandshalter (115) eine Dicke im Bereich von 15 nm bis 25 nm aufweist.
  7. Hochintegriertes Halbleiterbauelement nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die Silicidschicht (160) dünner als die epitaxiale Schicht (120) ist.
  8. Hochintegriertes Halbleiterbauelement nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass die Silicidschicht (160) aus einem Metall besteht, das aus der Gruppe ausgewählt ist, die aus Titan, Kobalt, Nickel und Platin und beliebigen Kombinationen dieser Metalle besteht.
  9. Hochintegriertes Halbleiterbauelement nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass das Halbleitersubstrat (100) ein Silicium-auf-Isolator-Substrat ist.
  10. Hochintegriertes Halbleiterbauelement nach einem der Ansprüche 1 bis 9, gekennzeichnet durch einen selbstjustierten Abstandshalter (135), der entlang von Seitenwänden des Offset-Abstandshalters (115) ausgebildet ist.
  11. Hochintegriertes Halbleiterbauelement nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass ein isolierender Abstandshalter (165) entlang beider Seiten des Offset-Abstandshalters (115) ausgebildet ist und ein Teil (170) der Silicidschicht (175), der auf dem stark dotierten Bereich (140a, 140b) ausgebildet ist, dicker als ein Teil (160) der Silicidschicht ist, der auf dem schwach dotierten Bereich (130a, 130b) ausgebildet ist.
  12. Verfahren zur Herstellung eines hochintegrierten Halbleiterbauelements nach einem der Ansprüche 1 bis 11, gekennzeichnet durch die Schrittfolge: – Bilden einer Gateelektrode (110) auf einem Halbleitersubstrat (100), – Bilden eines Offset-Abstandshalters (115) entlang wenigstens einer Seitenwand der Gateelektrode, – selektives Aufwachsen einer epitaxialen Schicht (120) auf vorgegebenen Bereichen des Halbleitersubstrats bis zu einer vorgegebenen Dicke (d) auf beiden Seiten der Struktur aus Gateelektrode und Offset-Abstandshalter und daran angrenzend, – Bilden eines Sourcebereichs und eines Drainbereichs (150a, 150b) in der epitaxialen Schicht und einem vorgegebenen oberen Bereich des Halbleitersubstrats unterhalb der epitaxialen Schicht auf beiden Seiten der Gateelektrode derart, dass der Sourcebereich und der Drainbereich jeweils einen schwach dotierten Bereich (130a, 130b), der sich im oberen Bereich des Halbleitersubstrats lateral bis zur Seitenwand einer Gateisolationsschicht (105) der Gateelektrode erstreckt, und einen stark dotierten Bereich (140a, 140b) lateral angrenzend an den stark dotierten Bereich umfassen, und – Bilden einer Silicidschicht (160) auf der Gateelektrode sowie auf dem schwach dotierten Bereich und dem stark dotierten Bereich des Source- und des Drainbereichs angrenzend an diese stark dotierten und schwach dotierten Bereiche.
  13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, dass der Offset-Abstandshalter (115) nur eine minimale Dicke aufweist, die notwendig ist, um leitfähige Schichten voneinander zu isolieren.
  14. Verfahren nach Anspruch 12 oder 13, dadurch gekennzeichnet, dass das Bilden des Offset-Abstandshalters (115) folgende Schritte beinhaltet: – Reoxidieren der Gateelektrode (110) und des Halbleitersubstrats (100), – Aufbringen einer isolierenden Schicht auf der resultierenden Struktur bis zu einer vorgegebenen Dicke und – anisotropes Ätzen der isolierenden Schicht.
  15. Verfahren nach einem der Ansprüche 12 bis 14, dadurch gekennzeichnet, dass das Bilden des Sourcebereichs und des Drainbereichs folgende Schritte beinhaltet: – Implantieren von Störstellen geringer Konzentration in die vorgegebenen Bereiche des Halbleitersubstrats auf den beiden Seiten der Gateelektrode (110), um die schwach dotierten Bereiche (130a, 130b) zu bilden, – Bilden eines Abstandshalters (135) für die schwach dotierten Bereiche entlang von Seitenwänden der Gateelektrode, – Implantieren von Störstellen hoher Konzentration in vorgegebene Bereiche des Halbleitersubstrats zur Bildung der stark dotierten Bereiche (140a, 140b) derart, dass der Abstandshalter (135) für die schwach dotierten Bereiche (130a, 130b) zwischen den stark dotierten Bereichen (140a, 140b) und der Gateelektrode (110) angeordnet ist, und – Entfernen des Abstandshalters (135) für die schwach dotierten Bereiche.
  16. Verfahren nach einem der Ansprüche 12 bis 14, dadurch gekennzeichnet, dass das Bilden des Sourcebereichs und des Drainbereichs (150a, 150b) und das Bilden der Silicidschicht (160) folgende Schritte beinhaltet: – Implantieren von Störstellen geringer Konzentration in die vorgegebenen Bereiche des Halbleitersubstrats auf den beiden Seiten der Gateelektrode (110), um die schwach dotierten Bereiche zu bilden, – Bilden der Silicidschicht (160) auf den schwach dotierten Bereichen, – Bilden eines isolierenden Abstandshalters (135) entlang von Seitenwänden der Gateelektrode und – Implantieren von Störstellen hoher Konzentration in vorgegebene Bereiche des Halbleitersubstrats, um stark dotierte Bereiche (140a, 140b) derart zu bilden, dass der isolierende Abstandshalter (135) zwischen den stark dotierten Bereichen (140a, 140b) und dem Halbleitersubstrat (100) angeordnet ist.
  17. Verfahren nach einem der Ansprüche 12 bis 16, dadurch gekennzeichnet, dass das Bilden der Silicidschicht (160) folgende Schritte beinhaltet: – Aufbringen einer Übergangsmetallschicht (155) auf die resultierende Struktur des Halbleitersubstrats mit den darin ausgebildeten Source- und Drainbereichen (150a, 150b) und der Gateelektrode (110), – thermisches Behandeln der Übergangsmetallschicht zur Bildung der Silicidschicht (160) und – Entfernen von verbliebenen Teilen der Übergangsmetallschicht.
  18. Verfahren nach Anspruch 17, dadurch gekennzeichnet, dass die Übergangsmetallschicht (155) aus einem Metall besteht, das aus der Gruppe ausgewählt ist, die aus Titan, Kobalt, Nickel und Platin und beliebigen Kombinationen dieser Metalle besteht.
  19. Verfahren nach Anspruch 18, dadurch gekennzeichnet, dass die Übergangsmetallschicht (155) aus einem Metall besteht, das Titan und Kobalt beinhaltet, und die thermische Behandlung folgende Schritte beinhaltet: – erstes thermisches Behandeln der Übergangsmetallschicht (155) bei einer Temperatur von 350°C bis 600°C und – zweites thermisches Behandeln der im ersten Schritt thermisch behandelten Übergangsmetallschicht (155) bei einer Temperatur von 500°C bis 900°C.
  20. Verfahren nach Anspruch 18, dadurch gekennzeichnet, dass die Übergangsmetallschicht (155) aus Nickel besteht und die thermische Behandlung der Übergangsmetallschicht (155) eine solche bei einer Temperatur von 350°C bis 600°C beinhaltet.
  21. Verfahren nach einem der Ansprüche 12 bis 20, weiter gekennzeichnet durch die Bildung eines selbstjustierten Abstandshalters (135) entlang von Seitenwänden des Offset-Abstandshalters (115) nach der Bildung der Silicidschicht (160).
  22. Verfahren nach einem der Ansprüche 12 bis 21, dadurch gekennzeichnet, dass das Bilden der Silicidschicht die Bildung einer ersten Silicidschicht (160) auf der Gateelektrode, dem Sourcebereich und dem Drainbereich und die Bildung einer zweiten Silicidschicht (170) auf vorgegebenen Bereichen der ersten Silicidschicht (160) auf den beiden Seiten des Offset-Abstandshalters (115) und auf der Gateelektrode (110) beinhaltet.
DE102004041066.6A 2003-08-22 2004-08-19 Hochintegriertes Halbleiterbauelement mit Silicidschicht und zugehöriges Herstellungsverfahren Active DE102004041066B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020030058287A KR100546369B1 (ko) 2003-08-22 2003-08-22 콘택 마진을 확보할 수 있는 실리사이드막을 구비한고집적 반도체 소자 및 그 제조방법
KR10-2003-0058287 2003-08-22

Publications (2)

Publication Number Publication Date
DE102004041066A1 DE102004041066A1 (de) 2005-03-24
DE102004041066B4 true DE102004041066B4 (de) 2016-03-03

Family

ID=34192193

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004041066.6A Active DE102004041066B4 (de) 2003-08-22 2004-08-19 Hochintegriertes Halbleiterbauelement mit Silicidschicht und zugehöriges Herstellungsverfahren

Country Status (6)

Country Link
US (2) US7098514B2 (de)
JP (1) JP2005072577A (de)
KR (1) KR100546369B1 (de)
CN (1) CN100431152C (de)
DE (1) DE102004041066B4 (de)
TW (1) TWI243423B (de)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100593736B1 (ko) * 2004-06-17 2006-06-28 삼성전자주식회사 단결정 반도체 상에 선택적으로 에피택시얼 반도체층을형성하는 방법들 및 이를 사용하여 제조된 반도체 소자들
US7855126B2 (en) * 2004-06-17 2010-12-21 Samsung Electronics Co., Ltd. Methods of fabricating a semiconductor device using a cyclic selective epitaxial growth technique and semiconductor devices formed using the same
KR100683852B1 (ko) * 2004-07-02 2007-02-15 삼성전자주식회사 반도체 소자의 마스크롬 소자 및 그 형성 방법
US7129548B2 (en) * 2004-08-11 2006-10-31 International Business Machines Corporation MOSFET structure with multiple self-aligned silicide contacts
JP4134001B2 (ja) * 2004-10-29 2008-08-13 富士通株式会社 半導体装置の製造方法
US7217647B2 (en) * 2004-11-04 2007-05-15 International Business Machines Corporation Structure and method of making a semiconductor integrated circuit tolerant of mis-alignment of a metal contact pattern
DE102005020133B4 (de) * 2005-04-29 2012-03-29 Advanced Micro Devices, Inc. Verfahren zur Herstellung eines Transistorelements mit Technik zur Herstellung einer Kontaktisolationsschicht mit verbesserter Spannungsübertragungseffizienz
WO2006118786A1 (en) * 2005-04-29 2006-11-09 Advanced Micro Devices, Inc. Technique for forming a contact insulation layer with enhanced stress transfer efficiency
KR100720475B1 (ko) * 2005-07-26 2007-05-22 동부일렉트로닉스 주식회사 트랜지스터 및 그 형성방법
KR100771537B1 (ko) * 2005-11-21 2007-10-31 주식회사 하이닉스반도체 금속실리사이드막을 갖는 반도체소자의 제조방법
DE102006015075A1 (de) 2006-03-31 2007-10-11 Advanced Micro Devices, Inc., Sunnyvale Technik zur Bereitstellung von Verspannungsquellen in MOS-Transistoren in unmittelbarer Nähe zu einem Kanalgebiet
US7545006B2 (en) * 2006-08-01 2009-06-09 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS devices with graded silicide regions
US8008157B2 (en) * 2006-10-27 2011-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS device with raised source and drain regions
US20080124859A1 (en) * 2006-11-27 2008-05-29 Min Chul Sun Methods of Forming CMOS Integrated Circuits Using Gate Sidewall Spacer Reduction Techniques
US8569837B2 (en) * 2007-05-07 2013-10-29 Taiwan Semiconductor Manufacturing Company, Ltd. MOS devices having elevated source/drain regions
US20090140351A1 (en) * 2007-11-30 2009-06-04 Hong-Nien Lin MOS Devices Having Elevated Source/Drain Regions
KR101376260B1 (ko) * 2008-04-14 2014-03-20 삼성전자 주식회사 반도체 소자 및 그 제조 방법
KR101120181B1 (ko) * 2008-04-21 2012-02-27 주식회사 하이닉스반도체 반도체 소자의 형성 방법
WO2010023722A1 (ja) * 2008-08-26 2010-03-04 富士通マイクロエレクトロニクス株式会社 半導体装置及びその製造方法
US8133664B2 (en) * 2009-03-03 2012-03-13 Micron Technology, Inc. Methods of forming patterns
US8633070B2 (en) 2010-02-10 2014-01-21 Taiwan Semiconductor Manufacturing Company, Ltd Lightly doped source/drain last method for dual-epi integration
KR101714003B1 (ko) 2010-03-19 2017-03-09 삼성전자 주식회사 패시티드 반도체패턴을 갖는 반도체소자 형성방법 및 관련된 소자
CN102487015A (zh) * 2010-12-03 2012-06-06 中国科学院微电子研究所 一种半导体结构及其制造方法
US20120235244A1 (en) * 2011-03-18 2012-09-20 Institute of Microelectronics, Chinese Academy of Sciences Semiconductor Structure and Method for Manufacturing the Same
US20120286391A1 (en) * 2011-05-09 2012-11-15 Mediatek Inc. Semiconductor circuit
US8791732B2 (en) 2011-05-09 2014-07-29 Mediatek Inc. Phase locked loop
CN103137475B (zh) * 2011-11-23 2015-09-16 中国科学院微电子研究所 一种半导体结构及其制造方法
CN103165427B (zh) * 2011-12-13 2016-08-03 中芯国际集成电路制造(上海)有限公司 Mos器件及其形成方法
CN103871887B (zh) * 2012-12-18 2016-10-05 中芯国际集成电路制造(上海)有限公司 Pmos晶体管、nmos晶体管及其各自的制作方法
US20140183663A1 (en) * 2012-12-28 2014-07-03 Texas Instruments Incorporated Raised Source/Drain MOS Transistor and Method of Forming the Transistor with an Implant Spacer and an Epitaxial Spacer
KR102527218B1 (ko) 2016-01-08 2023-04-28 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
CN108231590B (zh) 2016-12-09 2023-03-14 Imec 非营利协会 水平纳米线半导体器件
CN109638010B (zh) * 2017-10-09 2021-09-14 联华电子股份有限公司 射频切换装置以及其制作方法
TWI696270B (zh) * 2019-04-15 2020-06-11 力晶積成電子製造股份有限公司 記憶體結構及其製造方法
FR3113770A1 (fr) 2020-08-31 2022-03-04 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procédé de fabrication de composants micro-électroniques

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69032917T2 (de) * 1989-09-28 1999-07-29 Commissariat Energie Atomique Verfahren zur Herstellung einer Hochspannungs-MIS-integrierten Schaltung
US6121100A (en) * 1997-12-31 2000-09-19 Intel Corporation Method of fabricating a MOS transistor with a raised source/drain extension
US6255703B1 (en) * 1999-06-02 2001-07-03 Advanced Micro Devices, Inc. Device with lower LDD resistance
US6465313B1 (en) * 2001-07-05 2002-10-15 Advanced Micro Devices, Inc. SOI MOSFET with graded source/drain silicide
US6562686B2 (en) * 2001-03-29 2003-05-13 Hynix Semiconductor Inc. Method for fabricating semiconductor device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63150965A (ja) * 1986-12-15 1988-06-23 Toshiba Corp 半導体装置の製造方法
JPH04350942A (ja) * 1991-05-29 1992-12-04 Nec Corp 半導体装置の製造方法
JP2626532B2 (ja) * 1993-12-27 1997-07-02 日本電気株式会社 半導体装置およびその製造方法
JPH0832067A (ja) * 1994-07-21 1996-02-02 Toshiba Corp Ｍｉｓ型半導体装置
US5710450A (en) * 1994-12-23 1998-01-20 Intel Corporation Transistor with ultra shallow tip and method of fabrication
JP2956549B2 (ja) * 1995-09-14 1999-10-04 日本電気株式会社 半導体記憶装置及びその製造方法とデータ消去方法
JPH09121050A (ja) * 1995-10-25 1997-05-06 Ricoh Co Ltd Ｍｏｓ型半導体装置とその製造方法
JPH09129731A (ja) * 1995-11-02 1997-05-16 Nec Corp 半導体装置の製造方法
JPH10125913A (ja) * 1996-10-23 1998-05-15 Sony Corp 半導体装置および半導体装置の製造方法
KR100239707B1 (ko) * 1996-11-27 2000-01-15 김영환 반도체 소자의 제조방법
JPH11312804A (ja) * 1998-04-28 1999-11-09 Sony Corp 半導体装置およびその製造方法
JP2000269495A (ja) * 1999-03-18 2000-09-29 Toshiba Corp 半導体装置及びその製造方法
US6902980B2 (en) * 2003-06-05 2005-06-07 Taiwan Semiconductor Manufacturing Co., Ltd. Method of fabricating a high performance MOSFET device featuring formation of an elevated source/drain region

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69032917T2 (de) * 1989-09-28 1999-07-29 Commissariat Energie Atomique Verfahren zur Herstellung einer Hochspannungs-MIS-integrierten Schaltung
US6121100A (en) * 1997-12-31 2000-09-19 Intel Corporation Method of fabricating a MOS transistor with a raised source/drain extension
US6255703B1 (en) * 1999-06-02 2001-07-03 Advanced Micro Devices, Inc. Device with lower LDD resistance
US6562686B2 (en) * 2001-03-29 2003-05-13 Hynix Semiconductor Inc. Method for fabricating semiconductor device
US6465313B1 (en) * 2001-07-05 2002-10-15 Advanced Micro Devices, Inc. SOI MOSFET with graded source/drain silicide

Also Published As

Publication number Publication date
TWI243423B (en) 2005-11-11
TW200509259A (en) 2005-03-01
US20050040472A1 (en) 2005-02-24
US7338874B2 (en) 2008-03-04
KR20050020382A (ko) 2005-03-04
US20060255413A1 (en) 2006-11-16
JP2005072577A (ja) 2005-03-17
KR100546369B1 (ko) 2006-01-26
CN1585128A (zh) 2005-02-23
US7098514B2 (en) 2006-08-29
DE102004041066A1 (de) 2005-03-24
CN100431152C (zh) 2008-11-05

Similar Documents

Publication Publication Date Title
DE102004041066B4 (de) Hochintegriertes Halbleiterbauelement mit Silicidschicht und zugehöriges Herstellungsverfahren
DE69909205T2 (de) Verfahren zur Herstellung vertikaler Transistoren
DE102005006153B4 (de) Verfahren zum Herstellen eines Feldeffekttransistors (FETs)
DE102006034772B4 (de) Verfahren zum Herstellen einer Halbleiter - Vorrichtung mit einem Grabengate
DE102006062862B4 (de) Verfahren zum Herstellen von Feldeffekttransistoren mit vertikal ausgerichteten Gate-Elektroden
DE10323013B4 (de) Verfahren zur Herstellung eines Halbleiterbauelementes mit PMOS- und NMOS-Transistor
DE19845003C1 (de) Vertikaler Feldeffekttransistor mit innenliegendem ringförmigen Gate und Herstellverfahren
DE102005046133B4 (de) Herstellungsverfahren für einen RCAT-Transistor und entsprechender RCAT-Transistor
DE112008002270B4 (de) Verfahren zur Herstellung von MOS-Strukturen mit einem geringeren Kontaktwiderstand
DE102005022306B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit einem Fin-Feldeffekttransistor (FinFET)
DE102006016550B4 (de) Feldeffekttransistoren mit vertikal ausgerichteten Gate-Elektroden und Verfahren zum Herstellen derselben
EP0809860B1 (de) Verfahren zur Herstellung einer SCHICHTSTRUKTUR MIT EINER SILICID-SCHICHT
DE102005020410A1 (de) Transistorstruktur und zugehöriges Herstellungsverfahren
DE10335101B4 (de) Verfahren zur Herstellung einer Polysiliziumleitung mit einem Metallsilizidgebiet, das eine Linienbreitenreduzierung ermöglicht
DE102019200781A1 (de) Hochspannungs-Metall-Oxid-Halbleitertransistor mit niedrigem Ein-Widerstand
DE102007054222B4 (de) Halbleiterbauteil mit Trench-Transistoren und Verfahren zur Herstellung eines solchen Bauteils
DE3603470A1 (de) Verfahren zur herstellung von feldeffektbauelementen auf einem siliziumsubstrat
DE112007003116T5 (de) Verspannter Transistor und Verfahren zu dessen Herstellung
DE102011053147A1 (de) Grabenstrukturen in direktem kontakt
DE10229653A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Harstellung
DE69924338T2 (de) Verfahren zur herstellung von halbleiterbauelementen mit einem graben-gate
DE69921172T2 (de) Grabenisolation für bauelemente mit selektiver dotierung
DE10330070A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE19615692C2 (de) Halbleitervorrichtung und Herstellungsverfahren einer Halbleitereinrichtung
DE10107012A1 (de) Verfahren zur Herstellung eines Polysilicium-Kondensators unter Verwendung von FET- und bipolaren Basis-Polysiliciumschichten

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final