CN111490063B - 交叉点存储器及其制造方法 - Google Patents

交叉点存储器及其制造方法 Download PDF

Info

Publication number
CN111490063B
CN111490063B CN202010312551.7A CN202010312551A CN111490063B CN 111490063 B CN111490063 B CN 111490063B CN 202010312551 A CN202010312551 A CN 202010312551A CN 111490063 B CN111490063 B CN 111490063B
Authority
CN
China
Prior art keywords
active material
electrode
memory cell
stack
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010312551.7A
Other languages
English (en)
Other versions
CN111490063A (zh
Inventor
马歇罗·瑞法西欧
萨穆埃莱·西雅瑞罗
法比欧·佩里兹
因诺琴佐·托尔托雷利
罗伯托·索马斯基尼
克里斯蒂娜·卡塞拉托
里卡尔多·莫塔德利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Priority to CN202010312551.7A priority Critical patent/CN111490063B/zh
Publication of CN111490063A publication Critical patent/CN111490063A/zh
Application granted granted Critical
Publication of CN111490063B publication Critical patent/CN111490063B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明大体上涉及集成电路装置，且特定来说，本发明涉及交叉点存储器阵列及其制造方法。在一个方面中，一种制造交叉点存储器阵列的方法包括：形成包含第一活性材料及所述第一活性材料上的第二活性材料的存储器单元材料堆叠，其中所述第一活性材料及所述第二活性材料中的一者包括存储材料且所述第一活性材料及所述第二活性材料中的另一者包括选择器材料。制造交叉点存储器阵列的所述方法进一步包括图案化所述存储器单元材料堆叠，其包含：蚀刻穿过所述存储器单元材料堆叠的所述第一活性材料及所述第二活性材料中的至少一者；在蚀刻穿过所述第一活性材料及所述第二活性材料中的所述一者之后，使保护衬垫形成于所述第一活性材料及所述第二活性材料中的所述至少一者的侧壁上；以及在使所述保护衬垫形成于所述第一活性材料及所述第二活性材料中的所述一者的所述侧壁上之后，进一步蚀刻所述存储器单元材料堆叠。

Description

交叉点存储器及其制造方法
分案申请的相关信息
本案是分案申请。该分案的母案是申请日为2015年02月09日、申请号为201580009999.9、发明名称为“交叉点存储器及其制造方法”的发明专利申请案。
技术领域
本文中所揭示的标的物大体上涉及集成电路装置，且尤其涉及交叉点存储器阵列及其制造方法。
背景技术
一般来说，交叉点存储器阵列是指具有存储器元件的存储器阵列，所述存储器元件安置且电连接于第一组导线(例如，字线)与第二组导线(例如，位线)(其与第一组导线重叠且交叉)之间的交叉接点处。一些交叉点存储器阵列并入有其电阻可由横跨所述存储器元件施加的信号变化的材料。电阻变化材料的实例包含相变材料。
制造交叉点存储器阵列可包含：图案化具有呈堆叠配置的多个元件的存储器元件。图案化存储器元件(其通常涉及蚀刻材料堆叠的至少部分以形成堆叠结构，例如线堆叠)可导致不良影响，例如损坏及污染被蚀刻的堆叠结构的侧壁。因此，需要可最小化此不良影响的制造方法。
发明内容
本申请的一个实施例涉及一种存储器装置。所述存储器装置包括：衬底；下导线，其安置于所述衬底上方且在第一方向上延伸；及上导线，其安置于所述下导线上方且在与所述第一方向不同的第二方向上延伸；及存储器单元堆叠，其插入于所述下导线与所述上导线之间，所述存储器单元堆叠包括上活性元件及下活性元件，其中当在所述第一方向上观看时，所述存储器单元堆叠包含横向平坦区域，使得在所述横向平坦区域下方的所述存储器单元堆叠的第一宽度比在所述横向平坦区域上方的所述存储器单元堆叠的第二宽度更宽。
本申请的另一个实施例涉及一种方法。所述方法包括：在衬底上形成存储器单元堆叠，所述存储器单元堆叠包括第一活性材料及在第一活性元件上方的第二活性材料；所述存储器单元堆叠进一步包括下电极材料，中间电极材料，及上电极材料，其中所述第一活性材料安置于所述上电极材料与所述中间电极材料之间，且其中所述第二活性材料安置于所述下电极材料与所述中间电极材料之间；蚀刻所述第一活性材料及所述上电极材料；在所述第一活性材料、横向平坦区域及所述上电极材料的侧壁上形成第一保护衬垫。
本申请的又一个实施例涉及一种存储器装置。所述存储器装置包括：衬底；所述衬底上方的存储器单元堆叠，所述存储器单元堆叠包括：第一活性材料；不同于所述第一活性材料的第二活性材料；在所述第一活性材料上方的第一电极；在所述第一活性材料下方且在所述第二活性材料上方的第二电极；在所述第二活性材料下方的第三电极；第一横向平坦区域；形成于第一横向平坦区域上的第一保护衬垫；第二横向平坦区域；及形成于所述第一横向平坦区域及所述第二横向平坦区域上的第二保护衬垫。
附图说明
在本说明书的结尾部分中特别指出所主张的标的物。然而，可通过参考结合附图来阅读的以下详细描述而更好地理解组织及/或操作方法，以及其某些目的、特征及/或优点，其中：
图1是根据一些实施例的存储器单元的示意性三维图。
图2A到2N是根据一些实施例的在各种制造阶段的存储器单元的中间结构的示意性三维图。
图3A到3C是根据一些实施例的存储器单元的结构的横截面图，其中横截面取自y-z平面。
图4是根据一些实施例的存储器单元的结构的横截面图，其中横截面取自x-z平面。
图5A到5C是根据一些实施例的存储器单元的结构的横截面图，其中横截面取自y-z平面。
图式中的特征未必按比例绘制且可在不同于所说明的方向的方向上延伸。虽然说明各种轴及方向来促进本文中的论述，但应了解，特征可在不同方向上延伸。
具体实施方式
如上文所提及，交叉点存储器阵列一般是指具有存储器单元的存储器阵列，所述存储器单元安置且电连接于第一组导线(例如，字线)与第二组导线(例如，位线)(其与所述第一组导线重叠且交叉)之间的交叉接点处。所述存储器单元可响应于信号而改变其存储器状态，所述信号可为电信号，例如电压或电流脉冲。一些存储器单元(有时称为电阻变化单元)并入有电阻变化材料，所述电阻变化材料的电阻可由通过连接到所述电阻变化材料的所述第一导线及所述第二导线提供的电信号改变。此类电阻变化材料的一个类别是相变材料类别，例如(但不限于)硫族化物材料。
交叉点存储器阵列中的存储器单元可包含布置成堆叠配置的多个元件。举例来说，存储器单元可包含存储元件及选择器元件，且也可包含电极，所述电极连接所述存储元件及所述选择器元件且进一步将所述存储元件及所述选择器元件连接到导线。此类电极可用于防止相邻功能元件之间的反应或相互扩散，但可根据所选材料而不采用所述电极。图案化具有多个元件的存储器单元(其通常涉及蚀刻材料堆叠的至少部分以形成堆叠结构，例如线堆叠)可导致不良影响，例如损坏及/或交叉污染被蚀刻的所述堆叠结构的侧壁。举例来说，在蚀刻期间，存储元件或选择器元件中的一者的侧壁可受化学及/或物理损坏。交叉污染可由于将经蚀刻材料及/或蚀刻副产物中的一者再沉积到另一元件上发生。举例来说，来自选择器材料的元素可污染存储材料的侧壁，或反之亦然。类似损坏及/或交叉污染可发生于存储元件或选择器元件的材料、电极材料、导线材料、或可作为堆叠蚀刻过程的部分受到蚀刻的任何其它材料中的一或多者中。另外，可在后续过程中热“驱入(drive-in)”污染物，借此引起对最终装置特性以及制造产率的非所要不良影响。因此，需要可最小化此类不良影响的制造方法。
一种根据一些实施例的制造存储器装置的方法包括：形成存储器单元材料堆叠；及图案化所述存储器单元材料堆叠。形成所述存储器单元材料堆叠包含：形成(例如，沉积)第一活性材料及所述第一活性材料上的第二活性材料。在一些实施例中，所述第一活性材料及所述第二活性材料中的一者包括存储材料且所述第一活性材料及所述第二活性材料中的另一者包括选择器材料。图案化所述存储器单元材料堆叠可包含：蚀刻穿过所述存储器单元材料堆叠的部分，例如蚀刻穿过所述存储器单元材料堆叠的所述第一活性材料及所述第二活性材料中的至少一者；以及在完成整个存储器单元材料堆叠的蚀刻之前，使保护衬垫形成于侧壁上。在形成所述保护衬垫之后，所述单元材料堆叠可进一步经蚀刻以完成所述单元堆叠蚀刻。因此，在所述单元堆叠的进一步蚀刻期间，侧壁覆盖有所述保护衬垫的所述存储器单元堆叠的部分受到保护，使得可在所述单元堆叠的进一步蚀刻期间被放出的蚀刻产物被防止污染侧壁覆盖有所述保护衬垫的部分。蚀刻可为干式蚀刻，其包含物理蚀刻、化学蚀刻或两者的组合(如反应性离子蚀刻中)。
图1描绘根据一个实施例的交叉点存储器阵列中的存储器单元10。图1中的存储器单元10是电阻变化存储器单元，其布置成在y方向上延伸的列线20与在x方向上延伸的行线22之间的堆叠配置。虽然说明插入于一个列线20与一个行线22之间的单个存储器单元10，但应理解，存储器阵列可包含形成于多个列线20与多个行线22之间的多个交叉点处的额外存储器单元。依照业界惯例，列线20可替代地称为位线或数字线，或更一般来说，称为存取线，且行线22可替代地称为字线，或更一般来说，也称为存取线，但这些名称也可颠倒。行线22及列线20是导线，其经配置以在阵列中的单元与驱动器电路之间载送电信号，例如(举例来说)电压或电流脉冲。存储器单元10包含存储器单元堆叠30，其包含选择器元件38及存储元件34，且在所说明的实施例中，这些元件由中间电极36分离。存储器单元堆叠30另外包含选择器元件38与行线22之间的第一电极40及列线20与存储元件34之间的第二电极32。
从图1的所说明实施例修改的实施例是可能的。举例来说，虽然图1中所说明的实施例展示第一电极40(其经配置为横向地局限于一个维度上且在列线22上方沿x方向延伸的线结构)及第二电极32(其经配置为横向地局限于两个维度上的结构)，但相反配置是可能的，其中第一电极40经配置为横向地局限于两个维度上的结构且第二电极32经配置为横向地局限于一个维度上且在行线20下方沿y方向延伸的线结构。在其它实施例中，第一电极40及第二电极32两者可横向地局限于一个或两个维度上。另外，在其它实施例中，堆叠配置内的存储元件34及选择器元件38的位置可彼此互换。在其它实施例中，可省略选择器元件38。在其它实施例中，可根据邻近存储材料、选择器材料及导线材料的兼容性或反应性而省略第一电极、第二电极及中间电极中的任何者。另外，“行”及“列”名称是可互换的，且行及列一般是垂直的，但可以除90°之外的角度彼此交叉。
存储元件34的实例包含基于硫族化物的相变存储元件、电阻式随机存取存储器(RRAM)存储元件(例如，NiO、HfO2、ZrO2、Cu2O、TaO2、Ta2O5、TiO2、SiO2、Al2O3)、导电桥接式随机存取存储器(CBRAM)存储元件(例如，掺杂金属的硫族化物)及/或自旋转移力矩随机存取存储器(STT-RAM)存储元件，以及其它类型的存储元件。
选择器元件38的实例包含两端装置(例如，开关)，例如二极管、双向阈值开关(OTS)、隧道结或混合型离子-电子导电开关(MIEC)，以及其它两端装置。替代地，选择器元件38的实例包含三端装置(例如，开关)，例如场效应晶体管(FET)或双极结型晶体管(BJT)，以及其它切换元件。
在一些实施例中，存储元件34及选择器元件38中的一或两者可包括硫族化物材料。当存储元件34及选择器元件38两者包括硫族化物材料时，存储元件34可包括可经历在室温下不挥发的相变的硫族化物材料。另一方面，选择器元件38可包括不经历类似非挥发相变的硫族化物材料。
在一些实施例中，存储元件34包含相变材料，其包含硫族化物组合物，例如包含铟(In)-锑(Sb)-碲(Te)(IST)合金系统(例如，In2Sb2Te5、In1Sb2Te4、In1Sb4Te7等等)内的元素中的至少两者的合金、或包含锗(Ge)-锑(Sb)-碲(Te)(GST)合金系统(例如，Ge8Sb5Te8、Ge2Sb2Te5、Ge1Sb2Te4、Ge1Sb4Te7、Ge4Sb4Te7等等)内的元素中的至少两者的合金，以及其它硫族化物合金系统。如本文中所使用，用连字符连接的化学组合物符号指示包含于特定混合物或化合物中的元素，且希望表示涉及所指示元素的全部化学计量比。可用于相变存储元件中的其它硫族化物合金系统包含(例如)Ge-Te、In-Se、Sb-Te、Ga-Sb、In-Sb、As-Te、Al-Te、In-Ge-Te、Ge-Sb-Te、Te-Ge-As、In-Sb-Te、Te-Sn-Se、Ge-Se-Ga、Bi-Se-Sb、Ga-Se-Te、Sn-Sb-Te、In-Sb-Ge、Te-Ge-Sb-S、Te-Ge-Sn-O、Te-Ge-Sn-Au、Pd-Te-Ge-Sn、In-Se-Ti-Co、Ge-Sb-Te-Pd、Ge-Sb-Te-Co、Sb-Te-Bi-Se、Ag-In-Sb-Te、Ge-Sb-Se-Te、Ge-Sn-Sb-Te、Ge-Te-Sn-Ni、Ge-Te-Sn-Pd及Ge-Te-Sn-Pt。
在一些实施例中，选择器元件38包含硫族化物材料，其一侧通过中间电极36电耦合到存储元件34且其另一侧通过第一电极40电连接到行线22。具有硫族化物材料的选择装置可有时称为双向阈值开关(OTS)。OTS可包含硫族化物组合物，其包含上文针对存储元件34所描述的硫族化物合金系统中的任一者。另外，选择器元件可进一步包括用于抑制结晶的元素，例如砷(As)。OTS材料的实例包含Te-As-Ge-Si、Ge-Te-Pb、Ge-Se-Te、Al-As-Te、Se-As-Ge-Si、Se-As-Ge-C、Se-Te-Ge-Si、Ge-Sb-Te-Se、Ge-Bi-Te-Se、Ge-As-Sb-Se、Ge-As-Bi-Te及Ge-As-Bi-Se，以及其它者。
电极32、36及40可包括电连接存储器单元的操作元件但防止材料之间的反应的材料。举例来说，当存储元件34及选择器元件38包括硫族化物材料时，可有利地将非反应性导体放置于这些元件之间以防止所述元件的材料的相互扩散，且也可有利地将非反应性导体放置于这些元件与所述元件的相应相邻导线(特定来说，由金属材料形成的导线)之间。合适电极材料的实例包含：一或多个导电材料及半导电材料，例如(举例来说)碳(C)；n型掺杂多晶硅及p型掺杂多晶硅；金属，其包含Al、Cu、Ni、Cr、Co、Ru、Rh、Pd、Ag、Pt、Au、Ir、Ta及W；导电金属氮化物，其包含TiN、TaN、WN及TaCN；导电金属硅化物，其包含硅化钽、硅化钨、硅化镍、硅化钴及硅化钛；及导电金属氧化物，其包含RuO2。
另外，行线22及列线20可包括任何导电及/或半导电材料，其适于形成导线以载送用于存取存储器阵列内的存储器单元的电流。适于形成行线22及列线20的导电/半导电材料的实例包含：n型掺杂或p型掺杂多晶硅；金属，其包含Al、Cu及W；导电金属氮化物，其包含TiN、TaN及TaCN；及其它导电材料。在其中省略电极32或40中的一者的实施例中，行线22或列线20除载送电信号之外，也可充当单元电极。
在下文中，应理解，虽然存储器单元的一些实施例可描述为具有与包含硫族化物材料的存储元件及选择器元件相关的某些特征，但所述实施例不受限于此类存储材料及选择器材料。举例来说，在一些实施例中，存储器单元可包含存储元件(其包含硫族化物相变材料)，同时包含选择器元件(其不包含硫族化物材料)，例如双极结型晶体管或二极管。在一些其它实施例中，可使用具有类似于硫族化物相变材料的电特性的另一材料。在一些其它实施例中，存储器单元可包含选择器元件(其包含双向阈值切换材料)，同时包含存储元件(其不包含硫族化物材料)，例如基于氧化物的电阻变化氧化物材料。在其它实施例中，存储器单元可包含硫族化物相变材料，其具有存储功能性及选择器功能性两者而不具有用于这些功能的单独选择器元件。
图2A到2N是说明根据各种实施例的存储器装置的结构及制造方法的中间存储器阵列结构的示意性三维图。在所说明实施例中，制造包含：部分地蚀刻存储器单元材料堆叠；及在完成所述蚀刻之前保护所述部分经蚀刻存储器单元材料堆叠的暴露侧壁以形成堆叠存储器单元结构，例如存储器单元线堆叠。所述蚀刻可为图案化过程的部分，其中与存储器单元堆叠共同地图案化导线。在所说明的过程中，使用两个掩模图案来图案化下行线及上列线，且由所述两个掩模图案中的每一者部分地图案化介入存储器单元堆叠。
虽然未展示(为了清楚及易于说明)，但应理解，所说明的阵列结构形成于衬底上，所述衬底可尤其包含各种外围电路及支持电路(例如，CMOS晶体管，其形成列及行驱动器电路及感测放大器电路的部分)，以及插口及布线(其通过上文所描述的列线及行线来将此电路连接到存储器阵列)。另外，所述衬底可包含一或多个存储器阵列或阵列的“层叠(deck)”。如本文中所使用，术语“衬底”可包含块状半导体衬底以及形成于所述块状半导体衬底上的集成结构。
如本文中所使用且在整个说明书中，“消减图案化”是指其中通过移除材料而图案化待界定的结构的过程序列。举例来说，“消减图案化过程”可包含：首先通过光刻来提供与待图案化的区域重叠的蚀刻掩模结构，接着进行蚀刻，使得由所述掩模结构遮蔽的区域中的材料被保护，同时通过蚀刻移除过程而移除暴露区域中的材料。用于消减图案化层堆叠的过程步骤组可包含(举例来说)：提供蚀刻掩模图案，所述蚀刻掩模图案可包括抗蚀剂、硬掩模及抗反射涂层中的一或多者。可通过光刻过程而图案化所述抗蚀剂，且可将所述图案转印到下硬掩模及/或抗反射层中。其它光刻技术也是可能的，其包含无硬掩模层的过程。如果包含硬掩模层，那么可在下伏材料的蚀刻期间使用硬掩模之前移除所述抗蚀剂。因此，可在将所述图案转印到所关注的材料中时由抗蚀剂及/或硬掩模层提供所述蚀刻掩模图案。所述蚀刻掩模图案阻挡由所述掩模图案覆盖的区域以保护下伏材料免受蚀刻(例如，湿式蚀刻或干式蚀刻)，同时所述蚀刻掩模图案暴露未由所述掩模图案覆盖的区域以蚀刻待被蚀刻的材料的暴露区域。
参考图2A的中间阵列结构100a，根据一些实施例，制造存储器装置的方法包含：使下导电材料22a形成于衬底(未展示)上；使存储器单元材料堆叠30a形成于下导电材料22a上；以及使第一硬掩模材料42a形成于单元材料堆叠30a上。形成存储器单元材料堆叠30a又包含：使下电极材料40a形成于下导电材料22a上；使选择器元件材料38a形成于下电极材料40a上；使中间电极材料36a形成于选择器元件材料38a上；使存储元件材料34a形成于中间电极材料36a上；使上电极材料32a形成于存储元件材料34a上；以及使第一硬掩模材料42a形成于上电极材料32a上。可通过将层毯覆式沉积于所述衬底上(例如，通过溅镀沉积或化学气相沉积)而形成所述材料中的每一者。应理解，在其它实施例中，存储器单元堆叠可省略或添加材料。
参考图2B的中间阵列结构100b，根据一些实施例，制造存储器装置的方法包含：消减图案化图2A的中间阵列结构100a的存储器单元材料堆叠以形成在x方向上延伸的部分经蚀刻下线堆叠44a。在将掩模图案化于中间阵列结构100b上之后，可将具有中间阵列结构100a的衬底装载到干式蚀刻工具中。在一个实施例中，可在所述干式蚀刻工具中进行下文相对于图2B到2E所描述的过程。
用于形成部分经蚀刻下线堆叠44a的消减图案化包含：形成包括在x方向上延伸的线的蚀刻掩模线图案(例如，光致抗蚀剂图案)；及蚀刻所述蚀刻掩模图案线之间的暴露区域。至少蚀刻上活性材料。在图2B的所说明实施例中，蚀刻硬掩模材料42a、上电极材料32a及存储元件材料34a以形成部分经蚀刻下线堆叠44a，部分经蚀刻下线堆叠44a包含中间电极材料36a上的存储元件线34b、存储元件线34b上的上电极线32b、及上电极线32b上的硬掩模线42b。所得中间结构100b包含由浅沟槽分离的部分经蚀刻下线堆叠44a。
应了解，虽然在图2B的所说明实施例中蚀刻过程移除存储元件材料34a的部分以暴露其侧壁，但在其中根据一些实施例而切换存储元件材料34a及选择器元件材料38a的垂直位置的实施例中，类似蚀刻过程可移除选择器元件材料38a的部分。
另外，应了解，虽然在图2B的所说明实施例中蚀刻至少延伸到中间电极材料36a的上表面使得随后可使用保护衬垫来保护存储材料34b及上电极32b的暴露侧壁，但蚀刻过程可根据希望在后续处理期间保护图2A的中间阵列结构100a的何种材料而停止于其它深度处。举例来说，在一些实施例中，蚀刻过程可随后继续进行以移除中间电极材料36a、选择器元件材料34a、底部电极材料40a及下电极材料22a中的一或多者，如将从图3A到3C的下列描述理解。
仍参考图2B，应进一步了解，形成部分经蚀刻下线堆叠44a可包含：至少部分地蚀刻到位于存储材料线34b下方的材料(在此情况中为中间电极材料36a)中以便确保在存储材料的全厚度上暴露侧壁以进行后续保护，其可导致穿过中间电极材料36a的厚度的部分暴露侧壁。
一般来说，干式蚀刻过程可利用通过采用各种蚀刻剂的化学反应，所述蚀刻剂包括(例如)卤化物(例如，含氟、含氯、含溴或含碘的蒸气化合物)中的至少一者以与正被移除的材料形成挥发性化学化合物。一些其它干式蚀刻过程可利用通过采用带电物质的加速的物理能量，所述带电物质可为蚀刻剂本身或蚀刻剂与其它物质(例如，惰性离子)的组合。一些其它干式蚀刻过程(例如，反应性离子蚀刻)可利用化学反应及物理能量两者的组合来优化蚀刻性能。
应了解，用于图案化图2B的部分经蚀刻下线堆叠44a的一些干式蚀刻过程包含多个子过程以增强蚀刻速率及/或轮廓。然而，专用于移除图2A的中间结构100a的各种材料内的特定材料的子过程可导致不良结果。举例来说，在移除直到且包含存储元件材料34a的材料之后，如果蚀刻过程继续进一步移除中间电极材料36a及选择器元件材料38a，那么可释放来自额外移除材料(例如，选择器元件材料38a)的蚀刻副产物的原子、分子或集群且将其再沉积于别处，例如再沉积于存储元件线34b的侧壁上。从选择器材料释放的材料可污染存储元件线34b的侧壁或主体材料以导致所得存储器单元的电性能的非所要变化，例如(举例来说)存储器单元的阈值/切换电压的移位。从选择器材料38a释放的材料(其随后可并入到存储元件材料34a中而不良地改变存储元件材料34a的电特性)的实例尤其包含Te、As、Ge、Si、Pb、Se、Al、C、Bi及Sb。特定来说，As及Se可改变硫族化物存储材料(例如，GST)的特性。
当然，可由于移除的材料或蚀刻副产物中的任何者再沉积于已被蚀刻的材料中的任何者的既有侧壁上而发生其它交叉污染。此污染可发生于蚀刻期间或后续过程(例如，湿式清洗过程或间隙填充过程)期间。
为避免可由干式蚀刻过程引起的存储器单元的电性能的非所要变化，可有利地在部分蚀刻之后使保护衬垫形成于经蚀刻层的侧壁上，举例来说，在继续蚀刻中间结构100b的堆叠之前形成图2B的部分经蚀刻下线堆叠44a。因此，将在下列描述中描述使保护衬垫形成于(例如)图2B中的部分经蚀刻下线堆叠44a的侧壁上的方法。
参考图2C的中间阵列结构100c，根据一些实施例，制造存储器装置的方法包含：使保护衬垫46a形成于图2B的部分经蚀刻下线堆叠44a的表面(包含侧壁)上以形成具有覆盖有保护衬垫46a的侧壁的部分经蚀刻下线堆叠44b。所得中间结构100c包含由浅沟槽(展示一个沟槽)分离的部分经蚀刻下线堆叠44a(图2B)及形成于浅沟槽的侧壁及底部表面上的保护衬垫46a。
在一些实施例中，保护衬垫46a可包含碳氟化合物材料。如本文中所使用，碳氟化合物材料包含具有碳及氟的可具有或可不具有长程有序性的任何材料，且包含聚合链及非晶材料。可在经配置用于沉积过程及蚀刻过程中的至少一者的处理腔室中沉积此类碳氟化合物材料。有利地，可在同一干式蚀刻腔室中原位沉积所述碳氟化合物材料，所述干式蚀刻腔室用于形成图2B的部分经蚀刻下线堆叠44a，以及用于执行用于界定下线堆叠的后续蚀刻过程。可通过原位沉积保护衬垫而减少额外处理时间、设备及材料。举例来说，使用包含C及F的等离子体及碳氟化合物反应气体物质(例如(举例来说)CH2F2、CF、CF2、CF4、C4F6、C4F8、COF3及CHF3)来沉积所述碳氟化合物材料。
在一些实施例中，形成保护衬垫46a包含：沉积保形衬垫材料，所述保形衬垫材料均匀地且大体上覆盖图2B的中间结构100b的所有暴露表面，所述暴露表面包含部分经蚀刻下线堆叠44a的侧壁及邻近部分经蚀刻下线堆叠44a之间的线堆叠间区域。至少覆盖上活性材料的侧壁。在所说明的实施例中，覆盖硬掩模线42b、上电极线32b、存储元件线34b的侧壁及中间电极材料36a的任何暴露侧壁。如本文中所使用，保形材料在经沉积表面的各种部分上具有大体上相同的厚度。因此，当保形时，保护衬垫46a在部分经蚀刻下线堆叠44b的顶部表面及侧壁上以及在邻近部分经蚀刻下线堆叠44b之间的中间电极材料36a上具有大体上相同厚度。
应了解，保形保护衬垫46a可有利地实现后续间隔物结构形成(如下文进一步所描述)。一些处理条件(例如，相较于用于导致图2B的垂直蚀刻的条件更低的沉积期间的衬底偏压及/或更高的处理腔室压力)可促进保形保护衬垫46a的形成。在不受限于任何理论的情况下，此类处理条件可阻碍蚀刻剂物质朝向衬底加速。举例来说，如果用于蚀刻以界定存储材料线34b的干式蚀刻条件包含约1到20毫托的较低压力及约-200V到-500V的高衬底偏压，那么可将压力增大到约30到约50毫托且将衬底偏压减小到-50V到+50V，尤其是0V(无衬底偏压)以实现较大各向同性处理及保护衬垫46a的更保形沉积。
在其它实施例中，可非原位沉积保形保护衬垫46a，在此情况中，可采用无机材料，例如氮化硅。
应了解，保护衬垫46a的厚度可经定制以有效地防止交叉污染以及控制图2C中的存储元件线34b与中间电极层36a之间的界面上方及其下方的层的宽度的所得变化。在一些实施例中，保护衬垫可具有在相同垂直高度处测量的单元线堆叠30b的宽度的约5％到约25％之间或约10％到约20％之间(例如约15％)的厚度。在一些实施例中，保护衬垫可具有约1nm到约20nm之间或约1nm到约10nm之间(例如约5nm)的厚度。
参考图2D的中间阵列结构100d，制造存储器装置的方法另外包含：根据一些实施例，各向异性地移除图2C的保护衬垫46a的水平部分以暴露硬掩模线42b的上表面及部分经蚀刻下线堆叠44c之间的中间电极材料36a的上表面。剩余保护衬垫46b覆盖部分经蚀刻下线堆叠44c的侧壁，所述侧壁包含存储线34b的侧壁。此各向异性移除在业界中可称为“间隔物蚀刻过程”，其是指定向蚀刻过程，所述定向蚀刻过程经设计以主要在垂直方向(z方向)上移除材料，使得图2C的保护衬垫46a大体上或完全从水平表面(例如，形成于x-y平面中的表面)移除，同时保护衬垫46b保留于垂直表面(例如，形成于x-z平面及y-z平面中的表面)上且可称为保护间隔物。在进行各向异性蚀刻以从浅沟槽的底部表面移除保护衬垫材料之后，所得中间结构100d包含由浅沟槽分离的部分经蚀刻下线堆叠44a及形成于浅沟槽的侧壁表面上的保护衬垫46b。
可在与下文参考图2E所描述之后续蚀刻相同的干式蚀刻腔室中进行间隔物蚀刻。在其中保护衬垫46a原位形成于干式蚀刻工具内的实施例中，相同工具可用于图2B到2E的序列。
参考图2E的中间阵列结构100e，根据一些实施例，一旦图2C的保护衬垫46a经各向异性蚀刻以暴露硬掩模线42b的上表面及部分经蚀刻下线堆叠44c之间的中间电极材料36a的上表面，则图2D的中间阵列结构100d(其包含可能已在先前步骤中被部分地蚀刻的中间电极材料36a的剩余厚度)进一步经蚀刻以界定完全经蚀刻下线堆叠44d，如图2E中所展示。完全经蚀刻下线堆叠44d从底部开始包含衬底上的下导线22、下导线22上的单元线堆叠30c、及单元线堆叠30c上的任何剩余第一硬掩模线42b。单元线堆叠30c包含下导线22上的下电极线40、下电极线40上的选择器元件线38b、选择器元件线38b上的中间电极线36b、中间电极线36b上的存储元件线34b、及存储元件线34b上的上电极线32b。应了解，在一些情况下，可在形成下线堆叠44d的消减图案化过程几乎完成时大体上移除第一硬掩模材料42a。在进一步蚀刻期间，保护衬垫46b保护上活性材料或第二活性材料(在所说明的实施例中，其由存储元件线34b表示)的侧壁。特定来说，中间电极线36b上方的存储元件线34b、上电极线32b及任何剩余硬掩模线42b具有由保护衬垫46b覆盖的侧壁，同时堆叠的剩余部分较宽，这是因为所述剩余部分在保护衬垫46b的遮蔽下被蚀刻以形成图2E的完全经蚀刻下线堆叠44d。可在用于形成保护衬垫46b下方的结构(其包含中间电极线36b、选择器元件线38b、下电极线40及下导线22)的蚀刻期间被释放或再溅镀的任何蚀刻副产物可形成于保护衬垫46b的侧壁上，同时防止所述蚀刻副产物直接再沉积于由保护衬垫46b覆盖的结构(其包含存储元件线34b及上电极线32b)的侧壁上。
参考图2F，根据一些实施例，制造存储器装置的方法另外包含：移除保护衬垫46b以暴露存储元件线34b、上电极线32b及任何剩余硬掩模线42b的侧壁。借此，可移除保护衬垫46b(其表面可具有再沉积于其上的由蚀刻间隔物状保护衬垫46b下方的层所致的副产物(如上文所描述)，所述副产物包含选择器元件材料的原子、分子或集群(例如，As、Se))而不使存储线34b的侧壁直接暴露到所述副产物。在各种实施例中，可使用适于清洗经干式蚀刻表面的所属领域中已知的任何湿洗及/或干洗过程来执行清洗以移除保护衬垫46b。举例来说，一个此类清洗过程可包含使用溶液(其包含具有约0％到10％之间或约0％到5％之间的浓度的稀释氢氟酸(HF))的湿洗及/或蒸气清洗。另一此类清洗过程可包含使用溶液(其包含具有约0％到约2％之间、或约0％到约1％之间、或约0％到约0.5％之间的浓度的羧酸)的湿洗及/或蒸气清洗。在其它实施例中，当采用非原位沉积的无机间隔物时，保护衬垫可在后续处理中保留于适当位置中且可保留于最终产品中。
仍参考图2F，应了解，作为移除保护衬垫46b的结果，完全经蚀刻下线堆叠44e的不同部分可具有不同宽度，其取决于是在形成保护衬垫46b之前还是在形成保护衬垫46b之后蚀刻所述部分。在所说明的实施例中，因为在用于形成存储元件线34b的蚀刻之后形成保护衬垫46b，所以中间电极线36b的暴露顶部表面上方及其下方的完全经蚀刻下线堆叠44e的部分的宽度差可对应于图2E中的保护衬垫46b的厚度。在一些实施例中，单元线堆叠的较宽部分与较窄部分之间的宽度差可介于在相同垂直层级正上方测量的单元线堆叠30b的宽度的约10％到约50％之间，或介于约20％到40％之间，例如约30％。在一些实施例中，保护衬垫可具有约1nm到约20nm之间或约1nm到约10nm之间(例如，约5nm)的厚度。
参考图2G，根据一些实施例，制造存储器装置的方法另外包含：在移除保护衬垫46b(如参考图2F所描述)之后，使密封电介质47a形成于完全经蚀刻下线堆叠44e的暴露表面上以形成中间阵列结构100g。不同于原位形成于干式蚀刻工具中的保护衬垫46b，密封电介质47a可永久保留于完全经蚀刻下线堆叠44f的至少一些表面上。在一些实施例中，密封电介质47a可包含合适电介质以保护下线堆叠44f的至少部分免受后续过程影响，例如用于使堆叠局限于y维度上(参阅图2H到2N)的后续蚀刻、清洗、间隙填充及热处理。密封电介质47a可尤其包含氧化物材料(例如，氧化硅(例如，SiO2)及氧化铝(例如，Al2O3))、氮化物材料(例如，氮化硅(例如，Si3N4))或其组合。一般来说，可通过包含热沉积技术及等离子体沉积技术的合适保形沉积技术(例如，化学气相沉积(CVD)及原子层沉积(ALD))来形成密封电介质47a。
参考图2H，根据一些实施例，制造存储器装置的方法另外包含：使用隔离电介质材料来填充图2G的邻近下线堆叠44f之间的空间以形成第一隔离电介质区域48a。合适于填充所述空间的电介质材料可包含(例如)可通过合适间隙填充过程(例如，高密度等离子体(HDP)过程、旋涂式电介质(SOD)过程、次大气压化学气相沉积(SACVD)过程及原子层沉积(ALD)过程等等)而沉积的氧化硅。一旦邻近下线堆叠44g之间的线间空间由所述电介质材料填充以形成隔离电介质区域48a，则中间阵列结构可经化学机械抛光以移除上覆间隙填充电介质及硬掩模的任何剩余部分且暴露大体上平坦表面(其包括由隔离电介质区域48a及密封电介质47b插入的上电极线32b的交替表面)以完成中间结构100h的下线堆叠44g的形成。
现参考图2I的中间阵列结构100i，根据一些实施例，制造存储器装置的方法另外包含：将上导电材料20a沉积于中间阵列结构100h的平坦表面上。上导电材料20a可包括大体上类似于图2A的下导电材料22a的材料，且可使用大体上类似于上文针对图2A的下导电材料22a所论述的过程的过程来形成上导电材料20a。
参考图2J的中间阵列结构100j，根据一些实施例，制造存储器装置的方法另外包含：进行消减图案化以形成包含上导线20的部分经蚀刻壁结构50a。形成部分经蚀刻壁结构50a包含：以类似于上文针对图案化下线堆叠44a(图2B)所描述的方式的方式，形成包括与下伏下线堆叠44g交叉、在所说明的实施例中在y方向上正交延伸的线(例如，光致抗蚀剂线(为清楚起见，未展示))的蚀刻掩模图案，且蚀刻暴露区域以形成部分经蚀刻壁结构50a。每一部分经蚀刻壁结构50a包含上导线20，且进一步包含形成局限于x方向及y方向上的上材料堆叠，所述材料堆叠包含上电极32及存储元件34。在图2J的所说明实施例中，类似于图2B，蚀刻壁结构50a包含：使蚀刻过程停止于中间电极线36b上或中间电极线36b内以形成部分经蚀刻壁结构50a。如图2B中所论述，使蚀刻停止于中间电极线36b处(如图2J中所展示)仅供说明，且蚀刻可停止于中间电极线36b的暴露表面上方及中间电极线36b的暴露表面下方的任何合适垂直位置处，如图2J中所展示。
参考图2K的中间阵列结构100k，根据一些实施例，制造存储器装置的方法另外包含：以类似于参考图2C针对形成保护衬垫46a所描述的方式的方式，使第二保护衬垫52a形成于图2J的部分经蚀刻壁结构50a上以形成图2K的部分经蚀刻壁结构50b。用于形成第二保护衬垫52a的参数及条件可类似于参考图2C针对形成保护衬垫46a所描述的参数及条件。
参考图2L的中间阵列结构1001，根据一些实施例，制造存储器装置的方法另外包含：以类似于参考图2D针对形成第一保护衬垫46b所描述的方式的方式，各向异性地蚀刻图2K的第二保护衬垫52a以形成具有间隔物轮廓的第二保护衬垫52b。用于形成第二保护衬垫52b的参数及条件类似于参考图2D针对形成第一保护衬垫46b所描述的参数及条件。
参考图2M的中间阵列结构100m，根据一些实施例，制造存储器装置的方法另外包含：以类似于参考图2E针对进一步蚀刻以形成完全经蚀刻下线堆叠44d所描述的方式的方式，进一步蚀刻图2L的中间结构100l以形成图2M的完全经蚀刻壁结构50d。除被蚀刻材料上存在差异及停止于下电极线40的上表面之外，用于进一步蚀刻以形成完全经蚀刻壁结构50d的参数及条件可类似于图2E。因为单元线堆叠30c(图2F)已图案化成交叉线，所以完全经蚀刻壁结构50d包含上覆于与隔离材料48交替的存储器单元堆叠的柱上的列线20。换句话说，蚀刻使单元线堆叠分离成柱。
在进一步蚀刻期间，第二保护衬垫52b保护下伏上活性材料或第二活性材料(在所说明的实施例中，其由存储元件34(图2J)表示)的z-y平面中的侧壁。堆叠的剩余部分较宽，这是因为在第二保护衬垫52b的遮蔽下蚀刻所述剩余部分以形成图2E的完全经蚀刻上线堆叠44d。
如上文参考图2B到2E所提及，在一个实施例中，在干式蚀刻工具内原位进行图2J到2M的序列而不移除衬底，直到形成完全经蚀刻壁结构50d之后。如上文中所描述，用于垂直干式蚀刻的条件(其包含用于各向异性蚀刻的高负衬底偏压及相对较低压力)可经改变以更有利于保形沉积(经改变的条件包含较低衬底偏压或无衬底偏压及相对较高压力)，且可通过供应氟碳前体物而将图2K的有机第二保护衬垫52a等离子体沉积为聚合物。接着，可使条件恢复到有利于各向异性干式蚀刻的条件。
在另一实施例中，可在蚀刻步骤之间移除衬底且可在单独工具中沉积图2K的无机第二保护衬垫52a。在此情况中，图2M的所得第二保护衬垫52b可任选地保留于最终产品中，其与下文参考图2N所描述的过程相反。
参考图2N的中间阵列结构100n，根据一些实施例，制造存储器装置的方法另外包含：以类似于参考图2F针对移除第一保护衬垫46b所描述的方式的方式，进行清洗以从壁结构50d的侧壁移除第二保护衬垫52b且留下壁结构50。除从存储元件34、上电极32及上导线20的侧壁移除第二保护衬垫52b的事实之外，用于清洗以移除第二保护衬垫52b的参数及条件可类似于参考图2F针对清洗以移除第一保护衬垫46b所描述的参数及条件。
类似于图2F到2G，可在用于形成图2M中的第二保护衬垫52b下方的结构(其包含中间电极36及选择器元件38)的蚀刻期间被释放的任何蚀刻副产物可再沉积于第二保护衬垫52b的侧壁上，同时防止所述蚀刻副产物直接再沉积于由第二保护衬垫52b覆盖的结构(其包含呈存储元件34的形式的上活性材料或第二活性材料)的侧壁上。在其中第二保护衬垫52b将保留于最终产品中的实施例中，可通过移除第二保护衬垫52b而移除此类蚀刻副产物，使得所述副产物不与存储元件34及上电极32直接接触。
应了解，作为移除第二保护衬垫52b的结果，壁结构50c的不同部分可在不同部分处具有不同宽度，其以参考图2F所描述的方式取决于是在已形成第二保护衬垫52a之前还是在已形成第二保护衬垫52a之后形成所述部分。在一些实施例中，归因于间隔物对两侧的遮蔽影响，在中间电极36的暴露顶部表面的垂直层级正上方及正下方测量的壁结构50的宽度差可介于在中间电极36的暴露顶部表面正上方测量的壁结构50的宽度的约10％到约50％之间或约20％到40％之间，例如约30％。
另外，虽然图中未说明，但在移除第二保护衬垫52b之后(如图2N中所说明)，中间结构100n可进一步经处理以按类似于图2G中针对形成密封电介质47a所描述的方式的方式形成中间结构100m的暴露表面上的第二密封电介质(未展示)。另外，内衬有第二密封电介质的邻近壁结构50之间的空间可由填充电介质填充以按类似于图2H中针对暴露由第二隔离电介质区域及第二密封电介质插入的交替上导线20(或其上的硬掩模线或蚀刻停止材料)所描述的方式的方式形成第二隔离电介质区域(未展示)及抛光部分(未展示)。
图3A说明根据图2A到2N的所说明实施例而制造的阵列结构200a的横截面图。图3A中的横截面取自对应于图2A到2N的y-z平面的y-z平面。如上文所描述，在此实施例中，形成具有间隔物结构的保护衬垫46b(未展示)且从包含存储元件34及上电极32的侧壁的部分经蚀刻下线堆叠44c(图2D)的侧壁移除保护衬垫46b。在移除保护衬垫46b(未展示)且进行进一步蚀刻以形成完全经蚀刻下线堆叠44e(图2F)之后，密封电介质47经形成以覆盖上导线20下方的整个堆叠的x-z侧壁，如图3A中所展示。如上文所描述，阵列结构200a的横截面展示，作为保护衬垫46b形成的结果，使横向平坦区域形成于中间电极36的上表面上的阶梯(其可部分通过上电极材料的厚度)，使得在中间电极36的上表面正下方的单元堆叠的宽度大于在中间电极36的上表面正上方的单元堆叠的宽度。如上文所描述，(举例来说)在寻求保护阶梯上方的材料(例如，呈所说明的存储元件34的形式的上活性材料)免受阶梯下方的层的蚀刻过程时，此过程流程可为期望的。其它配置是可能的，如图3B及3C中所说明，其中类似部件由相似参考数字表示。
图3B说明根据另一实施例的阵列结构300a的横截面图。类似于图3A，图3B中的横截面取自y-z平面。在此实施例中，并非在形成保护衬垫46b之前使蚀刻移除过程最初停止于中间电极材料36a上(如图2B中所说明)，而是使蚀刻过程停止于图2B的下电极材料40a上或下电极材料40a内，且使具有间隔物结构的后续保护衬垫(未展示)形成于下电极材料40a上。在移除保护衬垫(未展示)且进行进一步蚀刻以形成完全经蚀刻下线堆叠之后，密封电介质47经形成以覆盖上导线20下方的整个堆叠的x-z侧壁，如图3B中所展示。作为形成及移除保护间隔物(未展示)的结果，形成横向平坦区域的阶梯位于下电极40的上表面上(其可部分通过下电极材料的厚度)，使得在阶梯正下方的单元堆叠的宽度大于在阶梯正上方的单元堆叠的宽度，如图3B中的阵列结构300a的所得横截面中所说明。(举例来说)在寻求保护阶梯上方的材料免受下电极40或下导线22的蚀刻过程，但两个活性材料(存储元件34及选择器元件38)的材料是兼容的时，此过程流程可为期望的。
图3C说明根据另一实施例的完全经制造阵列结构400a的横截面图。类似于图3A及3B，图3C中的横截面取自y-z平面。在此实施例中，除使蚀刻移除过程一次停止于中间电极材料36a上或中间电极材料36a内(如图3A中)之外，为了形成保护衬垫46b，在此实施例中，使蚀刻移除过程再次停止于下电极材料40a上或下电极材料40a内，且使具有间隔物结构(未展示)的保护衬垫两次形成于所述两个位置处。在使保护衬垫形成于每一位置(未展示)且进行进一步蚀刻以形成完全经蚀刻下线堆叠之后移除所述保护衬垫之后，密封电介质47经形成以覆盖上导线20下方的整个堆叠的x-z侧壁，如图3C中所展示。图3C中的阵列结构的所得横截面具有使横向平坦区域形成于中间电极36及下电极40的上表面上的阶梯，使得在下阶梯正下方的单元堆叠的宽度大于在下阶梯正上方的单元堆叠的宽度，且在上阶梯正下方的单元堆叠的宽度大于在上阶梯正上方的单元堆叠的宽度。(举例来说)在寻求保护上阶梯上方的材料免受中间电极36及选择器元件38的蚀刻过程以及寻求保护下阶梯上方的材料免受下电极40或下导线22的蚀刻过程时，此过程流程为可期望的。
图4说明根据一些实施例的对应于图3A到3C的阵列结构200a、300a或400a的阵列结构200b的横截面图。图4中的横截面取自对应于图2A到2N的x-z平面的x-z平面。可使用类似于参考图2A到2N所描述的过程的过程来制造图4的阵列结构。然而，应了解，可彼此独立或组合地采用用于在列线蚀刻期间保护上活性材料的间隔物过程(依据图2I到2N及图4)及用于在行线蚀刻期间保护上活性材料的间隔物过程(依据图2A到2H及图3A到3B)。在此维度上，也可使阶梯形成于中间电极材料上或中间电极材料内，如所展示。
除尚未移除保护间隔物46之外，图5A到5C说明类似于图3A到3C的横截面图的横截面图。所说明实施例的保护间隔物可为无机物以最小化与存储器单元堆叠的活性材料(例如，存储元件及选择器元件)相互作用的风险。实例包含氮化硅及氮氧化硅。应理解，存储器单元柱(图4中所展示的维度)的正交壁上的保护间隔物可类似地留存于最终产品中。
虽然已依据某些实施例而描述本发明，但所属领域的一般技术人员明白的其它实施例(其包含未提供本文中所陈述的所有特征及优点的实施例)也在本发明的范围内。此外，上文所描述的各种实施例可经组合以提供进一步实施例。另外，在一项实施例的上下文中所展示的某些特征也可并入到其它实施例中。因此，仅通过参考所附权利要求书而界定本发明的范围。

Claims (20)

1.一种存储器装置，其包括：
衬底；
下导线，其安置于所述衬底上方且在第一方向上延伸；及
上导线，其安置于所述下导线上方且在与所述第一方向不同的第二方向上延伸；及
存储器单元堆叠，其插入于所述下导线与所述上导线之间，所述存储器单元堆叠包括上活性元件及下活性元件，其中当在所述第一方向上观看时，所述存储器单元堆叠包含横向平坦区域，使得在所述横向平坦区域下方的所述存储器单元堆叠的第一宽度比在所述横向平坦区域上方的所述存储器单元堆叠的第二宽度更宽，其中所述横向平坦区域中的至少一个包括介于所述下活性元件与所述下导线之间的下电极的上表面。
2.根据权利要求1所述的存储器装置，其中在所述横向平坦区域下方的所述存储器单元堆叠的所述第一宽度比在所述横向平坦区域上方的所述存储器单元堆叠的所述第二宽度宽10％到50％之间。
3.根据权利要求1所述的存储器装置，其中所述存储器单元堆叠进一步包括：
上电极，其介于所述上活性元件与所述上导线之间；及
中间电极，其介于所述上活性元件与所述下活性元件之间。
4.根据权利要求3所述的存储器装置，其中所述横向平坦区域形成于所述上活性元件下方。
5.根据权利要求3所述的存储器装置，其中所述横向平坦区域形成于所述下活性元件下方及所述下导线上方。
6.根据权利要求5所述的存储器装置，其进一步包括：
形成于所述上活性元件与所述下活性元件之间的第二横向平坦区域。
7.一种制造存储器装置的方法，其包括：
在衬底上形成存储器单元堆叠，所述存储器单元堆叠包括第一活性材料及在第一活性元件下方的第二活性材料；
所述存储器单元堆叠进一步包括下电极材料，中间电极材料，及上电极材料，其中所述第一活性材料安置于所述上电极材料与所述中间电极材料之间，且其中所述第二活性材料安置于所述下电极材料与所述中间电极材料之间；
蚀刻所述第一活性材料及所述上电极材料；
在所述第一活性材料、横向平坦区域、所述第二活性材料、所述下电极材料及所述上电极材料的侧壁上形成第一保护衬垫。
8.根据权利要求7所述的方法，其中形成所述第一保护衬垫进一步包括：
在所述中间电极材料的上表面上形成横向平坦区域。
9.根据权利要求8所述的方法，其中：
在所述中间电极材料的所述上表面下方的所述存储器单元堆叠的宽度比在所述中间电极材料的所述上表面上方的所述存储器单元堆叠的宽度更宽。
10.根据权利要求7所述的方法，其进一步包括：
蚀刻所述中间电极材料及所述第二活性材料；及
在所述中间电极材料及所述第二活性材料上形成第二保护衬垫，其中所述横向平坦区域形成于所述下电极材料的上表面上。
11.根据权利要求7所述的方法，其进一步包括：
在所述第一活性材料、所述上电极材料、所述中间电极材料、所述第二活性材料及所述下电极材料上方形成密封电介质。
12.根据权利要求8所述的方法，其中：
在所述下电极材料的所述上表面下方的所述存储器单元堆叠的宽度比在所述下电极材料的所述上表面上方的所述存储器单元堆叠的宽度更宽。
13.根据权利要求7所述的方法，其中形成保护衬垫进一步包括：
形成间隔物结构。
14.根据权利要求7所述的方法，其中所述第一活性材料或所述第二活性材料中的一者包括存储材料，且其中所述第一活性材料或所述第二活性材料中的另一者包括选择器材料。
15.一种存储器装置，其包括：
衬底；
所述衬底上方的存储器单元堆叠，所述存储器单元堆叠包括：
第一活性材料；
不同于所述第一活性材料的第二活性材料；
在所述第一活性材料上方的第一电极；
在所述第一活性材料下方且在所述第二活性材料上方的第二电极；
在所述第二活性材料下方的第三电极；
第一横向平坦区域；
形成于第一横向平坦区域上的第一保护衬垫；
第二横向平坦区域，其包括所述第三电极的上表面；及
形成于所述第一横向平坦区域及所述第二横向平坦区域上的第二保护衬垫。
16.根据权利要求15所述的存储器装置，其中所述第一保护衬垫形成于所述第一电极的上表面上，且所述第二保护衬垫形成于所述第二电极的上表面上。
17.根据权利要求16所述的存储器装置，其中在所述第二电极下方的所述存储器单元堆叠的宽度比在所述第二电极上方的所述存储器单元堆叠的宽度更宽，且其中在所述第三电极下方的所述存储器单元堆叠的宽度比在所述第三电极上方的所述存储器单元堆叠的宽度更宽。
18.根据权利要求15所述的存储器装置，其进一步包括：
在所述第一活性材料、所述第一电极、所述第二电极、所述第二活性材料及所述第三电极的侧壁上形成密封电介质。
19.根据权利要求15所述的存储器装置，其中所述第一活性材料及所述第二活性材料中的一者是选择器材料，且其中所述第一活性材料及所述第二活性材料中的另一者是存储材料。
20.根据权利要求15所述的存储器装置，其进一步包括：
位于所述第一电极上方的上导电材料；及
位于所述第三电极下方的下导电材料。
CN202010312551.7A 2014-02-25 2015-02-09 交叉点存储器及其制造方法 Active CN111490063B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010312551.7A CN111490063B (zh) 2014-02-25 2015-02-09 交叉点存储器及其制造方法

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US14/189,490 2014-02-25
US14/189,490 US9806129B2 (en) 2014-02-25 2014-02-25 Cross-point memory and methods for fabrication of same
CN202010312551.7A CN111490063B (zh) 2014-02-25 2015-02-09 交叉点存储器及其制造方法
CN201580009999.9A CN106030842B (zh) 2014-02-25 2015-02-09 交叉点存储器及其制造方法
PCT/US2015/015023 WO2015130455A1 (en) 2014-02-25 2015-02-09 Cross-point memory and methods for fabrication of same

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201580009999.9A Division CN106030842B (zh) 2014-02-25 2015-02-09 交叉点存储器及其制造方法

Publications (2)

Publication Number Publication Date
CN111490063A CN111490063A (zh) 2020-08-04
CN111490063B true CN111490063B (zh) 2023-11-14

Family

ID=53883003

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201580009999.9A Active CN106030842B (zh) 2014-02-25 2015-02-09 交叉点存储器及其制造方法
CN202010312551.7A Active CN111490063B (zh) 2014-02-25 2015-02-09 交叉点存储器及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201580009999.9A Active CN106030842B (zh) 2014-02-25 2015-02-09 交叉点存储器及其制造方法

Country Status (8)

Country Link
US (3) US9806129B2 (zh)
EP (2) EP3742507B1 (zh)
JP (3) JP6412949B2 (zh)
KR (3) KR102177030B1 (zh)
CN (2) CN106030842B (zh)
SG (2) SG11201606642TA (zh)
TW (1) TWI557891B (zh)
WO (1) WO2015130455A1 (zh)

Families Citing this family (107)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8592328B2 (en) 2012-01-20 2013-11-26 Novellus Systems, Inc. Method for depositing a chlorine-free conformal sin film
US9337210B2 (en) 2013-08-12 2016-05-10 Micron Technology, Inc. Vertical ferroelectric field effect transistor constructions, constructions comprising a pair of vertical ferroelectric field effect transistors, vertical strings of ferroelectric field effect transistors, and vertical strings of laterally opposing pairs of vertical ferroelectric field effect transistors
KR20150043759A (ko) * 2013-10-15 2015-04-23 에스케이하이닉스 주식회사 저항 변화 메모리 장치 및 그의 제조방법
US10084016B2 (en) 2013-11-21 2018-09-25 Micron Technology, Inc. Cross-point memory and methods for fabrication of same
US9484196B2 (en) 2014-02-25 2016-11-01 Micron Technology, Inc. Semiconductor structures including liners comprising alucone and related methods
US9577010B2 (en) 2014-02-25 2017-02-21 Micron Technology, Inc. Cross-point memory and methods for fabrication of same
US9806129B2 (en) 2014-02-25 2017-10-31 Micron Technology, Inc. Cross-point memory and methods for fabrication of same
US11223014B2 (en) 2014-02-25 2022-01-11 Micron Technology, Inc. Semiconductor structures including liners comprising alucone and related methods
US10249819B2 (en) 2014-04-03 2019-04-02 Micron Technology, Inc. Methods of forming semiconductor structures including multi-portion liners
US9263577B2 (en) 2014-04-24 2016-02-16 Micron Technology, Inc. Ferroelectric field effect transistors, pluralities of ferroelectric field effect transistors arrayed in row lines and column lines, and methods of forming a plurality of ferroelectric field effect transistors
US9768378B2 (en) 2014-08-25 2017-09-19 Micron Technology, Inc. Cross-point memory and methods for fabrication of same
US9159829B1 (en) 2014-10-07 2015-10-13 Micron Technology, Inc. Recessed transistors containing ferroelectric material
US9748311B2 (en) 2014-11-07 2017-08-29 Micron Technology, Inc. Cross-point memory and methods for fabrication of same
US9564312B2 (en) 2014-11-24 2017-02-07 Lam Research Corporation Selective inhibition in atomic layer deposition of silicon-containing films
US9589790B2 (en) 2014-11-24 2017-03-07 Lam Research Corporation Method of depositing ammonia free and chlorine free conformal silicon nitride film
US9305929B1 (en) 2015-02-17 2016-04-05 Micron Technology, Inc. Memory cells
US9502238B2 (en) 2015-04-03 2016-11-22 Lam Research Corporation Deposition of conformal films by atomic layer deposition and atomic layer etch
US9806254B2 (en) * 2015-06-15 2017-10-31 Taiwan Semiconductor Manufacturing Co., Ltd. Storage device with composite spacer and method for manufacturing the same
US10134982B2 (en) * 2015-07-24 2018-11-20 Micron Technology, Inc. Array of cross point memory cells
US9853211B2 (en) 2015-07-24 2017-12-26 Micron Technology, Inc. Array of cross point memory cells individually comprising a select device and a programmable device
US9601693B1 (en) 2015-09-24 2017-03-21 Lam Research Corporation Method for encapsulating a chalcogenide material
TWI625874B (zh) * 2015-11-05 2018-06-01 華邦電子股份有限公司 導電橋接式隨機存取記憶體
KR102465966B1 (ko) 2016-01-27 2022-11-10 삼성전자주식회사 메모리 소자, 및 그 메모리 소자를 포함한 전자 장치
KR102465967B1 (ko) * 2016-02-22 2022-11-10 삼성전자주식회사 메모리 소자 및 그 제조방법
KR102453349B1 (ko) * 2016-02-25 2022-10-07 삼성전자주식회사 가변 저항 메모리 장치 및 이의 제조 방법
KR102463036B1 (ko) * 2016-03-15 2022-11-03 삼성전자주식회사 반도체 메모리 소자 및 이의 제조 방법
KR102578481B1 (ko) 2016-03-15 2023-09-14 삼성전자주식회사 반도체 메모리 소자 및 이의 제조방법
KR102495000B1 (ko) 2016-03-18 2023-02-02 삼성전자주식회사 반도체 소자 및 이의 제조방법
US20170323785A1 (en) 2016-05-06 2017-11-09 Lam Research Corporation Method to deposit conformal and low wet etch rate encapsulation layer using pecvd
US10256406B2 (en) 2016-05-16 2019-04-09 Micron Technology, Inc. Semiconductor structures including liners and related methods
US10629435B2 (en) 2016-07-29 2020-04-21 Lam Research Corporation Doped ALD films for semiconductor patterning applications
US10074543B2 (en) 2016-08-31 2018-09-11 Lam Research Corporation High dry etch rate materials for semiconductor patterning applications
US9865455B1 (en) 2016-09-07 2018-01-09 Lam Research Corporation Nitride film formed by plasma-enhanced and thermal atomic layer deposition process
TWI699914B (zh) * 2016-09-08 2020-07-21 聯華電子股份有限公司 半導體元件及其製作方法
US10276555B2 (en) * 2016-10-01 2019-04-30 Samsung Electronics Co., Ltd. Method and system for providing a magnetic cell usable in spin transfer torque applications and including a switchable shunting layer
US10454029B2 (en) 2016-11-11 2019-10-22 Lam Research Corporation Method for reducing the wet etch rate of a sin film without damaging the underlying substrate
US10832908B2 (en) 2016-11-11 2020-11-10 Lam Research Corporation Self-aligned multi-patterning process flow with ALD gapfill spacer mask
US10134579B2 (en) 2016-11-14 2018-11-20 Lam Research Corporation Method for high modulus ALD SiO2 spacer
US10396145B2 (en) 2017-01-12 2019-08-27 Micron Technology, Inc. Memory cells comprising ferroelectric material and including current leakage paths having different total resistances
US10424374B2 (en) 2017-04-28 2019-09-24 Micron Technology, Inc. Programming enhancement in self-selecting memory
US10510957B2 (en) 2017-07-26 2019-12-17 Micron Technology, Inc. Self-aligned memory decks in cross-point memory arrays
US10269559B2 (en) 2017-09-13 2019-04-23 Lam Research Corporation Dielectric gapfill of high aspect ratio features utilizing a sacrificial etch cap layer
WO2019066851A1 (en) 2017-09-28 2019-04-04 Intel Corporation RESISTIVE LIVE MEMORY DEVICE AND METHODS OF MANUFACTURE
US10163651B1 (en) 2017-09-28 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and method to expose memory cells with different sizes
JP6760910B2 (ja) * 2017-10-02 2020-09-23 株式会社アルバック Ｏｔｓデバイスの製造方法
US20190115392A1 (en) * 2017-10-16 2019-04-18 International Business Machines Corporation Access device and phase change memory combination structure in backend of line (beol)
KR102593112B1 (ko) 2017-10-23 2023-10-25 삼성전자주식회사 가변 저항 메모리 소자 및 이의 제조 방법
KR20190055660A (ko) 2017-11-15 2019-05-23 에스케이하이닉스 주식회사 크로스-포인트 어레이 장치 및 이의 제조 방법
US10297750B1 (en) * 2017-11-16 2019-05-21 International Business Machines Corporation Wraparound top electrode line for crossbar array resistive switching device
US10854813B2 (en) 2018-02-09 2020-12-01 Micron Technology, Inc. Dopant-modulated etching for memory devices
US10541364B2 (en) 2018-02-09 2020-01-21 Micron Technology, Inc. Memory cells with asymmetrical electrode interfaces
US10424730B2 (en) 2018-02-09 2019-09-24 Micron Technology, Inc. Tapered memory cell profiles
US10693065B2 (en) 2018-02-09 2020-06-23 Micron Technology, Inc. Tapered cell profile and fabrication
US10468596B2 (en) * 2018-02-21 2019-11-05 Sandisk Technologies Llc Damascene process for forming three-dimensional cross rail phase change memory devices
WO2019169335A1 (en) 2018-03-02 2019-09-06 Lam Research Corporation Selective deposition using hydrolysis
US10593399B2 (en) * 2018-03-19 2020-03-17 Micron Technology, Inc. Self-selecting memory array with horizontal bit lines
US11075339B2 (en) 2018-10-17 2021-07-27 Cerfe Labs, Inc. Correlated electron material (CEM) devices with contact region sidewall insulation
US10566527B2 (en) 2018-03-23 2020-02-18 ARM, Ltd. Method for fabrication of a CEM device
US10833271B2 (en) * 2018-03-23 2020-11-10 Arm Ltd. Method for fabrication of a CEM device
KR20200130824A (ko) * 2018-03-23 2020-11-20 암, 리미티드 Cem 디바이스의 제조를 위한 방법
US10825867B2 (en) 2018-04-24 2020-11-03 Micron Technology, Inc. Cross-point memory array and related fabrication techniques
US10729012B2 (en) 2018-04-24 2020-07-28 Micron Technology, Inc. Buried lines and related fabrication techniques
US10825987B2 (en) 2018-06-06 2020-11-03 Micron Technology, Inc. Fabrication of electrodes for memory cells
JP7434272B2 (ja) * 2018-07-27 2024-02-20 アプライド マテリアルズ インコーポレイテッド ３ｄｎａｎｄエッチング
US10991425B2 (en) 2018-08-13 2021-04-27 Micron Technology, Inc. Access line grain modulation in a memory device
US11189662B2 (en) 2018-08-13 2021-11-30 Micron Technology Memory cell stack and via formation for a memory device
US11239420B2 (en) 2018-08-24 2022-02-01 Lam Research Corporation Conformal damage-free encapsulation of chalcogenide materials
US10651237B2 (en) 2018-08-29 2020-05-12 Taiwan Semiconductor Manufacturing Co., Ltd. Resistive random access memory device
CN111357085B (zh) * 2018-10-24 2023-12-05 株式会社爱发科 Ots设备的制造方法以及ots设备
CN112703592B (zh) * 2019-02-15 2024-03-12 铠侠股份有限公司 非易失性半导体存储装置及其制造方法
US10763307B1 (en) * 2019-04-10 2020-09-01 International Business Machines Corporation Stackable cross-point phase-change material memory array with a resistive liner
US11244855B2 (en) 2019-05-03 2022-02-08 Micron Technology, Inc. Architecture of three-dimensional memory device and methods regarding the same
US10903275B2 (en) * 2019-06-03 2021-01-26 International Business Machines Corporation Three-dimensional stackable multi-layer cross-point memory with single-crystalline bipolar junction transistor selectors
US11018188B2 (en) * 2019-06-03 2021-05-25 International Business Machines Corporation Three-dimensional stackable multi-layer cross-point memory with bipolar junction transistor selectors
CN110335942A (zh) * 2019-07-08 2019-10-15 中国科学院上海微系统与信息技术研究所 一种相变存储器及其制作方法
US11170834B2 (en) 2019-07-10 2021-11-09 Micron Technology, Inc. Memory cells and methods of forming a capacitor including current leakage paths having different total resistances
KR20210012079A (ko) * 2019-07-23 2021-02-03 삼성전자주식회사 정보 저장 물질 패턴을 포함하는 반도체 소자
KR102617960B1 (ko) * 2019-08-12 2023-12-26 삼성전자주식회사 2-스텝 갭-필 공정을 이용하여 반도체 소자를 형성하는 방법
US11276732B2 (en) * 2019-09-20 2022-03-15 International Business Machines Corporation Semiconductor memory devices formed using selective barrier metal removal
KR20210041692A (ko) 2019-10-07 2021-04-16 삼성전자주식회사 가변 저항 메모리 소자
US11444243B2 (en) * 2019-10-28 2022-09-13 Micron Technology, Inc. Electronic devices comprising metal oxide materials and related methods and systems
KR20210069164A (ko) 2019-12-02 2021-06-11 삼성전자주식회사 가변 저항 메모리 소자 및 이의 제조 방법
TWI758962B (zh) * 2019-12-18 2022-03-21 美商美光科技公司 垂直3d記憶體裝置及其製造方法
KR20210085459A (ko) 2019-12-30 2021-07-08 삼성전자주식회사 메모리 장치
US11417840B2 (en) * 2019-12-31 2022-08-16 Micron Technology, Inc. Protective sealant for chalcogenide material and methods for forming the same
US11282815B2 (en) 2020-01-14 2022-03-22 Micron Technology, Inc. Methods of forming microelectronic devices, and related microelectronic devices and electronic systems
US11201276B2 (en) 2020-02-13 2021-12-14 Cerfe Labs, Inc. Switch cell device
US11776980B2 (en) 2020-03-13 2023-10-03 Applied Materials, Inc. Methods for reflector film growth
US11430950B2 (en) 2020-03-27 2022-08-30 Micron Technology, Inc. Low resistance via contacts in a memory device
US11133466B1 (en) 2020-04-29 2021-09-28 Cerfe Labs, Inc. Methods for controlling switching characteristics of a correlated electron material device
US11380669B2 (en) 2020-06-18 2022-07-05 Micron Technology, Inc. Methods of forming microelectronic devices
US11335602B2 (en) 2020-06-18 2022-05-17 Micron Technology, Inc. Methods of forming microelectronic devices, and related microelectronic devices and electronic systems
US11699652B2 (en) 2020-06-18 2023-07-11 Micron Technology, Inc. Microelectronic devices and electronic systems
US11563018B2 (en) 2020-06-18 2023-01-24 Micron Technology, Inc. Microelectronic devices, and related methods, memory devices, and electronic systems
US11557569B2 (en) 2020-06-18 2023-01-17 Micron Technology, Inc. Microelectronic devices including source structures overlying stack structures, and related electronic systems
US11705367B2 (en) 2020-06-18 2023-07-18 Micron Technology, Inc. Methods of forming microelectronic devices, and related microelectronic devices, memory devices, electronic systems, and additional methods
US11574870B2 (en) 2020-08-11 2023-02-07 Micron Technology, Inc. Microelectronic devices including conductive structures, and related methods
US11715692B2 (en) 2020-08-11 2023-08-01 Micron Technology, Inc. Microelectronic devices including conductive rails, and related methods
US11456208B2 (en) 2020-08-11 2022-09-27 Micron Technology, Inc. Methods of forming apparatuses including air gaps between conductive lines and related apparatuses, memory devices, and electronic systems
KR20220020719A (ko) 2020-08-12 2022-02-21 삼성전자주식회사 저항성 메모리 소자
US11417676B2 (en) 2020-08-24 2022-08-16 Micron Technology, Inc. Methods of forming microelectronic devices and memory devices, and related microelectronic devices, memory devices, and electronic systems
US11825658B2 (en) 2020-08-24 2023-11-21 Micron Technology, Inc. Methods of forming microelectronic devices and memory devices
KR102675158B1 (ko) 2020-08-24 2024-06-12 삼성전자주식회사 반도체 메모리 장치 및 그 제조 방법
US11751408B2 (en) 2021-02-02 2023-09-05 Micron Technology, Inc. Methods of forming microelectronic devices, and related microelectronic devices, memory devices, and electronic systems
US11709553B2 (en) 2021-02-25 2023-07-25 International Business Machines Corporation Automated prediction of a location of an object using machine learning
CN113594202B (zh) * 2021-07-07 2024-07-16 长江先进存储产业创新中心有限责任公司 相变存储器及其制作方法
WO2023074609A1 (ja) 2021-10-27 2023-05-04 国立研究開発法人産業技術総合研究所 アモルファス材料及びクロスポイント型メモリ

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080060321A (ko) * 2006-12-27 2008-07-02 주식회사 하이닉스반도체 다층의 스택을 갖는 반도체소자의 제조 방법
CN101645453A (zh) * 2008-08-06 2010-02-10 株式会社日立制作所 非易失性存储装置及其制造方法

Family Cites Families (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6404003B1 (en) 1999-07-28 2002-06-11 Symetrix Corporation Thin film capacitors on silicon germanium substrate
US6124179A (en) * 1996-09-05 2000-09-26 Adamic, Jr.; Fred W. Inverted dielectric isolation process
US6486070B1 (en) 2000-09-21 2002-11-26 Lam Research Corporation Ultra-high oxide to photoresist selective etch of high-aspect-ratio openings in a low-pressure, high-density plasma
US6635498B2 (en) 2001-12-20 2003-10-21 Texas Instruments Incorporated Method of patterning a FeRAM capacitor with a sidewall during bottom electrode etch
US6869880B2 (en) 2002-01-24 2005-03-22 Applied Materials, Inc. In situ application of etch back for improved deposition into high-aspect-ratio features
US6875651B2 (en) 2003-01-23 2005-04-05 Sharp Laboratories Of America, Inc. Dual-trench isolated crosspoint memory array and method for fabricating same
US7579251B2 (en) 2003-05-15 2009-08-25 Fujitsu Limited Aerosol deposition process
US6903031B2 (en) 2003-09-03 2005-06-07 Applied Materials, Inc. In-situ-etch-assisted HDP deposition using SiF4 and hydrogen
JP2005340260A (ja) * 2004-05-24 2005-12-08 Sony Corp 磁性体層の加工方法および磁気記憶装置の製造方法
US7482616B2 (en) 2004-05-27 2009-01-27 Samsung Electronics Co., Ltd. Semiconductor devices having phase change memory cells, electronic systems employing the same and methods of fabricating the same
US20060056233A1 (en) * 2004-09-10 2006-03-16 Parkinson Ward D Using a phase change memory as a replacement for a buffered flash memory
US7646630B2 (en) 2004-11-08 2010-01-12 Ovonyx, Inc. Programmable matrix array with chalcogenide material
EP1676934A1 (en) 2004-12-30 2006-07-05 STMicroelectronics S.r.l. Chemical vapor deposition chamber for depositing titanium silicon nitride films for forming phase change memories
US8937292B2 (en) 2011-08-15 2015-01-20 Unity Semiconductor Corporation Vertical cross point arrays for ultra high density memory applications
US8188454B2 (en) * 2005-10-28 2012-05-29 Ovonyx, Inc. Forming a phase change memory with an ovonic threshold switch
US7491600B2 (en) * 2005-11-04 2009-02-17 Freescale Semiconductor, Inc. Nanocrystal bitcell process integration for high density application
US7741638B2 (en) 2005-11-23 2010-06-22 Hewlett-Packard Development Company, L.P. Control layer for a nanoscale electronic switching device
US20070275560A1 (en) 2006-02-22 2007-11-29 Eiichi Nishimura Method of manufacturing semiconductor device
KR100854897B1 (ko) * 2006-12-28 2008-08-28 주식회사 하이닉스반도체 반도체 소자의 게이트 형성 방법
JP5212358B2 (ja) 2007-03-14 2013-06-19 富士通セミコンダクター株式会社 半導体装置の製造方法
US8093128B2 (en) * 2007-05-25 2012-01-10 Cypress Semiconductor Corporation Integration of non-volatile charge trap memory devices and logic CMOS devices
US7838860B2 (en) * 2007-06-21 2010-11-23 Qimonda Ag Integrated circuit including vertical diode
US7875516B2 (en) * 2007-09-14 2011-01-25 Qimonda Ag Integrated circuit including a first gate stack and a second gate stack and a method of manufacturing
JP5159270B2 (ja) 2007-11-22 2013-03-06 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
US7936027B2 (en) 2008-01-07 2011-05-03 Magic Technologies, Inc. Method of MRAM fabrication with zero electrical shorting
JP5364280B2 (ja) 2008-03-07 2013-12-11 株式会社東芝 不揮発性記憶装置及びその製造方法
US7852658B2 (en) 2008-03-14 2010-12-14 Micron Technology, Inc. Phase change memory cell with constriction structure
US7825398B2 (en) 2008-04-07 2010-11-02 Macronix International Co., Ltd. Memory cell having improved mechanical stability
US8110476B2 (en) * 2008-04-11 2012-02-07 Sandisk 3D Llc Memory cell that includes a carbon-based memory element and methods of forming the same
KR100985282B1 (ko) * 2008-08-21 2010-10-04 주식회사 하이닉스반도체 반도체 소자의 게이트 라인 형성방법
US8153527B2 (en) 2008-10-13 2012-04-10 Globalfoundries Singapore Pte. Ltd. Method for reducing sidewall etch residue
US7939815B2 (en) 2008-12-30 2011-05-10 Stmicroelectronics S.R.L. Forming a carbon passivated ovonic threshold switch
WO2010076837A1 (en) 2008-12-31 2010-07-08 Michele Magistretti Avoiding degradation of chalcogenide material during definition of multilayer stack structure
KR101510776B1 (ko) 2009-01-05 2015-04-10 삼성전자주식회사 반도체 상변화 메모리 소자
JP5382001B2 (ja) 2009-01-09 2014-01-08 日本電気株式会社 半導体装置及びその製造方法
TWI433302B (zh) 2009-03-03 2014-04-01 Macronix Int Co Ltd 積體電路自對準三度空間記憶陣列及其製作方法
US8344513B2 (en) 2009-03-23 2013-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. Barrier for through-silicon via
US8203134B2 (en) 2009-09-21 2012-06-19 Micron Technology, Inc. Memory devices with enhanced isolation of memory cells, systems including same and methods of forming same
US8765581B2 (en) 2009-11-30 2014-07-01 Micron Technology, Inc. Self-aligned cross-point phase change memory-switch array
JP2011199035A (ja) * 2010-03-19 2011-10-06 Toshiba Corp 半導体記憶装置
TW201207852A (en) 2010-04-05 2012-02-16 Mosaid Technologies Inc Semiconductor memory device having a three-dimensional structure
KR20110111809A (ko) * 2010-04-05 2011-10-12 삼성전자주식회사 계단형 구조를 구현할 수 있는 패터닝 방법 및 이를 이용한 불휘발성 메모리 소자의 제조 방법
KR101658492B1 (ko) 2010-08-13 2016-09-21 삼성전자주식회사 미세 패턴의 형성 방법 및 이를 이용한 반도체 소자의 제조 방법
EP2605762A1 (en) 2010-08-19 2013-06-26 Allergan, Inc. Compositions comprising adipose tissue and a pge2 analogue and their use in the treatment of a soft tissue condition
US8575019B2 (en) 2010-09-30 2013-11-05 Institute of Microelectronics, Chinese Academy of Sciences Metal interconnection structure and method for forming metal interlayer via and metal interconnection line
US9129913B2 (en) 2010-10-21 2015-09-08 Veeco Ald Inc. Formation of barrier layer on device using atomic layer deposition
JP2012195357A (ja) 2011-03-15 2012-10-11 Toshiba Corp 不揮発性記憶装置
JP5439419B2 (ja) * 2011-03-18 2014-03-12 株式会社東芝 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の製造方法
WO2012161135A1 (ja) 2011-05-26 2012-11-29 日立化成工業株式会社 半導体基板用パッシベーション膜形成用材料、半導体基板用パッシベーション膜及びその製造方法、並びに太陽電池素子及びその製造方法
US20120315384A1 (en) 2011-06-07 2012-12-13 GM Global Technology Operations LLC Method of applying nonconductive ceramics on lithium-ion battery separators
JP2013004540A (ja) * 2011-06-10 2013-01-07 Toshiba Corp 半導体記憶装置及びその製造方法
US8575584B2 (en) 2011-09-03 2013-11-05 Avalanche Technology Inc. Resistive memory device having vertical transistors and method for making the same
JP2013065772A (ja) * 2011-09-20 2013-04-11 Toshiba Corp 半導体装置の製造方法
US8613863B2 (en) 2011-11-29 2013-12-24 Intermolecular, Inc. Methods for selective etching of a multi-layer substrate
KR20130068143A (ko) 2011-12-15 2013-06-25 에스케이하이닉스 주식회사 버티칼 게이트 셀을 구비한 반도체 메모리 소자 및 그 제조방법
US9136307B2 (en) 2012-02-09 2015-09-15 Micron Technology, Inc. Memory cells and memory cell formation methods using sealing material
JP2013201405A (ja) 2012-03-26 2013-10-03 Toshiba Corp 不揮発性記憶装置
US9245926B2 (en) 2012-05-07 2016-01-26 Micron Technology, Inc. Apparatuses and methods including memory access in cross point memory
US20130333835A1 (en) 2012-06-14 2013-12-19 E I Du Pont De Nemours And Company Process for manufacturing gas permeation barrier material and structure
KR102100290B1 (ko) 2012-08-14 2020-05-27 삼성디스플레이 주식회사 박막 트랜지스터 및 그 제조 방법과 상기 박막 트랜지스터를 포함하는 표시 장치
US9111857B2 (en) 2012-09-21 2015-08-18 Micron Technology, Inc. Method, system and device for recessed contact in memory array
US9196849B2 (en) 2013-01-09 2015-11-24 Research & Business Foundation Sungkyunkwan University Polymer/inorganic multi-layer encapsulation film
US20140273524A1 (en) 2013-03-12 2014-09-18 Victor Nguyen Plasma Doping Of Silicon-Containing Films
JP5937033B2 (ja) 2013-03-22 2016-06-22 株式会社東芝 半導体装置、半導体装置の製造方法、および半導体装置の製造装置
US9691981B2 (en) 2013-05-22 2017-06-27 Micron Technology, Inc. Memory cell structures
US9324945B2 (en) 2013-08-06 2016-04-26 Micron Technology, Inc. Memory cells and methods of forming memory cells
US9093632B2 (en) 2013-09-09 2015-07-28 Shuichi TSUBATA Nonvolatile semiconductor memory device and method of manufacturing the same
US9224615B2 (en) * 2013-09-11 2015-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Noble gas bombardment to reduce scallops in bosch etching
US10084016B2 (en) 2013-11-21 2018-09-25 Micron Technology, Inc. Cross-point memory and methods for fabrication of same
US20150171321A1 (en) 2013-12-13 2015-06-18 Micron Technology, Inc. Methods of forming metal on inhomogeneous surfaces and structures incorporating metal on inhomogeneous surfaces
US9397143B2 (en) 2013-12-20 2016-07-19 Intel Corporation Liner for phase change memory (PCM) array and associated techniques and configurations
US9577010B2 (en) 2014-02-25 2017-02-21 Micron Technology, Inc. Cross-point memory and methods for fabrication of same
US9806129B2 (en) 2014-02-25 2017-10-31 Micron Technology, Inc. Cross-point memory and methods for fabrication of same
US10249819B2 (en) 2014-04-03 2019-04-02 Micron Technology, Inc. Methods of forming semiconductor structures including multi-portion liners
US9768378B2 (en) 2014-08-25 2017-09-19 Micron Technology, Inc. Cross-point memory and methods for fabrication of same
US9748311B2 (en) 2014-11-07 2017-08-29 Micron Technology, Inc. Cross-point memory and methods for fabrication of same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080060321A (ko) * 2006-12-27 2008-07-02 주식회사 하이닉스반도체 다층의 스택을 갖는 반도체소자의 제조 방법
CN101645453A (zh) * 2008-08-06 2010-02-10 株式会社日立制作所 非易失性存储装置及其制造方法

Also Published As

Publication number Publication date
US11600665B2 (en) 2023-03-07
CN106030842A (zh) 2016-10-12
JP6412949B2 (ja) 2018-10-24
EP3111488A4 (en) 2017-11-15
EP3111488B1 (en) 2020-07-22
KR20190143501A (ko) 2019-12-30
SG10202005386TA (en) 2020-07-29
TW201545332A (zh) 2015-12-01
JP2017510983A (ja) 2017-04-13
JP7284728B2 (ja) 2023-05-31
EP3111488A1 (en) 2017-01-04
SG11201606642TA (en) 2016-09-29
US9806129B2 (en) 2017-10-31
TWI557891B (zh) 2016-11-11
CN111490063A (zh) 2020-08-04
KR102177030B1 (ko) 2020-11-11
JP2020145434A (ja) 2020-09-10
JP6708833B2 (ja) 2020-06-10
KR20160113188A (ko) 2016-09-28
KR20190002754A (ko) 2019-01-08
US10854674B2 (en) 2020-12-01
US20210091140A1 (en) 2021-03-25
EP3742507A1 (en) 2020-11-25
US20170365642A1 (en) 2017-12-21
US20150243708A1 (en) 2015-08-27
WO2015130455A1 (en) 2015-09-03
EP3742507B1 (en) 2023-01-04
KR101941346B1 (ko) 2019-01-22
KR102061443B1 (ko) 2019-12-31
JP2018198321A (ja) 2018-12-13
CN106030842B (zh) 2020-04-28

Similar Documents

Publication Publication Date Title
JP7284728B2 (ja) クロスポイントメモリおよびその製造方法
US10854675B2 (en) Cross-point memory and methods for fabrication of same
US10910437B2 (en) Cross-point memory and methods for fabrication of same
CN107093612B (zh) 可变电阻存储器件及其制造方法
CN107732007B (zh) 可变电阻存储器件及其制造方法
CN113451205A (zh) 存储器装置中的低电阻通孔触点
CN108123035B (zh) 相变化记忆体
KR102682821B1 (ko) 가변 저항 메모리 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant