CN107924932A - 交叉点存储器单元阵列及形成交叉点存储器单元阵列的方法 - Google Patents

交叉点存储器单元阵列及形成交叉点存储器单元阵列的方法 Download PDF

Info

Publication number
CN107924932A
CN107924932A CN201680048586.6A CN201680048586A CN107924932A CN 107924932 A CN107924932 A CN 107924932A CN 201680048586 A CN201680048586 A CN 201680048586A CN 107924932 A CN107924932 A CN 107924932A
Authority
CN
China
Prior art keywords
line
electrode
memory cell
column
spaced apart
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680048586.6A
Other languages
English (en)
Other versions
CN107924932B (zh
Inventor
S·E·西里斯
D·V·N·拉马斯瓦米
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN107924932A publication Critical patent/CN107924932A/zh
Application granted granted Critical
Publication of CN107924932B publication Critical patent/CN107924932B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H10N70/235—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect between different crystalline phases, e.g. cubic and hexagonal
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明揭示了一种形成交叉点存储器单元阵列的方法，其包括针对所形成的存储器单元中的个别者沿着间隔开的下第一线且在高度上在间隔开的下第一线上方形成间隔开的导电下电极柱。壁在高度上在第一线上方且在沿着第一线的电极柱之间交叉。电极柱及壁形成第一线之间的间隔开的开口。使用所形成的存储器单元的可编程材料给开口加衬里以使用可编程材料未足量填充开口。在开口的剩余体积内可编程材料上方形成导电上电极材料，且在高度上在开口内的导电上电极材料上方形成与第一线交叉的间隔开的上第二线。选择装置介于下电极柱与下伏第一线之间或介于导电上电极材料与上覆第二线之间。本发明的方面包含独立于制造方法的交叉点存储器单元阵列。

Description

交叉点存储器单元阵列及形成交叉点存储器单元阵列的方法
技术领域
本文中揭示的实施例涉及交叉点存储器单元阵列且涉及形成交叉点存储器单元阵列的方法。
背景技术
存储器是一种类型的集成电路，且用于计算机系统中以供存储数据。可以个别存储器单元的一或多个阵列制造存储器。可使用数字线(其也可被称为位线、数据线、感测线或数据/感测线)及存取线(其也可被称为字线)写入到存储器单元或从存储器单元读取。数字线可沿着阵列的列使储器单元导电互连，且存取线可沿着阵列的行使存储器单元导电互连。可通过数字线及存取线的组合唯一寻址每一存储器单元。
存储器单元可为易失性或非易失性。非易失性存储器单元可存储数据达延长的时间段，包含在关闭计算机时。易失性存储器耗散且因此需要(在许多实例中每秒多次)刷新/重写。无论如何，存储器单元经配置以在至少两个不同可选择状态中留存或存储存储器。在二进制系统中，状态被视为“0”或“1”。在其它系统中，至少一些个别存储器单元可经配置以存储信息的两个以上电平或状态。
电容器是可用于存储器单元中的一种类型的电子组件。电容器具有通过电绝缘材料分离的两个电导体。作为电场的能量可被静电存储在此材料内。一种类型的电容器是具有作为绝缘材料的至少部分的铁电材料的铁电电容器。铁电材料通过具有两个稳定极化状态特性化且由此可包括存储器单元的可编程材料。铁电材料的极化状态可通过适当编程电压的施加而改变，且在编程电压的移除之后保持(至少一段时间)。每一极化状态具有不同于另一者的电荷存储电容，且其理想上可用来写入(即，存储)及读取存储器状态而不反转极化状态，直到期望反转极化状态。较不合意的是，在具有铁电电容器的一些存储器中，读取存储器状态的动作可反转极化。因此，在确定极化状态后，进行存储器单元的重写以在其确定之后不久将所述存储器单元放置于预读取状态中。无论如何，并入铁电电容器的存储器单元归因于形成电容器的部分的铁电材料的双稳定特性而理想上是非易失性。一种类型的存储器单元具有与铁电电容器串联电耦合的选择装置。
另一类型的非易失性存储器是相变存储器。此存储器使用具有在两个不同相位之间(例如，在非晶系无序相位与结晶或多晶有序相位之间)切换的性质的可逆可编程材料。两个相位可与明显不同值的电阻率相关联。目前，虽然可开发其它材料，但是典型相变材料是硫属化物。运用硫属化物，当材料在非晶系(更多电阻性)相位与结晶(更多导电性)相位之间传递时，电阻率可变动两个或两个以上数量级。可通过局部增加硫属化物的温度而获得相变。在150℃之下，两个相位均是稳定的。从非晶系状态开始且升高到高于约400℃的温度，可发生微晶的快速成核，且如果将材料保持于结晶温度达足够长时间，那么其经历相变以变成结晶。可通过将温度升高到熔融温度(约600℃)以上随后快速冷却而导致逆转到非晶系状态。
存在且无疑将开发用于存储器单元的其它可逆可编程材料。
附图说明
图1是根据本发明的实施例的包括交叉点存储器单元阵列的部分的衬底片段的概略等角视图。
图2是图1衬底的部分的放大侧视图。
图3是根据本发明的实施例的包括交叉点存储器单元阵列的部分的衬底片段的概略等角视图。
图4是根据本发明的实施例的包括交叉点存储器单元阵列的部分的衬底片段的概略等角视图。
图5是根据本发明的实施例的过程中的图1的衬底的前导衬底的概略等角视图。
图6是在继通过图5展示的步骤之后的处理步骤处的图5衬底的视图。
图7是在继通过图6展示的步骤之后的处理步骤处的图6衬底的视图。
图8是在继通过图7展示的步骤之后的处理步骤处的图7衬底的视图。
图9是在继通过图8展示的步骤之后的处理步骤处的图8衬底的视图。
图10是在继通过图9展示的步骤之后的处理步骤处的图9衬底的视图。
图11是在继通过图10展示的步骤之后的处理步骤处的图10衬底的视图。
图12是在继通过图11展示的步骤之后的处理步骤处的图11衬底的视图。
图13是在继通过图12展示的步骤之后的处理步骤处的图12衬底的视图。
图14是在继通过图13展示的步骤之后的处理步骤处的图13衬底的视图。
图15是根据本发明的实施例的过程中的图3的衬底的前导衬底的概略等角视图。
图16是在继通过图15展示的步骤之后的处理步骤处的图15衬底的视图。
具体实施方式
本发明的实施例包含交叉点存储器单元阵列及形成交叉点存储器单元阵列的方法。图1及2展示包括已相对于基底衬底11制造的个别交叉点存储器单元12的阵列10的衬底构造8的小部分。衬底11可包括传导(即，本文中电性)、半导电或绝缘/绝缘体(即，本文中电性)材料中的任一或多者。已在基底衬底11上方在高度上形成各种材料。在此文件中，“高度”、“上”、“下”、“顶部”、“底部”及“下方”大致参考垂直方向。“水平”是指沿着主表面的大致方向，在制造期间相对于所述主表面处理衬底，且垂直是大致正交于水平的方向。此外，如本文中使用的“垂直”及“水平”是相对于彼此且独立于三维空间中的衬底的定向的大致垂直方向。为了方便在图中描绘，将紧邻个别存储器单元12的实例轮廓展示为在高度上交错，其中(例如)在一些实施例中的此类存储器单元重叠及/或共享一些组件。
材料可在图1描绘的材料的旁边、在高度上在所述材料的内部或在高度上在所述材料的外部。例如，集成电路的其它部分或完全制造的组件可被提供在片段11上方、片段11周围或片段11内的某处。用于操作存储器阵列内的组件的控制及/或其它外围电路也可经制造，且可或可不完全或部分处于存储器阵列或子阵列内。此外，也可独立、串联地或以其它方式相对于彼此制造并操作多个子阵列。如此文件中所使用，“子阵列”也可被视为阵列。无论如何，本文中描述的材料、区域及结构中的任一者可为均质或非均质的，且无论如何可在此类上覆的任何材料上方连续或不连续。此外，除非另外规定，否则可使用任何适当或有待开发的技术来形成每一材料，例如原子层沉积、化学气相沉积、物理气相沉积、外延生长、扩散掺杂及离子植入。
阵列10包括间隔开的下第一线14及与第一线14交叉的间隔开的上第二线16，其中个别存储器单元12处于第一线14与第二线16之间此类线交叉之处。关于本文中的不同组件对“第一”及“第二”的引用仅是为了便于涉及不同组件的描述。因此，“第一”及“第二”可独立于成品电路构造内的相对位置且独立于制造的序列而互换。线14及16包括导电材料，其中实例是元素金属、两种或两种以上元素金属的混合物或合金、导电金属化合物及导电掺杂半导电材料。线14及16可具有相同组合物或具有相对于彼此不同的组合物。在一个实施例中，第一线14及第二线16相对于彼此正交地成角度。在一个实施例中，线14是存取或字线且线16是感测或位线。电介质材料15介于个别第一线14之间。
个别存储器单元12包括彼此(即，电)串联的选择装置18及可编程装置20。选择装置18接近(例如，比可编程装置更接近)且电耦合到第一线14中的一者或第二线16中的一者。可编程装置20接近(例如，比选择装置更接近)且电耦合到第一线14或第二线16中的另一者中的一者。在一个实施例中，选择装置18直接电耦合到所述一条第一线或第二线且在一个实施例中，可编程装置20直接电耦合到所述另一条第一或第二线中的一者。在此文件中，如果在正常操作中电流能够从电子装置或组件连续流动到另一电子装置或组件且在充分产生亚原子正及/或负电荷时主要通过此类的移动连续流动，那么两个电子装置或组件彼此“电耦合”。另一电子组件可在两个电耦合的电子组件或装置之间且电耦合到所述两个电耦合的电子组件或装置。相比之下，当两个电子组件或装置被称为“直接电耦合”时，在所述两个直接电耦合的组件或装置之间无中介电子组件。在图1实施例中，选择装置18接近且直接电耦合到第一线14中的一者且可编程装置20接近且直接电耦合到第二线16中的一者。可使用任何现有或有待开发的选择装置，例如结装置或二极管。实例二极管包含PN二极管、PIN二极管、肖特基(Schottky)二极管、齐纳(Zener)二极管、雪崩二极管、隧道二极管、具有三种以上材料的二极管等等。作为额外实例，选择装置18可为结双极晶体管。选择装置18可包含高度上外及/或高度上内导电材料作为其部分(未明确展示)。
个别可编程装置20包括在高度上位于第一线14中的一者上方呈一导电柱的形式的第一电极22。在此文件中，“柱电极”及“导电柱”是纵向沿着其长度的至少大部分具有径向连续导电材料的导电结构。第一柱电极22包括顶部24及侧壁26(图2)。任何适合导电材料可用于第一柱电极22，以TiN为一个实例。可编程材料28在第一柱电极22的对置侧壁26的横向外部，在一个实施例中在高度上位于柱顶部24上方，且在一个实施例中包括在个别第一柱电极22的对置侧壁26及顶部24上方延伸的连续层。可使用任何现有或有待开发的可编程材料，例如在上文“背景技术”章节中描述的材料。
可编程装置20包含在可编程材料28外部的第二电极30，所述可编程材料28位于第一柱电极22的对置侧壁26横向上方且在一个实施例中在高度上位于第一柱电极顶部24上方。第二电极30可具有与第一柱电极22的组合物相同或不同的组合物，且可具有与第二线16相同或不同的组合物。在所描绘的实例中，第二电极30展示为具有不同于第二线16的导电组合物。无论如何，第二电极30可被视为导电线16的部分或高度上延伸。在一个实施例中且如展示，沿着个别第二线16的紧邻存储器单元12的第二电极30彼此直接电耦合。例如在一个实施例中，第二电极30展示为包括导电柱31，其中紧邻存储器单元12共享导电柱31中的一者。无论如何，在一个实施例中，可编程材料28在第二电极30下方位于两个紧邻第一线14之间。此外在一个实施例中，可编程材料28在多个第一柱电极22的多个顶部24及侧壁26上方且在紧邻第一线14之间的多个第二电极30下方连续。在一个实施例中，第一柱电极22具有大于导电柱31的宽度的最大导电材料宽度，导电柱31横向接近在第一柱电极22的对置侧壁26中的一者横向外部的可编程材料。在一个实施例中，第一柱电极22具有大于导电柱31的体积的最大导电材料体积。无论如何，在一个实施例中，可编程装置20是具有可编程材料28的铁电电容器，由此包括铁电材料。
第一柱电极或第二电极电耦合到选择装置(在一个实施例中直接电耦合)且第一柱电极或第二电极中的另一者电耦合(在一个实施例中直接电耦合)的第一线或第二线中的一者。在其中选择装置18接近且电耦合到第一线14的所描绘实施例中，第一柱电极22在高度上位于选择装置18上方且电耦合到选择装置18。第二电极30电耦合到第二线16中的一者，且再次可被视为构成第二线16的部分。在一个实施例中且如展示，第二电极30沿着其上覆第二线16的截面具有倒置U形33，例如如图2中容易可见(为清晰起见针对图2中的一个存储器单元12的一个第二电极30展示仅一个U形形状33)。
图1及2展示实例实施例，其中第二线16可已按自对准方式形成在沟渠(其也按自对准方式形成在第二电极30的导电材料中)内且(例如)如将在下文进行描述。由此，且例如在第二线16及第二电极30具有不同导电组合物的情况下，展示沿着第二线16的侧壁延伸的第二电极30的材料。此外作为实例且如展示，可编程材料28也沿着在第二电极导电材料横向外部的第二线16的侧壁延伸。在此文件中，“自对准”表示其中通过抵着先前图案化结构的侧壁沉积材料而界定结构的至少横向表面的技术。电介质材料17介于紧邻第二线16之间。
图3展示可(例如)由第二线16a的导电材料的减成图案化产生的阵列10a的实例替代实施例构造8a。在适当的情况下已使用来自上述实施例的相似数字，其中用下标“a”指示一些构造差异。在图3实例中，可编程材料28及第二电极30的导电材料不沿着第二线16的侧壁延伸，且柱电极22a经展示高于柱电极22(图1及2)。如上文所描述及/或图1及2中所展示的任何其它属性或方面可用于图3实施例中。
图4展示图3中展示的构造的另一替代实施例构造8b。在适当的情况下已使用来自上述实施例的相似数字，其中用下标“b”指示一些构造差异。在阵列10b中，存储器单元12b具有接近(例如，比选择装置更接近)且电耦合到第二线16中的一者的选择装置18。可编程装置20接近(例如，比选择装置更接近)且电耦合到第一线14中的一者。因此，第一柱电极22a在高度上位于一条第一线14上方、接近且(例如，直接)电耦合到所述第一线14且第二电极30(例如，直接)电耦合到一个选择装置18。类似于图4中展示的构造的构造当然也可用于图1及2的构造中，其中在第二线16a与第二电极30之间提供选择装置(未展示)。如上文所描述及/或图1到3中所展示的任何其它属性或方面可用于图4实施例中。
本发明的实施例包含形成交叉点存储器单元阵列的方法且接着首先参考图5到14描述方法的实例实施例。在适当的情况下已使用针对构造的相似材料的来自上述实施例的相似数字，其中用不同数字指示一些构造差异。虽然可替代地使用顶部形成的选择装置方法，但图5到14展示由前导构造8制造图1及2阵列(底部形成的选择装置)的实例实施例。图5展示其中选择装置材料18已经图案化以与第一线14的图案化相称且电介质材料15介于第一线14之间的实例。可取决于所形成的选择装置的类型而仅图案化选择装置材料18的一些厚度。本文中描绘的图案化中的任一者可使用掩蔽步骤，例如光刻或其它图案化且无论如何，其可使用间距倍增。
参考图6，已在图5的衬底上方形成电介质材料50，且已图案化电介质材料50并使用电介质材料50作为掩模以形成沿着第二线方向伸展的材料50的轨道且完成选择装置材料18的图案化。在一个实施例中，电介质材料50具有不同于电介质材料15的组合物(例如，氮化硅)的组合物(例如，二氧化硅)，且相对于电介质材料50及15选择性地进行选择装置材料18的蚀刻。在此文献中，选择性蚀刻或移除是其中相对于另一规定材料以至少1.5:1的速率移除一种材料的蚀刻或移除。
参考图7，电介质材料17已经沉积以填充图6中的材料50的轨道之间的空间，其中材料17接着平坦化回到至少材料50的高度上最外表面。在一个实施例中，材料50及17具有相对于彼此不同的组合物，例如，其中材料50包括二氧化硅且材料52包括氮化硅。
参考图8，已在图7的衬底上方、在高度上在第一线14之间的空间上方形成掩模线53，且接着已相对于掩模线53、电介质材料17及暴露选择装置材料18选择性地各向异性蚀刻未掩蔽材料50。掩模线53在图9中展示为已被移除。此处理导致纵向沿着间隔开的下第一线14且在高度上在间隔开的下第一线14上方形成第一间隔开的开口55(与选择装置材料18的存在无关)。第一开口55介于在第一线14之间的第一对置壁56(例如，材料50)之间且介于沿着第一线14且在高度上在第一线14上方交叉的第二对置壁58(例如，材料17)之间。
参考图10，已在用于存储器单元中的个别者的第一开口55中的个别者内形成导电下电极柱材料22。
参考图11，且在一个实施例中，已例如通过相对于壁56及58的材料选择性进行柱材料22的定时蚀刻而使导电下电极柱材料22在高度上凹入第一开口55内。
参考图12，已移除第一对置壁56(未展示)以在第一线14之间形成第二间隔开的开口60，其中第二开口60介于第二对置壁58及柱电极22之间。在其中(例如)壁56及58具有不同组合物的一个实施例中，此可通过壁56(未展示)相对于壁58及柱22的导电材料的选择性蚀刻而进行。在使柱电极22在高度上凹入的情况下，可在移除第一对置壁56之前及/或之后进行此凹入。
上述处理仅是针对所形成的存储器单元中的个别者沿着间隔开的下第一线14且在高度上在间隔开的下第一线14上方形成间隔开的下电极柱22的一种实例方法。壁58在高度上在第一线14上方且在沿着第一线14的柱电极22之间交叉，其中柱22及壁58形成第一线14之间的间隔开的开口60。可使用其它技术，且具有或不具有柱电极的任何凹入。
参考图13，已使用可编程材料28给开口60加衬里而使用可编程材料28未足量填充(less-than-fill)开口60，且与是否曾经形成第一开口无关。在一个实施例中且如展示，可编程材料28形成在柱电极顶部24上方且保持在阵列的成品构造中(例如，图1及2)。
参考图14，已在开口60的剩余体积内可编程材料28上方形成导电上电极材料30，在一个实施例中以填充开口60的全部剩余体积，且在如展示的一个实施例中以过填充开口60的全部剩余体积，由此形成第二电极30的导电柱31。因此且在如展示的一个实施例中，导电上电极材料30也已在高度上形成于可编程材料28(其在导电柱顶部24上方)上方且保持在成品电路构造中。接着，可沉积上第二线材料16且使其平坦化回到至少壁58的高度上最外表面，例如以产生如图1及2中展示的构造(例如，以自对准方式)。替代地作为实例，第二电极材料30及导电线16可经沉积为单一连续均质导电材料组合物，其中材料16由此形成或组成第二电极30的部分(未展示)(例如，也以自对准方式)。无论如何，在一个实施例中，将掩蔽步骤用形成于交叉点存储器单元阵列。图5到14(包含图1及2)展示使用仅三个掩蔽步骤(即，用以产生图5构造的掩蔽步骤、用以产生图6构造的掩蔽步骤，及图8的掩蔽步骤)形成全部间隔开的第一线14、柱电极22、间隔开的第二线16及选择装置18(及在一个实施例中第一开口55)的实例方法。
参考图15及16关于前导构造8a描述用于产生图3的构造的替代实例实施例方法。视情况已使用来自上述方法实施例的相似字数，其中用下标“a”指示一些构造差异。图15展示在上述方法实施例中产生图10的衬底的处理之后不久进行的处理。明确地说，已移除第一对置壁56(未展示)以形成开口60a(例如，无柱电极22a的凹入)。
参考图16，可编程材料28已经沉积以给开口60a加衬里以未足量填充此类开口，接着在开口60a的剩余体积内形成上电极材料30。用于第二线的导电材料16已沉积且图案化于上电极材料30上方。此接着可在外电极材料30的各向异性蚀刻期间用作掩蔽以沿着第二线方向隔离所述外电极材料30，从而产生类似于图3中展示的构造的构造。再次作为实例，第二线材料16及外导电电极材料30可替代地经沉积作为单一组合物沉积(或统称为多种组合物)且接着共同一起图案化。
对于个别存储器单元，最终在导电下电极材料与下伏第一线之间或在导电上电极材料与上覆第二线之间提供选择装置。如上文所描述及/或结构实施例的图1到4中所展示的任何其它属性或方面可用于方法实施例中。
结论
在一些实施例中，一种形成交叉点存储器单元阵列的方法包括针对所形成的所述存储器单元中的个别者沿着间隔开的下第一线且在高度上在所述间隔开的下第一线上方形成间隔开的下电极柱。壁在高度上在所述第一线上方且在沿着所述第一线的所述电极柱之间交叉。所述电极柱及壁形成所述第一线之间的间隔开的开口。使用所形成的所述存储器单元的可编程材料给所述开口加衬里以使用所述可编程材料未足量填充所述开口。在所述开口的剩余体积内所述可编程材料上方形成导电上电极材料且在高度上在所述开口内的所述导电上电极材料上方形成与所述第一线交叉的间隔开的上第二线。对于所述个别存储器单元，选择装置介于所述下电极柱与所述下伏第一线之间或介于所述导电上电极材料与所述上覆第二线之间。
在一些实施例中，一种形成交叉点存储器单元阵列的方法包括纵向沿着间隔开的下第一线且在高度上在所述间隔开的下第一线上方形成第一间隔开的开口。所述第一开口介于在所述第一线之间的第一对置壁之间且介于沿着所述第一线且在高度上位于所述第一线上方的第二对置壁之间。在所述第一开口中的个别者内形成用于所述存储器单元中的个别者的下电极柱。移除所述第一对置壁以在所述第一线之间形成第二间隔开的开口。所述第二开口介于所述第二对置壁及所述电极柱之间。使用所形成的所述存储器单元的可编程材料给所述第二开口加衬里以使用所述可编程材料未足量填充所述第二开口。在所述第二开口的剩余体积内所述可编程材料上方形成导电上电极材料，且在高度上在所述第二开口内的所述导电上电极材料上方形成与所述第一线交叉的间隔开的上第二线。对于所述个别存储器单元，选择装置介于所述下电极柱与所述下伏第一线之间或介于所述导电上电极材料与所述上覆第二线之间。
在一些实施例中，一种交叉点存储器单元阵列包括间隔开的下第一线、与所述第一线交叉的间隔开的上第二线及在所述第一线与所述第二线之间此类线交叉之处的个别存储器单元。所述个别存储器单元包括彼此串联的选择装置及可编程装置。所述选择装置接近且电耦合到所述第一线或所述第二线中的一者。所述可编程装置接近且电耦合到所述第一线或所述第二线中的另一者中的一者。所述可编程装置包括在高度上位于所述第一线中的所述一者上方的第一柱电极。所述第一柱电极包括顶部及对置侧壁。可编程材料是在所述第一柱电极的所述对置侧壁横向外部。第二电极是在所述第一柱电极的所述对置侧壁横向上方所述可编程材料外部。所述第一柱电极或所述第二电极中的一者电耦合到所述选择装置。所述第一柱电极或所述第二电极中的另一者电耦合到所述第一线或所述第二线中的另一者中的所述一者。
在一些实施例中，一种存储器单元阵列包括间隔开的下第一线、与所述第一线交叉的间隔开的上第二线及在所述第一线与所述第二线之间此类线交叉之处的个别存储器单元。所述个别存储器单元包括彼此串联的选择装置及可编程装置。所述选择装置接近且直接电耦合到所述第一线中的一者。所述可编程装置接近且直接电耦合到所述第二线中的一者。所述可编程装置包括在高度上位于所述选择装置上方且直接电耦合到所述选择装置的第一柱电极。所述第一柱电极包括顶部及对置侧壁。可编程材料是在所述对置侧壁横向外部且在高度上位于所述第一柱电极的所述顶部上方。第二电极是在所述第一柱电极的所述对置侧壁横向上方所述可编程材料外部。所述第二电极直接电耦合到所述一条第二线。
在一些实施例中，一种存储器单元阵列包括间隔开的下第一线、与所述第一线交叉的间隔开的上第二线及在所述第一线与所述第二线之间此类线交叉之处的个别存储器单元。所述个别存储器单元包括彼此串联的选择装置及可编程装置。所述选择装置接近且直接电耦合到所述第二线中的一者。所述可编程装置接近且直接电耦合到所述第一线中的一者。所述可编程装置包括在高度上位于所述一条第一线上方且直接电耦合到所述一条第一线的第一柱电极。所述第一柱电极包括顶部及对置侧壁。可编程材料是在所述对置侧壁横向外部且在高度上位于所述第一柱电极的所述顶部上方。第二电极是在所述第一柱电极的所述对置侧壁横向上方所述可编程材料外部。所述第二电极直接电耦合到所述选择装置。
为符合法规，已以或多或少专用于结构及方法论结构的语言描述本文揭示的目标。然而，应了解，权利要求书不限于展示且描述的特定特征，这是因为本文揭示的方式包括实例实施例。权利要求书因此根据字面措辞被提供为全范围，且根据等效物教示而适当地解译。

Claims (30)

1.一种形成交叉点存储器单元阵列的方法，其包括：
针对所形成的所述存储器单元中的个别者沿着间隔开的下第一线且在高度上在所述间隔开的下第一线上方形成间隔开的下电极柱，壁在高度上在所述第一线上方且在沿着所述第一线的所述电极柱之间交叉，所述电极柱及壁形成所述第一线之间的间隔开的开口；
使用所形成的所述存储器单元的可编程材料给所述开口加衬里以使用所述可编程材料未足量填充所述开口；及
在所述开口的剩余体积内所述可编程材料上方形成导电上电极材料且在高度上在所述开口内的所述导电上电极材料上方形成与所述第一线交叉的间隔开的上第二线，对于所述个别存储器单元，选择装置介于所述下电极柱与所述下伏第一线之间或介于所述导电上电极材料与所述上覆第二线之间。
2.根据权利要求1所述的方法，其中所述导电上电极材料经形成以填充所述开口的全部所述剩余体积。
3.根据权利要求2所述的方法，其中所述导电上电极材料经形成以过填充所述开口的全部所述剩余体积。
4.根据权利要求1所述的方法，其中对于所述个别存储器单元，所述选择装置介于所述导电上电极材料与所述上覆第二线之间。
5.根据权利要求1所述的方法，其中所述选择装置介于所述下电极柱与所述下伏第一线之间。
6.根据权利要求5所述的方法，其包括掩蔽步骤；使用仅三个掩蔽步骤来形成全部所述间隔开的第一线、所述电极柱、所述间隔开的第二线及所述选择装置。
7.根据权利要求1所述的方法，其包括在所述电极柱的顶部上方形成所述可编程材料，且所述可编程材料保持在所述阵列的成品构造中。
8.根据权利要求7所述的方法，其包括在高度上在所述可编程材料上方形成所述导电上电极材料，所述可编程材料处在所述电极柱的所述顶部上方且保持在所述成品构造中。
9.根据权利要求7所述的方法，其中所述可编程材料在多个所述柱的多个所述顶部及侧壁上方及在所述导电上电极材料下方是连续的。
10.一种形成交叉点存储器单元阵列的方法，其包括：
纵向沿着间隔开的下第一线且在高度上在所述间隔开的下第一线上方形成第一间隔开的开口，所述第一开口介于在所述第一线之间的第一对置壁之间且介于沿着所述第一线且在高度上在所述第一线上方交叉的第二对置壁之间；
在所述第一开口中的个别者内形成用于所述存储器单元中的个别者的下电极柱；
移除所述第一对置壁以在所述第一线之间形成第二间隔开的开口，所述第二开口介于所述第二对置壁及所述电极柱之间；
使用所形成的所述存储器单元的可编程材料给所述第二开口加衬里以使用所述可编程材料未足量填充所述第二开口；及
在所述第二开口的剩余体积内所述可编程材料上方形成导电上电极材料，且在高度上在所述第二开口内的所述导电上电极材料上方形成与所述第一线交叉的间隔开的上第二线，对于所述个别存储器单元，选择装置介于所述下电极柱与所述下伏第一线之间或介于所述导电上电极材料与所述上覆第二线之间。
11.根据权利要求10所述的方法，其中所述第一壁及所述第二壁具有相对于彼此不同的组合物。
12.根据权利要求11所述的方法，其中所述第一对置壁的所述移除包括相对于所述第二壁及所述下电极柱选择性地蚀刻所述第一壁。
13.根据权利要求10所述的方法，其包括使所述下电极柱在高度上凹入所述第一开口内。
14.根据权利要求13所述的方法，其包括在移除所述第一对置壁之前进行所述凹入。
15.根据权利要求13所述的方法，其包括掩蔽步骤；使用仅三个掩蔽步骤来形成全部所述间隔开的第一线、所述第一开口、所述电极柱、所述第二开口、所述间隔开的第二线及所述选择装置。
16.一种交叉点存储器单元阵列，其包括：
间隔开的下第一线、与所述第一线交叉的间隔开的上第二线及在所述第一线与所述第二线之间此类线交叉之处的个别存储器单元，所述个别存储器单元包括：
彼此串联的选择装置及可编程装置，所述选择装置接近且电耦合到所述第一线或所述第二线中的一者，所述可编程装置接近且电耦合到所述第一线或所述第二线中的另一者中的一者；且
所述可编程装置包括：
第一柱电极，其在高度上位于所述第一线中的一者上方，所述第一柱电极包括顶部及对置侧壁；
可编程材料，其在所述第一柱电极的所述对置侧壁横向外部；
第二电极，其在所述第一柱电极的所述对置侧壁横向上方所述可编程材料外部；及
所述第一柱电极或所述第二电极中的一者电耦合到所述选择装置，所述第一柱电极或所述第二电极中的另一者电耦合到所述第一线或所述第二线中的所述另一者中的所述一者。
17.根据权利要求16所述的阵列，其中沿着所述第二线中的个别者的所述存储器单元中的紧邻者的所述第二电极彼此直接电耦合。
18.根据权利要求17所述的阵列，其中所述第二电极包括导电柱，所述紧邻存储器单元共享所述导电柱中的一者。
19.根据权利要求18所述的阵列，其中所述第一柱电极具有大于横向接近在所述第一柱电极的所述对置侧壁中的一者横向外部的所述可编程材料的所述导电柱的宽度的最大导电材料宽度。
20.根据权利要求18所述的阵列，其中所述第一柱电极具有大于所述导电柱的体积的最大导电材料体积。
21.根据权利要求16所述的阵列，其中所述可编程材料在高度上位于所述第一柱电极的所述顶部上方。
22.根据权利要求21所述的阵列，其中所述可编程材料包括在所述第一柱电极的所述对置侧壁及所述顶部上方延伸的连续层。
23.根据权利要求16所述的阵列，其中所述可编程材料是在所述第一线中的两个紧邻者之间的所述第二电极下方。
24.根据权利要求16所述的阵列，其中所述第二电极是在所述第一柱电极的所述顶部上方。
25.根据权利要求24所述的阵列，其中所述第二电极沿着其上覆第二线的截面具有倒置U形。
26.根据权利要求16所述的阵列，其中所述第一线及所述第二线相对于彼此正交地成角度。
27.一种存储器单元阵列，其包括：
间隔开的下第一线、与所述第一线交叉的间隔开的上第二线及在所述第一线与所述第二线之间此类线交叉之处的个别存储器单元，所述个别存储器单元包括：
彼此串联的选择装置及可编程装置，所述选择装置接近且直接电耦合到所述第一线中的一者，所述可编程装置接近且直接电耦合到所述第二线中的一者；且
所述可编程装置包括：
第一柱电极，其在高度上位于所述选择装置上方且直接电耦合到所述选择装置，所述第一柱电极包括顶部及对置侧壁；
可编程材料，其在所述对置侧壁横向外部且在高度上位于所述第一柱电极的所述顶部上方；及
第二电极，其在所述第一柱电极的所述对置侧壁横向上方所述可编程材料外部，所述第二电极直接电耦合到所述第二线。
28.根据权利要求27所述的阵列，其中所述可编程材料在多个所述第一柱电极的多个所述顶部及侧壁上方及在所述第一线中的紧邻者之间的多个所述第二电极下方是连续的。
29.一种存储器单元阵列，其包括：
间隔开的下第一线、与所述第一线交叉的间隔开的上第二线及在所述第一线与所述第二线之间此类线交叉之处的个别存储器单元，所述个别存储器单元包括：
彼此串联的选择装置及可编程装置，所述选择装置接近且直接电耦合到所述第二线中的一者，所述可编程装置接近且直接电耦合到所述第一线中的一者；且
所述可编程装置包括：
第一柱电极，其在高度上位于所述一条第一线上方且直接电耦合到所述一条第一线，所述第一柱电极包括顶部及对置侧壁；
可编程材料，其在所述对置侧壁横向外部且在高度上位于所述第一柱电极的所述顶部上方；及
第二电极，其在所述第一柱电极的所述对置侧壁横向上方所述可编程材料外部，所述第二电极直接电耦合到所述选择装置。
30.根据权利要求29所述的阵列，其中所述可编程材料在多个所述第一柱电极的多个所述顶部及侧壁上方及在所述第一线中的紧邻者之间的多个所述第二电极下方是连续的。
CN201680048586.6A 2015-07-24 2016-07-18 交叉点存储器单元阵列及形成交叉点存储器单元阵列的方法 Active CN107924932B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/808,976 US9853211B2 (en) 2015-07-24 2015-07-24 Array of cross point memory cells individually comprising a select device and a programmable device
US14/808,976 2015-07-24
PCT/US2016/042719 WO2017019346A1 (en) 2015-07-24 2016-07-18 Array of cross point memory cells and methods of forming an array of cross point memory cells

Publications (2)

Publication Number Publication Date
CN107924932A true CN107924932A (zh) 2018-04-17
CN107924932B CN107924932B (zh) 2022-04-05

Family

ID=57837910

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680048586.6A Active CN107924932B (zh) 2015-07-24 2016-07-18 交叉点存储器单元阵列及形成交叉点存储器单元阵列的方法

Country Status (4)

Country Link
US (3) US9853211B2 (zh)
CN (1) CN107924932B (zh)
TW (1) TWI609513B (zh)
WO (1) WO2017019346A1 (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9472560B2 (en) 2014-06-16 2016-10-18 Micron Technology, Inc. Memory cell and an array of memory cells
US9159829B1 (en) 2014-10-07 2015-10-13 Micron Technology, Inc. Recessed transistors containing ferroelectric material
US9305929B1 (en) 2015-02-17 2016-04-05 Micron Technology, Inc. Memory cells
US10134982B2 (en) * 2015-07-24 2018-11-20 Micron Technology, Inc. Array of cross point memory cells
WO2018044485A1 (en) 2016-08-31 2018-03-08 Micron Technology, Inc. Ferroelectric memory cells
EP3507805A4 (en) 2016-08-31 2020-06-03 Micron Technology, Inc. DEVICES AND METHOD WITH FERROELECTRIC MEMORY AND FOR OPERATING FERROELECTRIC MEMORY
US9761580B1 (en) 2016-11-01 2017-09-12 Micron Technology, Inc. Methods of forming an array comprising pairs of vertically opposed capacitors and arrays comprising pairs of vertically opposed capacitors
US10014305B2 (en) 2016-11-01 2018-07-03 Micron Technology, Inc. Methods of forming an array comprising pairs of vertically opposed capacitors and arrays comprising pairs of vertically opposed capacitors
US10937783B2 (en) * 2016-11-29 2021-03-02 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10062745B2 (en) * 2017-01-09 2018-08-28 Micron Technology, Inc. Methods of forming an array of capacitors, methods of forming an array of memory cells individually comprising a capacitor and a transistor, arrays of capacitors, and arrays of memory cells individually comprising a capacitor and a transistor
US9837420B1 (en) 2017-01-10 2017-12-05 Micron Technology, Inc. Arrays of memory cells individually comprising a capacitor and an elevationally-extending transistor, methods of forming a tier of an array of memory cells, and methods of forming an array of memory cells individually comprising a capacitor and an elevationally-extending transistor
US9842839B1 (en) 2017-01-12 2017-12-12 Micron Technology, Inc. Memory cell, an array of memory cells individually comprising a capacitor and a transistor with the array comprising rows of access lines and columns of digit lines, a 2T-1C memory cell, and methods of forming an array of capacitors and access transistors there-above
KR102323249B1 (ko) * 2017-03-28 2021-11-08 삼성전자주식회사 정보 저장 패턴을 포함하는 반도체 소자
US10867675B2 (en) 2017-07-13 2020-12-15 Micron Technology, Inc. Apparatuses and methods for memory including ferroelectric memory cells and dielectric memory cells
US10153196B1 (en) 2017-08-24 2018-12-11 Micron Technology, Inc. Arrays of cross-point memory structures
KR102387945B1 (ko) 2017-12-15 2022-04-18 삼성전자주식회사 집적회로 장치 및 그 제조 방법
US10756217B2 (en) 2018-02-15 2020-08-25 Micron Technology, Inc. Access devices formed with conductive contacts
US10388658B1 (en) 2018-04-27 2019-08-20 Micron Technology, Inc. Transistors, arrays of transistors, arrays of memory cells individually comprising a capacitor and an elevationally-extending transistor, and methods of forming an array of transistors
WO2020076759A1 (en) 2018-10-09 2020-04-16 Micron Technology, Inc. Transistors including heterogeneous channels, and related devices, electronic systems, and methods
WO2020076764A1 (en) 2018-10-09 2020-04-16 Micron Technology, Inc. Methods of forming a device, and related devices and electronic systems
WO2020076851A1 (en) 2018-10-09 2020-04-16 Micron Technology, Inc. Devices and electronic systems including vertical transistors, and related methods
WO2020076732A1 (en) 2018-10-09 2020-04-16 Micron Technology, Inc. Devices including vertical transistors, and related methods
TWI743568B (zh) 2018-10-09 2021-10-21 美商美光科技公司 包括垂直電晶體之裝置及其相關方法
US10615288B1 (en) 2018-10-24 2020-04-07 International Business Machines Corporation Integration scheme for non-volatile memory on gate-all-around structure
KR102630957B1 (ko) * 2018-12-19 2024-01-31 에스케이하이닉스 주식회사 메모리 소자 및 이를 포함하는 전자장치
US10804274B2 (en) 2019-02-27 2020-10-13 International Business Machines Corporation Co-integration of non-volatile memory on gate-all-around field effect transistor
US11170834B2 (en) 2019-07-10 2021-11-09 Micron Technology, Inc. Memory cells and methods of forming a capacitor including current leakage paths having different total resistances
US11594644B2 (en) 2019-11-13 2023-02-28 Micron Technology, Inc. Microelectronic devices including passivation materials, related electronic devices, and related methods
JP2021136301A (ja) * 2020-02-26 2021-09-13 キオクシア株式会社 不揮発性半導体記憶装置及びその製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5565695A (en) * 1995-04-21 1996-10-15 Johnson; Mark B. Magnetic spin transistor hybrid circuit element
CN1449021A (zh) * 2002-03-28 2003-10-15 旺宏电子股份有限公司 自对准可编程相变存储器件及其制造方法
US20120164798A1 (en) * 2010-12-27 2012-06-28 Sills Scott E Methods of forming a nonvolatile memory cell and methods of forming an array of nonvolatile memory cells
US20120327714A1 (en) * 2011-06-23 2012-12-27 Macronix International Co., Ltd. Memory Architecture of 3D Array With Diode in Memory String
US20130126816A1 (en) * 2011-11-17 2013-05-23 Micron Technology, Inc. Memory Arrays and Methods of Forming Memory Cells

Family Cites Families (150)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4070653A (en) 1976-06-29 1978-01-24 Texas Instruments Incorporated Random access memory cell with ion implanted resistor element
JP2921468B2 (ja) 1996-02-19 1999-07-19 日本電気株式会社 半導体メモリ装置
JPH1093083A (ja) 1996-09-18 1998-04-10 Toshiba Corp 半導体装置の製造方法
US6336544B1 (en) 1999-03-01 2002-01-08 Casinovations Incorporated Coin collection system
US6288431B1 (en) 1997-04-04 2001-09-11 Nippon Steel Corporation Semiconductor device and a method of manufacturing the same
KR100269306B1 (ko) 1997-07-31 2000-10-16 윤종용 저온처리로안정화되는금속산화막으로구성된완충막을구비하는집적회로장치및그제조방법
US6256220B1 (en) 1997-09-15 2001-07-03 Celis Semiconductor Corporation Ferroelectric memory with shunted isolated nodes
US5959878A (en) 1997-09-15 1999-09-28 Celis Semiconductor Corporation Ferroelectric memory cell with shunted ferroelectric capacitor and method of making same
JPH11274429A (ja) 1998-03-19 1999-10-08 Toshiba Corp 半導体記憶装置
KR100292819B1 (ko) 1998-07-07 2001-09-17 윤종용 커패시터및그의제조방법
US20030001189A1 (en) 2000-02-24 2003-01-02 Tetsuo Fujiwara Ferroelectric capacitor and semiconductor device
US6249014B1 (en) 1998-10-01 2001-06-19 Ramtron International Corporation Hydrogen barrier encapsulation techniques for the control of hydrogen induced degradation of ferroelectric capacitors in conjunction with multilevel metal processing for non-volatile integrated circuit memory devices
JP3743189B2 (ja) 1999-01-27 2006-02-08 富士通株式会社 不揮発性半導体記憶装置及びその製造方法
US6242299B1 (en) 1999-04-01 2001-06-05 Ramtron International Corporation Barrier layer to protect a ferroelectric capacitor after contact has been made to the capacitor electrode
US6236076B1 (en) 1999-04-29 2001-05-22 Symetrix Corporation Ferroelectric field effect transistors for nonvolatile memory applications having functional gradient material
US6370056B1 (en) 2000-03-10 2002-04-09 Symetrix Corporation Ferroelectric memory and method of operating same
KR100747369B1 (ko) 1999-09-30 2007-08-07 로무 가부시키가이샤 불휘발성 메모리
US6635528B2 (en) 1999-12-22 2003-10-21 Texas Instruments Incorporated Method of planarizing a conductive plug situated under a ferroelectric capacitor
US6417537B1 (en) 2000-01-18 2002-07-09 Micron Technology, Inc. Metal oxynitride capacitor barrier layer
JP4938921B2 (ja) 2000-03-16 2012-05-23 康夫 垂井 トランジスタ型強誘電体不揮発性記憶素子
US20020036313A1 (en) 2000-06-06 2002-03-28 Sam Yang Memory cell capacitor structure and method of formation
US6339544B1 (en) 2000-09-29 2002-01-15 Intel Corporation Method to enhance performance of thermal resistor device
US20020102808A1 (en) 2001-01-31 2002-08-01 Skyland Pu Method for raising capacitance of a trench capacitor and reducing leakage current
US6448601B1 (en) 2001-02-09 2002-09-10 Micron Technology, Inc. Memory address and decode circuits with ultra thin body transistors
US6717215B2 (en) 2001-06-21 2004-04-06 Hewlett-Packard Development Company, L.P. Memory structures
US6717195B2 (en) 2001-06-29 2004-04-06 Rohm Co., Ltd. Ferroelectric memory
JP2003045174A (ja) 2001-08-01 2003-02-14 Sharp Corp 半導体記憶装置
TW508808B (en) 2001-09-14 2002-11-01 Winbond Electronics Corp Stacked type capacitor structure and its manufacturing method
KR100799129B1 (ko) 2001-12-24 2008-01-29 주식회사 하이닉스반도체 반도체 메모리 소자의 캐패시터 제조방법
WO2003081667A1 (en) 2002-03-26 2003-10-02 Matsushita Electric Industrial Co., Ltd. Semiconductor device and production method therefor
JP2003289134A (ja) 2002-03-28 2003-10-10 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US6940085B2 (en) 2002-04-02 2005-09-06 Hewlett-Packard Development Company, I.P. Memory structures
US6812509B2 (en) 2002-06-28 2004-11-02 Palo Alto Research Center Inc. Organic ferroelectric memory cells
JP2004040059A (ja) 2002-07-08 2004-02-05 Fujitsu Ltd 半導体記憶装置の製造方法および半導体記憶装置
US6744087B2 (en) 2002-09-27 2004-06-01 International Business Machines Corporation Non-volatile memory using ferroelectric gate field-effect transistors
JP4509467B2 (ja) 2002-11-08 2010-07-21 シャープ株式会社 不揮発可変抵抗素子、及び記憶装置
US6876021B2 (en) 2002-11-25 2005-04-05 Texas Instruments Incorporated Use of amorphous aluminum oxide on a capacitor sidewall for use as a hydrogen barrier
KR100493040B1 (ko) 2002-12-30 2005-06-07 삼성전자주식회사 반도체 소자의 커패시터 및 그 제조방법
KR100480644B1 (ko) 2003-02-28 2005-03-31 삼성전자주식회사 셀 구동 전류가 증가된 상 변화 메모리
JP4141861B2 (ja) 2003-03-03 2008-08-27 富士通株式会社 半導体装置及びその製造方法
US7755934B2 (en) 2003-03-18 2010-07-13 Kabushiki Kaisha Toshiba Resistance change memory device
US6897472B2 (en) 2003-06-26 2005-05-24 Rj Mears, Llc Semiconductor device including MOSFET having band-engineered superlattice
KR100578212B1 (ko) 2003-06-30 2006-05-11 주식회사 하이닉스반도체 엠티피 구조의 강유전체 캐패시터 및 그 제조 방법
US7297602B2 (en) 2003-09-09 2007-11-20 Sharp Laboratories Of America, Inc. Conductive metal oxide gate ferroelectric memory transistor
US7001821B2 (en) 2003-11-10 2006-02-21 Texas Instruments Incorporated Method of forming and using a hardmask for forming ferroelectric capacitors in a semiconductor device
US7082052B2 (en) 2004-02-06 2006-07-25 Unity Semiconductor Corporation Multi-resistive state element with reactive metal
KR100626912B1 (ko) 2004-04-23 2006-09-20 주식회사 하이닉스반도체 불휘발성 강유전체 수직 전극 셀과 수직 전극 셀을 이용한불휘발성 강유전체 메모리 장치 및 그 수직 전극 셀 제조방법
US6995025B2 (en) 2004-06-21 2006-02-07 Sharp Laboratories Of America, Inc. Asymmetrical programming ferroelectric memory transistor
JP2006049566A (ja) 2004-08-04 2006-02-16 Toshiba Corp 半導体記憶装置及びその製造方法
EP1624479A3 (en) 2004-08-05 2008-07-16 Samsung Electronics Co, Ltd Ferroelectric memory and ferroelectric capacitor with Ir-alloy electrode or Ru-alloy electrode and method of manufacturing same
US7161213B2 (en) 2004-08-05 2007-01-09 Broadcom Corporation Low threshold voltage PMOS apparatus and method of fabricating the same
KR100587396B1 (ko) 2004-08-13 2006-06-08 동부일렉트로닉스 주식회사 비휘발성 메모리 소자 및 그의 제조방법
US7378286B2 (en) 2004-08-20 2008-05-27 Sharp Laboratories Of America, Inc. Semiconductive metal oxide thin film ferroelectric memory transistor
US7180141B2 (en) 2004-12-03 2007-02-20 Texas Instruments Incorporated Ferroelectric capacitor with parallel resistance for ferroelectric memory
EP1831973A2 (en) 2004-12-06 2007-09-12 The President and Fellows of Harvard College Nanoscale wire-based data storage
KR100707181B1 (ko) 2005-02-14 2007-04-13 삼성전자주식회사 듀얼 스토리지 노드를 구비하는 반도체 메모리 장치와 그제조 및 동작 방법
US8937292B2 (en) 2011-08-15 2015-01-20 Unity Semiconductor Corporation Vertical cross point arrays for ultra high density memory applications
KR100695513B1 (ko) 2005-06-15 2007-03-15 주식회사 하이닉스반도체 반도체 소자의 제조방법
JP2007049016A (ja) 2005-08-11 2007-02-22 Nec Electronics Corp 半導体装置およびその製造方法
US7304339B2 (en) 2005-09-22 2007-12-04 Agile Rf, Inc. Passivation structure for ferroelectric thin-film devices
JP2007157982A (ja) 2005-12-05 2007-06-21 Seiko Epson Corp トランジスタ型強誘電体メモリおよびその製造方法
US7982252B2 (en) 2006-01-27 2011-07-19 Hynix Semiconductor Inc. Dual-gate non-volatile ferroelectric memory
US7842990B2 (en) 2006-02-17 2010-11-30 Hynix Semiconductor Inc. Nonvolatile ferroelectric memory device including trench capacitor
JP4745108B2 (ja) 2006-04-06 2011-08-10 株式会社東芝 不揮発性半導体記憶装置
WO2008073529A2 (en) 2006-07-31 2008-06-19 Drexel University Integrated semiconductor and transition-metal oxide nanostructures and methods for preparing same
US7558097B2 (en) 2006-12-28 2009-07-07 Intel Corporation Memory having bit line with resistor(s) between memory cells
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
FR2913523B1 (fr) 2007-03-09 2009-06-05 Commissariat Energie Atomique Disposistif de memorisation de donnees multi-niveaux a materiau a changement de phase
JP4535076B2 (ja) 2007-03-14 2010-09-01 セイコーエプソン株式会社 強誘電体キャパシタとその製造方法
WO2008126961A1 (en) 2007-04-12 2008-10-23 University Of Seoul Foundation Of Industry-Academic Cooperation Mfmis-fet, mfmis-ferroelectric memory device, and methods of manufacturing the same
KR100876136B1 (ko) 2007-04-12 2008-12-29 서울시립대학교 산학협력단 엠에프엠아이에스 구조를 갖는 전계효과 트랜지스터 및강유전체 메모리 장치와 그 제조방법
JP2008277543A (ja) 2007-04-27 2008-11-13 Toshiba Corp 不揮発性半導体記憶装置
US8679903B2 (en) 2007-07-27 2014-03-25 Stmicroelectronics, Inc. Vertical quadruple conduction channel insulated gate transistor
JP2009076653A (ja) 2007-09-20 2009-04-09 Toshiba Corp 半導体装置及びその製造方法
US7892956B2 (en) 2007-09-24 2011-02-22 International Business Machines Corporation Methods of manufacture of vertical nanowire FET devices
KR101226685B1 (ko) 2007-11-08 2013-01-25 삼성전자주식회사 수직형 반도체 소자 및 그 제조 방법.
KR20090055874A (ko) 2007-11-29 2009-06-03 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
TWI360708B (en) 2007-12-17 2012-03-21 Au Optronics Corp Pixel structure, display panel, elecro-optical app
JP2009170511A (ja) 2008-01-11 2009-07-30 Toshiba Corp 半導体素子及び半導体装置
US8394683B2 (en) 2008-01-15 2013-03-12 Micron Technology, Inc. Methods of forming semiconductor constructions, and methods of forming NAND unit cells
JP5162276B2 (ja) 2008-02-28 2013-03-13 ローム株式会社 強誘電体メモリ装置
US8034655B2 (en) 2008-04-08 2011-10-11 Micron Technology, Inc. Non-volatile resistive oxide memory cells, non-volatile resistive oxide memory arrays, and methods of forming non-volatile resistive oxide memory cells and memory arrays
US8304823B2 (en) 2008-04-21 2012-11-06 Namlab Ggmbh Integrated circuit including a ferroelectric memory cell and method of manufacturing the same
JP5546740B2 (ja) 2008-05-23 2014-07-09 ローム株式会社 半導体装置
US8004871B2 (en) 2008-05-26 2011-08-23 Panasonic Corporation Semiconductor memory device including FET memory elements
JP2010044844A (ja) 2008-08-18 2010-02-25 Toshiba Corp 半導体記憶装置
US20100110753A1 (en) 2008-10-31 2010-05-06 Qimonda Ag Ferroelectric Memory Cell Arrays and Method of Operating the Same
US7791925B2 (en) 2008-10-31 2010-09-07 Seagate Technology, Llc Structures for resistive random access memory cells
US8362604B2 (en) 2008-12-04 2013-01-29 Ecole Polytechnique Federale De Lausanne (Epfl) Ferroelectric tunnel FET switch and memory
KR20100079761A (ko) 2008-12-31 2010-07-08 주식회사 동부하이텍 이미지 센서 및 그 제조 방법
US8021897B2 (en) 2009-02-19 2011-09-20 Micron Technology, Inc. Methods of fabricating a cross point memory array
WO2010104918A1 (en) 2009-03-10 2010-09-16 Contour Semiconductor, Inc. Three-dimensional memory array comprising vertical switches having three terminals
US8173987B2 (en) 2009-04-27 2012-05-08 Macronix International Co., Ltd. Integrated circuit 3D phase change memory array and manufacturing method
US7968876B2 (en) 2009-05-22 2011-06-28 Macronix International Co., Ltd. Phase change memory cell having vertical channel access transistor
JP5025696B2 (ja) 2009-08-11 2012-09-12 株式会社東芝 抵抗変化メモリ
US8716780B2 (en) 2009-11-06 2014-05-06 Rambus Inc. Three-dimensional memory array stacking structure
CN102074562B (zh) 2009-11-25 2012-08-29 中国科学院微电子研究所 Nand结构及其形成方法
US8441097B2 (en) 2009-12-23 2013-05-14 Intel Corporation Methods to form memory devices having a capacitor with a recessed electrode
KR101780841B1 (ko) 2010-02-26 2017-09-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8198160B2 (en) 2010-04-19 2012-06-12 Jun Liu Vertical transistor phase change memory
US8411477B2 (en) 2010-04-22 2013-04-02 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
US8570785B2 (en) * 2010-05-26 2013-10-29 Hewlett-Packard Development Company Reading a memory element within a crossbar array
CN102263122B (zh) 2010-05-28 2012-12-12 旺宏电子股份有限公司 非易失性存储装置
US8241944B2 (en) 2010-07-02 2012-08-14 Micron Technology, Inc. Resistive RAM devices and methods
US8890233B2 (en) * 2010-07-06 2014-11-18 Macronix International Co., Ltd. 3D memory array with improved SSL and BL contact layout
US8207032B2 (en) 2010-08-31 2012-06-26 Micron Technology, Inc. Methods of forming pluralities of vertical transistors, and methods of forming memory arrays
US8659944B2 (en) * 2010-09-01 2014-02-25 Macronix International Co., Ltd. Memory architecture of 3D array with diode in memory string
US8796661B2 (en) 2010-11-01 2014-08-05 Micron Technology, Inc. Nonvolatile memory cells and methods of forming nonvolatile memory cell
US8399874B2 (en) 2011-01-17 2013-03-19 Snu R&Db Foundation Vertical nonvolatile memory device including a selective diode
US8791447B2 (en) 2011-01-20 2014-07-29 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
US8462537B2 (en) 2011-03-21 2013-06-11 Intel Corporation Method and apparatus to reset a phase change memory and switch (PCMS) memory cell
KR20120124788A (ko) 2011-05-04 2012-11-14 삼성전자주식회사 반도체 소자
JP5662237B2 (ja) 2011-05-10 2015-01-28 株式会社日立製作所 半導体記憶装置
US8847196B2 (en) * 2011-05-17 2014-09-30 Micron Technology, Inc. Resistive memory cell
KR20130005878A (ko) 2011-07-07 2013-01-16 삼성전자주식회사 저저항 반도체 소자
US8946812B2 (en) 2011-07-21 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8575584B2 (en) 2011-09-03 2013-11-05 Avalanche Technology Inc. Resistive memory device having vertical transistors and method for making the same
US8536561B2 (en) 2011-10-17 2013-09-17 Micron Technology, Inc. Memory cells and memory cell arrays
US8760909B2 (en) 2011-10-20 2014-06-24 Macronix International Co., Ltd. Memory and manufacturing method thereof
US20130193400A1 (en) 2012-01-27 2013-08-01 Micron Technology, Inc. Memory Cell Structures and Memory Arrays
KR20130092925A (ko) * 2012-02-13 2013-08-21 에스케이하이닉스 주식회사 가변 저항 메모리 소자 및 이의 제조 방법
US9368581B2 (en) 2012-02-20 2016-06-14 Micron Technology, Inc. Integrated circuitry components, switches, and memory cells
US9041129B2 (en) 2012-02-24 2015-05-26 National Applied Research Laboratories Semiconductor memory storage array device and method for fabricating the same
KR102031187B1 (ko) 2012-10-05 2019-10-14 삼성전자주식회사 수직형 메모리 장치
US9093304B2 (en) 2012-10-12 2015-07-28 Finscale Inc. Vertical super-thin body semiconductor on dielectric wall devices and methods of their fabrication
US8796751B2 (en) 2012-11-20 2014-08-05 Micron Technology, Inc. Transistors, memory cells and semiconductor constructions
US9053801B2 (en) 2012-11-30 2015-06-09 Micron Technology, Inc. Memory cells having ferroelectric materials
US8878271B2 (en) 2013-03-01 2014-11-04 Micron Technology, Inc. Vertical access device and apparatuses having a body connection line, and related method of operating the same
US20140252298A1 (en) 2013-03-10 2014-09-11 Sandisk 3D Llc Methods and apparatus for metal oxide reversible resistance-switching memory devices
US9196831B2 (en) 2013-03-14 2015-11-24 Crossbar, Inc. Two-terminal memory with intrinsic rectifying characteristic
US20140269046A1 (en) 2013-03-15 2014-09-18 Micron Technology, Inc. Apparatuses and methods for use in selecting or isolating memory cells
US9691981B2 (en) * 2013-05-22 2017-06-27 Micron Technology, Inc. Memory cell structures
US9153777B2 (en) * 2013-06-03 2015-10-06 Micron Technology, Inc. Thermally optimized phase change memory cells and methods of fabricating the same
JP6121819B2 (ja) 2013-07-04 2017-04-26 株式会社東芝 半導体装置および誘電体膜
US9246100B2 (en) * 2013-07-24 2016-01-26 Micron Technology, Inc. Memory cell array structures and methods of forming the same
US9337210B2 (en) 2013-08-12 2016-05-10 Micron Technology, Inc. Vertical ferroelectric field effect transistor constructions, constructions comprising a pair of vertical ferroelectric field effect transistors, vertical strings of ferroelectric field effect transistors, and vertical strings of laterally opposing pairs of vertical ferroelectric field effect transistors
JP6067524B2 (ja) 2013-09-25 2017-01-25 株式会社東芝 半導体装置および誘電体膜
KR20150041705A (ko) 2013-10-08 2015-04-17 삼성전자주식회사 선택 소자와 저항 변화 소자를 갖는 반도체 소자 및 그 형성 방법
US9543515B2 (en) * 2013-11-07 2017-01-10 Intel Corporation Electrode materials and interface layers to minimize chalcogenide interface resistance
KR102131075B1 (ko) * 2013-11-12 2020-07-07 삼성전자주식회사 반도체 소자 및 이의 제조 방법
US9806129B2 (en) 2014-02-25 2017-10-31 Micron Technology, Inc. Cross-point memory and methods for fabrication of same
US9601194B2 (en) 2014-02-28 2017-03-21 Crossbar, Inc. NAND array comprising parallel transistor and two-terminal switching device
KR20150135804A (ko) * 2014-05-26 2015-12-04 삼성전자주식회사 가변 저항 메모리 장치 및 그 제조 방법
US9362494B2 (en) * 2014-06-02 2016-06-07 Micron Technology, Inc. Array of cross point memory cells and methods of forming an array of cross point memory cells
US9437658B2 (en) 2014-08-05 2016-09-06 Sandisk Technologies Llc Fully isolated selector for memory device
US9276092B1 (en) 2014-10-16 2016-03-01 Micron Technology, Inc. Transistors and methods of forming transistors
US9305929B1 (en) 2015-02-17 2016-04-05 Micron Technology, Inc. Memory cells
US10163917B2 (en) 2016-11-01 2018-12-25 Micron Technology, Inc. Cell disturb prevention using a leaker device to reduce excess charge from an electronic device
US10396145B2 (en) 2017-01-12 2019-08-27 Micron Technology, Inc. Memory cells comprising ferroelectric material and including current leakage paths having different total resistances
US10650978B2 (en) 2017-12-15 2020-05-12 Micron Technology, Inc. Methods of incorporating leaker devices into capacitor configurations to reduce cell disturb

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5565695A (en) * 1995-04-21 1996-10-15 Johnson; Mark B. Magnetic spin transistor hybrid circuit element
CN1449021A (zh) * 2002-03-28 2003-10-15 旺宏电子股份有限公司 自对准可编程相变存储器件及其制造方法
US20120164798A1 (en) * 2010-12-27 2012-06-28 Sills Scott E Methods of forming a nonvolatile memory cell and methods of forming an array of nonvolatile memory cells
US20120327714A1 (en) * 2011-06-23 2012-12-27 Macronix International Co., Ltd. Memory Architecture of 3D Array With Diode in Memory String
US20130126816A1 (en) * 2011-11-17 2013-05-23 Micron Technology, Inc. Memory Arrays and Methods of Forming Memory Cells

Also Published As

Publication number Publication date
US20170025604A1 (en) 2017-01-26
CN107924932B (zh) 2022-04-05
US20180342671A1 (en) 2018-11-29
US10263183B2 (en) 2019-04-16
TWI609513B (zh) 2017-12-21
TW201712910A (zh) 2017-04-01
WO2017019346A1 (en) 2017-02-02
US10622556B2 (en) 2020-04-14
US20180090679A1 (en) 2018-03-29
US9853211B2 (en) 2017-12-26

Similar Documents

Publication Publication Date Title
CN107924932A (zh) 交叉点存储器单元阵列及形成交叉点存储器单元阵列的方法
CN110214374A (zh) 个别地包含电容器及竖向延伸晶体管的存储器单元阵列，形成存储器单元阵列的层的方法，及形成个别地包含电容器及竖向延伸晶体管的存储器单元阵列的方法
US10580976B2 (en) Three-dimensional phase change memory device having a laterally constricted element and method of making the same
US11101271B2 (en) Array of cross point memory cells and methods of forming an array of cross point memory cells
CN105981171B (zh) 至三维存储器阵列的多级接触及其制造方法
EP2156481B1 (en) An electronic device comprising a convertible structure, and a method of manufacturing an electronic device
CN101354917B (zh) 包括叠置nand型电阻存储器单元串的非易失性存储器件及其制造方法
CN110520989A (zh) 存储器阵列
CN102067315B (zh) 包括具有被电隔离的柱的二极管的共享的二极管器件部的叠轨式堆叠的非易失性存储器阵列
CN109937481A (zh) 形成包括竖直相对的电容器对的阵列的方法及包括竖直相对的电容器对的阵列
CN100580810C (zh) Ⅵ族元素化合物存储单元的操作方法
CN110192278A (zh) 形成电容器阵列的方法、形成个别包括电容器及晶体管的存储器单元的阵列的方法、电容器阵列以及个别包括电容器及晶体管的存储器单元的阵列
CN104995733B (zh) 存储器单元阵列及形成存储器单元阵列的方法
CN109891587A (zh) 形成包括竖直相对的电容器对的阵列的方法及包括竖直相对的电容器对的阵列
JP7038198B2 (ja) 三次元メモリアレイ
CN107093612A (zh) 可变电阻存储器件及其制造方法
CN102832220A (zh) 具有双交叉点阵列的三维半导体存储器器件及其制造方法
CN101393772A (zh) 多级存储器件及其操作方法
WO2017189072A1 (en) Volatile memory device employing a resistive memory element
CN109698271A (zh) 可变电阻存储器件及其制造方法
KR101511421B1 (ko) 다층 상변화 물질을 이용하는 3차원 메모리
CN107924997A (zh) 交叉点存储器单元阵列
CN106206639A (zh) 具有针状接面的相变化记忆装置及其制造方法
KR101088487B1 (ko) 선택소자 및 3차원 구조 저항 변화 메모리 소자를 갖는 저항 변화 메모리 소자 어레이, 전자제품 및 소자 어레이 제조방법
CN103003942B (zh) 利用Ru/Si二极管的交叉点存储器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant