CN109937481A - 形成包括竖直相对的电容器对的阵列的方法及包括竖直相对的电容器对的阵列 - Google Patents

形成包括竖直相对的电容器对的阵列的方法及包括竖直相对的电容器对的阵列 Download PDF

Info

Publication number
CN109937481A
CN109937481A CN201780067965.4A CN201780067965A CN109937481A CN 109937481 A CN109937481 A CN 109937481A CN 201780067965 A CN201780067965 A CN 201780067965A CN 109937481 A CN109937481 A CN 109937481A
Authority
CN
China
Prior art keywords
capacitors
liner
electrode
individual
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780067965.4A
Other languages
English (en)
Other versions
CN109937481B (zh
Inventor
D·V·N·拉马斯瓦米
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN109937481A publication Critical patent/CN109937481A/zh
Application granted granted Critical
Publication of CN109937481B publication Critical patent/CN109937481B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开一种形成包含竖直相对的电容器对的阵列的方法，其包含：在具绝缘性的材料中的个别电容器开口中形成导电内衬。移除所述导电内衬中的个别者的竖向中间部分以在所述个别电容器开口中形成彼此竖向分离及间隔的上电容器电极内衬及下电容器电极内衬。使电容器绝缘体形成在所述个别电容器开口中的所述上电容器电极内衬及所述下电容器电极内衬的横向内部。使导电材料形成在所述个别电容器开口中的所述电容器绝缘体的横向内部且竖向上介于所述电容器电极内衬之间。使所述导电材料形成为构成由所述竖直相对的电容器对中的个别者中的竖直相对的电容器共享的共享电容器电极。本发明公开独立于所述方法的额外方法及结构。

Description

形成包括竖直相对的电容器对的阵列的方法及包括竖直相对 的电容器对的阵列
技术领域
本文中所公开的实施例是针对形成包括竖直相对的电容器对的阵列的方法及包括竖直相对的电容器对的阵列。
背景技术
存储器是一个类型的集成电路且在计算机系统中用于存储数据。可将存储器制造成个别存储器单元的一或多个阵列。可使用数字线(其也可称为位线、数据线、感测线或数据/感测线)及存取线(其也可称为字线)来使存储器单元被写入或从存储器单元读取。数字线可沿阵列的列导电地互连存储器单元，且存取线可沿阵列的行导电地互连存储器单元。可通过数字线及存取线的组合来唯一地寻址每一存储器单元。
存储器单元可为易失性或非易失性的。非易失性存储器单元可在包含计算机断电时的长时间内存储数据。易失性存储器是耗散型的且因此在许多例项中需要被每秒多次刷新/重写。无论如何，存储器单元经配置以将存储器保存或存储成至少两个不同可选状态。在二进制系统中，将状态视为“0”或“1”。在其它系统中，至少一些个别存储器单元可经配置以存储信息的多于两个级别或状态。
电容器是可用于存储器单元中的一个类型的电子组件。电容器具有由电绝缘材料分离的两个电导体。可将作为电场的能量静电地存储在此材料内。取决于绝缘体材料的组合物，所述存储电场将为易失性或非易失性的。例如，仅包含SiO2的电容器绝缘体材料将为易失性的。一个类型的非易失性电容器是铁电电容器，其具有铁电材料作为绝缘体材料的至少部分。铁电材料的特征在于具有两个稳定极化状态且借此可包括电容器及/或存储器单元的可编程材料。铁电材料的极化状态会因施加适合编程电压而改变且在移除编程电压后保持不变(至少达一段时间)。每一极化状态具有不同于另一极化状态的电荷存储电容，且其可在不使极化状态反转的情况下理想地用于写入(即，存储)及读取存储器状态，直到期望使此极化状态反转。不幸地的是，在具有铁电电容器的一些存储器中，读取存储器状态的动作会使极化反转。相应地，在确定极化状态后，进行存储器单元的重写以在极化状态确定后使存储器单元实时进入读前状态中。无论如何，并入铁电电容器的存储器单元理想地是非易失性的，此归因于形成电容器的部分的铁电材料的双稳态特性。一个类型的存储器单元具有与铁电电容器串联电耦合的选择装置。
可将其它可编程材料用作用于使电容器呈现非易失性的电容器绝缘体。此外且无论如何，电容器的阵列可形成为存储器单元的阵列或其它集成电路中的阵列的部分。
附图说明
图1是根据本发明的实施例的过程中的衬底构造的图解横截面图且是通过图2及3中的线1-1截取的。
图2是通过图1中的线2-2截取的横截面图。
图3是通过图1中的线3-3截取的横截面图。
图4是由图1展示的处理步骤后的处理步骤中的图1构造的视图且是通过图5中的线4-4截取的。
图5是通过图4中的线5-5截取的横截面图。
图6是由图4展示的处理步骤后的处理步骤中的图4构造的视图且是通过图7中的线6-6截取的。
图7是通过图6中的线7-7截取的横截面图。
图8是由图7展示的处理步骤后的处理步骤中的图7构造的视图。
图9是由图8展示的处理步骤后的处理步骤中的图8构造的视图。
图10是由图9展示的处理步骤后的处理步骤中的图9构造的视图。
图11是由图10展示的处理步骤后的处理步骤中的图10构造的视图。
图12是由图11展示的处理步骤后的处理步骤中的图11构造的视图。
图13是由图12展示的处理步骤后的处理步骤中的图12构造的视图。
图14是由图13展示的处理步骤后的处理步骤中的图13构造的视图。
图15是由图14展示的处理步骤后的处理步骤中的图14构造的视图。
图16是由图15展示的处理步骤后的处理步骤中的图15构造的视图。
图17是由图16展示的处理步骤后的处理步骤中的图16构造的视图。
图18是根据本发明的实施例的过程中的衬底构造的图解横截面图且是通过图19中的线18-18截取的。
图19是通过图18中的线19-19截取的横截面图。
图20是由图19展示的处理步骤后的处理步骤中的图19构造的视图。
图21是由图20展示的处理步骤后的处理步骤中的图20构造的视图。
图22是由图21展示的处理步骤后的处理步骤中的图21构造的视图。
图23是由图22展示的处理步骤后的处理步骤中的图22构造的视图。
图24是由图23展示的处理步骤后的处理步骤中的图23构造的视图。
图25是根据本发明的实施例的两晶体管及两电容器存储器单元的示意图。
图26是根据本发明的实施例的2T/2C构造的混合示意及图解横截面图。
图27是根据本发明的实施例的2T/2C构造的混合示意及图解横截面图。
具体实施方式
本发明的实施例涵盖形成包括竖直相对的电容器对的阵列的方法及独立于制造方法的此类阵列。首先参考图1到17来描述形成此类阵列的方法的实例性实施例。
参考图1到3，此类图描绘包括基底衬底12的衬底片段或构造10的部分，基底衬底12具有将在内部制造竖直相对的电容器对的阵列或阵列区域14。区域17(图1)是在阵列14的周边且可被制造为包含电路组件(即，电路)。基底衬底12可包含导电/导体材料(即，本文中的导电材料)、半导电材料或绝缘/绝缘体材料(即，本文中的电绝缘材料)中的任何一或多者。各种材料经展示在基底衬底12上方。材料可在图1到3所描绘的材料旁边、其竖向内部或其竖向外部。例如，集成电路的其它部分或全部制造组件可提供在衬底12上方、衬底12周围或衬底12内的某一位置处(例如图中所展示的晶体管16)。也可制造用于操作例如存储器阵列的阵列内的组件的控制电路及/或其它周边电路，且所述电路可或可不完全或部分位于阵列或子阵列内。此外，也可独立地、协力地或以其它方式相对于彼此地制造且操作多个子阵列。如本发明中所使用，“子阵列”也可被视为阵列。无论如何，本文中所描述的材料、区域及结构中的任何者可为均质或非均质的，且无论如何，可在其上覆的任何材料上方连续或不连续。此外，除非另有说明，否则可使用任何适合既有或待开发的技术(例如原子层沉积、化学气相沉积、物理气相沉积、外延生长、扩散掺杂及离子植入)来形成每一材料。
在一个实施例中，基底衬底12中的晶体管16竖向(例如，竖直)延伸且个别地包括下源极/漏极区域18、上源极/漏极区域19、竖向上介于下源极/漏极区域18与上源极/漏极区域19之间的通道区域20及操作地相邻于通道区域20的导电栅极22，其中栅极绝缘体21介于导电栅极22与通道区域20之间。在本发明中，除非另有指示，否则“竖向(上)”、“较高”、“上”、“下”、“顶部”、“顶上”、“底部”、“上方”、“下方”、“下面”、“底下”、“向上”及“向下”一般参考竖直方向。此外，如本文中所使用，“竖直”及“水平”是垂直方向或三维空间中独立于衬底的定向而相对于彼此垂直的10°内的方向。“水平”是指沿主衬底表面的大体方向(即，在10°内)且可相对于在制造期间处理的衬底。此外，在本发明中，“竖向延伸”涵盖从竖直到偏离竖直不超过45°的范围。此外，相对于场效晶体管“竖向延伸”及“竖直”是参考晶体管的通道长度的定向，电流在操作中沿所述定向流动于两个不同竖向上的晶体管的两个源极/漏极区域之间。在一些实施例中，晶体管16称为下晶体管，其与称为上晶体管的其它晶体管相对。
可提供晶体管16来存取及/或控制待制造在存储器或其它电路中的其上方的下阶层中的电容器装置，例如将在下文显而易见。晶体管16的栅极22可完全环绕(图中未展示)相应通道20或可仅位于通道20的圆周的部分上方，例如，仅位于通道20的相对侧上方。无论如何且取决于电路架构，部分或全部栅极22可沿此类晶体管的线彼此互连(图中未展示)。为了简化及清楚，图2及3中仅展示4个晶体管16，但阵列14内可形成数百个、数千个、数百万个等等晶体管。材料24经展示成包围晶体管16且可包括(例如)与本发明无特别关系的半导体及/或绝缘体材料(例如单晶硅及掺杂或未掺杂二氧化硅)。
具绝缘性的材料26已形成在基底衬底12上方。此可包括绝缘材料，基本上由绝缘材料组成，或由绝缘材料组成。在一个实施例中，具绝缘性的材料26包括上绝缘材料28、下绝缘材料30及竖向上介于上绝缘材料28与下绝缘材料30之间的牺牲材料32。在一个实施例中，牺牲材料是介电的(例如氮化硅)，且在一个实施例中是非介电的(例如为半导电材料(例如，主要为其内可或可不具有导电性改质掺杂剂的元素形式硅)及/或导电材料)。理想地，在包括牺牲材料32的实施例中，此牺牲材料可相对于上绝缘材料28及下绝缘材料30进行选择性蚀刻。在本发明中，选择性蚀刻或移除是其中以至少2.0:1的比例相对于另一所述材料移除材料的蚀刻或移除。绝缘材料28及30可具有彼此相同或不同的组成，其中掺杂或未掺杂二氧化硅是两个实例。
在一个实施例中且如图中所展示，牺牲材料32已图案化成具有相同于图1所描绘的阵列区域14的大小及形状。形成图1到3的构造的实例性方式是：形成具有平坦最上表面的下绝缘材料30，接着在其上方沉积牺牲材料32及上绝缘材料，且接着一起图案化材料28及32(例如，通过具有或不具有节距倍增的光刻及蚀刻)，如图中所展示。可将阵列区域14视为包括边缘15d、15e、15f及15g。牺牲材料32可延伸到这些边缘中的至少一者(例如图中所展示的边缘15d及15f)且在所述至少边缘处经横向暴露以允许蚀刻化学品与其接触，如下文将描述。绝缘材料28及30中的每一者的实例性厚度是3,500埃到6,000埃，且此类绝缘材料无需具有彼此相同的厚度。牺牲材料32的实例性厚度是300埃到1,000埃。在一个实施例中，图2及3中所展示的横跨材料28及30的波形折断线指示材料28及30的厚度远大于牺牲材料32的厚度。
在本发明中，将“厚度”本身(前面无定向形容词)定义为从不同组合物的直接相邻材料或直接相邻区域的最接近表面垂直穿过给定材料或区域的平均直线距离。另外，本文中所描述的各种材料或区域可具有大体上恒定厚度或可变厚度。如果具有可变厚度，那么除非另有指示，否则厚度是指平均厚度，且归因于厚度是可变的，此材料或区域将具有某一最小厚度及某一最大厚度。如本文中所使用，例如，如果此类材料或区域是非均质的，那么“不同组合物”仅需要可彼此直接紧靠的两个所述材料或区域的部分在化学及/或物理上是不同的。如果两个所述材料或区域并非彼此直接紧靠，那么“不同组合物”仅需要：如果此类材料或区域是非均质的，那么彼此最接近的两个所述材料或区域的部分在化学及/或物理上是不同的。在本发明中，当材料、区域或结构及另一材料、区域或结构相对于彼此存在至少一些实体碰触接触时，所述材料、区域或结构彼此“直接紧靠”。相比之下，前面未加“直接”的“上方”、“上”、“相邻”、“沿”及“紧靠”涵盖“直接紧靠”及其中(若干)介入材料、区域或结构导致所述材料、区域或结构相对于彼此非实体触碰接触的构造。
参考图4及5，电容器开口34已形成在具绝缘性的材料26中。为了简单及清楚，仅将阵列14展示成包括16个电容器开口34，但阵列14内也可形成数百个、数千个、数百万个等等电容器开口34。在一个实施例中且如图中所展示，个别电容器开口34延伸穿过上绝缘材料28、穿过牺牲材料32且到下绝缘材料30中而最终到达节点位置(例如晶体管16的个别上源极/漏极区域19)。用于形成电容器开口34的实例性技术包含具有或不具有节距倍增的光刻图案化及蚀刻。蚀刻停止层(图中未展示)可提供在上源极/漏极区域19的顶上或提供为上源极/漏极区域19的部分。当使用蚀刻停止层时，可取决于其是否导电而最终移除或不移除此蚀刻停止层。用于蚀刻穿过二氧化硅的实例性各向异性等离子体化学物是C4F6、C4F8及Ar的组合，而用于蚀刻穿过氮化硅的实例性各向异性等离子体化学物是CH2F2、CF4及O2的组合。电容器开口34可个别地具有任何一或多个水平横截面形状，例如圆形、椭圆形、四边形(例如正方形或矩形)、六边形、直边及曲边的组合等等。电容器开口34经展示成具有笔直竖直侧壁，但此可为非竖直及/或非笔直的。个别电容器开口34的实例性最大开口尺寸是300埃到600埃。
参考图6及7，导电内衬35已形成在个别电容器开口34中。内衬35的实例性导电材料是以下中的一或多者：金属元素、两种或多于两种元素金属的混合物或合金、导电金属化合物及导电掺杂半导电材料，其中TiN是特定实例。在一个实施例中，形成向上敞开的导电内衬34。在一个此类实施例中且如图中所展示，个别电容器开口34中的导电内衬35包括容器形状，其包括侧壁36及横向延伸到侧壁36且在侧壁36之间延伸的底部37。替代地且仅举例来说，向上敞开的导电内衬可个别地包括向上及向下敞开(图中未展示)的导电材料圆筒(例如，底部37几乎不或不延伸于侧壁36之间)。导电内衬35延伸到且电耦合(在一个实施例中，直接电耦合)到个别节点位置(例如个别上源极/漏极区域19)。在本发明中，如果在正常操作中电流能够从区域/材料/组件连续流动到另一区域/材料/组件，那么区域/材料/组件彼此“电耦合”，且当产生足够亚原子正及/或负电荷时，主要通过移动亚原子正及/或负电荷来使区域/材料/组件彼此“电耦合”。另一电子组件可介于区域/材料/组件之间且电耦合到区域/材料/组件。相比之下，当区域/材料/组件被认为是“直接电耦合”时，那么没有介入电子组件(例如没有二极管、晶体管、电阻器、传感器、开关、熔断器等等)介于直接电耦合的区域/材料/组件之间。节点位置可在处理时导电或不导电。用于形成导电内衬35的实例性技术为：将其导电材料沉积到所描绘厚度，接着将此平坦化以使其至少退回到上绝缘材料28的最上最外表面。导电内衬35的实例性厚度是30埃到50埃。
参考图8且在一个实施例中，导电内衬35已相对于上绝缘材料28的最上表面竖向凹进(例如)50埃到75埃。用于竖向凹进的实例性技术是：使用牺牲材料(例如光阻剂且图中未展示)来填充导电内衬35的横向中央部分，接着相对于上绝缘材料28来选择性化学蚀刻导电内衬35的材料，且接着移除牺牲材料。图8也展示：在一个实施例中，在使导电内衬35凹进后，在个别电容器开口34中的导电内衬35的横向内部侧壁上方形成覆盖材料40。覆盖材料40覆盖上绝缘材料28及下绝缘材料30中的每一者横向上(例如横向内部)的导电内衬35的横向内部侧壁中的至少大部分，且在所描绘的实施例中，覆盖材料40经展示成完全填充电容器开口34的剩余容积。覆盖材料40可完全牺牲，且无论如何，在一个实施例中，可至少相对于导电内衬35的材料来选择性地蚀刻覆盖材料40。实例是多晶硅，其中导电内衬35的材料是TiN。
在形成覆盖材料后，移除牺牲材料及个别电容器开口中的竖向上介于上绝缘材料与下绝缘材料之间的个别导电内衬的至少部分两者。可在移除牺牲材料或个别导电内衬的至少部分前移除另一者或大体上同时移除牺牲材料及个别导电内衬的至少部分两者。无论如何且在一个实施例中，相对于覆盖材料及上绝缘材料及下绝缘材料来选择性地移除(例如，通过选择性蚀刻)牺牲材料及个别导电内衬的至少部分两者。在一个实施例中，移除包括：在移除个别电容器开口中的竖向上介于上绝缘材料与下绝缘材料之间的个别导电内衬的部分前移除牺牲材料中的至少大部分。在一个实施例中，移除包括：在移除牺牲材料中的至少大部分前移除个别电容器开口中的竖向上介于上绝缘材料与下绝缘材料之间的个别导电内衬的部分。
图9描绘实例性实施例，其中已首先相对于覆盖材料40、上绝缘材料28及下绝缘材料30及导电内衬材料35来选择性地移除全部牺牲材料32(图中未展示)。使蚀刻化学品到达且接触牺牲材料32(图中未展示)可发生自阵列边缘15d及15f(图1及3)。可使用任何适合各向同性干式及/或湿式蚀刻化学物来移除牺牲材料。例如，当牺牲材料包括氮化硅且覆盖材料、上绝缘材料28及下绝缘材料30包括二氧化硅时，实例性各向同性湿式蚀刻化学物是磷酸。在一个实施例中且如图中所展示，移除牺牲材料32形成竖向上介于上绝缘材料28与下绝缘材料30之间、横向上介于个别电容器开口34之间(例如，在个别电容器开口34的横向外部)的空隙空间42。在所描绘的实施例中，空隙空间42是整个阵列区域14内的单个互连空隙空间且延伸到每一阵列边缘15d到15g(图1及3)且在相对阵列边缘15d及15f处保持横向敞开。形成空隙空间42可被视为：形成竖向上向内延伸到空隙空间42的个别电容器开口34的上部分“A”且形成向上延伸到空隙空间42的个别电容器开口34的下部分“B”。
参考图10，已分别移除个别电容器开口34内的竖向上介于上绝缘材料28与下绝缘材料30之间的个别导电内衬35的竖向中间部分(图中未展示)。用于此移除的实例性技术包含：(例如)使用Cl2及惰性气体、Cl2及HBr或CHF3及惰性气体的蚀刻化学物来自空隙空间42内各向异性蚀刻导电内衬35的材料，其中导电内衬35的材料包括TiN。此外，使蚀刻化学物到达此材料可来自阵列边缘15d及15f(图1及3)。移除个别导电内衬35的竖向中间部分形成个别电容器开口34中的彼此竖向分离且间隔的上电容器电极内衬35x及下电容器电极内衬35y。在一个实施例中且如图中所展示，在移除导电内衬35的竖向中间部分期间，除在此移除期间的中间部分的横向内部侧壁外，覆盖材料40覆盖向上敞开的导电内衬35的横向内部侧壁中的至少大部分。图10展示实例性实施例，其中导电内衬35的中间部分的蚀刻已针对下电容器电极内衬35y竖向上停止于与空隙空间42的下表面重合且针对上电容器电极内衬35x竖向上停止于与空隙空间42的上表面重合(例如，内衬35的材料蚀刻已为完全各向异性的)。替代地，仅举例来说，导电内衬35x及35y的导电材料可分别相对于空隙空间42的上表面及下表面向上及向下凹进(图中未展示)。在一个实施例中，形成导电内衬(图6及7)、上电容器电极内衬(图10)及下电容器电极内衬(图10)形成在水平横截面中完全环绕(即，周向连续)个别电容器开口的每一内衬，例如图中所展示。替代地，每一内衬可不是周向连续的(图中未展示)。
参考图11，已(例如)通过任何适当各向同性或各向异性蚀刻来自衬底移除全部覆盖材料40(图中未展示)。例如，当覆盖材料40包括多晶硅时，可使用四甲基氢氧化铵。
参考图12，电容器绝缘体50已形成在个别电容器开口34中的上电容器电极内衬35x及下电容器电极内衬35y的横向内部且紧靠空隙空间42的壁以部分填充此空隙空间且部分填充个别电容器开口34的上部分“A”及下部分“B”的剩余容积。在实例性实施例中，电容器绝缘体50包括可编程材料，使得将形成的电容器是非易失性的且可编程成至少两个不同量值电容状态(例如，借此可编程材料足够厚且在不同状态中保持绝缘，使得足以擦除存储状态的电流不会在操作电压下流动通过其)。此类可编程材料的实例包含铁电材料、导电桥接RAM(CBRAM)材料、相变材料及电阻式RAM(RRAM)材料，其中铁电体被认为是理想材料。实例性铁电材料包含具有过渡金属氧化物、锆、氧化锆、铌、氧化铌、铪、氧化铪、钛酸锆铅及钛酸锶钡中的一或多者的铁电体，且其内可具有包括硅、铝、镧、钇、铒、钙、镁、锶及稀土元素中的一或多者的掺杂剂。在一个实施例中，电容器绝缘体50包括介电材料，使得电容器是易失性的。例如，此可包括例如二氧化硅、氮化硅、氧化铝、高k介电质等等的非可编程介电材料中的一或多者，借此在从电容器的两个电容器电极中的一者或两者移除或充分减小电压/电位后，没有电荷保留在材料50中。非易失性可编程电容器可具有电容器绝缘体，其具有(若干)可编程材料及(若干)非可编程材料的适合组合。无论如何，电容器绝缘体50的实例性厚度是30埃到100埃。
参考图13，导电材料52已形成在个别电容器开口34中的电容器绝缘体50的横向内部且在空隙空间42(图13中未标示)中竖向上介于上电容器电极内衬35x与下电容器电极内衬35y之间，且导电材料52已形成为包括由竖直相对的电容器对中的个别者中的竖直相对的电容器共享的共享电容器电极54。例如且如理想实施例中所展示，上电容器电极内衬35x、电容器绝缘体50及共享电容器电极54构成电容器(例如上电容器CU)，且下电容器电极内衬35y、电容器绝缘体50及共享电容器电极54构成两个竖直相对的电容器(例如CU及CL)的个别对“P”的另一电容器(例如下电容器CL)。在一个实施例中且如图中所展示，共享电容器电极54也由阵列14内的竖直相对的电容器CU及CL的多个对P共享。在一个实施例中且如图中所展示，电容器绝缘体50直接紧靠共享电容器电极54的所有顶面及底面，且在一个实施例中直接紧靠共享电容器电极54的所有侧壁边缘表面。在一个实施例中且如图中所展示，导电材料52填充个别电容器开口34中的电容器绝缘体50的横向内部的剩余空隙空间且在一个实施例中填充空隙空间42的剩余容积。共享电容器电极54的导电材料52可具有相同于或不同于电极内衬35x及35y的导电材料的组合物的组合物。
当在一些实施例中阵列边缘15d及15f是横向敞开的时，需要在形成空隙空间42后的某个时间有效密封或覆盖此类阵列边缘。举例来说，此可通过在形成电容器绝缘体50前沉积基本上非共形介电层(因此，电容器绝缘体50保留在空隙空间42外)来覆盖阵列边缘15d及15f且接着对所述介电层进行各向异性类间隔物蚀刻而发生。替代地且仅举另一例来说，可在沉积导电材料52(其中导电材料52位于边缘15d及15f的横向外部)后各向异性地蚀刻导电材料52(使用或不使用额外屏蔽)，且随后使用介电材料来填充借此所形成的空隙空间。
参考图14且在一个实施例中，已理想地相对于上电容器电极内衬35x的材料选择性地回蚀电容器绝缘体50及导电材料52以使材料50及52的上表面从上电容器电极内衬35x的最上表面向内竖向凹进。接着，沉积绝缘体材料56且使其平坦化而退回。此绝缘体材料可具有相同于上绝缘材料28或电容器绝缘体50中的一者或两者的组合物。
参考图15，绝缘体材料56已经受定时各向同性蚀刻以理想地产生图中所展示的构造。当绝缘体材料56包括二氧化硅时，此蚀刻的实例是稀释HF。
参考图16，已沉积导电材料58且使其平坦化而至少退回到上绝缘材料28的最上表面。导电材料58可具有相同于上电容器电极内衬35x的材料的组合物(如图中所展示)或不同于上电容器电极内衬35x的材料的组合物(图中未展示)。在一个实施例中且如图中所展示，此导致形成上电容器电极内衬35x，其包括面向下的容器形状，所述容器形状包括侧壁36及横向延伸到侧壁36且延伸在侧壁36之间的顶部60。在此实施例中，绝缘体材料56(与材料50一起)基本上包括或形成上电容器CU的电容器绝缘体的部分。借此，电容器绝缘体50/56在其横向中心RC处的上电容器电极内衬35x的顶部60与共享电容器电极54之间的竖向厚度大于其在上电容器电极内衬35x的侧壁36与共享电容器电极54之间的横向厚度。
作为替代但非理想实例，可使图12的衬底回平坦化(图中未展示)而至少退回到上电容器电极内衬35x的向上暴露材料的点。但是，此接着需要覆盖共享电极54的导电材料52以防止导电材料58使上电容器CU的电极短接在一起。
在一个实施例中，形成个别地包括存储器电路的个别存储器单元的竖直相对的电容器CU及CL。例如且仅举例来说，图17展示其中晶体管62已由类似于晶体管16的构造的构造形成的后续处理。在一些实施例中，晶体管62称为上晶体管。其内部源极/漏极区域18通过顶部60电耦合(例如，直接电耦合)到个别电容器CU。可形成个别存储器单元MC，例如，其可包括单晶体管及单电容器(例如1T-1C)存储器单元且可取决于电容器绝缘体的组合物而为易失性或非易失性的。替代地，举例来说，个别存储器单元可经形成以包括两晶体管及两电容器(例如2T-2C)存储器单元且可取决于电容器绝缘体的组合物而为易失性或非易失性的，如下文将进一步描述。可制造其它存储器单元及/或包含集成电路，所述集成电路包括不具有存储器电路的竖直相对的电容器对的阵列。
上述实施例移除牺牲材料以在移除个别导电内衬的竖向中间部分前形成空隙空间且通过技术来移除牺牲材料以借此从所述竖向中间部分的横向外侧开始移除所述竖向中间部分。例如，图9标示最左内衬35的中间部分MP及其横向外侧33。图10中的中间部分MP的移除开始于横向左侧33。接着，参考关于替代构造10a的图18到24来描述替代实例性实施例。已适当使用来自上述实施例的相同元件符号，其中用后缀“a”指示一些构造差异。
参考图18及19，构造10a包括牺牲材料32。产生横向/径向延伸到个别电容器开口34中的材料32的凸缘或横向突出部，如图中所展示。仅举例来说，图18及19的构造可由在最初形成电容器开口34后相对于牺牲材料32来选择性地湿式各向异性蚀刻绝缘材料28及30所致。实例性化学物是稀释HF，其中绝缘材料28及30是二氧化硅且牺牲材料32是氮化硅。
参考图20，导电内衬35a已形成在个别电容器开口34中。
参考图21，已形成作为内衬的覆盖材料40a，其加内衬在电容器开口34且部分填充电容器开口34的剩余容积。
参考图22，已各向异性地蚀刻覆盖材料40a以从水平表面上方且沿牺牲材料32的横向/径向内的导电内衬35a的部分移除覆盖材料40a。
参考图23，已移除个别导电内衬35a的竖向中间部分(图中未展示)以形成上电容器电极内衬35x及下电容器电极内衬35y。此可通过图22的导电内衬材料35a的任何适合各向异性蚀刻来进行。相应地，此公开第二实施例，其中移除个别导电内衬35a的中间部分(图23中未展示)的动作包括：从此类竖向中间部分的横向内侧41(图22)开始蚀刻中间部分，横向内侧41与第一描述实施例中的此类部分的横向外侧相对。
参考图24，已(例如)通过蚀刻来自衬底移除牺牲材料32(图中未展示)及覆盖材料40a(图中未展示)以形成空隙空间42。可以任何顺序或大体上同时移除材料32及40a。如果材料40a具有用于充当上文所描述的电容器绝缘体的所要绝缘组合物，那么材料40a可保留。无论如何且相应地，这是第二实例性实施例，其中移除牺牲材料以形成空隙空间42发生在移除导电内衬的竖向中间部分后。可在图24后沿上文相对于图11到17所描述的处理线或以其它方式进行处理。
本发明的实施例涵盖一种形成包括竖直相对的电容器对的阵列的方法。此方法包含：在具绝缘性的材料(例如26，且不管是否存在牺牲材料32)中的个别电容器开口(例如34)中形成导电内衬(例如35、35a)。移除个别导电内衬的竖向中间部分以在个别电容器开口中形成彼此竖向分离且间隔的上电容器电极内衬(例如35x)及下电容器电极内衬(例如35y)(即，不论是否形成空隙空间)。最后，在个别电容器开口中的上导电内衬及下导电内衬的横向内部提供电容器绝缘体(例如50)。导电材料(例如52)沉积在个别电容器开口中的电容器绝缘体的横向内部且竖向上介于导电内衬之间，且此导电材料最后形成为包括由竖直相对的电容器对(例如P)中的个别者中的竖直相对的电容器(例如CU及CL)共享的共享电容器电极(例如54)。可使用本文中所描述及/或图中所展示的任何其它(若干)属性或(若干)方面。
本发明的实施例也涵盖一种阵列，其包括独立于制造方法的竖直相对的电容器对。但是，包括竖直相对的电容器对的阵列可具有本文中所描述及/或图中所展示的(若干)属性或(若干)方面中的任何者。在一个实施例中，电容器对(例如P)个别地包括彼此竖向分离且间隔的上电容器电极内衬(例如35x)及下电容器电极内衬(例如35y)。提供由个别对中的竖直相对的电容器(例如CU及CL)共享的共享电容器电极(例如54)。共享电容器电极位于上电容器电极内衬及下电容器电极内衬的横向内部且竖向上介于上电容器电极内衬与下电容器电极内衬之间。在一个实施例中，共享电容器电极也由多个竖直相对的电容器对共享。电容器绝缘体(例如50)介于共享电容器电极与上电容器电极内衬及下电容器电极内衬之间，且在一个实施例中，此电容器绝缘体直接紧靠共享电容器电极的所有顶面及底面。在一个实施例中，电容器绝缘体直接紧靠共享电容器电极的所有侧壁边缘表面。在一个实施例中，上电容器电极内衬包括面向下的容器形状的导电材料(例如58及内衬35x的材料)，所述面向下的容器形状包括侧壁(例如36)及横向延伸到侧壁且延伸在侧壁之间的顶部(例如60)。在此实施例中，电容器绝缘体(例如56/50)在其横向中心处的上电容器电极内衬的顶部与共享电容器电极之间的竖向厚度大于其在侧壁与共享电容器电极中的上电容器电极内衬之间的横向厚度。可使用本文中所描述及/或图中所展示的任何其它(若干)属性或(若干)方面。
在一个实施例中，竖直相对的上下电容器对(例如CU及CL)(例如P)个别地包括上电容器的上电容器电极(例如35x)及下电容器的下电容器电极(例如35y)，其中此类电容器电极彼此竖向分离且间隔。共享电容器电极(例如54)由个别对中的竖直相对的上电容器及下电容器共享。共享电容器电极位于上电容器电极及下电容器电极的横向内部且竖向上介于上电容器电极与下电容器电极之间。电容器绝缘体(例如50)介于共享电容器电极与上电容器电极及下电容器电极之间。上电容器电极包括面向下的容器形状的导电材料(例如58及内衬35x的材料)，所述面向下的容器形状包括侧壁(例如36)及横向延伸到侧壁且延伸在侧壁之间的顶部(例如60)。电容器绝缘体(例如54/50)在其横向中心处的上电容器电极的顶部与共享电容器电极之间的竖向厚度大于其在上电容器电极的侧壁与共享电容器电极之间的横向厚度。在一个实施例中，共享电容器电极也由多个竖直相对的电容器对共享，且在一个实施例中，电容器绝缘体连续横向延伸在竖直相对的电容器对中的直接相邻者之间。可使用本文中所描述及/或图中所展示的任何其它(若干)属性或(若干)方面。
在一个实施例中，一种存储器阵列包括若干竖直相对的电容器对，其中所述对个别地包括彼此竖向分离且间隔的上电容器电极内衬及下电容器电极内衬。上电容器及下电容器位于存储器阵列的两个不同存储器单元中(例如图17中所展示)。共享电容器电极由个别对中的竖直相对的电容器共享。共享电容器电极位于上电容器电极内衬及下电容器电极内衬的横向内部且竖向上介于上电容器电极内衬与下电容器电极内衬之间。电容器绝缘体介于共享电容器电极与上电容器电极内衬及下电容器电极内衬之间。电容器绝缘体直接紧靠共享电容器电极的所有顶面及底面。上晶体管个别地位于上电容器电极内衬中的一者的竖向外部且电耦合到所述上电容器电极内衬以构成阵列的一个1T-1C存储器单元(例如图17中所展示)。下晶体管个别地位于下电容器电极内衬中的一者的竖向外部且电耦合到所述下电容器电极内衬以构成阵列的另一1T-1C存储器单元。
在存储器阵列中，具有竖直相对的电容器的个别存储器单元可在除图17中所展示的存储器架构外的其它存储器架构中制造，例如，在图25中所示意性展示的2T-2C架构中制造。2T-2C存储器单元在图25中示意性地说明为存储器单元2。存储器单元的两个晶体管标记为T1及T2，且两个电容器标记为CAP-1及CAP-2。第一晶体管T1的源极/漏极区域与第一电容器(CAP-1)的节点连接且T1的另一源极/漏极区域与第一相对位线(BL-1)连接。T1的栅极与字线(WL)连接。第二晶体管T2的源极/漏极区域与第二电容器(CAP-2)的节点连接且T2的另一源极/漏极区域与第二相对位线BL-2连接。T2的栅极与字线WL连接。第一电容器及第二电容器(CAP-1及CAP-2)中的每一者具有与共同板(CP)电耦合的节点。共同板可与任何适合电压耦合。相对位线BL-1及BL-2延伸到电路4，电路4比较两个相对位线的电性质(例如电压)以确定存储器单元2的存储器状态。2T-2C存储器单元的优点为：可通过比较两个相对位线BL-1及BL-2的彼此电性质来确定存储器状态。相应地，可省略与其它存储器(例如1T-1C存储器)相关联的参考位线。在此实施例中，BL-1及BL-2可电耦合到作为电路4的部分的相同感测放大器。
图26中展示图17的实施例架构的替代实施例架构，其可包括如同图25中所展示的2T-2C架构的2T-2C架构。已适当使用来自上述实施例的相同元件符号，其中用后缀“b”或不同元件符号指示一些构造差异。构造10b包括2T-2C架构的个别存储器单元MCb且可取决于电容器绝缘体的组合物而为易失性或非易失性的。构造10b包括具有竖直相对的电容器对CU及CL的存储器阵列，其中电容器对个别地包括彼此竖向分离且间隔的上电容器电极内衬35x及下电容器电极内衬35y。上下电容器对(CU及CL)位于存储器阵列的相同个别2T-2C存储器单元MCb中。共享电容器电极54由个别对中的竖直相对的电容器共享，且共享电容器电极54位于上电容器电极内衬及下电容器电极内衬的横向内部且竖向上介于上电容器电极内衬与下电容器电极内衬之间。电容器绝缘体50介于共享电容器电极与上电容器电极内衬及下电容器电极内衬之间，且电容器绝缘体直接紧靠共享电容器电极54的所有顶面及底面。上晶体管62个别地位于上电容器电极内衬中的一者的竖向外部且电耦合(在一个实施例中，直接电耦合)到所述上电容器电极内衬。下晶体管16个别地位于下电容器电极内衬中的一者的竖向内部且电耦合到所述下电容器电极内衬。上晶体管中的一者及下晶体管中的一者使其相应栅极直接电耦合在一起以构成存储器阵列的个别2T-2C存储器单元MCb。此在图26中由导电互连件77示意性地展示，为清楚起见，图中仅标示用于两个横向最外存储器单元的导电互连件77。互连件77的构造(图中未展示)可位于图26所在页的平面内及/或其外。位线(图中未展示)可电耦合到上晶体管62的源极/漏极区域19且另一位线(图中未展示)可电耦合到个别存储器单元MCb的下晶体管16的源极/漏极区域18。在一个实施例中，个别对中的一个上晶体管及一个下晶体管的相应源极/漏极区域(例如上晶体管62的19及下晶体管16的18)电耦合到两个相对位线中的相应者，所述两个相对位线电耦合到上文相对于图25所描述的相同感测放大器。可使用本文中所描述及/或图中所展示的任何其它(若干)属性或(若干)方面。
图27中展示图26的实施例架构的替代实施例架构，其可包括如同图25中所展示的2T-2C架构的2T-2C架构。已适当使用来自上述实施例的相同元件符号，其中用后缀“c”或不同元件符号指示一些构造差异。构造10c包括2T-2C架构的个别存储器单元MCc且可取决于电容器绝缘体的组合物而为易失性或非易失性的。构造10c包括具有竖直相对的电容器对CU及CL的存储器阵列，其中电容器对个别地包括彼此竖向分离且间隔的上电容器电极内衬35x及下电容器电极内衬35y。上电容器及下电容器位于存储器阵列的两个不同存储器单元MCc中。共享电容器电极54由个别对中的竖直相对的电容器共享，且共享电容器电极位于上电容器电极内衬及下电容器电极内衬的横向内部且竖向上介于上电容器电极内衬与下电容器电极内衬之间。电容器绝缘体50介于共享电容器电极与上电容器电极内衬及下电容器电极内衬之间，且电容器绝缘体50直接紧靠共享电容器电极的所有顶面及底面。上晶体管62个别地位于上电容器电极内衬中的一者的竖向外部且电耦合到所述上电容器电极内衬。上晶体管的直接横向相邻对使其相应栅极直接电耦合在一起以构成阵列的一个2T-2C存储器单元MCc。此在图27中由针对所描绘的两个此类个别对的延伸到节点80的导电互连件79示意性地展示。下晶体管16个别地位于下电容器电极内衬35y中的一者的竖向内部且电耦合到所述下电容器电极内衬35y。下晶体管的直接横向相邻对使其相应栅极直接电耦合在一起以构成阵列的另一2T-2C存储器单元MCc。此在图27中由针对所描绘的两个此类个别对的延伸到节点82的导电互连件81示意性地展示。互连件81的构造(图中未展示)可位于图27所在页的平面内及/或其外。在一个实施例中，上晶体管中的直接横向相邻者的相应源极/漏极区域电耦合到两个相对位线中的相应者，所述两个相对位线电耦合到上文相对于图25所描述的相同感测放大器。在一个实施例中，下晶体管中的直接横向相邻者的相应源极/漏极区域电耦合到两个相对位线中的相应者，所述两个相对位线电耦合到上文相对于图25所描述的相同感测放大器。可使用本文中所描述及/或图中所展示的任何其它(若干)属性或(若干)方面。
上述方法及结构实施例中的每一者包含竖直相对的电容器对或水平邻近对的所谓的单个层、单个层级或单个阶层。一或多个额外层/层级/阶层可提供于所描述及所描绘的层/层级/阶层上方及/或其下方。此外，额外电路(其可包含不根据本发明的电容器的一或多个阵列)可在所描述及所描绘的层/层级/阶层上方及/或其下方的一或多个额外层/层级/阶层中制造。
结论
在一些实施例中，一种形成包括竖直相对的电容器对的阵列的方法包括：在具绝缘性的材料中的个别电容器开口中形成导电内衬。移除所述导电内衬中的个别者的竖向中间部分以在所述个别电容器开口中形成彼此竖向分离且间隔的上电容器电极内衬及下电容器电极内衬。使电容器绝缘体形成在所述个别电容器开口中的所述上电容器电极内衬及所述下电容器电极内衬的横向内部。使导电材料形成在所述个别电容器开口中的所述电容器绝缘体的横向内部且竖向上介于所述电容器电极内衬之间。使所述导电材料形成为包括由所述竖直相对的电容器对中的个别者中的竖直相对的电容器共享的共享电容器电极。
在一些实施例中，一种形成包括竖直相对的电容器对的阵列的方法包括：在个别电容器开口中形成向上敞开的导电内衬。所述电容器开口延伸穿过上绝缘材料、穿过牺牲材料且到下绝缘材料中而到达节点位置，所述牺牲材料竖向上介于所述上绝缘材料与所述下绝缘材料之间，所述个别电容器开口中的所述导电内衬中的个别者电耦合到所述节点位置。使覆盖材料形成在所述个别电容器开口中的所述导电内衬的横向内部侧壁上方。所述覆盖材料覆盖所述上绝缘材料及所述下绝缘材料中的每一者横向上方的所述横向内部侧壁中的至少大部分。在形成所述覆盖材料后，移除所述牺牲材料及所述个别电容器开口中的竖向上介于所述上绝缘材料与所述下绝缘材料之间的所述个别导电内衬的竖向中间部分两者。相对于所述覆盖材料及所述上绝缘材料及所述下绝缘材料来选择性地进行移除。移除所述牺牲材料形成竖向上介于所述上绝缘材料与所述下绝缘材料之间、横向上介于所述个别电容器开口之间的空隙空间。所述个别电容器开口的上部分竖向向内延伸到所述空隙空间，所述个别电容器开口的下部分向上延伸到所述空隙空间，且移除所述个别电容器开口中的竖向上介于所述上绝缘材料与所述下绝缘材料之间的所述个别导电内衬的所述竖向中间部分将所述个别导电内衬分离成上电容器电极内衬及下电容器电极内衬。使电容器绝缘体形成在所述个别电容器开口中的所述上电容器电极内衬及所述下电容器电极内衬的横向内部且紧靠所述空隙空间的壁以部分填充所述空隙空间且部分填充所述个别电容器开口的所述上部分及所述下部分的剩余容积。使导电材料形成在所述个别电容器开口中的所述电容器绝缘体的横向内部及所述空隙空间中。使所述导电材料形成为包括由所述竖直相对的电容器对中的个别者中的竖直相对的电容器共享且由所述竖直相对的电容器对中的多者共享的共享电容器电极。
在一些实施例中，一种阵列包括若干竖直相对的电容器对，其中所述对个别地包括彼此竖向分离且间隔的上电容器电极内衬及下电容器电极内衬。共享电容器电极由所述对中的个别者中的所述竖直相对的电容器共享。所述共享电容器电极位于所述上电容器电极内衬及所述下电容器电极内衬的横向内部且竖向上介于所述上电容器电极内衬与所述下电容器电极内衬之间。电容器绝缘体介于所述共享电容器电极与所述上电容器电极内衬及所述下电容器电极内衬之间。所述电容器绝缘体直接紧靠所述共享电容器电极的所有顶面及底面。
在一些实施例中，一种阵列包括若干竖直相对的上下电容器对，其中所述对个别地包括彼此竖向分离且间隔的所述上电容器的上电容器电极及所述下电容器的下电容器电极。共享电容器电极由所述对中的个别者中的竖直相对的所述上电容器及所述下电容器共享。所述共享电容器电极位于所述上电容器电极及所述下电容器电极的横向内部且竖向上介于所述上电容器电极与所述下电容器电极之间。电容器绝缘体介于所述共享电容器电极与所述上电容器电极及所述下电容器电极之间。所述上电容器电极包括面向下的容器形状的导电材料，所述容器形状包括侧壁及横向延伸到所述侧壁且延伸在所述侧壁之间的顶部。所述电容器绝缘体在其横向中心处的所述上电容器电极的所述顶部与所述共享电容器电极之间的竖向厚度大于其在所述上电容器电极的所述侧壁与所述共享电容器电极之间的横向厚度。
在一些实施例中，一种存储器阵列包括若干竖直相对的电容器对。所述对个别地包括彼此竖向分离且间隔的上电容器电极内衬及下电容器电极内衬。所述对中的个别者中的电容器个别地位于所述存储器阵列的两个不同存储器单元中。共享电容器电极由所述对中的个别者中的竖直相对的电容器共享。所述共享电容器电极位于所述上电容器电极内衬及所述下电容器电极内衬的横向内部且竖向上介于所述上电容器电极内衬与所述下电容器电极内衬之间。电容器绝缘体介于所述共享电容器电极与所述上电容器电极内衬及所述下电容器电极内衬之间。所述电容器绝缘体直接紧靠所述共享电容器电极的所有顶面及底面。上晶体管个别地位于所述上电容器电极内衬中的一者的竖向外部且电耦合到所述上电容器电极内衬以构成所述阵列的一个1T-1C存储器单元。下晶体管个别地位于所述下电容器电极内衬中的一者的竖向内部且电耦合到所述下电容器电极内衬以构成所述阵列的另一1T-1C存储器单元。
在一些实施例中，一种存储器阵列包括若干竖直相对的电容器对。所述竖直相对的电容器对个别地包括彼此竖向分离且间隔的上电容器电极内衬及下电容器电极内衬。所述竖直相对的电容器对中的个别者中的电容器个别地位于所述存储器阵列的相同个别2T-2C存储器单元中。共享电容器电极由所述竖直相对的电容器对中的个别者中的竖直相对的电容器共享。所述共享电容器电极位于所述上电容器电极内衬及所述下电容器电极内衬的横向内部且竖向上介于所述上电容器电极内衬与所述下电容器电极内衬之间。电容器绝缘体介于所述共享电容器电极与所述上电容器电极内衬及所述下电容器电极内衬之间。所述电容器绝缘体直接紧靠所述共享电容器电极的所有顶面及底面。上晶体管个别地位于所述上电容器电极内衬中的一者的竖向外部且电耦合到所述上电容器电极内衬。下晶体管个别地位于所述下电容器电极内衬中的一者的竖向内部且电耦合到所述下电容器电极内衬。所述上晶体管中的一者及所述下晶体管中的一者的对使其相应栅极直接电耦合在一起以构成所述存储器阵列的所述个别2T-2C存储器单元。
在一些实施例中，一种存储器阵列包括若干竖直相对的电容器对。所述竖直相对的电容器对个别地包括彼此竖向分离且间隔的上电容器电极内衬及下电容器电极内衬。所述竖直相对的电容器对中的个别者中的电容器个别地位于所述存储器阵列的两个不同存储器单元中。共享电容器电极由所述竖直相对的电容器对中的个别者中的竖直相对的电容器共享。所述共享电容器电极位于所述上电容器电极内衬及所述下电容器电极内衬的横向内部且竖向上介于所述上电容器电极内衬与所述下电容器电极内衬之间。电容器绝缘体介于所述共享电容器电极与所述上电容器电极内衬及所述下电容器电极内衬之间。所述电容器绝缘体直接紧靠所述共享电容器电极的所有顶面及底面。上晶体管个别地位于所述上电容器电极内衬中的一者的竖向外部且电耦合到所述上电容器电极内衬。所述上晶体管的直接横向相邻对使其相应栅极直接电耦合在一起以构成所述阵列的一个2T-2C存储器单元。下晶体管个别地位于所述下电容器电极内衬中的一者的竖向内部且电耦合到所述下电容器电极内衬。所述下晶体管的直接横向相邻对使其相应栅极直接电耦合在一起以构成所述阵列的另一2T-2C存储器单元。
在一些实施例中，一种存储器阵列包括若干竖直相对的上下电容器对。所述对个别地包括彼此竖向分离且间隔的上电容器的上电容器电极及下电容器的下电容器电极。所述对中的个别者中的所述上电容器及所述下电容器个别地位于所述存储器阵列的两个不同存储器单元中。共享电容器电极由所述对中的个别者中的竖直相对的所述上电容器及所述下电容器共享。所述共享电容器电极位于所述上电容器电极及所述下电容器电极的横向内部且竖向上介于所述上电容器电极与所述下电容器电极之间。电容器绝缘体介于所述共享电容器电极与所述上电容器电极及所述下电容器电极之间。所述上电容器电极包括面向下的容器形状的导电材料，所述容器形状包括侧壁及横向延伸到所述侧壁且延伸在所述侧壁之间的顶部。所述电容器绝缘体在其横向中心处的所述上电容器电极的所述顶部与所述共享电容器电极之间的竖向厚度大于其在所述上电容器电极的所述侧壁与所述共享电容器电极之间的横向厚度。上晶体管个别地位于上电容器电极内衬中的一者的竖向外部且电耦合到所述上电容器电极内衬以构成所述阵列的一个1T-1C存储器单元。下晶体管个别地位于下电容器电极内衬中的一者的竖向内部且电耦合到所述下电容器电极内衬以构成所述阵列的另一1T-1C存储器单元。
在一些实施例中，一种存储器阵列包括若干竖直相对的上下电容器对。所述竖直相对的上下电容器对个别地包括彼此竖向分离且间隔的上电容器的上电容器电极及下电容器的下电容器电极。所述竖直相对的上下电容器对中的个别者中的所述上电容器及所述下电容器位于所述存储器阵列的相同个别2T-2C存储器单元中。共享电容器电极由所述竖直相对的上下电容器对中的个别者中的竖直相对的所述上电容器及所述下电容器共享。所述共享电容器电极位于所述上电容器电极及所述下电容器电极的横向内部且竖向上介于所述上电容器电极与所述下电容器电极之间。电容器绝缘体介于所述共享电容器电极与所述上电容器电极及所述下电容器电极之间。所述上电容器电极包括面向下的容器形状的导电材料，所述容器形状包括侧壁及横向延伸到所述侧壁且延伸于所述侧壁之间的顶部。所述电容器绝缘体在其横向中心处的所述上电容器电极的所述顶部与所述共享电容器电极之间的竖向厚度大于其在所述上电容器电极的所述侧壁与所述共享电容器电极之间的横向厚度。上晶体管个别地位于上电容器电极内衬中的一者的竖向外部且电耦合到所述上电容器电极内衬。下晶体管个别地位于下电容器电极内衬中的一者的竖向内部且电耦合到所述下电容器电极内衬。所述上晶体管中的一者及所述下晶体管中的一者的对使其相应栅极直接电耦合在一起以构成所述存储器阵列的所述个别2T-2C存储器单元。
在一些实施例中，一种存储器阵列包括若干竖直相对的上下电容器对。所述竖直相对的上下电容器对个别地包括彼此竖向分离且间隔的上电容器的上电容器电极及下电容器的下电容器电极。所述上电容器及所述下电容器位于所述存储器阵列的两个不同存储器单元中。共享电容器电极由所述竖直相对的上下电容器对中的个别者中的竖直相对的所述上电容器及所述下电容器共享。所述共享电容器电极位于所述上电容器电极及所述下电容器电极的横向内部且竖向上介于所述上电容器电极与所述下电容器电极之间。电容器绝缘体介于所述共享电容器电极与所述上电容器电极及所述下电容器电极之间。所述上电容器电极包括面向下的容器形状的导电材料，所述容器形状包括侧壁及横向延伸到所述侧壁且延伸于所述侧壁之间的顶部。所述电容器绝缘体在其横向中心处的所述上电容器电极的所述顶部与所述共享电容器电极之间的竖向厚度大于其在所述上电容器电极的所述侧壁与所述共享电容器电极之间的横向厚度。上晶体管个别地位于上电容器电极内衬中的一者的竖向外部且电耦合到所述上电容器电极内衬。所述上晶体管的直接横向相邻对使其相应栅极直接电耦合在一起以构成所述阵列的一个2T-2C存储器单元。下晶体管个别地位于下电容器电极内衬中的一者的竖向内部且电耦合到所述下电容器电极内衬。所述下晶体管的直接横向相邻对使其相应栅极直接电耦合在一起以构成所述阵列的另一2T-2C存储器单元。

Claims (28)

1.一种形成包括竖直相对的电容器对的阵列的方法，其包括：
在具绝缘性的材料中的个别电容器开口中形成导电内衬；
移除所述导电内衬中的个别者的竖向中间部分以在所述个别电容器开口中形成彼此竖向分离且间隔的上电容器电极内衬及下电容器电极内衬；
使电容器绝缘体形成在所述个别电容器开口中的所述上电容器电极内衬及所述下电容器电极内衬的横向内部；及
使导电材料形成在所述个别电容器开口中的所述电容器绝缘体的横向内部且竖向上形成在所述电容器电极内衬之间以构成由所述竖直相对的电容器对中的个别者中的竖直相对的电容器共享的共享电容器电极。
2.根据权利要求1所述的方法，其包括使所述共享电容器电极形成为也由所述竖直相对的电容器对中的多者共享。
3.根据权利要求1所述的方法，其中所述个别电容器开口中的所述导电内衬包括容器形状，所述容器形状包括侧壁及横向延伸到所述侧壁且延伸在所述侧壁之间的底部。
4.根据权利要求1所述的方法，其包括使所述导电内衬形成为向上敞开的。
5.根据权利要求1所述的方法，其包括使所述导电内衬、所述上电容器电极内衬及所述下电容器电极内衬形成为在水平横截面中完全环绕所述个别电容器开口。
6.根据权利要求1所述的方法，其包括使所述上电容器电极内衬形成为包括面向下的容器形状，所述容器形状包括侧壁及横向延伸到所述侧壁且延伸在所述侧壁之间的顶部。
7.根据权利要求6所述的方法，其中所述电容器绝缘体在其横向中心处的所述上电容器电极内衬的所述顶部与所述共享电容器电极之间的竖向厚度大于其在所述上电容器电极内衬的所述侧壁与所述共享电容器电极之间的横向厚度。
8.根据权利要求1所述的方法，其中所述移除包括从所述导电内衬的所述竖向中间部分的横向外侧开始蚀刻所述导电内衬的所述竖向中间部分。
9.根据权利要求1所述的方法，其中所述移除包括从所述导电内衬的所述竖向中间部分的横向内侧开始蚀刻所述导电内衬的所述竖向中间部分。
10.根据权利要求1所述的方法，其中在所述移除期间，除所述移除期间的所述中间部分的横向内部侧壁外，覆盖材料在所述导电内衬的横向内部侧壁中的至少大部分上方。
11.根据权利要求10所述的方法，其包括在形成所述共享电容器电极的所述导电材料前移除所述覆盖材料的全部剩余部分。
12.根据权利要求1所述的方法，其中所述电容器绝缘体包括可编程材料，使得所述电容器是非易失性的且可编程到至少两个不同量值的电容状态中。
13.根据权利要求1所述的方法，其中所述电容器绝缘体包括介电材料，使得所述电容器是易失性的。
14.根据权利要求1所述的方法，其中所述具绝缘性的材料包括上绝缘材料、下绝缘材料及竖向上介于所述上绝缘材料与所述下绝缘材料之间的牺牲材料；及
所述方法进一步包括：
移除所述牺牲材料以形成空隙空间，所述空隙空间竖向上介于所述上绝缘材料与所述下绝缘材料之间、横向上介于所述个别电容器开口之间且所述电容器绝缘体及所述导电材料形成到所述空隙空间中。
15.根据权利要求14所述的方法，其中所述牺牲材料是非介电的。
16.根据权利要求15所述的方法，其中所述牺牲材料主要为元素形式硅。
17.根据权利要求14所述的方法，其中所述牺牲材料是介电的。
18.根据权利要求14所述的方法，其包括在移除所述个别导电内衬的所述竖向中间部分前移除所述牺牲材料以形成所述空隙空间。
19.根据权利要求14所述的方法，其包括在移除所述个别导电内衬的所述竖向中间部分后移除所述牺牲材料以形成所述空隙空间。
20.根据权利要求1所述的方法，其中所述电容器绝缘体直接紧靠所述共享电容器电极的所有顶面及底面。
21.根据权利要求20所述的方法，其中所述电容器绝缘体直接紧靠所述共享电容器电极的所有侧壁边缘表面。
22.根据权利要求1所述的方法，其包括形成所述竖直相对的电容器以个别地构成个别存储器单元的部分。
23.根据权利要求22所述的方法，其包括：
形成最终位于所述下电容器电极内衬下方的晶体管，所述晶体管个别地使其源极/漏极区域电耦合到所述下电容器电极内衬中的个别者；及
形成最终位于所述上电容器电极内衬上方的晶体管，所述晶体管个别地使其源极/漏极区域电耦合到所述上电容器电极内衬中的个别者。
24.根据权利要求23所述的方法，其包括：
使所述下电容器电极内衬下方的所述晶体管形成为下竖向延伸晶体管，相应下竖向延伸晶体管的所述源极/漏极区域电耦合到所述下电容器电极内衬中的个别者；及
使所述下电容器电极内衬上方的所述晶体管形成为上竖向延伸晶体管，相应上竖向延伸晶体管的所述源极/漏极区域电耦合到所述上电容器电极内衬中的个别者。
25.根据权利要求24所述的方法，其包括使所述上竖向延伸晶体管及所述下竖向延伸晶体管形成为竖直晶体管。
26.一种形成包括竖直相对的电容器对的阵列的方法，其包括：
在个别电容器开口中形成向上敞开的导电内衬，所述电容器开口延伸穿过上绝缘材料，穿过牺牲材料且到下绝缘材料中而到达节点位置，所述牺牲材料竖向上介于所述上绝缘材料与所述下绝缘材料之间且所述个别电容器开口中的所述导电内衬中的个别者电耦合到所述节点位置；
在所述个别电容器开口中的所述导电内衬的横向内部侧壁上方形成覆盖材料，所述覆盖材料覆盖所述上绝缘材料及所述下绝缘材料中的每一者横向上的所述横向内部侧壁中的至少大部分；
在形成所述覆盖材料后，移除所述牺牲材料及所述个别电容器开口中的竖向上介于所述上绝缘材料与所述下绝缘材料之间的所述个别导电内衬的竖向中间部分两者，相对于所述覆盖材料及所述上绝缘材料及所述下绝缘材料来选择性地进行所述移除，移除所述牺牲材料形成竖向上介于所述上绝缘材料与所述下绝缘材料之间、横向上介于所述电容器开口之间的空隙空间，所述个别电容器开口的上部分竖向向内延伸到所述空隙空间，所述个别电容器开口的下部分向上延伸到所述空隙空间，移除所述个别电容器开口中的竖向上介于所述上绝缘材料与所述下绝缘材料之间的所述个别导电内衬的所述竖向中间部分将所述个别导电内衬分离成上电容器电极内衬及下电容器电极内衬；
使电容器绝缘体形成在所述个别电容器开口中的所述上电容器电极内衬及所述下电容器电极内衬的横向内部且紧靠所述空隙空间的壁以部分填充所述空隙空间且部分填充所述个别电容器开口的所述上部分及所述下部分的剩余容积；及
使导电材料形成在所述个别电容器开口中的所述电容器绝缘体的横向内部及所述空隙空间中以构成由所述竖直相对的电容器对中的个别者中的竖直相对的电容器共享且由所述竖直相对的电容器对中的多者共享的共享电容器电极。
27.根据权利要求26所述的方法，其中所述移除包括在移除所述个别电容器开口中的竖向上介于所述上绝缘材料与所述下绝缘材料之间的所述个别导电内衬的所述中间部分前移除所述牺牲材料中的至少大部分。
28.根据权利要求26所述的方法，其中所述移除包括在移除所述牺牲材料中的至少大部分前移除所述个别电容器开口中的竖向上介于所述上绝缘材料与所述下绝缘材料之间的所述个别导电内衬的所述中间部分。
CN201780067965.4A 2016-11-01 2017-10-13 形成包括竖直相对的电容器对的阵列的方法及包括竖直相对的电容器对的阵列 Active CN109937481B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/340,838 2016-11-01
US15/340,838 US10014305B2 (en) 2016-11-01 2016-11-01 Methods of forming an array comprising pairs of vertically opposed capacitors and arrays comprising pairs of vertically opposed capacitors
PCT/US2017/056477 WO2018085022A1 (en) 2016-11-01 2017-10-13 Methods of forming an array comprising pairs of vertically opposed capacitors and arrays comprising pairs of vertically opposed capacitors

Publications (2)

Publication Number Publication Date
CN109937481A true CN109937481A (zh) 2019-06-25
CN109937481B CN109937481B (zh) 2023-12-29

Family

ID=62022502

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780067965.4A Active CN109937481B (zh) 2016-11-01 2017-10-13 形成包括竖直相对的电容器对的阵列的方法及包括竖直相对的电容器对的阵列

Country Status (4)

Country Link
US (2) US10014305B2 (zh)
CN (1) CN109937481B (zh)
TW (1) TWI644415B (zh)
WO (1) WO2018085022A1 (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10923204B2 (en) 2010-08-20 2021-02-16 Attopsemi Technology Co., Ltd Fully testible OTP memory
US10916317B2 (en) 2010-08-20 2021-02-09 Attopsemi Technology Co., Ltd Programmable resistance memory on thin film transistor technology
US10586832B2 (en) 2011-02-14 2020-03-10 Attopsemi Technology Co., Ltd One-time programmable devices using gate-all-around structures
US9761580B1 (en) 2016-11-01 2017-09-12 Micron Technology, Inc. Methods of forming an array comprising pairs of vertically opposed capacitors and arrays comprising pairs of vertically opposed capacitors
US10014305B2 (en) 2016-11-01 2018-07-03 Micron Technology, Inc. Methods of forming an array comprising pairs of vertically opposed capacitors and arrays comprising pairs of vertically opposed capacitors
US10062745B2 (en) 2017-01-09 2018-08-28 Micron Technology, Inc. Methods of forming an array of capacitors, methods of forming an array of memory cells individually comprising a capacitor and a transistor, arrays of capacitors, and arrays of memory cells individually comprising a capacitor and a transistor
US9935114B1 (en) * 2017-01-10 2018-04-03 Micron Technology, Inc. Methods of forming an array comprising pairs of vertically opposed capacitors and arrays comprising pairs of vertically opposed capacitors
US9837420B1 (en) 2017-01-10 2017-12-05 Micron Technology, Inc. Arrays of memory cells individually comprising a capacitor and an elevationally-extending transistor, methods of forming a tier of an array of memory cells, and methods of forming an array of memory cells individually comprising a capacitor and an elevationally-extending transistor
US9842839B1 (en) 2017-01-12 2017-12-12 Micron Technology, Inc. Memory cell, an array of memory cells individually comprising a capacitor and a transistor with the array comprising rows of access lines and columns of digit lines, a 2T-1C memory cell, and methods of forming an array of capacitors and access transistors there-above
US10535413B2 (en) * 2017-04-14 2020-01-14 Attopsemi Technology Co., Ltd Low power read operation for programmable resistive memories
US11062786B2 (en) 2017-04-14 2021-07-13 Attopsemi Technology Co., Ltd One-time programmable memories with low power read operation and novel sensing scheme
US11615859B2 (en) 2017-04-14 2023-03-28 Attopsemi Technology Co., Ltd One-time programmable memories with ultra-low power read operation and novel sensing scheme
US10923492B2 (en) 2017-04-24 2021-02-16 Micron Technology, Inc. Elevationally-extending string of memory cells and methods of forming an elevationally-extending string of memory cells
US10770160B2 (en) 2017-11-30 2020-09-08 Attopsemi Technology Co., Ltd Programmable resistive memory formed by bit slices from a standard cell library
US10388658B1 (en) 2018-04-27 2019-08-20 Micron Technology, Inc. Transistors, arrays of transistors, arrays of memory cells individually comprising a capacitor and an elevationally-extending transistor, and methods of forming an array of transistors
US11244952B2 (en) * 2018-12-19 2022-02-08 Micron Technology, Inc. Array of capacitors, array of memory cells, methods of forming an array of capacitors, and methods of forming an array of memory cells
US11195838B2 (en) * 2019-05-23 2021-12-07 Micron Technology, Inc. Arrays of capacitors, methods used in forming integrated circuitry, and methods used in forming an array of capacitors
US11569244B2 (en) * 2020-05-29 2023-01-31 Taiwan Semiconductor Manufacturing Company Limited Vertical heterostructure semiconductor memory cell and methods for making the same
WO2022094796A1 (en) * 2020-11-04 2022-05-12 Yangtze Memory Technologies Co., Ltd. Bottom select gate contacts for center staircase structures in three-dimensional memory devices
US12035536B2 (en) 2021-07-19 2024-07-09 Micron Technology, Inc. Integrated assemblies and methods of forming integrated assemblies

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5266512A (en) * 1991-10-23 1993-11-30 Motorola, Inc. Method for forming a nested surface capacitor
US5874757A (en) * 1996-08-16 1999-02-23 United Microelectronics Corporation Dual-packed capacitor DRAM cell structure
US5966600A (en) * 1997-11-21 1999-10-12 United Semiconductor Corp. DRAM process with a multilayer stack structure
US6277687B1 (en) * 1999-06-01 2001-08-21 Micron Technology, Inc. Method of forming a pair of capacitors having a common capacitor electrode, method of forming DRAM circuitry, integrated circuitry and DRAM circuitry
US6605838B1 (en) * 2002-09-30 2003-08-12 International Business Machines Corporation Process flow for thick isolation collar with reduced length
US20040036102A1 (en) * 2001-02-28 2004-02-26 Bernhard Sell Trench capacitor and method for fabricating the treanch capacitor
US20040197965A1 (en) * 2001-09-07 2004-10-07 Albert Birner Method for forming an SOI substrate, vertical transistor and memory cell with vertical transistor
US20050087789A1 (en) * 2003-10-27 2005-04-28 Samsung Electronics Co., Ltd. Capacitor, semiconductor device having the same, and method of manufacturing the semiconductor device
US20060249776A1 (en) * 2005-05-05 2006-11-09 Manning H M Memory cell, device, system and method for forming same
US20080061340A1 (en) * 2006-09-07 2008-03-13 Qimonda Ag Memory cell array and method of forming the memory cell array
CN101320731A (zh) * 2007-02-01 2008-12-10 三星电子株式会社 集成电路器件制造方法和相关器件
US20100032739A1 (en) * 2008-08-07 2010-02-11 Larson Lindholm Methods Of Forming Vertical Field Effect Transistors, vertical field effect transistors, and dram cells
CN101669200A (zh) * 2007-01-22 2010-03-10 美光科技公司 具有垂直存取装置的存储器
US20120104491A1 (en) * 2010-11-01 2012-05-03 Lars Heineck Memory Cells, Arrays Of Memory Cells, And Methods Of Forming Memory Cells
US20150221718A1 (en) * 2014-02-05 2015-08-06 Conversant Intellectual Property Management Inc. DRAM Memory Device with Manufacturable Capacitor

Family Cites Families (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5208172A (en) 1992-03-02 1993-05-04 Motorola, Inc. Method for forming a raised vertical transistor
US5256588A (en) 1992-03-23 1993-10-26 Motorola, Inc. Method for forming a transistor and a capacitor for use in a vertically stacked dynamic random access memory cell
US6297989B1 (en) 1999-02-26 2001-10-02 Micron Technology, Inc. Applications for non-volatile memory cells
US6365453B1 (en) 1999-06-16 2002-04-02 Micron Technology, Inc. Method and structure for reducing contact aspect ratios
JP4083975B2 (ja) 2000-12-11 2008-04-30 株式会社ルネサステクノロジ 半導体装置
US6531727B2 (en) 2001-02-09 2003-03-11 Micron Technology, Inc. Open bit line DRAM with ultra thin body transistors
US6437401B1 (en) 2001-04-03 2002-08-20 Infineon Technologies Ag Structure and method for improved isolation in trench storage cells
US6503796B1 (en) 2001-07-16 2003-01-07 Taiwan Semiconductor Manufacturing Company Method and structure for a top plate design for making capacitor-top-plate to bit-line-contact overlay margin
ITMI20020673A1 (it) 2002-03-29 2003-09-29 St Microelectronics Srl Metodo e relativo circuito di accesso a locazioni di una memoria ferroelettrica
US6853025B2 (en) 2003-02-20 2005-02-08 Infineon Technologies Aktiengesellschaft Trench capacitor with buried strap
US6893911B2 (en) 2003-03-16 2005-05-17 Infineon Technologies Aktiengesellschaft Process integration for integrated circuits
TW594935B (en) 2003-05-23 2004-06-21 Nanya Technology Corp Method for manufacturing a memory device with vertical transistors and deep trench capacitors to prevent merging of buried strap out-diffusion regions
US6777777B1 (en) * 2003-05-28 2004-08-17 Newport Fab, Llc High density composite MIM capacitor with flexible routing in semiconductor dies
US7372091B2 (en) 2004-01-27 2008-05-13 Micron Technology, Inc. Selective epitaxy vertical integrated circuit components
US7518182B2 (en) 2004-07-20 2009-04-14 Micron Technology, Inc. DRAM layout with vertical FETs and method of formation
US7285812B2 (en) * 2004-09-02 2007-10-23 Micron Technology, Inc. Vertical transistors
US7442609B2 (en) 2004-09-10 2008-10-28 Infineon Technologies Ag Method of manufacturing a transistor and a method of forming a memory device with isolation trenches
DE102004043856A1 (de) 2004-09-10 2006-03-30 Infineon Technologies Ag Verfahren zur Herstellung einer Speicherzellenanordnung und Speicherzellenanordnung
US7763513B2 (en) 2005-09-09 2010-07-27 Qimonda Ag Integrated circuit device and method of manufacture
KR100833182B1 (ko) 2005-11-17 2008-05-28 삼성전자주식회사 수직채널 트랜지스터를 구비한 반도체 메모리장치 및 그제조 방법
US7772632B2 (en) 2006-08-21 2010-08-10 Micron Technology, Inc. Memory arrays and methods of fabricating memory arrays
US7956387B2 (en) 2006-09-08 2011-06-07 Qimonda Ag Transistor and memory cell array
JP2008182083A (ja) 2007-01-25 2008-08-07 Toshiba Corp 半導体記憶装置及びその製造方法
US7851356B2 (en) 2007-09-28 2010-12-14 Qimonda Ag Integrated circuit and methods of manufacturing the same
US7829410B2 (en) 2007-11-26 2010-11-09 Micron Technology, Inc. Methods of forming capacitors, and methods of forming DRAM arrays
WO2009096001A1 (ja) 2008-01-29 2009-08-06 Unisantis Electronics (Japan) Ltd. 半導体記憶装置およびメモリ混載半導体装置、並びにそれらの製造方法
US8059471B2 (en) 2008-02-12 2011-11-15 Chip Memory Technology Inc. Method and apparatus of operating a non-volatile DRAM
KR20100062609A (ko) 2008-12-02 2010-06-10 삼성전자주식회사 전기적 기계적 소자, 이를 포함하는 메모리 소자 및 이의 제조 방법
US8143121B2 (en) 2009-10-01 2012-03-27 Nanya Technology Corp. DRAM cell with double-gate fin-FET, DRAM cell array and fabrication method thereof
JP5356970B2 (ja) 2009-10-01 2013-12-04 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置
US8603890B2 (en) 2010-06-19 2013-12-10 Sandisk Technologies Inc. Air gap isolation in non-volatile memory
TWI415247B (zh) 2010-12-15 2013-11-11 Powerchip Technology Corp 具有垂直通道電晶體的動態隨機存取記憶胞及陣列
JP5703012B2 (ja) 2010-12-20 2015-04-15 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置及び半導体装置を用いたデータ処理システム
US8450175B2 (en) 2011-02-22 2013-05-28 Micron Technology, Inc. Methods of forming a vertical transistor and at least a conductive line electrically coupled therewith
US8933491B2 (en) 2011-03-29 2015-01-13 Micron Technology, Inc. Arrays of memory cells and methods of forming an array of vertically stacked tiers of memory cells
US9401363B2 (en) 2011-08-23 2016-07-26 Micron Technology, Inc. Vertical transistor devices, memory arrays, and methods of forming vertical transistor devices
US8633564B2 (en) 2011-12-02 2014-01-21 Micron Technology, Inc. Semicondutor isolation structure
US9312257B2 (en) 2012-02-29 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9036391B2 (en) 2012-03-06 2015-05-19 Micron Technology, Inc. Arrays of vertically-oriented transistors, memory arrays including vertically-oriented transistors, and memory cells
KR20130103942A (ko) 2012-03-12 2013-09-25 에스케이하이닉스 주식회사 무접합 수직 게이트 트랜지스터를 갖는 반도체 소자 및 그 제조 방법
JP6100071B2 (ja) 2012-04-30 2017-03-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9240548B2 (en) 2012-05-31 2016-01-19 Micron Technology, Inc. Memory arrays and methods of forming an array of memory cells
US9023723B2 (en) 2012-05-31 2015-05-05 Applied Materials, Inc. Method of fabricating a gate-all-around word line for a vertical channel DRAM
US9006060B2 (en) 2012-08-21 2015-04-14 Micron Technology, Inc. N-type field effect transistors, arrays comprising N-type vertically-oriented transistors, methods of forming an N-type field effect transistor, and methods of forming an array comprising vertically-oriented N-type transistors
US9129896B2 (en) 2012-08-21 2015-09-08 Micron Technology, Inc. Arrays comprising vertically-oriented transistors, integrated circuitry comprising a conductive line buried in silicon-comprising semiconductor material, methods of forming a plurality of conductive lines buried in silicon-comprising semiconductor material, and methods of forming an array comprising vertically-oriented transistors
US9478550B2 (en) 2012-08-27 2016-10-25 Micron Technology, Inc. Arrays of vertically-oriented transistors, and memory arrays including vertically-oriented transistors
WO2014089795A1 (zh) 2012-12-13 2014-06-19 中国科学院微电子研究所 一种垂直沟道型三维半导体存储器件及其制备方法
US20140231914A1 (en) 2013-02-19 2014-08-21 Applied Materials, Inc. Fin field effect transistor fabricated with hollow replacement channel
US9337210B2 (en) 2013-08-12 2016-05-10 Micron Technology, Inc. Vertical ferroelectric field effect transistor constructions, constructions comprising a pair of vertical ferroelectric field effect transistors, vertical strings of ferroelectric field effect transistors, and vertical strings of laterally opposing pairs of vertical ferroelectric field effect transistors
KR102085523B1 (ko) 2013-10-02 2020-03-06 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US9076686B1 (en) 2014-01-10 2015-07-07 Micron Technology, Inc. Field effect transistor constructions and memory arrays
KR102185547B1 (ko) 2014-01-22 2020-12-02 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법
US10128327B2 (en) 2014-04-30 2018-11-13 Stmicroelectronics, Inc. DRAM interconnect structure having ferroelectric capacitors exhibiting negative capacitance
KR102193685B1 (ko) 2014-05-02 2020-12-21 삼성전자주식회사 수직 구조의 비휘발성 메모리 소자
US9337149B2 (en) 2014-07-29 2016-05-10 Samsung Electronics Co, Ltd. Semiconductor devices and methods of fabricating the same
KR102254183B1 (ko) 2014-09-05 2021-05-24 삼성전자주식회사 디커플링 구조체 및 이를 구비하는 반도체 장치
US9397094B2 (en) 2014-09-25 2016-07-19 International Business Machines Corporation Semiconductor structure with an L-shaped bottom plate
US9711524B2 (en) 2015-01-13 2017-07-18 Sandisk Technologies Llc Three-dimensional memory device containing plural select gate transistors having different characteristics and method of making thereof
KR102400184B1 (ko) 2015-03-17 2022-05-20 삼성전자주식회사 3차원 반도체 메모리 장치 및 이의 제조 방법
US9853211B2 (en) 2015-07-24 2017-12-26 Micron Technology, Inc. Array of cross point memory cells individually comprising a select device and a programmable device
US10355002B2 (en) 2016-08-31 2019-07-16 Micron Technology, Inc. Memory cells, methods of forming an array of two transistor-one capacitor memory cells, and methods used in fabricating integrated circuitry
KR20180036879A (ko) 2016-09-30 2018-04-10 삼성전자주식회사 정렬 키를 포함하는 반도체 소자
US10014305B2 (en) 2016-11-01 2018-07-03 Micron Technology, Inc. Methods of forming an array comprising pairs of vertically opposed capacitors and arrays comprising pairs of vertically opposed capacitors
US10062745B2 (en) 2017-01-09 2018-08-28 Micron Technology, Inc. Methods of forming an array of capacitors, methods of forming an array of memory cells individually comprising a capacitor and a transistor, arrays of capacitors, and arrays of memory cells individually comprising a capacitor and a transistor
US9837420B1 (en) 2017-01-10 2017-12-05 Micron Technology, Inc. Arrays of memory cells individually comprising a capacitor and an elevationally-extending transistor, methods of forming a tier of an array of memory cells, and methods of forming an array of memory cells individually comprising a capacitor and an elevationally-extending transistor

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5266512A (en) * 1991-10-23 1993-11-30 Motorola, Inc. Method for forming a nested surface capacitor
US5874757A (en) * 1996-08-16 1999-02-23 United Microelectronics Corporation Dual-packed capacitor DRAM cell structure
US5966600A (en) * 1997-11-21 1999-10-12 United Semiconductor Corp. DRAM process with a multilayer stack structure
US6277687B1 (en) * 1999-06-01 2001-08-21 Micron Technology, Inc. Method of forming a pair of capacitors having a common capacitor electrode, method of forming DRAM circuitry, integrated circuitry and DRAM circuitry
US20040036102A1 (en) * 2001-02-28 2004-02-26 Bernhard Sell Trench capacitor and method for fabricating the treanch capacitor
US20040197965A1 (en) * 2001-09-07 2004-10-07 Albert Birner Method for forming an SOI substrate, vertical transistor and memory cell with vertical transistor
US6605838B1 (en) * 2002-09-30 2003-08-12 International Business Machines Corporation Process flow for thick isolation collar with reduced length
US20050087789A1 (en) * 2003-10-27 2005-04-28 Samsung Electronics Co., Ltd. Capacitor, semiconductor device having the same, and method of manufacturing the semiconductor device
US20060249776A1 (en) * 2005-05-05 2006-11-09 Manning H M Memory cell, device, system and method for forming same
US20080061340A1 (en) * 2006-09-07 2008-03-13 Qimonda Ag Memory cell array and method of forming the memory cell array
CN101669200A (zh) * 2007-01-22 2010-03-10 美光科技公司 具有垂直存取装置的存储器
CN101320731A (zh) * 2007-02-01 2008-12-10 三星电子株式会社 集成电路器件制造方法和相关器件
US20100032739A1 (en) * 2008-08-07 2010-02-11 Larson Lindholm Methods Of Forming Vertical Field Effect Transistors, vertical field effect transistors, and dram cells
US20120104491A1 (en) * 2010-11-01 2012-05-03 Lars Heineck Memory Cells, Arrays Of Memory Cells, And Methods Of Forming Memory Cells
US20150221718A1 (en) * 2014-02-05 2015-08-06 Conversant Intellectual Property Management Inc. DRAM Memory Device with Manufacturable Capacitor

Also Published As

Publication number Publication date
US20180122817A1 (en) 2018-05-03
WO2018085022A1 (en) 2018-05-11
US10903122B2 (en) 2021-01-26
US10014305B2 (en) 2018-07-03
TWI644415B (zh) 2018-12-11
US20180315658A1 (en) 2018-11-01
CN109937481B (zh) 2023-12-29
TW201824516A (zh) 2018-07-01

Similar Documents

Publication Publication Date Title
CN109937481A (zh) 形成包括竖直相对的电容器对的阵列的方法及包括竖直相对的电容器对的阵列
CN109891587A (zh) 形成包括竖直相对的电容器对的阵列的方法及包括竖直相对的电容器对的阵列
TWI692081B (zh) 記憶體胞元，具有分別包括一電容器及一電晶體之記憶體胞元且包括多列存取線及多行數位線之陣列，2t-1c記憶體胞元，及形成具有電容器及上面之存取電晶體之陣列之方法
CN110168727B (zh) 包括垂直对置电容器对的阵列及其形成方法
US10676722B2 (en) Arrays of memory cells individually comprising a capacitor and an elevationally-extending transistor, methods of forming a tier of an array of memory cells, and methods of forming an array of memory cells individually comprising a capacitor and an elevationally-extending transistor
TWI654742B (zh) 記憶胞及形成電容器之方法
CN110192278B (zh) 电容器阵列和存储器单元阵列及其形成方法
CN110299325A (zh) 包括存储器的集成电路构造及用于形成其的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant