TW201824516A - 形成包含垂直相對之電容器對之陣列之方法及包含垂直相對之電容器對之陣列 - Google Patents
形成包含垂直相對之電容器對之陣列之方法及包含垂直相對之電容器對之陣列 Download PDFInfo
- Publication number
- TW201824516A TW201824516A TW106136895A TW106136895A TW201824516A TW 201824516 A TW201824516 A TW 201824516A TW 106136895 A TW106136895 A TW 106136895A TW 106136895 A TW106136895 A TW 106136895A TW 201824516 A TW201824516 A TW 201824516A
- Authority
- TW
- Taiwan
- Prior art keywords
- capacitor
- individual
- capacitor plate
- insulating material
- conductive
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 598
- 238000000034 method Methods 0.000 title claims abstract description 51
- 238000003491 array Methods 0.000 title description 11
- 239000000463 material Substances 0.000 claims abstract description 169
- 239000012212 insulator Substances 0.000 claims abstract description 82
- 239000004020 conductor Substances 0.000 claims abstract description 40
- 230000015654 memory Effects 0.000 claims description 101
- 239000011810 insulating material Substances 0.000 claims description 85
- 239000011800 void material Substances 0.000 claims description 39
- 238000005530 etching Methods 0.000 claims description 9
- 230000008878 coupling Effects 0.000 claims description 4
- 238000010168 coupling process Methods 0.000 claims description 4
- 238000005859 coupling reaction Methods 0.000 claims description 4
- 239000003989 dielectric material Substances 0.000 claims description 4
- 238000009413 insulation Methods 0.000 claims description 3
- 238000010276 construction Methods 0.000 description 40
- 239000000758 substrate Substances 0.000 description 18
- 239000000203 mixture Substances 0.000 description 16
- 239000013078 crystal Substances 0.000 description 9
- 230000010287 polarization Effects 0.000 description 9
- WEYNBWVKOYCCQT-UHFFFAOYSA-N 1-(3-chloro-4-methylphenyl)-3-{2-[({5-[(dimethylamino)methyl]-2-furyl}methyl)thio]ethyl}urea Chemical compound O1C(CN(C)C)=CC=C1CSCCNC(=O)NC1=CC=C(C)C(Cl)=C1 WEYNBWVKOYCCQT-UHFFFAOYSA-N 0.000 description 4
- 102100027241 Adenylyl cyclase-associated protein 1 Human genes 0.000 description 4
- 101710137115 Adenylyl cyclase-associated protein 1 Proteins 0.000 description 4
- 102100021879 Adenylyl cyclase-associated protein 2 Human genes 0.000 description 4
- 101710137132 Adenylyl cyclase-associated protein 2 Proteins 0.000 description 4
- 229910000420 cerium oxide Inorganic materials 0.000 description 4
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 229910052746 lanthanum Inorganic materials 0.000 description 3
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910052684 Cerium Inorganic materials 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- GWXLDORMOJMVQZ-UHFFFAOYSA-N cerium Chemical compound [Ce] GWXLDORMOJMVQZ-UHFFFAOYSA-N 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000012777 electrically insulating material Substances 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- YBMRDBCBODYGJE-UHFFFAOYSA-N germanium dioxide Chemical compound O=[Ge]=O YBMRDBCBODYGJE-UHFFFAOYSA-N 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910001936 tantalum oxide Inorganic materials 0.000 description 2
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 2
- 229910052726 zirconium Inorganic materials 0.000 description 2
- OYPRJOBELJOOCE-UHFFFAOYSA-N Calcium Chemical compound [Ca] OYPRJOBELJOOCE-UHFFFAOYSA-N 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- BCZWPKDRLPGFFZ-UHFFFAOYSA-N azanylidynecerium Chemical compound [Ce]#N BCZWPKDRLPGFFZ-UHFFFAOYSA-N 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910002056 binary alloy Inorganic materials 0.000 description 1
- 229910052791 calcium Inorganic materials 0.000 description 1
- 239000011575 calcium Substances 0.000 description 1
- CETPSERCERDGAM-UHFFFAOYSA-N ceric oxide Chemical compound O=[Ce]=O CETPSERCERDGAM-UHFFFAOYSA-N 0.000 description 1
- 229910000422 cerium(IV) oxide Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- NKZSPGSOXYXWQA-UHFFFAOYSA-N dioxido(oxo)titanium;lead(2+) Chemical compound [Pb+2].[O-][Ti]([O-])=O NKZSPGSOXYXWQA-UHFFFAOYSA-N 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229940119177 germanium dioxide Drugs 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000011777 magnesium Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910000484 niobium oxide Inorganic materials 0.000 description 1
- URLJKFSTXLNXLG-UHFFFAOYSA-N niobium(5+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Nb+5].[Nb+5] URLJKFSTXLNXLG-UHFFFAOYSA-N 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 239000012782 phase change material Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000003389 potentiating effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 229910052761 rare earth metal Inorganic materials 0.000 description 1
- 238000009877 rendering Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 229910000314 transition metal oxide Inorganic materials 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8221—Three dimensional integrated circuits stacked in different levels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66666—Vertical transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本發明揭示一種形成包含垂直相對之電容器對之一陣列之方法，其包含：在具絕緣性之材料中之個別電容器開口中形成一導電內襯。移除該等導電內襯之個別者之一豎向中間部分以在該等個別電容器開口中形成彼此豎向分離及間隔之一上電容器極板內襯及一下電容器極板內襯。使一電容器絕緣體形成於該等個別電容器開口中之該上電容器極板內襯及該下電容器極板內襯之橫向內。使導電材料形成於該等個別電容器開口中之該電容器絕緣體之橫向內且豎向上介於該等電容器極板內襯之間。使該導電材料形成為構成由該等垂直相對之電容器對之個別者中之垂直相對之電容器共用之一共用電容器極板。本發明揭示獨立於該方法之額外方法及結構。
Description
本文中所揭示之實施例係針對形成包含垂直相對之電容器對之一陣列之方法及包含垂直相對之電容器對之陣列。
記憶體係一類型之積體電路且在電腦系統中用於儲存資料。可將記憶體製造成個別記憶體單元之一或多個陣列。可使用數位線(其亦可指稱位元線、資料線、感測線或資料/感測線)及存取線(其亦可指稱字線)來使記憶體單元被寫入或自記憶體單元讀取。數位線可沿陣列之行導電地互連記憶體單元，且存取線可沿陣列之列導電地互連記憶體單元。可透過一數位線及一存取線之組合來唯一地定址各記憶體單元。 記憶體單元可為揮發性或非揮發性的。非揮發性記憶體單元可在包括電腦斷電時之長時間內儲存資料。揮發性記憶體係耗散型的且因此在諸多例項中需要被每秒多次再新/重寫。無論如何，記憶體單元經組態以將記憶保存或儲存成至少兩個不同可選狀態。在二進位系統中，將狀態視為一「0」或一「1」。在其他系統中，至少一些個別記憶體單元可經組態以儲存資訊之兩個以上位準或狀態。 一電容器係可用於一記憶體單元中之一類型之電子組件。一電容器具有由電絕緣材料分離之兩個電導體。可將作為一電場之能量靜電地儲存於此材料內。取決於絕緣體材料之組合物，該儲存電場將為揮發性或非揮發性的。例如，僅包括SiO2
之一電容器絕緣體材料將為揮發性的。一類型之非揮發性電容器係一鐵電電容器，其具有鐵電材料作為絕緣體材料之至少部分。鐵電材料之特徵在於具有兩個穩定極化狀態且藉此可包含一電容器及/或記憶體單元之可程式化材料。鐵電材料之極化狀態會因施加適合程式化電壓而改變且在移除程式化電壓之後保持不變(至少達一段時間)。各極化狀態具有不同於另一極化狀態之一電荷儲存電容，且其可在不使極化狀態反轉之情況下理想地用於寫入(即，儲存)及讀取一記憶體狀態，直至期望使此極化狀態反轉。不幸地，在具有鐵電電容器之一些記憶體中，讀取記憶體狀態之動作會使極化反轉。相應地，在判定極化狀態之後，進行記憶體單元之一重寫以在極化狀態判定之後使記憶體單元即時進入讀前狀態中。無論如何，併入一鐵電電容器之一記憶體單元理想地係非揮發性的，此歸因於形成電容器之一部分之鐵電材料之雙穩態特性。一類型之記憶體單元具有與一鐵電電容器串聯電耦合之一選擇裝置。 可將其他可程式化材料用作用於使電容器呈現非揮發性之一電容器絕緣體。此外且無論如何，電容器之陣列可形成為記憶體單元之一陣列或其他積體電路中之一陣列之部分。
在一些實施例中，一種形成包含垂直相對之電容器對之一陣列之方法包含：在具絕緣性之材料中之個別電容器開口中形成一導電內襯。移除該等導電內襯之個別者之一豎向中間部分以在該等個別電容器開口中形成彼此豎向分離且間隔之一上電容器極板內襯及一下電容器極板內襯。使一電容器絕緣體形成於該等個別電容器開口中之該上電容器極板內襯及該下電容器極板內襯之橫向內。使導電材料形成於該等個別電容器開口中之該電容器絕緣體之橫向內且豎向上介於該等電容器極板內襯之間。使該導電材料形成為包含由該等垂直相對之電容器對之個別者中之垂直相對之電容器共用之一共用電容器極板。 在一些實施例中，一種形成包含垂直相對之電容器對之一陣列之方法包含：在個別電容器開口中形成一向上敞開之導電內襯。該等電容器開口延伸穿過上絕緣材料、穿過犧牲材料且至下絕緣材料中而到達一節點位置，該犧牲材料豎向上介於該上絕緣材料與該下絕緣材料之間，該等個別電容器開口中之該等導電內襯之個別者電耦合至該節點位置。使覆蓋材料形成於該等個別電容器開口中之該等導電內襯之橫向內部側壁上方。該覆蓋材料覆蓋該上絕緣材料及該下絕緣材料之各者橫向上方之該等橫向內部側壁之至少大部分。在形成該覆蓋材料之後，移除該犧牲材料及該等個別電容器開口中之豎向上介於該上絕緣材料與該下絕緣材料之間之該等個別導電內襯之一豎向中間部分兩者。相對於該覆蓋材料及該上絕緣材料及該下絕緣材料來選擇性地進行移除。移除該犧牲材料形成豎向上介於該上絕緣材料與該下絕緣材料之間、橫向上介於該等個別電容器開口之間之一空隙空間。該等個別電容器開口之一上部分豎向向內延伸至該空隙空間，該等個別電容器開口之一下部分向上延伸至該空隙空間，且移除該等個別電容器開口中之豎向上介於該上絕緣材料與該下絕緣材料之間之該等個別導電內襯之該豎向中間部分將該等個別導電內襯分離成一上電容器極板內襯及一下電容器極板內襯。使一電容器絕緣體形成於該等個別電容器開口中之該上電容器極板內襯及該下電容器極板內襯之橫向內且緊靠該空隙空間之壁以部分填充該空隙空間且部分填充該等個別電容器開口之該上部分及該下部分之剩餘容積。使導電材料形成於該等個別電容器開口中之該電容器絕緣體之橫向內及該空隙空間中。使該導電材料形成為包含由該等垂直相對之電容器對之個別者中之垂直相對之電容器共用且由該等垂直相對之電容器對之多者共用之一共用電容器極板。 在一些實施例中，一種陣列包含數個垂直相對之電容器對，其中該等對個別地包含彼此豎向分離且間隔之一上電容器極板內襯及一下電容器極板內襯。一共用電容器極板由該等對之個別者中之該等垂直相對之電容器共用。該共用電容器極板位於該上電容器極板內襯及該下電容器極板內襯之橫向內且豎向上介於該上電容器極板內襯與該下電容器極板內襯之間。一電容器絕緣體介於該共用電容器極板與該上電容器極板內襯及該下電容器極板內襯之間。該電容器絕緣體直接緊靠該共用電容器極板之整個頂面及底面。 在一些實施例中，一種陣列包含數個垂直相對之上下電容器對，其中該等對個別地包含彼此豎向分離且間隔之該上電容器之一上電容器極板及該下電容器之一下電容器極板。一共用電容器極板由該等對之個別者中之垂直相對之該上電容器及該下電容器共用。該共用電容器極板位於該上電容器極板及該下電容器極板之橫向內且豎向上介於該上電容器極板與該下電容器極板之間。一電容器絕緣體介於該共用電容器極板與該上電容器極板及該下電容器極板之間。該上電容器極板包含一面向下之容器形狀之導電材料，該容器形狀包含側壁及橫向延伸至該等側壁且延伸於該等側壁之間之一頂部。該電容器絕緣體在其橫向中心處之該上電容器極板之該頂部與該共用電容器極板之間之豎向厚度大於其在該上電容器極板之該等側壁與該共用電容器極板之間之橫向厚度。 在一些實施例中，一種記憶體陣列包含數個垂直相對之電容器對。該等對個別地包含彼此豎向分離且間隔之一上電容器極板內襯及一下電容器極板內襯。該等對之個別者中之電容器個別地位於該記憶體陣列之兩個不同記憶體單元中。一共用電容器極板由該等對之個別者中之垂直相對之電容器共用。該共用電容器極板位於該上電容器極板內襯及該下電容器極板內襯之橫向內且豎向上介於該上電容器極板內襯與該下電容器極板內襯之間。一電容器絕緣體介於該共用電容器極板與該上電容器極板內襯及該下電容器極板內襯之間。該電容器絕緣體直接緊靠該共用電容器極板之整個頂面及底面。上電晶體個別地位於該等上電容器極板內襯之一者之豎向外且電耦合至該上電容器極板內襯以構成該陣列之一1T-1C記憶體單元。下電晶體個別地位於該等下電容器極板內襯之一者之豎向內且電耦合至該下電容器極板內襯以構成該陣列之另一1T-1C記憶體單元。 在一些實施例中，一種記憶體陣列包含數個垂直相對之電容器對。該等垂直相對之電容器對個別地包含彼此豎向分離且間隔之一上電容器極板內襯及一下電容器極板內襯。該等垂直相對之電容器對之個別者中之電容器個別地位於該記憶體陣列之一相同個別2T-2C記憶體單元中。一共用電容器極板由該等垂直相對之電容器對之個別者中之垂直相對之電容器共用。該共用電容器極板位於該上電容器極板內襯及該下電容器極板內襯之橫向內且豎向上介於該上電容器極板內襯與該下電容器極板內襯之間。一電容器絕緣體介於該共用電容器極板與該上電容器極板內襯及該下電容器極板內襯之間。該電容器絕緣體直接緊靠該共用電容器極板之整個頂面及底面。上電晶體個別地位於該等上電容器極板內襯之一者之豎向外且電耦合至該上電容器極板內襯。下電晶體個別地位於該等下電容器極板內襯之一者之豎向內且電耦合至該下電容器極板內襯。該等上電晶體之一者及該等下電晶體之一者之對使其各自閘極直接電耦合在一起以構成該記憶體陣列之該等個別2T-2C記憶體單元。 在一些實施例中，一種記憶體陣列包含數個垂直相對之電容器對。該等垂直相對之電容器對個別地包含彼此豎向分離且間隔之一上電容器極板內襯及一下電容器極板內襯。該等垂直相對之電容器對之個別者中之電容器個別地位於該記憶體陣列之兩個不同記憶體單元中。一共用電容器極板由該等垂直相對之電容器對之個別者中之垂直相對之電容器共用。該共用電容器極板位於該上電容器極板內襯及該下電容器極板內襯之橫向內且豎向上介於該上電容器極板內襯與該下電容器極板內襯之間。一電容器絕緣體介於該共用電容器極板與該上電容器極板內襯及該下電容器極板內襯之間。該電容器絕緣體直接緊靠該共用電容器極板之整個頂面及底面。上電晶體個別地位於該等上電容器極板內襯之一者之豎向外且電耦合至該上電容器極板內襯。該等上電晶體之直接橫向相鄰對使其各自閘極直接電耦合在一起以構成該陣列之一2T-2C記憶體單元。下電晶體個別地位於該等下電容器極板內襯之一者之豎向內且電耦合至該下電容器極板內襯。該等下電晶體之直接橫向相鄰對使其各自閘極直接電耦合在一起以構成該陣列之另一2T-2C記憶體單元。 在一些實施例中，一種記憶體陣列包含數個垂直相對之上下電容器對。該等對個別地包含彼此豎向分離且間隔之上電容器之一上電容器極板及下電容器之一下電容器極板。該等對之個別者中之該上電容器及該下電容器個別地位於該記憶體陣列之兩個不同記憶體單元中。一共用電容器極板由該等對之個別者中之垂直相對之該上電容器及該下電容器共用。該共用電容器極板位於該上電容器極板及該下電容器極板之橫向內且豎向上介於該上電容器極板與該下電容器極板之間。一電容器絕緣體介於該共用電容器極板與該上電容器極板及該下電容器極板之間。該上電容器極板包含一面向下之容器形狀之導電材料，該容器形狀包含側壁及橫向延伸至該等側壁且延伸於該等側壁之間之一頂部。該電容器絕緣體在其橫向中心處之該上電容器極板之該頂部與該共用電容器極板之間之豎向厚度大於其在該上電容器極板之該等側壁與該共用電容器極板之間之橫向厚度。上電晶體個別地位於上電容器極板內襯之一者之豎向外且電耦合至該上電容器極板內襯以構成該陣列之一1T-1C記憶體單元。下電晶體個別地位於下電容器極板內襯之一者之豎向內且電耦合至該下電容器極板內襯以構成該陣列之另一1T-1C記憶體單元。 在一些實施例中，一種記憶體陣列包含數個垂直相對之上下電容器對。該等垂直相對之上下電容器對個別地包含彼此豎向分離且間隔之上電容器之一上電容器極板及下電容器之一下電容器極板。該等垂直相對之上下電容器對之個別者中之該上電容器及該下電容器位於該記憶體陣列之一相同個別2T-2C記憶體單元中。一共用電容器極板由該等垂直相對之上下電容器對之個別者中之垂直相對之該上電容器及該下電容器共用。該共用電容器極板位於該上電容器極板及該下電容器極板之橫向內且豎向上介於該上電容器極板與該下電容器極板之間。一電容器絕緣體介於該共用電容器極板與該上電容器極板及該下電容器極板之間。該上電容器極板包含一面向下之容器形狀之導電材料，該容器形狀包含側壁及橫向延伸至該等側壁且延伸於該等側壁之間之一頂部。該電容器絕緣體在其橫向中心處之該上電容器極板之該頂部與該共用電容器極板之間之豎向厚度大於其在該上電容器極板之該等側壁與該共用電容器極板之間之橫向厚度。上電晶體個別地位於上電容器極板內襯之一者之豎向外且電耦合至該上電容器極板內襯。下電晶體個別地位於下電容器極板內襯之一者之豎向內且電耦合至該下電容器極板內襯。該等上電晶體之一者及該等下電晶體之一者之對使其各自閘極直接電耦合在一起以構成該記憶體陣列之該等個別2T-2C記憶體單元。 在一些實施例中，一種記憶體陣列包含數個垂直相對之上下電容器對。該等垂直相對之上下電容器對個別地包含彼此豎向分離且間隔之上電容器之一上電容器極板及下電容器之一下電容器極板。該上電容器及該下電容器位於該記憶體陣列之兩個不同記憶體單元中。一共用電容器極板由該等垂直相對之上下電容器對之個別者中之垂直相對之該上電容器及該下電容器共用。該共用電容器極板位於該上電容器極板及該下電容器極板之橫向內且豎向上介於該上電容器極板與該下電容器極板之間。一電容器絕緣體介於該共用電容器極板與該上電容器極板及該下電容器極板之間。該上電容器極板包含一面向下之容器形狀之導電材料，該容器形狀包含側壁及橫向延伸至該等側壁且延伸於該等側壁之間之一頂部。該電容器絕緣體在其橫向中心處之該上電容器極板之該頂部與該共用電容器極板之間之豎向厚度大於其在該上電容器極板之該等側壁與該共用電容器極板之間之橫向厚度。上電晶體個別地位於上電容器極板內襯之一者之豎向外且電耦合至該上電容器極板內襯。該等上電晶體之直接橫向相鄰對使其各自閘極直接電耦合在一起以構成該陣列之一2T-2C記憶體單元。下電晶體個別地位於下電容器極板內襯之一者之豎向內且電耦合至該下電容器極板內襯。該等下電晶體之直接橫向相鄰對使其各自閘極直接電耦合在一起以構成該陣列之另一2T-2C記憶體單元。
本發明之實施例涵蓋形成包含垂直相對之電容器對之一陣列之方法及獨立於製造方法之此等陣列。首先參考圖1至圖17來描述形成此等陣列之方法之實例性實施例。 參考圖1至圖3，此等圖描繪包含一基底基板12之一基板片段或建構10之一部分，基底基板12具有其內將製造垂直相對之電容器對之一陣列或陣列區域14。區域17 (圖1)係在陣列14之周邊且可被製造為包括電路組件(即，電路)。基底基板12可包括導電/導體材料(即，本文中之導電材料)、半導電材料或絕緣/絕緣體材料(即，本文中之電絕緣材料)之任何一或多者。各種材料經展示於基底基板12上方。材料可在圖1至圖3所描繪之材料旁邊、其豎向內或其豎向外。例如，積體電路之其他部分或全部製造組件可提供於基板12上方、基板12周圍或基板12內之某一位置處(例如圖中所展示之電晶體16)。亦可製造用於操作諸如一記憶體陣列之一陣列內之組件之控制電路及/或其他周邊電路，且該等電路可或可不完全或部分位於一陣列或子陣列內。此外，亦可獨立地、協力地或否則相對於彼此地製造且操作多個子陣列。如本發明中所使用，一「子陣列」亦可被視為一陣列。無論如何，本文中所描述之材料、區域及結構之任何者可為均質或非均質的，且無論如何，可在其上覆之任何材料上方連續或不連續。此外，除非另有說明，否則可使用任何適合既有或待開發之技術(例如原子層沈積、化學氣相沈積、物理氣相沈積、磊晶生長、擴散摻雜及離子植入)來形成各材料。 在一實施例中，基底基板12中之電晶體16豎向(例如，垂直)延伸且個別地包含一下源極/汲極區域18、一上源極/汲極區域19、豎向上介於下源極/汲極區域18與上源極/汲極區域19之間之一通道區域20及操作地相鄰於通道區域20之一導電閘極22，其中一閘極絕緣體21介於導電閘極22與通道區域20之間。在本發明中，除非另有指示，否則「豎向(上)」、「較高」、「上」、「下」、「頂部」、「頂上」、「底部」、「上方」、「下方」、「下面」、「底下」、「向上」及「向下」一般參考垂直方向。此外，如本文中所使用，「垂直」及「水平」係垂直方向或三維空間中獨立於基板之定向而相對於彼此垂直之10°內的方向。「水平」係指沿一主基板表面之一大體方向(即，在10°內)且可相對於在製造期間處理之基板。此外，在本發明中，「豎向延伸」涵蓋自垂直至偏離垂直不超過45°之一範圍。此外，相對於一場效電晶體「豎向延伸」及「垂直」係參考電晶體之通道長度之定向，電流在操作中沿該定向流動於兩個不同豎向上之電晶體之兩個源極/汲極區域之間。在一些實施例中，電晶體16指稱下電晶體，其與指稱上電晶體之其他電晶體相對。 可提供電晶體16來存取及/或控制待製造於記憶體或其他電路中之其上方之一下階層中之電容器裝置，例如將在下文明白。電晶體16之閘極22可完全環繞(圖中未展示)各自通道20或可僅位於通道20之圓周之一部分上方，例如，僅位於一通道20之相對側上方。無論如何且取決於電路架構，部分或全部閘極22可沿此等電晶體之一線彼此互連(圖中未展示)。為了簡化及清楚，圖2及圖3中僅展示4個電晶體16，但陣列14內可形成數百個、數千個、數百萬個等等電晶體。一材料24經展示成包圍電晶體16且可包含(例如)與本發明無特別關係之半導體及/或絕緣體材料(例如單晶矽及摻雜或未摻雜二氧化矽)。 具絕緣性之材料26已形成於基底基板12上方。此可包含絕緣材料，基本上由絕緣材料組成，或由絕緣材料組成。在一實施例中，具絕緣性之材料26包含一上絕緣材料28、一下絕緣材料30及豎向上介於上絕緣材料28與下絕緣材料30之間之犧牲材料32。在一實施例中，犧牲材料係介電的(例如氮化矽)，且在一實施例中係非介電的(例如為半導電材料(諸如，主要為其內可或可不具有導電性改質摻雜劑之元素形式矽)及/或導電材料)。理想地，在包含犧牲材料32之實施例中，此可相對於上絕緣材料28及下絕緣材料30進行選擇性蝕刻。在本發明中，一選擇性蝕刻或移除係其中依至少2.0:1之一比率相對於另一所述材料移除一材料之一蝕刻或移除。絕緣材料28及30可具有彼此相同或不同之組成，其中摻雜或未摻雜二氧化矽係兩個實例。 在一實施例中且如圖中所展示，犧牲材料32已圖案化成具有相同於圖1所描繪之陣列區域14之大小及形狀。形成圖1至圖3之建構之一實例性方式係：形成具有一平坦最上表面之下絕緣材料30，接著在其上方沈積犧牲材料32及上絕緣材料，且接著一起圖案化材料28及32 (例如，藉由具有或不具有節距倍增之光微影及蝕刻)，如圖中所展示。可將陣列區域14視為包含邊緣15d、15e、15f及15g。犧牲材料32可延伸至此等邊緣之至少一者(例如圖中所展示之邊緣15d及15f)且在該至少一邊緣處經橫向暴露以允許蝕刻化學品與其接觸，如下文將描述。絕緣材料28及30之各者之實例性厚度係3,500埃至6,000埃，且此等絕緣材料無需具有彼此相同之厚度。犧牲材料32之一實例性厚度係300埃至1,000埃。在一實施例中，圖2及圖3中所展示之橫跨材料28及30之波形折斷線指示材料28及30之厚度遠大於犧牲材料32之厚度。 在本發明中，將「厚度」本身(前面無定向形容詞)界定為自不同組合物之一直接相鄰材料或一直接相鄰區域之一最接近表面垂直穿過一給定材料或區域之平均直線距離。另外，本文中所描述之各種材料或區域可具有實質上恆定厚度或可變厚度。若具有可變厚度，則除非另有指示，否則厚度係指平均厚度，且歸因於厚度係可變的，此材料或區域將具有某一最小厚度及某一最大厚度。如本文中所使用，例如，若此等材料或區域係非均質的，則「不同組合物」僅需要可彼此直接緊靠之兩個所述材料或區域之部分在化學及/或物理上係不同的。若兩個所述材料或區域並非彼此直接緊靠，則「不同組合物」僅需要：若此等材料或區域係非均質的，則彼此最接近之兩個所述材料或區域之部分在化學及/或物理上係不同的。在本發明中，當一材料、區域或結構及另一材料、區域或結構相對於彼此存在至少一些實體碰觸接觸時，所述材料、區域或結構彼此「直接緊靠」。相比而言，前面未加「直接」之「上方」、「上」、「相鄰」、「沿」及「緊靠」涵蓋「直接緊靠」及其中(若干)介入材料、區域或結構導致所述材料、區域或結構相對於彼此非實體觸碰接觸的建構。 參考圖4及圖5，電容器開口34已形成於具絕緣性之材料26中。為了簡單及清楚，僅將陣列14展示成包含16個電容器開口34，但陣列14內亦可形成數百個、數千個、數百萬個等等電容器開口34。在一實施例中且如圖中所展示，個別電容器開口34延伸穿過上絕緣材料28、穿過犧牲材料32且至下絕緣材料30中而最終到達一節點位置(例如電晶體16之個別上源極/汲極區域19)。用於形成電容器開口34之一實例性技術包括具有或不具有節距倍增之光微影圖案化及蝕刻。一蝕刻停止層(圖中未展示)可提供於上源極/汲極區域19之頂上或提供為上源極/汲極區域19之部分。當使用蝕刻停止層時，可取決於其是否導電而最終移除或不移除此蝕刻停止層。用於蝕刻穿過二氧化矽之一實例性各向異性電漿化學物係C4
F6
、C4
F8
及Ar之一組合，而用於蝕刻穿過氮化矽之一實例性各向異性電漿化學物係CH2
F2
、CF4
及O2
之一組合。電容器開口34可個別地具有任何一或多個水平橫截面形狀，例如圓形、橢圓形、四邊形(例如正方形或矩形)、六邊形、直邊及曲邊之一組合等等。電容器開口34經展示成具有筆直垂直側壁，但此可為非垂直及/或非筆直的。個別電容器開口34之一實例性最大開口尺寸係300埃至600埃。 參考圖6及圖7，一導電內襯35已形成於個別電容器開口34中。內襯35之實例性導電材料係以下一或多者：金屬元素、兩種或兩種以上元素金屬之一混合物或合金、導電金屬化合物及導電摻雜半導電材料，其中TiN係一特定實例。在一實施例中，形成向上敞開之導電內襯34。在一此實施例中且如圖中所展示，個別電容器開口34中之導電內襯35包含一容器形狀，其包含側壁36及橫向延伸至側壁36且延伸於側壁36之間之一底部37。替代地且僅舉例而言，向上敞開之導電內襯可個別地包含一向上及向下敞開(圖中未展示)導電材料圓筒(例如，很少或無底部37延伸於側壁36之間)。導電內襯35延伸至且電耦合(在一實施例中，直接電耦合)至個別節點位置(例如個別上源極/汲極區域19)。在本發明中，若在正常操作中電流能夠自一區域/材料/組件連續流動至另一區域/材料/組件，則區域/材料/組件彼此「電耦合」，且當產生足夠亞原子正及/或負電荷時，主要藉由移動亞原子正及/或負電荷來使區域/材料/組件彼此「電耦合」。另一電子組件可介於區域/材料/組件之間且電耦合至區域/材料/組件。相比而言，當區域/材料/組件被認為是「直接電耦合」時，則無介入電子組件(例如無二極體、電晶體、電阻器、傳感器、開關、熔斷器等等)介於直接電耦合之區域/材料/組件之間。節點位置可在處理時導電或不導電。用於形成導電內襯35之一實例性技術係：將其導電材料沈積至所描繪厚度，接著將此平坦化以使其至少退回至上絕緣材料28之一最上最外表面。導電內襯35之一實例性厚度係30埃至50埃。 參考圖8且在一實施例中，導電內襯35已相對於上絕緣材料28之一最上表面豎向凹進(例如) 50埃至75埃。用於豎向凹進之一實例性技術係：使用一犧牲材料(例如光阻劑且圖中未展示)來填充導電內襯35之橫向中央部分，接著相對於上絕緣材料28來選擇性化學蝕刻導電內襯35之材料，且接著移除犧牲材料。圖8亦展示：在一實施例中，在使導電內襯35凹進之後，在個別電容器開口34中之導電內襯35之橫向內部側壁上方形成覆蓋材料40。覆蓋材料40覆蓋上絕緣材料28及下絕緣材料30之各者橫向上(例如橫向內)之導電內襯35之橫向內部側壁之至少大部分，且在所描繪之實施例中，覆蓋材料40經展示成完全填充電容器開口34之剩餘容積。覆蓋材料40可完全犧牲，且無論如何，在一實施例中，可至少相對於導電內襯35之材料來選擇性地蝕刻覆蓋材料40。一實例係多晶矽，其中導電內襯35之材料係TiN。 在形成覆蓋材料之後，移除犧牲材料及個別電容器開口中之豎向上介於上絕緣材料與下絕緣材料之間之個別導電內襯之至少一部分兩者。可在移除犧牲材料或個別導電內襯之至少一部分之前移除另一者或實質上同時移除犧牲材料及個別導電內襯之至少一部分兩者。無論如何且在一實施例中，相對於覆蓋材料及上絕緣材料及下絕緣材料來選擇性地移除(例如，藉由選擇性蝕刻)犧牲材料及個別導電內襯之至少一部分兩者。在一實施例中，移除包含：在移除個別電容器開口中之豎向上介於上絕緣材料與下絕緣材料之間之個別導電內襯之部分之前移除犧牲材料之至少大部分。在一實施例中，移除包含：在移除犧牲材料之至少大部分之前移除個別電容器開口中之豎向上介於上絕緣材料與下絕緣材料之間之個別導電內襯之部分。 圖9描繪一實例性實施例，其中已首先相對於覆蓋材料40、上絕緣材料28及下絕緣材料30及導電內襯材料35來選擇性地移除全部犧牲材料32 (圖中未展示)。使蝕刻化學品到達且接觸犧牲材料32 (圖中未展示)可發生自陣列邊緣15d及15f (圖1及圖3)。可使用任何適合各向同性乾式及/或濕式蝕刻化學物來移除犧牲材料。例如，當犧牲材料包含氮化矽且覆蓋材料、上絕緣材料28及下絕緣材料30包含二氧化矽時，一實例性各向同性濕式蝕刻化學物係磷酸。在一實施例中且如圖中所展示，移除犧牲材料32形成豎向上介於上絕緣材料28與下絕緣材料30之間、橫向上介於個別電容器開口34之間(例如，在個別電容器開口34之橫向外)之一空隙空間42。在所描繪之實施例中，空隙空間42係整個陣列區域14內之一單一互連空隙空間且延伸至各陣列邊緣15d至15g (圖1及圖3)且在相對陣列邊緣15d及15f處保持橫向敞開。形成空隙空間42可被視為：形成豎向上向內延伸至空隙空間42之個別電容器開口34之一上部分「A」且形成向上延伸至空隙空間42之個別電容器開口34之一下部分「B」。 參考圖10，已分別移除個別電容器開口34內之豎向上介於上絕緣材料28與下絕緣材料30之間之個別導電內襯35之一豎向中間部分(圖中未展示)。用於此移除之一實例性技術包括：(例如)使用Cl2
及一惰性氣體、Cl2
及HBr或CHF3
及一惰性氣體之一蝕刻化學物來自空隙空間42內各向異性蝕刻導電內襯35之材料，其中導電內襯35之材料包含TiN。此外，使蝕刻化學物到達此材料可起自陣列邊緣15d及15f (圖1及圖3)。移除個別導電內襯35之一豎向中間部分形成個別電容器開口34中之彼此豎向分離且間隔之一上電容器極板內襯35x及一下電容器極板內襯35y。在一實施例中且如圖中所展示，在移除導電內襯35之豎向中間部分期間，除在此移除期間之中間部分之橫向內部側壁之外，覆蓋材料40覆蓋向上敞開之導電內襯35之橫向內部側壁之至少大部分。圖10展示一實例性實施例，其中導電內襯35之中間部分之蝕刻已針對下電容器極板內襯35y豎向上停止於與空隙空間42之下表面重合且針對上電容器極板內襯35x豎向上停止於與空隙空間42之上表面重合(例如，內襯35之材料蝕刻已為完全各向異性的)。替代地，僅舉例而言，導電內襯35x及35y之導電材料可分別相對於空隙空間42之上表面及下表面向上及向下凹進(圖中未展示)。在一實施例中，形成導電內襯(圖6及圖7)、上電容器極板內襯(圖10)及下電容器極板內襯(圖10)形成在水平橫截面中完全環繞(即，周向連續)個別電容器開口之各內襯，例如圖中所展示。替代地，各內襯可不是周向連續的(圖中未展示)。 參考圖11，已(例如)藉由任何適當各向同性或各向異性蝕刻來自基板移除全部覆蓋材料40 (圖中未展示)。例如，當覆蓋材料40包含多晶矽時，可使用四甲基氫氧化銨。 參考圖12，一電容器絕緣體50已形成於個別電容器開口34中之上電容器極板內襯35x及下電容器極板內襯35y之橫向內且緊靠空隙空間42之壁以部分填充此空隙空間且部分填充個別電容器開口34之上部分「A」及下部分「B」之剩餘容積。在一實例性實施例中，電容器絕緣體50包含可程式化材料，使得將形成之電容器係非揮發性的且可程式化成至少兩個不同量值電容狀態(例如，藉此可程式化材料足夠厚且在不同狀態中保持絕緣，使得足以擦除一儲存狀態之一電流不會在操作電壓下流動通過其)。此等可程式化材料之實例包括鐵電材料、導電橋接RAM (CBRAM)材料、相變材料及電阻式RAM (RRAM)材料，其中鐵電體被認為是理想材料。實例性鐵電材料包括具有過渡金屬氧化物、鋯、氧化鋯、鈮、氧化鈮、鉿、氧化鉿、鈦酸鋯鉛及鈦酸鍶鋇之一或多者之鐵電體，且其內可具有包含矽、鋁、鑭、釔、鉺、鈣、鎂、鍶及一稀土元素之一或多者之摻雜劑。在一實施例中，電容器絕緣體50包含介電材料，使得電容器係揮發性的。例如，此可包含諸如二氧化矽、氮化矽、氧化鋁、高k介電質等等之非可程式化介電材料之一或多者，藉此在自電容器之兩個電容器極板之一者或兩者移除或足夠減小電壓/電位之後，無電荷保留於材料50中。非揮發性可程式化電容器可具有一電容器絕緣體，其具有(若干)可程式化材料及(若干)非可程式化材料之一適合組合。無論如何，電容器絕緣體50之一實例性厚度係30埃至100埃。 參考圖13，導電材料52已形成於個別電容器開口34中之電容器絕緣體50之橫向內且在空隙空間42 (圖13中未標示)中豎向上介於上電容器極板內襯35x與下電容器極板內襯35y之間，且導電材料52已形成為包含由垂直相對之電容器對之個別者中之垂直相對之電容器共用之一共用電容器極板54。例如且如一理想實施例中所展示，上電容器極板內襯35x、電容器絕緣體50及共用電容器極板54構成一電容器(例如一上電容器CU)，且下電容器極板內襯35y、電容器絕緣體50及共用電容器極板54構成兩個垂直相對之電容器(例如CU及CL)之個別對「P」之另一電容器(例如一下電容器CL)。在一實施例中且如圖中所展示，共用電容器極板54亦由陣列14內之垂直相對之電容器CU及CL之多個對P共用。在一實施例中且如圖中所展示，電容器絕緣體50直接緊靠共用電容器極板54之整個頂面及底面，且在一實施例中直接緊靠共用電容器極板54之整個側壁邊緣表面。在一實施例中且如圖中所展示，導電材料52填充個別電容器開口34中之電容器絕緣體50之橫向內之剩餘空隙空間且在一實施例中填充空隙空間42之剩餘容積。共用電容器極板54之導電材料52可具有相同於或不同於極板內襯35x及35y之導電材料之組合物的組合物。 當在一些實施例中陣列邊緣15d及15f係橫向敞開的時，需要在形成空隙空間42之後之某個時間有效密封或覆蓋此等陣列邊緣。舉例而言，此可藉由在形成電容器絕緣體50之前沈積一基本上非保形介電層(因此，電容器絕緣體50保留於空隙空間42外)來覆蓋陣列邊緣15d及15f且接著對該介電層進行一各向異性類間隔物蝕刻來發生。替代地且僅舉另一例而言，可在沈積導電材料52 (其中導電材料52位於邊緣15d及15f之橫向外)之後各向異性地蝕刻導電材料52 (使用或不使用額外遮罩)，且隨後使用介電材料來填充藉此所形成之一空隙空間。 參考圖14且在一實施例中，已理想地相對於上電容器極板內襯35x之材料選擇性地回蝕電容器絕緣體50及導電材料52以使材料50及52之上表面自上電容器極板內襯35x之最上表面向內豎向凹進。接著，沈積一絕緣體材料56且使其平坦化而退回。此絕緣體材料可具有相同於上絕緣材料28或電容器絕緣體50之一者或兩者之組合物。 參考圖15，絕緣體材料56已經受一定時各向同性蝕刻以理想地產生圖中所展示之建構。當絕緣體材料56包含二氧化矽時，此蝕刻之一實例係稀釋HF。 參考圖16，已沈積導電材料58且使其平坦化而至少退回至上絕緣材料28之最上表面。導電材料58可具有相同於上電容器極板內襯35x之材料之組合物(如圖中所展示)或不同於上電容器極板內襯35x之材料之組合物(圖中未展示)。在一實施例中且如圖中所展示，此導致形成上電容器極板內襯35x，其包含一面向下之容器形狀，該容器形狀包含側壁36及橫向延伸至側壁36且延伸於側壁36之間之一頂部60。在此實施例中，絕緣體材料56 (與材料50一起)基本上包含或形成上電容器CU之電容器絕緣體之一部分。藉此，電容器絕緣體50/56在其橫向中心RC處之上電容器極板內襯35x之頂部60與共用電容器極板54之間之豎向厚度大於其在上電容器極板內襯35x之側壁36與共用電容器極板54之間之橫向厚度。 作為一替代但非理想實例，可使圖12之基板回平坦化(圖中未展示)而至少退回至上電容器極板內襯35x之向上暴露材料之一點。然而，此接著需要覆蓋共用極板54之導電材料52以防止導電材料58使上電容器CU之極板短接在一起。 在一實施例中，形成個別地包含記憶體電路之一個別記憶體單元之垂直相對之電容器CU及CL。例如且僅舉例而言，圖17展示其中電晶體62已由類似於電晶體16之建構之建構形成的後續處理。在一些實施例中，電晶體62指稱上電晶體。其內部源極/汲極區域18透過頂部60電耦合(例如，直接電耦合)至個別電容器CU。可形成個別記憶體單元MC，例如，其可包含一單電晶體及單電容器(例如1T-1C)記憶體單元且可取決於電容器絕緣體之組合物而為揮發性或非揮發性的。替代地，舉例而言，個別記憶體單元可經形成以包含一兩電晶體及兩電容器(例如2T-2C)記憶體單元且可取決於電容器絕緣體之組合物而為揮發性或非揮發性的，如下文將進一步描述。可製造其他記憶體單元及/或包括積體電路，該積體電路包含不具有記憶體電路之垂直相對之電容器對之一陣列。 上述實施例移除犧牲材料以在移除個別導電內襯之豎向中間部分之前形成空隙空間且藉由一技術來移除犧牲材料以藉此自此等豎向中間部分之一橫向外側開始移除該等豎向中間部分。例如，圖9標示最左內襯35之一中間部分MP及其橫向外側33。圖10中之中間部分MP之移除開始於橫向左側33。接著，參考關於一替代建構10a之圖18至圖24來描述一替代實例性實施例。已適當使用來自上述實施例之相同元件符號，其中用後綴「a」指示一些建構差異。 參考圖18及圖19，建構10a包含一犧牲材料32。產生橫向/徑向延伸至個別電容器開口34中之材料32之一凸緣或橫向突出部，如圖中所展示。僅舉例而言，圖18及圖19之建構可由在最初形成電容器開口34之後相對於犧牲材料32來選擇性地濕式各向異性蝕刻絕緣材料28及30所致。一實例性化學物係稀釋HF，其中絕緣材料28及30係二氧化矽且犧牲材料32係氮化矽。 參考圖20，一導電內襯35a已形成於個別電容器開口34中。 參考圖21，已形成作為一內襯之覆蓋材料40a，其加內襯於電容器開口34且部分填充電容器開口34之剩餘容積。 參考圖22，已各向異性地蝕刻覆蓋材料40a以自水平表面上方且沿犧牲材料32之橫向/徑向內之導電內襯35a之部分移除覆蓋材料40a。 參考圖23，已移除個別導電內襯35a之一豎向中間部分(圖中未展示)以形成上電容器極板內襯35x及下電容器極板內襯35y。此可藉由圖22之導電內襯材料35a之任何適合各向異性蝕刻來進行。相應地，此揭示第二實施例，其中移除個別導電內襯35a之中間部分(圖23中未展示)之一動作包含：自此等豎向中間部分之一橫向內側41 (圖22)開始蝕刻中間部分，橫向內側41與第一描述實施例中之此等部分之一橫向外側相對。 參考圖24，已(例如)藉由蝕刻來自基板移除犧牲材料32 (圖中未展示)及覆蓋材料40a (圖中未展示)以形成空隙空間42。可依任何順序或實質上同時移除材料32及40a。若材料40a具有用於充當上文所描述之一電容器絕緣體之一所要絕緣組合物，則材料40a可保留。無論如何且相應地，此係第二實例性實施例，其中移除犧牲材料以形成空隙空間42發生於移除導電內襯之豎向中間部分之後。可在圖24之後沿上文相對於圖11至圖17所描述之處理線或依其他方式進行處理。 本發明之一實施例涵蓋一種形成包含垂直相對之電容器對之一陣列之方法。此一方法包括：在具絕緣性之材料(例如26，且不管是否存在一犧牲材料32)中之個別電容器開口(例如34)中形成一導電內襯(例如35、35a)。移除個別導電內襯之豎向中間部分以在個別電容器開口中形成彼此豎向分離且間隔之一上電容器極板內襯(例如35x)及一下電容器極板內襯(例如35y)(即，不論是否形成一空隙空間)。最後，在個別電容器開口中之上導電內襯及下導電內襯之橫向內提供一電容器絕緣體(例如50)。導電材料(例如52)沈積於個別電容器開口中之電容器絕緣體之橫向內且豎向上介於導電內襯之間，且此導電材料最後形成為包含由垂直相對之電容器對(例如P)之個別者中之垂直相對之電容器(例如CU及CL)共用之一共用電容器極板(例如54)。可使用本文中所描述及/或圖中所展示之任何其他(若干)屬性或(若干)態樣。 本發明之實施例亦涵蓋一種陣列，其包含獨立於製造方法之垂直相對之電容器對。然而，包含垂直相對之電容器對之一陣列可具有本文中所描述及/或圖中所展示之(若干)屬性或(若干)態樣之任何者。在一實施例中，電容器對(例如P)個別地包含彼此豎向分離且間隔之一上電容器極板內襯(例如35x)及一下電容器極板內襯(例如35y)。提供由個別對中之垂直相對之電容器(例如CU及CL)共用之一共用電容器極板(例如54)。共用電容器極板位於上電容器極板內襯及下電容器極板內襯之橫向內且豎向上介於上電容器極板內襯與下電容器極板內襯之間。在一實施例中，共用電容器極板亦由多個垂直相對之電容器對共用。一電容器絕緣體(例如50)介於共用電容器極板與上電容器極板內襯及下電容器極板內襯之間，且在一實施例中，此電容器絕緣體直接緊靠共用電容器極板之整個頂面及底面。在一實施例中，電容器絕緣體直接緊靠共用電容器極板之整個側壁邊緣表面。在一實施例中，上電容器極板內襯包含一面向下之容器形狀之導電材料(例如58及內襯35x之材料)，該面向下之容器形狀包含側壁(例如36)及橫向延伸至側壁且延伸於側壁之間之一頂部(例如60)。在一此實施例中，電容器絕緣體(例如56/50)在其橫向中心處之上電容器極板內襯之頂部與共用電容器極板之間之豎向厚度大於其在側壁與共用電容器極板中之上電容器極板內襯之間之橫向厚度。可使用本文中所描述及/或圖中所展示之任何其他(若干)屬性或(若干)態樣。 在一實施例中，垂直相對之上下電容器對(例如CU及CL)(例如P)個別地包含上電容器之一上電容器極板(例如35x)及下電容器之一下電容器極板(例如35y)，其中此等電容器極板彼此豎向分離且間隔。一共用電容器極板(例如54)由個別對中之垂直相對之上電容器及下電容器共用。共用電容器極板位於上電容器極板及下電容器極板之橫向內且豎向上介於上電容器極板與下電容器極板之間。一電容器絕緣體(例如50)介於共用電容器極板與上電容器極板及下電容器極板之間。上電容器極板包含一面向下之容器形狀之導電材料(例如58及內襯35x之材料)，該面向下之容器形狀包含側壁(例如36)及橫向延伸至側壁且延伸於側壁之間之一頂部(例如60)。電容器絕緣體(例如54/50)在其橫向中心處之上電容器極板之頂部與共用電容器極板之間之豎向厚度大於其在上電容器極板之側壁與共用電容器極板之間之橫向厚度。在一實施例中，共用電容器極板亦由多個垂直相對之電容器對共用，且在一實施例中，電容器絕緣體連續橫向延伸於垂直相對之電容器對之直接相鄰者之間。可使用本文中所描述及/或圖中所展示之任何其他(若干)屬性或(若干)態樣。 在一實施例中，一種記憶體陣列包含數個垂直相對之電容器對，其中該等對個別地包含彼此豎向分離且間隔之一上電容器極板內襯及一下電容器極板內襯。上電容器及下電容器位於記憶體陣列之兩個不同記憶體單元中(例如圖17中所展示)。一共用電容器極板由個別對中之垂直相對之電容器共用。共用電容器極板位於上電容器極板內襯及下電容器極板內襯之橫向內且豎向上介於上電容器極板內襯與下電容器極板內襯之間。一電容器絕緣體介於共用電容器極板與上電容器極板內襯及下電容器極板內襯之間。電容器絕緣體直接緊靠共用電容器極板之整個頂面及底面。上電晶體個別地位於上電容器極板內襯之一者之豎向外且電耦合至該上電容器極板內襯以構成陣列之一1T-1C記憶體單元(例如圖17中所展示)。下電晶體個別地位於下電容器極板內襯之一者之豎向外且電耦合至該下電容器極板內襯以構成陣列之另一1T-1C記憶體單元。 在記憶體陣列中，具有垂直相對之電容器之個別記憶體單元可製造於除圖17中所展示之記憶體架構之外之其他記憶體架構中，例如，製造於圖25中所示意性展示之一2T-2C架構中。一2T-2C記憶體單元在圖25中示意性地繪示為一記憶體單元2。記憶體單元之兩個電晶體標記為T1及T2，且兩個電容器標記為CAP-1及CAP-2。第一電晶體T1之一源極/汲極區域與第一電容器CAP-1之一節點連接且T1之另一源極/汲極區域與一第一相對位元線BL-1連接。T1之一閘極與一字線WL連接。第二電晶體T2之一源極/汲極區域與第二電容器CAP-2之一節點連接且T2之另一源極/汲極區域與一第二相對位元線BL-2連接。T2之一閘極與字線WL連接。第一電容器CAP-1及第二電容器CAP-2之各者具有與一共同板CP電耦合之一節點。共同板可與任何適合電壓耦合。相對位元線BL-1及BL-2延伸至電路4，電路4比較兩個相對位元線之電性質(例如電壓)以確定記憶體單元2之一記憶體狀態。一2T-2C記憶體單元之一優點係：可藉由比較兩個相對位元線BL-1及BL-2之彼此電性質來確定一記憶體狀態。相應地，可省略與其他記憶體(例如1T-1C記憶體)相關聯之一參考位元線。在此一實施例中，BL-1及BL-2可電耦合至作為電路4之部分之相同感測放大器。 圖26中展示圖17之實施例架構之一替代實施例架構，其可包含如同圖25中所展示之2T-2C架構之2T-2C架構。已適當使用來自上述實施例之相同元件符號，其中用後綴「b」或不同元件符號指示一些建構差異。建構10b包含2T-2C架構之個別記憶體單元MCb
且可取決於電容器絕緣體之組合物而為揮發性或非揮發性的。建構10b包含具有垂直相對之電容器對CU及CL之一記憶體陣列，其中電容器對個別地包含彼此豎向分離且間隔之上電容器極板內襯35x及下電容器極板內襯35y。上下電容器對(CU及CL)位於記憶體陣列之一相同個別2T-2C記憶體單元MCb
中。共用電容器極板54由個別對中之垂直相對之電容器共用，且共用電容器極板54位於上電容器極板內襯及下電容器極板內襯之橫向內且豎向上介於上電容器極板內襯與下電容器極板內襯之間。電容器絕緣體50介於共用電容器極板與上電容器極板內襯及下電容器極板內襯之間，且電容器絕緣體直接緊靠共用電容器極板54之整個頂面及底面。上電晶體62個別地位於上電容器極板內襯之一者之豎向外且電耦合(在一實施例中，直接電耦合)至該上電容器極板內襯。下電晶體16個別地位於下電容器極板內襯之一者之豎向內且電耦合至該下電容器極板內襯。上電晶體之一者及下電晶體之一者使其各自閘極直接電耦合在一起以構成記憶體陣列之個別2T-2C記憶體單元MCb
。此在圖26中由導電互連件77示意性地展示，為清楚起見，圖中僅標示用於兩個橫向最外記憶體單元之導電互連件77。互連件77之建構(圖中未展示)可位於圖26所在頁之平面內及/或其外。一位元線(圖中未展示)可電耦合至一上電晶體62之一源極/汲極區域19且另一位元線(圖中未展示)可電耦合至一個別記憶體單元MCb
之一下電晶體16之一源極/汲極區域18。在一實施例中，個別對中之一上電晶體及一下電晶體之各自源極/汲極區域(例如上電晶體62之19及下電晶體16之18)電耦合至兩個相對位元線之一各自者，該兩個相對位元線電耦合至上文相對於圖25所描述之相同感測放大器。可使用本文中所描述及/或圖中所展示之任何其他(若干)屬性或(若干)態樣。 圖27中展示圖26之實施例架構之一替代實施例架構，其可包含如同圖25中所展示之2T-2C架構之2T-2C架構。已適當使用來自上述實施例之相同元件符號，其中用後綴「c」或不同元件符號指示一些建構差異。建構10c包含2T-2C架構之個別記憶體單元MCc
且可取決於電容器絕緣體之組合物而為揮發性或非揮發性的。建構10c包含具有垂直相對之電容器對CU及CL之一記憶體陣列，其中電容器對個別地包含彼此豎向分離且間隔之上電容器極板內襯35x及下電容器極板內襯35y。上電容器及下電容器位於記憶體陣列之兩個不同記憶體單元MCc
中。共用電容器極板54由個別對中之垂直相對之電容器共用，且共用電容器極板位於上電容器極板內襯及下電容器極板內襯之橫向內且豎向上介於上電容器極板內襯與下電容器極板內襯之間。電容器絕緣體50介於共用電容器極板與上電容器極板內襯及下電容器極板內襯之間，且電容器絕緣體50直接緊靠共用電容器極板之整個頂面及底面。上電晶體62個別地位於上電容器極板內襯之一者之豎向外且電耦合至該上電容器極板內襯。上電晶體之直接橫向相鄰對使其各自閘極直接電耦合在一起以構成陣列之一2T-2C記憶體單元MCc
。此在圖27中由針對所描繪之兩個此等個別對之延伸至一節點80之導電互連件79示意性地展示。下電晶體16個別地位於下電容器極板內襯35y之一者之豎向內且電耦合至該下電容器極板內襯35y。下電晶體之直接橫向相鄰對使其各自閘極直接電耦合在一起以構成陣列之另一2T-2C記憶體單元MCc
。此在圖27中由針對所描繪之兩個此等個別對之延伸至一節點82之導電互連件81示意性地展示。互連件81之建構(圖中未展示)可位於圖27所在頁之平面內及/或其外。在一實施例中，上電晶體之直接橫向相鄰者之各自源極/汲極區域電耦合至兩個相對位元線之一各自者，該兩個相對位元線電耦合至上文相對於圖25所描述之相同感測放大器。在一實施例中，下電晶體之直接橫向相鄰者之各自源極/汲極區域電耦合至兩個相對位元線之一各自者，該兩個相對位元線電耦合至上文相對於圖25所描述之相同感測放大器。可使用本文中所描述及/或圖中所展示之任何其他(若干)屬性或(若干)態樣。 上述方法及結構實施例之各者包括垂直相對之電容器對或水平鄰近對之一所謂之單一疊、單一層級或單一階層。一或多個額外疊/層級/階層可提供於所描述及所描繪之疊/層級/階層上方及/或其下方。此外，額外電路(其可包括不根據本發明之電容器之一或多個陣列)可製造於所描述及所描繪之疊/層級/階層上方及/或其下方之一或多個額外疊/層級/階層中。 已遵照法規來以或多或少專針對結構及方法特徵之語言描述本文中所揭示之標的。然而，應瞭解，申請專利範圍不受限於所展示及所描述之特定特徵，此係因為本文中所揭示之構件包含實例性實施例。因此，申請專利範圍應被給予如字面措詞之全範疇且應根據均等論來適當地加以解譯。
2‧‧‧記憶體單元
4‧‧‧電路
10‧‧‧建構
10a‧‧‧建構
10b‧‧‧建構
10c‧‧‧建構
12‧‧‧基底基板
14‧‧‧陣列/陣列區域
15d‧‧‧邊緣
15e‧‧‧邊緣
15f‧‧‧邊緣
15g‧‧‧邊緣
16‧‧‧下電晶體
17‧‧‧區域
18‧‧‧下源極/汲極區域
19‧‧‧上源極/汲極區域
20‧‧‧通道區域
21‧‧‧閘極絕緣體
22‧‧‧導電閘極
24‧‧‧材料
26‧‧‧具絕緣性之材料
28‧‧‧上絕緣材料
30‧‧‧下絕緣材料
32‧‧‧犧牲材料
33‧‧‧橫向外側
34‧‧‧電容器開口
35‧‧‧導電內襯
35a‧‧‧導電內襯
35x‧‧‧上電容器極板內襯
35y‧‧‧下電容器極板內襯
36‧‧‧側壁
37‧‧‧底部
40‧‧‧覆蓋材料
40a‧‧‧覆蓋材料
41‧‧‧橫向內側
42‧‧‧空隙空間
50‧‧‧電容器絕緣體
52‧‧‧導電材料
54‧‧‧共用電容器極板
56‧‧‧絕緣體材料
58‧‧‧導電材料
60‧‧‧頂部
62‧‧‧上電晶體
77‧‧‧導電互連件
79‧‧‧導電互連件
80‧‧‧節點
81‧‧‧導電互連件
82‧‧‧節點
A‧‧‧上部分
B‧‧‧下部分
BL-1‧‧‧第一相對位元線
BL-2‧‧‧第二相對位元線
CAP-1‧‧‧第一電容器
CAP-2‧‧‧第二電容器
CL‧‧‧下電容器
CP‧‧‧共同板
CU‧‧‧上電容器
MC‧‧‧記憶體單元
MCb‧‧‧ 記憶體單元
MCc‧‧‧ 記憶體單元
MP‧‧‧中間部分
P‧‧‧垂直相對之電容器對
RC‧‧‧橫向中心
T1‧‧‧第一電晶體
T2‧‧‧第二電晶體
WL‧‧‧字線
4‧‧‧電路
10‧‧‧建構
10a‧‧‧建構
10b‧‧‧建構
10c‧‧‧建構
12‧‧‧基底基板
14‧‧‧陣列/陣列區域
15d‧‧‧邊緣
15e‧‧‧邊緣
15f‧‧‧邊緣
15g‧‧‧邊緣
16‧‧‧下電晶體
17‧‧‧區域
18‧‧‧下源極/汲極區域
19‧‧‧上源極/汲極區域
20‧‧‧通道區域
21‧‧‧閘極絕緣體
22‧‧‧導電閘極
24‧‧‧材料
26‧‧‧具絕緣性之材料
28‧‧‧上絕緣材料
30‧‧‧下絕緣材料
32‧‧‧犧牲材料
33‧‧‧橫向外側
34‧‧‧電容器開口
35‧‧‧導電內襯
35a‧‧‧導電內襯
35x‧‧‧上電容器極板內襯
35y‧‧‧下電容器極板內襯
36‧‧‧側壁
37‧‧‧底部
40‧‧‧覆蓋材料
40a‧‧‧覆蓋材料
41‧‧‧橫向內側
42‧‧‧空隙空間
50‧‧‧電容器絕緣體
52‧‧‧導電材料
54‧‧‧共用電容器極板
56‧‧‧絕緣體材料
58‧‧‧導電材料
60‧‧‧頂部
62‧‧‧上電晶體
77‧‧‧導電互連件
79‧‧‧導電互連件
80‧‧‧節點
81‧‧‧導電互連件
82‧‧‧節點
A‧‧‧上部分
B‧‧‧下部分
BL-1‧‧‧第一相對位元線
BL-2‧‧‧第二相對位元線
CAP-1‧‧‧第一電容器
CAP-2‧‧‧第二電容器
CL‧‧‧下電容器
CP‧‧‧共同板
CU‧‧‧上電容器
MC‧‧‧記憶體單元
MCb‧‧‧ 記憶體單元
MCc‧‧‧ 記憶體單元
MP‧‧‧中間部分
P‧‧‧垂直相對之電容器對
RC‧‧‧橫向中心
T1‧‧‧第一電晶體
T2‧‧‧第二電晶體
WL‧‧‧字線
圖1係根據本發明之一實施例之一程序中之一基板建構之一圖解橫截面圖且係穿過圖2及圖3中之線1-1取得的。 圖2係穿過圖1中之線2-2取得之一橫截面圖。 圖3係穿過圖1中之線3-3取得之一橫截面圖。 圖4係由圖1展示之處理步驟之後之一處理步驟中之圖1建構之一視圖且係穿過圖5中之線4-4取得的。 圖5係穿過圖4中之線5-5取得之一橫截面圖。 圖6係由圖4展示之處理步驟之後之一處理步驟中之圖4建構之一視圖且係穿過圖7中之線6-6取得的。 圖7係穿過圖6中之線7-7取得之一橫截面圖。 圖8係由圖7展示之處理步驟之後之一處理步驟中之圖7建構之一視圖。 圖9係由圖8展示之處理步驟之後之一處理步驟中之圖8建構之一視圖。 圖10係由圖9展示之處理步驟之後之一處理步驟中之圖9建構之一視圖。 圖11係由圖10展示之處理步驟之後之一處理步驟中之圖10建構之一視圖。 圖12係由圖11展示之處理步驟之後之一處理步驟中之圖11建構之一視圖。 圖13係由圖12展示之處理步驟之後之一處理步驟中之圖12建構之一視圖。 圖14係由圖13展示之處理步驟之後之一處理步驟中之圖13建構之一視圖。 圖15係由圖14展示之處理步驟之後之一處理步驟中之圖14建構之一視圖。 圖16係由圖15展示之處理步驟之後之一處理步驟中之圖15建構之一視圖。 圖17係由圖16展示之處理步驟之後之一處理步驟中之圖16建構之一視圖。 圖18係根據本發明之一實施例之程序中之一基板建構之一圖解橫截面圖且係穿過圖19中之線18-18取得的。 圖19係穿過圖18中之線19-19取得之一橫截面圖。 圖20係由圖19展示之處理步驟之後之一處理步驟中之圖19建構之一視圖。 圖21係由圖20展示之處理步驟之後之一處理步驟中之圖20建構之一視圖。 圖22係由圖21展示之處理步驟之後之一處理步驟中之圖21建構之一視圖。 圖23係由圖22展示之處理步驟之後之一處理步驟中之圖22建構之一視圖。 圖24係由圖23展示之處理步驟之後之一處理步驟中之圖23建構之一視圖。 圖25係根據本發明之一實施例之一兩電晶體及兩電容器記憶體單元之一示意圖。 圖26係根據本發明之一實施例之一2T/2C建構之一混合示意及圖解橫截面圖。 圖27係根據本發明之一實施例之一2T/2C建構之一混合示意及圖解橫截面圖。
Claims (28)
- 一種形成包含垂直相對之電容器對之一陣列之方法，其包含： 在具絕緣性之材料中之個別電容器開口中形成一導電內襯； 移除該等導電內襯之個別者之一豎向中間部分以在該等個別電容器開口中形成彼此豎向分離且間隔之一上電容器極板內襯及一下電容器極板內襯； 使一電容器絕緣體形成於該等個別電容器開口中之該上電容器極板內襯及該下電容器極板內襯之橫向內；及 使導電材料形成於該等個別電容器開口中之該電容器絕緣體之橫向內且豎向上形成於該等電容器極板內襯之間以構成由該等垂直相對之電容器對之個別者中之垂直相對之電容器共用之一共用電容器極板。
- 如請求項1之方法，其包含：使該共用電容器極板形成為亦由該等垂直相對之電容器對之多者共用。
- 如請求項1之方法，其中該等個別電容器開口中之該導電內襯包含一容器形狀，該容器形狀包含側壁及橫向延伸至該等側壁且延伸於該等側壁之間之一底部。
- 如請求項1之方法，其包含：使該導電內襯形成為向上敞開的。
- 如請求項1之方法，其包含：使該導電內襯、該上電容器極板內襯及該下電容器極板內襯形成為在水平橫截面中完全環繞該等個別電容器開口。
- 如請求項1之方法，其包含：使該上電容器極板內襯形成為包含一面向下之容器形狀，該容器形狀包含側壁及橫向延伸至該等側壁且延伸於該等側壁之間之一頂部。
- 如請求項6之方法，其中該電容器絕緣體在其橫向中心處之該上電容器極板內襯之該頂部與該共用電容器極板之間之豎向厚度大於其在該上電容器極板內襯之該等側壁與該共用電容器極板之間之橫向厚度。
- 如請求項1之方法，其中該移除包含：自該等導電內襯之該等豎向中間部分之一橫向外側開始蝕刻該等導電內襯之該豎向中間部分。
- 如請求項1之方法，其中該移除包含：自該等導電內襯之該等豎向中間部分之一橫向內側開始蝕刻該等導電內襯之該豎向中間部分。
- 如請求項1之方法，其中在該移除期間，除該移除期間之該等中間部分之橫向內部側壁之外，覆蓋材料覆蓋該等導電內襯之橫向內部側壁之至少大部分上方。
- 如請求項10之方法，其包含：在形成該共用電容器極板之該導電材料之前移除該覆蓋材料之全部剩餘部分。
- 如請求項1之方法，其中該電容器絕緣體包含可程式化材料，使得該等電容器係非揮發性的且可程式化至至少兩個不同量值之電容狀態中。
- 如請求項1之方法，其中該電容器絕緣體包含介電材料，使得該等電容器係揮發性的。
- 如請求項1之方法，其中該具絕緣性之材料包含一上絕緣材料、一下絕緣材料及豎向上介於該上絕緣材料與該下絕緣材料之間之犧牲材料；及 該方法進一步包含： 移除該犧牲材料以形成一空隙空間，該空隙空間豎向上介於該上絕緣材料與該下絕緣材料之間、橫向上介於該等個別電容器開口之間且該電容器絕緣體及該導電材料形成至該空隙空間中。
- 如請求項14之方法，其中該犧牲材料係非介電的。
- 如請求項15之方法，其中該犧牲材料主要為元素形式矽。
- 如請求項14之方法，其中該犧牲材料係介電的。
- 如請求項14之方法，其包含：在移除該等個別導電內襯之該等豎向中間部分之前移除該犧牲材料以形成該空隙空間。
- 如請求項14之方法，其包含：在移除該等個別導電內襯之該等豎向中間部分之後移除該犧牲材料以形成該空隙空間。
- 如請求項1之方法，其中該電容器絕緣體直接緊靠該共用電容器極板之整個頂面及底面。
- 如請求項20之方法，其中該電容器絕緣體直接緊靠該共用電容器極板之整個側壁邊緣表面。
- 如請求項1之方法，其包含：形成該等垂直相對之電容器以個別地構成一個別記憶體單元之部分。
- 如請求項22之方法，其包含： 形成最終位於該等下電容器極板內襯下方之電晶體，該等電晶體個別地使其之一源極/汲極區域電耦合至該等下電容器極板內襯之個別者；及 形成最終位於該等上電容器極板內襯上方之電晶體，該等電晶體個別地使其之一源極/汲極區域電耦合至該等上電容器極板內襯之個別者。
- 如請求項23之方法，其包含： 使該等下電容器極板內襯下方之該等電晶體形成為下豎向延伸電晶體，各自下豎向延伸電晶體之該源極/汲極區域電耦合至該等下電容器極板內襯之個別者；及 使該等下電容器極板內襯上方之該等電晶體形成為上豎向延伸電晶體，各自上豎向延伸電晶體之該源極/汲極區域電耦合至該等上電容器極板內襯之個別者。
- 如請求項24之方法，其包含：使該等上豎向延伸電晶體及該等下豎向延伸電晶體形成為垂直電晶體。
- 一種形成包含垂直相對之電容器對之一陣列之方法，其包含： 在個別電容器開口中形成一向上敞開之導電內襯，該等電容器開口延伸穿過上絕緣材料，穿過犧牲材料且至下絕緣材料中而到達一節點位置，該犧牲材料豎向上介於該上絕緣材料與該下絕緣材料之間且該等個別電容器開口中之該等導電內襯之個別者電耦合至該節點位置； 在該等個別電容器開口之該等導電內襯之橫向內部側壁上方形成覆蓋材料，該覆蓋材料覆蓋該上絕緣材料及該下絕緣材料之各者橫向上之該等橫向內部側壁之至少大部分； 在形成該覆蓋材料之後，移除該犧牲材料及該等個別電容器開口中之豎向上介於該上絕緣材料與該下絕緣材料之間之該等個別導電內襯之一豎向中間部分兩者，相對於該覆蓋材料及該上絕緣材料及該下絕緣材料來選擇性地進行該移除，移除該犧牲材料形成豎向上介於該上絕緣材料與該下絕緣材料之間、橫向上介於該等電容器開口之間之一空隙空間，該等個別電容器開口之一上部分豎向向內延伸至該空隙空間，該等個別電容器開口之一下部分向上延伸至該空隙空間，移除該等個別電容器開口中之豎向上介於該上絕緣材料與該下絕緣材料之間之該等個別導電內襯之該豎向中間部分將該等個別導電內襯分離成一上電容器極板內襯及一下電容器極板內襯； 使一電容器絕緣體形成於該等個別電容器開口中之該上電容器極板內襯及該下電容器極板內襯之橫向內且緊靠該空隙空間之壁以部分填充該空隙空間且部分填充該等個別電容器開口之該上部分及該下部分之剩餘容積；及 使導電材料形成於該等個別電容器開口中之該電容器絕緣體之橫向內及該空隙空間中以構成由該等垂直相對之電容器對之個別者中之垂直相對之電容器共用且由該等垂直相對之電容器對之多者共用之一共用電容器極板。
- 如請求項26之方法，其中該移除包含：在移除該等個別電容器開口中之豎向上介於該上絕緣材料與該下絕緣材料之間之該等個別導電內襯之該中間部分之前移除該犧牲材料之至少大部分。
- 如請求項26之方法，其中該移除包含：在移除該犧牲材料之至少大部分之前移除該等個別電容器開口中之豎向上介於該上絕緣材料與該下絕緣材料之間之該等個別導電內襯之該中間部分。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US15/340,838 US10014305B2 (en) | 2016-11-01 | 2016-11-01 | Methods of forming an array comprising pairs of vertically opposed capacitors and arrays comprising pairs of vertically opposed capacitors |
| US15/340,838 | 2016-11-01 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201824516A true TW201824516A (zh) | 2018-07-01 |
| TWI644415B TWI644415B (zh) | 2018-12-11 |
Family
ID=62022502
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW106136895A TWI644415B (zh) | 2016-11-01 | 2017-10-26 | 形成包含垂直相對之電容器對之陣列之方法及包含垂直相對之電容器對之陣列 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US10014305B2 (zh) |
| CN (1) | CN109937481B (zh) |
| TW (1) | TWI644415B (zh) |
| WO (1) | WO2018085022A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI782391B (zh) * | 2020-11-04 | 2022-11-01 | 大陸商長江存儲科技有限責任公司 | 用於三維儲存設備中的中心階梯結構的底部選擇閘極觸點 |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10923204B2 (en) | 2010-08-20 | 2021-02-16 | Attopsemi Technology Co., Ltd | Fully testible OTP memory |
| US10916317B2 (en) | 2010-08-20 | 2021-02-09 | Attopsemi Technology Co., Ltd | Programmable resistance memory on thin film transistor technology |
| US10586832B2 (en) | 2011-02-14 | 2020-03-10 | Attopsemi Technology Co., Ltd | One-time programmable devices using gate-all-around structures |
| US10014305B2 (en) | 2016-11-01 | 2018-07-03 | Micron Technology, Inc. | Methods of forming an array comprising pairs of vertically opposed capacitors and arrays comprising pairs of vertically opposed capacitors |
| US9761580B1 (en) | 2016-11-01 | 2017-09-12 | Micron Technology, Inc. | Methods of forming an array comprising pairs of vertically opposed capacitors and arrays comprising pairs of vertically opposed capacitors |
| US10062745B2 (en) | 2017-01-09 | 2018-08-28 | Micron Technology, Inc. | Methods of forming an array of capacitors, methods of forming an array of memory cells individually comprising a capacitor and a transistor, arrays of capacitors, and arrays of memory cells individually comprising a capacitor and a transistor |
| US9837420B1 (en) | 2017-01-10 | 2017-12-05 | Micron Technology, Inc. | Arrays of memory cells individually comprising a capacitor and an elevationally-extending transistor, methods of forming a tier of an array of memory cells, and methods of forming an array of memory cells individually comprising a capacitor and an elevationally-extending transistor |
| US9935114B1 (en) * | 2017-01-10 | 2018-04-03 | Micron Technology, Inc. | Methods of forming an array comprising pairs of vertically opposed capacitors and arrays comprising pairs of vertically opposed capacitors |
| US9842839B1 (en) | 2017-01-12 | 2017-12-12 | Micron Technology, Inc. | Memory cell, an array of memory cells individually comprising a capacitor and a transistor with the array comprising rows of access lines and columns of digit lines, a 2T-1C memory cell, and methods of forming an array of capacitors and access transistors there-above |
| US11062786B2 (en) | 2017-04-14 | 2021-07-13 | Attopsemi Technology Co., Ltd | One-time programmable memories with low power read operation and novel sensing scheme |
| US11615859B2 (en) | 2017-04-14 | 2023-03-28 | Attopsemi Technology Co., Ltd | One-time programmable memories with ultra-low power read operation and novel sensing scheme |
| US10535413B2 (en) * | 2017-04-14 | 2020-01-14 | Attopsemi Technology Co., Ltd | Low power read operation for programmable resistive memories |
| US10923492B2 (en) | 2017-04-24 | 2021-02-16 | Micron Technology, Inc. | Elevationally-extending string of memory cells and methods of forming an elevationally-extending string of memory cells |
| US10770160B2 (en) | 2017-11-30 | 2020-09-08 | Attopsemi Technology Co., Ltd | Programmable resistive memory formed by bit slices from a standard cell library |
| US10388658B1 (en) | 2018-04-27 | 2019-08-20 | Micron Technology, Inc. | Transistors, arrays of transistors, arrays of memory cells individually comprising a capacitor and an elevationally-extending transistor, and methods of forming an array of transistors |
| US11244952B2 (en) * | 2018-12-19 | 2022-02-08 | Micron Technology, Inc. | Array of capacitors, array of memory cells, methods of forming an array of capacitors, and methods of forming an array of memory cells |
| US11569244B2 (en) * | 2020-05-29 | 2023-01-31 | Taiwan Semiconductor Manufacturing Company Limited | Vertical heterostructure semiconductor memory cell and methods for making the same |
Family Cites Families (80)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5266512A (en) * | 1991-10-23 | 1993-11-30 | Motorola, Inc. | Method for forming a nested surface capacitor |
| US5208172A (en) | 1992-03-02 | 1993-05-04 | Motorola, Inc. | Method for forming a raised vertical transistor |
| US5256588A (en) | 1992-03-23 | 1993-10-26 | Motorola, Inc. | Method for forming a transistor and a capacitor for use in a vertically stacked dynamic random access memory cell |
| TW297948B (en) * | 1996-08-16 | 1997-02-11 | United Microelectronics Corp | Memory cell structure of DRAM |
| US5966600A (en) * | 1997-11-21 | 1999-10-12 | United Semiconductor Corp. | DRAM process with a multilayer stack structure |
| US6297989B1 (en) | 1999-02-26 | 2001-10-02 | Micron Technology, Inc. | Applications for non-volatile memory cells |
| US6277687B1 (en) * | 1999-06-01 | 2001-08-21 | Micron Technology, Inc. | Method of forming a pair of capacitors having a common capacitor electrode, method of forming DRAM circuitry, integrated circuitry and DRAM circuitry |
| US6365453B1 (en) | 1999-06-16 | 2002-04-02 | Micron Technology, Inc. | Method and structure for reducing contact aspect ratios |
| JP4083975B2 (ja) | 2000-12-11 | 2008-04-30 | 株式会社ルネサステクノロジ | 半導体装置 |
| US6531727B2 (en) | 2001-02-09 | 2003-03-11 | Micron Technology, Inc. | Open bit line DRAM with ultra thin body transistors |
| DE10109564A1 (de) * | 2001-02-28 | 2002-09-12 | Infineon Technologies Ag | Grabenkondensator und Verfahren zu seiner Herstellung |
| US6437401B1 (en) | 2001-04-03 | 2002-08-20 | Infineon Technologies Ag | Structure and method for improved isolation in trench storage cells |
| US6503796B1 (en) | 2001-07-16 | 2003-01-07 | Taiwan Semiconductor Manufacturing Company | Method and structure for a top plate design for making capacitor-top-plate to bit-line-contact overlay margin |
| DE10143936A1 (de) * | 2001-09-07 | 2003-01-09 | Infineon Technologies Ag | Verfahren zur Bildung eines SOI-Substrats, vertikaler Transistor und Speicherzelle mit vertikalem Transistor |
| ITMI20020673A1 (it) | 2002-03-29 | 2003-09-29 | St Microelectronics Srl | Metodo e relativo circuito di accesso a locazioni di una memoria ferroelettrica |
| US6605838B1 (en) * | 2002-09-30 | 2003-08-12 | International Business Machines Corporation | Process flow for thick isolation collar with reduced length |
| US6853025B2 (en) | 2003-02-20 | 2005-02-08 | Infineon Technologies Aktiengesellschaft | Trench capacitor with buried strap |
| US6893911B2 (en) | 2003-03-16 | 2005-05-17 | Infineon Technologies Aktiengesellschaft | Process integration for integrated circuits |
| TW594935B (en) | 2003-05-23 | 2004-06-21 | Nanya Technology Corp | Method for manufacturing a memory device with vertical transistors and deep trench capacitors to prevent merging of buried strap out-diffusion regions |
| US6777777B1 (en) * | 2003-05-28 | 2004-08-17 | Newport Fab, Llc | High density composite MIM capacitor with flexible routing in semiconductor dies |
| KR100818267B1 (ko) * | 2003-10-27 | 2008-03-31 | 삼성전자주식회사 | 커패시터, 이를 구비한 반도체 소자 및 그 제조 방법 |
| US7372091B2 (en) | 2004-01-27 | 2008-05-13 | Micron Technology, Inc. | Selective epitaxy vertical integrated circuit components |
| US7518182B2 (en) | 2004-07-20 | 2009-04-14 | Micron Technology, Inc. | DRAM layout with vertical FETs and method of formation |
| US7285812B2 (en) * | 2004-09-02 | 2007-10-23 | Micron Technology, Inc. | Vertical transistors |
| DE102004043856A1 (de) | 2004-09-10 | 2006-03-30 | Infineon Technologies Ag | Verfahren zur Herstellung einer Speicherzellenanordnung und Speicherzellenanordnung |
| US7442609B2 (en) | 2004-09-10 | 2008-10-28 | Infineon Technologies Ag | Method of manufacturing a transistor and a method of forming a memory device with isolation trenches |
| US7372092B2 (en) * | 2005-05-05 | 2008-05-13 | Micron Technology, Inc. | Memory cell, device, and system |
| US7763513B2 (en) | 2005-09-09 | 2010-07-27 | Qimonda Ag | Integrated circuit device and method of manufacture |
| KR100833182B1 (ko) | 2005-11-17 | 2008-05-28 | 삼성전자주식회사 | 수직채널 트랜지스터를 구비한 반도체 메모리장치 및 그제조 방법 |
| US7772632B2 (en) | 2006-08-21 | 2010-08-10 | Micron Technology, Inc. | Memory arrays and methods of fabricating memory arrays |
| US20080061340A1 (en) * | 2006-09-07 | 2008-03-13 | Qimonda Ag | Memory cell array and method of forming the memory cell array |
| US7956387B2 (en) | 2006-09-08 | 2011-06-07 | Qimonda Ag | Transistor and memory cell array |
| US7859050B2 (en) * | 2007-01-22 | 2010-12-28 | Micron Technology, Inc. | Memory having a vertical access device |
| JP2008182083A (ja) | 2007-01-25 | 2008-08-07 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
| KR100891647B1 (ko) * | 2007-02-01 | 2009-04-02 | 삼성전자주식회사 | 반도체 장치 및 그 형성 방법 |
| US7851356B2 (en) | 2007-09-28 | 2010-12-14 | Qimonda Ag | Integrated circuit and methods of manufacturing the same |
| US7829410B2 (en) | 2007-11-26 | 2010-11-09 | Micron Technology, Inc. | Methods of forming capacitors, and methods of forming DRAM arrays |
| WO2009096001A1 (ja) | 2008-01-29 | 2009-08-06 | Unisantis Electronics (Japan) Ltd. | 半導体記憶装置およびメモリ混載半導体装置、並びにそれらの製造方法 |
| US8059471B2 (en) | 2008-02-12 | 2011-11-15 | Chip Memory Technology Inc. | Method and apparatus of operating a non-volatile DRAM |
| US7910971B2 (en) * | 2008-08-07 | 2011-03-22 | Micron Technology, Inc. | Methods of forming vertical field effect transistors, vertical field effect transistors, and dram cells |
| KR20100062609A (ko) | 2008-12-02 | 2010-06-10 | 삼성전자주식회사 | 전기적 기계적 소자, 이를 포함하는 메모리 소자 및 이의 제조 방법 |
| US8143121B2 (en) | 2009-10-01 | 2012-03-27 | Nanya Technology Corp. | DRAM cell with double-gate fin-FET, DRAM cell array and fabrication method thereof |
| JP5356970B2 (ja) | 2009-10-01 | 2013-12-04 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置 |
| US8603890B2 (en) | 2010-06-19 | 2013-12-10 | Sandisk Technologies Inc. | Air gap isolation in non-volatile memory |
| US8361856B2 (en) | 2010-11-01 | 2013-01-29 | Micron Technology, Inc. | Memory cells, arrays of memory cells, and methods of forming memory cells |
| TWI415247B (zh) | 2010-12-15 | 2013-11-11 | Powerchip Technology Corp | 具有垂直通道電晶體的動態隨機存取記憶胞及陣列 |
| JP5703012B2 (ja) | 2010-12-20 | 2015-04-15 | ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． | 半導体装置及び半導体装置を用いたデータ処理システム |
| US8450175B2 (en) | 2011-02-22 | 2013-05-28 | Micron Technology, Inc. | Methods of forming a vertical transistor and at least a conductive line electrically coupled therewith |
| US8933491B2 (en) | 2011-03-29 | 2015-01-13 | Micron Technology, Inc. | Arrays of memory cells and methods of forming an array of vertically stacked tiers of memory cells |
| US9401363B2 (en) | 2011-08-23 | 2016-07-26 | Micron Technology, Inc. | Vertical transistor devices, memory arrays, and methods of forming vertical transistor devices |
| US8633564B2 (en) | 2011-12-02 | 2014-01-21 | Micron Technology, Inc. | Semicondutor isolation structure |
| US9312257B2 (en) | 2012-02-29 | 2016-04-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US9036391B2 (en) | 2012-03-06 | 2015-05-19 | Micron Technology, Inc. | Arrays of vertically-oriented transistors, memory arrays including vertically-oriented transistors, and memory cells |
| KR20130103942A (ko) | 2012-03-12 | 2013-09-25 | 에스케이하이닉스 주식회사 | 무접합 수직 게이트 트랜지스터를 갖는 반도체 소자 및 그 제조 방법 |
| JP6100071B2 (ja) | 2012-04-30 | 2017-03-22 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US9023723B2 (en) | 2012-05-31 | 2015-05-05 | Applied Materials, Inc. | Method of fabricating a gate-all-around word line for a vertical channel DRAM |
| US9240548B2 (en) | 2012-05-31 | 2016-01-19 | Micron Technology, Inc. | Memory arrays and methods of forming an array of memory cells |
| US9006060B2 (en) | 2012-08-21 | 2015-04-14 | Micron Technology, Inc. | N-type field effect transistors, arrays comprising N-type vertically-oriented transistors, methods of forming an N-type field effect transistor, and methods of forming an array comprising vertically-oriented N-type transistors |
| US9129896B2 (en) | 2012-08-21 | 2015-09-08 | Micron Technology, Inc. | Arrays comprising vertically-oriented transistors, integrated circuitry comprising a conductive line buried in silicon-comprising semiconductor material, methods of forming a plurality of conductive lines buried in silicon-comprising semiconductor material, and methods of forming an array comprising vertically-oriented transistors |
| US9478550B2 (en) | 2012-08-27 | 2016-10-25 | Micron Technology, Inc. | Arrays of vertically-oriented transistors, and memory arrays including vertically-oriented transistors |
| WO2014089795A1 (zh) | 2012-12-13 | 2014-06-19 | 中国科学院微电子研究所 | 一种垂直沟道型三维半导体存储器件及其制备方法 |
| US20140231914A1 (en) | 2013-02-19 | 2014-08-21 | Applied Materials, Inc. | Fin field effect transistor fabricated with hollow replacement channel |
| US9337210B2 (en) | 2013-08-12 | 2016-05-10 | Micron Technology, Inc. | Vertical ferroelectric field effect transistor constructions, constructions comprising a pair of vertical ferroelectric field effect transistors, vertical strings of ferroelectric field effect transistors, and vertical strings of laterally opposing pairs of vertical ferroelectric field effect transistors |
| KR102085523B1 (ko) | 2013-10-02 | 2020-03-06 | 삼성전자 주식회사 | 반도체 장치 및 그 제조 방법 |
| US9076686B1 (en) | 2014-01-10 | 2015-07-07 | Micron Technology, Inc. | Field effect transistor constructions and memory arrays |
| KR102185547B1 (ko) | 2014-01-22 | 2020-12-02 | 삼성전자주식회사 | 수직형 메모리 장치 및 그 제조 방법 |
| TW201546804A (zh) | 2014-02-05 | 2015-12-16 | Conversant Intellectual Property Man Inc | 有可製造的電容的動態隨機存取記憶體裝置 |
| US10128327B2 (en) | 2014-04-30 | 2018-11-13 | Stmicroelectronics, Inc. | DRAM interconnect structure having ferroelectric capacitors exhibiting negative capacitance |
| KR102193685B1 (ko) | 2014-05-02 | 2020-12-21 | 삼성전자주식회사 | 수직 구조의 비휘발성 메모리 소자 |
| US9337149B2 (en) | 2014-07-29 | 2016-05-10 | Samsung Electronics Co, Ltd. | Semiconductor devices and methods of fabricating the same |
| KR102254183B1 (ko) | 2014-09-05 | 2021-05-24 | 삼성전자주식회사 | 디커플링 구조체 및 이를 구비하는 반도체 장치 |
| US9397094B2 (en) | 2014-09-25 | 2016-07-19 | International Business Machines Corporation | Semiconductor structure with an L-shaped bottom plate |
| US9711524B2 (en) | 2015-01-13 | 2017-07-18 | Sandisk Technologies Llc | Three-dimensional memory device containing plural select gate transistors having different characteristics and method of making thereof |
| KR102400184B1 (ko) | 2015-03-17 | 2022-05-20 | 삼성전자주식회사 | 3차원 반도체 메모리 장치 및 이의 제조 방법 |
| US9853211B2 (en) | 2015-07-24 | 2017-12-26 | Micron Technology, Inc. | Array of cross point memory cells individually comprising a select device and a programmable device |
| US10355002B2 (en) | 2016-08-31 | 2019-07-16 | Micron Technology, Inc. | Memory cells, methods of forming an array of two transistor-one capacitor memory cells, and methods used in fabricating integrated circuitry |
| KR20180036879A (ko) | 2016-09-30 | 2018-04-10 | 삼성전자주식회사 | 정렬 키를 포함하는 반도체 소자 |
| US10014305B2 (en) | 2016-11-01 | 2018-07-03 | Micron Technology, Inc. | Methods of forming an array comprising pairs of vertically opposed capacitors and arrays comprising pairs of vertically opposed capacitors |
| US10062745B2 (en) | 2017-01-09 | 2018-08-28 | Micron Technology, Inc. | Methods of forming an array of capacitors, methods of forming an array of memory cells individually comprising a capacitor and a transistor, arrays of capacitors, and arrays of memory cells individually comprising a capacitor and a transistor |
| US9837420B1 (en) | 2017-01-10 | 2017-12-05 | Micron Technology, Inc. | Arrays of memory cells individually comprising a capacitor and an elevationally-extending transistor, methods of forming a tier of an array of memory cells, and methods of forming an array of memory cells individually comprising a capacitor and an elevationally-extending transistor |
-
2016
- 2016-11-01 US US15/340,838 patent/US10014305B2/en active Active
-
2017
- 2017-10-13 CN CN201780067965.4A patent/CN109937481B/zh active Active
- 2017-10-13 WO PCT/US2017/056477 patent/WO2018085022A1/en active Application Filing
- 2017-10-26 TW TW106136895A patent/TWI644415B/zh active
-
2018
- 2018-06-14 US US16/008,942 patent/US10903122B2/en active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI782391B (zh) * | 2020-11-04 | 2022-11-01 | 大陸商長江存儲科技有限責任公司 | 用於三維儲存設備中的中心階梯結構的底部選擇閘極觸點 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109937481A (zh) | 2019-06-25 |
| TWI644415B (zh) | 2018-12-11 |
| US20180122817A1 (en) | 2018-05-03 |
| CN109937481B (zh) | 2023-12-29 |
| WO2018085022A1 (en) | 2018-05-11 |
| US10903122B2 (en) | 2021-01-26 |
| US10014305B2 (en) | 2018-07-03 |
| US20180315658A1 (en) | 2018-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI644415B (zh) | 形成包含垂直相對之電容器對之陣列之方法及包含垂直相對之電容器對之陣列 | |
| TWI667769B (zh) | 形成包括成對垂直相對電容器之陣列之方法及包括成對垂直相對電容器之陣列 | |
| US10529720B2 (en) | Memory cell, an array of memory cells individually comprising a capacitor and a transistor with the array comprising rows of access lines and columns of digit lines, a 2T-1C memory cell, and methods of forming an array of capacitors and access transistors there-above | |
| TWI645539B (zh) | 用於形成包含垂直對置電容器對之陣列之方法及包含垂直對置電容器對之陣列 | |
| US10676722B2 (en) | Arrays of memory cells individually comprising a capacitor and an elevationally-extending transistor, methods of forming a tier of an array of memory cells, and methods of forming an array of memory cells individually comprising a capacitor and an elevationally-extending transistor | |
| US10354803B2 (en) | Devices comprising a capacitor and support material that laterally supports the capacitor |