CN107845607A - 通过激光与等离子体蚀刻的基板切割所用的水溶性掩模 - Google Patents

通过激光与等离子体蚀刻的基板切割所用的水溶性掩模 Download PDF

Info

Publication number
CN107845607A
CN107845607A CN201711046435.XA CN201711046435A CN107845607A CN 107845607 A CN107845607 A CN 107845607A CN 201711046435 A CN201711046435 A CN 201711046435A CN 107845607 A CN107845607 A CN 107845607A
Authority
CN
China
Prior art keywords
substrate
water
laser
mask
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711046435.XA
Other languages
English (en)
Inventor
W-S·类
S·辛格
M·R·亚拉曼希里
B·伊顿
A·库玛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN107845607A publication Critical patent/CN107845607A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/16—Composite materials, e.g. fibre reinforced
    • B23K2103/166—Multilayered materials
    • B23K2103/172—Multilayered materials wherein at least one of the layers is non-metallic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/062—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam
    • B23K26/0622—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam by shaping pulses
    • B23K26/0624—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam by shaping pulses using ultrashort pulses, i.e. pulses of 1ns or less
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/064—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/362—Laser etching
    • B23K26/364—Laser etching for making a groove or trench, e.g. for scribing a break initiation groove
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/40—Removing material taking account of the properties of the material involved
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本发明揭示切割具有数个IC的基板的方法。方法包括以下步骤：在半导体基板之上形成掩模，掩模包含水溶性材料层。利用飞秒(femtosecond)激光划线工艺来图案化掩模，以提供具有间隙的图案化掩模。图案化步骤曝露基板介于IC之间的区域。随后，经由图案化掩模中的间隙蚀刻基板藉以单分(singulate)IC，并洗去水溶性材料层。

Description

通过激光与等离子体蚀刻的基板切割所用的水溶性掩模
本申请是申请日为2012年5月25日、申请号为201280026607.6、题为“通过激光与等离子体蚀刻的基板切割所用的水溶性遮罩”的分案申请。
技术领域
本发明的实施例属于半导体工艺的领域，且详言之，本发明是关于切割基板的掩模方法，各个基板上具有IC。
背景技术
在半导体基板工艺中，IC形成在基板(亦称为晶片)上，通常基板是由硅或其他半导体材料所构成。一般而言，利用各种半导体、导体或绝缘材料的薄膜层来形成IC。使用各种已知工艺使这些材料经掺杂、沉积及蚀刻，以在同一块基板上同时形成数个IC，诸如内存装置、逻辑装置、光伏装置等。
在形成装置之后，将基板安装至诸如附着膜的支撑构件上，支撑构件延伸横跨膜框架，且基板经“切割(diced)”以将各个个别装置或“晶粒”彼此分离藉以供封装等。就现今而言，划线与锯切是两个最普及的切割技术。就划线而言，具有钻石尖端(diamond tipped)的划线器沿着预先形成的刻划线横跨基板表面移动。通过施加压力(例如，使用辊)，使基板沿着刻划线而分离。就锯切而言，具有钻石尖端的锯子沿着街道(street)切开基板。就单分薄基板(例如，单分50-150μms(μm)厚的块体硅)而言，常规的方法仅能产出不良的工艺品质。当从薄基板单分晶粒时可能会面临的一些挑战，包括形成微裂缝(microcrack)、在不同层之间的剥离(delamination)、无机介电层的剥落(chipping)、保持严格的切口宽度控制、或控制剥蚀深度控制的精确度。
亦设想过等离子体切割的使用，然而用于图案化光阻的标准平版印刷术操作可能使执行成本过高。另一可能阻碍等离子体切割的实施的限制在于沿着街道(street)切割常见金属(例如，铜)的等离子体工艺可能会产生生产问题或产量限制。最后，特别(但不限定)取决于基板的厚度与上表面形貌、等离子体蚀刻的选择性以及基板的上表面上存有的材料所需，等离子体切割工艺的掩模可能会产生问题。
发明内容
本发明实施例包括掩模半导体基板的方法，用于包括激光划线及等离子体蚀刻两者的混合切割工艺。
在一实施例中，切割具有数个IC的半导体基板的方法包括以下步骤：在半导体基板上形成掩模，掩模包括水溶性材料，水溶性材料覆盖并保护IC。利用激光划线工艺将掩模图案化，藉以提供具有间隙的图案化掩模，而暴露基板介于IC之间的区域。随后，经由图案化掩模中的间隙对基板进行等离子体蚀刻，藉以将IC单分成晶片。
在另一实施例中，用于切割半导体基板的系统包括：耦接至相同平台的飞秒激光、等离子体蚀刻腔室以及湿站(wet station)。
在另一实施例中，一种切割具有数个IC的基板的方法包括以下步骤：在硅基板的前侧上形成聚乙烯醇(PVA)的水溶性掩模层。掩模覆盖并保护设置在基板的前侧上的IC。IC包括具有凸块的铜凸起上表面，凸块由诸如聚酰亚胺(PI)的钝化层所围绕。在凸块与钝化层下方的次表面(subsurface)薄膜包括低κ层间介电(ILD)层以及铜互连层。利用飞秒激光划线工艺来图案化水溶性材料、钝化层以及次表面薄膜，藉以暴露硅基板介于IC之间的区域。利用深硅等离子体蚀刻工艺经由间隙来蚀刻硅基板，藉以单分IC，且随后在水中洗去PVA层。
附图说明
本发明实施例通过附图的范例来说明，但并非受限于附图，其中：
图1为例示根据本发明实施例的混合激光剥蚀-等离子体蚀刻单分方法的流程图。
图2A为例示根据本发明实施例将水溶性掩模层旋转涂布至待切割基板上的方法的流程图。
图2B为例示根据本发明实施例将水溶性掩模层施加至待切割基板的干膜叠层方法的流程图。
图3A为例示根据本发明实施例在晶片薄化之前将水溶性掩模层施加至待切割基板的方法的流程图。
图3B为例示根据本发明实施例在晶片薄化之后将水溶性掩模层施加至待切割基板的方法的流程图。
图4A为例示根据本发明实施例包括数个IC的半导体基板的截面图，对应图1所述的切割方法的操作102。
图4B为例示根据本发明实施例包括数个IC的半导体基板的截面图，对应图1所述的切割方法的操作103。
图4C为例示根据本发明实施例包括数个IC的半导体基板的截面图，对应图1所述的切割方法的操作105。
图4D为例示根据本发明实施例包括数个IC的半导体基板的截面图，对应图1所述的切割方法的操作107。
图5为例示根据本发明实施例将水溶性掩模施加至包括数个IC的基板的上表面与次表面薄膜上的截面图。
图6为例示根据本发明实施例利用掩模移除所用的整合湿站进行激光与等离子体切割基板的工具布局的方块图。
图7为例示根据本发明实施例示例性计算机系统的方块图，示例性计算机系统控制本文所述掩模、激光划线、等离子体切割方法的一个或多个操作的自动执行。
具体实施方式
本发明描述了切割基板的方法，各个基板上具有数个IC。在下列的描述中，为例示性描述本发明实施例而阐述了诸多特定的细节，例如飞秒激光划线及深硅等离子体蚀刻的情况。然而，显而易见地，本领域的普通技术人员可在没有这些特定细节的情况下实现本发明实施例。在其他情况下，为避免不必要的混淆本发明实施例，并未描述诸如IC制造、基板薄化、贴胶(taping)等已知方面。本说明书通篇所指的“一实施例”表示，连结实施例所描述的特定特征、结构、材料或特性是包括在本发明的至少一实施例中。因此，在说明书通篇出现多次的“在一实施例中”的词并非必须参照至本发明的同一实施例。进一步言之，可以任何适当的方式结合一个或多个实施例中的特定特征、结构、材料或特性。再者，应了解在附图中所示的各种示例性实施例仅为例示性质，且不须按比例绘制。
在本文使用术语“耦接”及“连接”以及其他类似用语来描述部件之间的结构关系。应了解，这些术语并非意指部件彼此之间为同义词。更明确地说，在特定实施例中，可使用“连接”表示两个或两个以上个元件彼此之间为直接实体接触或电性接触。可使用“耦接”表示两个或两个以上个元件彼此之间为直接或间接(具有其他中介(intervening)元件介于两个或两个以上个元件之间)实体接触或电性接触，及/或两个或两个以上个元件彼此协同(co-operate)或交互作用(例如，为一因果关系)。
本文所使用的术语“之上(over)”、“之下(under)”、“介于(between)”以及“上(on)”代表一材料层相对于其他材料层的相对位置。因此，例如，设置在另一层之上或之下的一层可直接接触另一层或具有一个或多个中介层。再者，设置于两层之间的一层可直接接触这两个层或可具有一个或多个中介层。相对地，位于第二层“上”的第一层与该第二层接触。除此之外，在不考量基板的绝对定向的情况下，假定相对于基板实行操作而提供一层相对于其他层的相对位置。
一般而言，涉及初始激光划线及后续等离子体蚀刻的混合基板或基板切割工艺于单分晶粒时使用水溶性掩模。可使用激光划线工艺干净地移除未图案化(亦即，毯覆(blanket))掩模层、钝化层、以及次表面薄膜装置层。随后，可在暴露基板或基板部分剥蚀之后终止激光蚀刻工艺。随后，可采用混合切割工艺的等离子体蚀刻部分蚀穿整块基板(例如穿过整块单晶硅)，藉以单分或切割晶片。
根据本发明的一实施例，使用飞秒激光划线与等离子体蚀刻的结合将半导体基板切割成个别或单一的IC。在一实施例中，飞秒激光划线是实质上(若非完全)非平衡(non-equilibrium)的工艺。举例而言，基于飞秒的激光划线可位于热损害可忽略的区域。在一实施例中，使用激光划线单分具有超低κ膜(亦即，具有低于3.0的介电常数)的IC。在一实施例中，利用激光直接曝写(writing)而除去了平版印刷图案化的操作，使掩模材料为非光敏性(non-photosensitive)，并以非常少的花费实行基于等离子体蚀刻的切割工艺来分开基板。在一实施例中，在等离子体蚀刻腔室中使用穿硅通孔(TSV)型蚀刻来完成切割工艺。
图1为例示根据本发明实施例的混合激光剥蚀-等离子体蚀刻单分工艺100的流程图。图4A-4D为例示根据本发明实施例、与方法100中的操作相对应的、包括第一IC 425及第二IC 426的基板406的截面图。
参照图1的操作102，并对应的图4A，掩模层402形成于基板406之上。一般而言，基板406是由任何适于承受薄膜装置层形成于基板上的生产工艺的材料所构成。例如，在一实施例中，基板406为基于IV族的材料，诸如但不受限于单晶硅、锗或硅/锗。在另一实施例中，基板406为III-V族材料，诸如在发光二极体(LEDs)的制造过程中使用的III-V族材料基板。在装置制造期间，基板406的厚度通常为600μm-800μm，但如图4A所示，基板406已经薄化至50μm到100μm，且薄化基板现通过乘载件所支撑，例如，乘载件可为背胶带410，背胶带410延伸横越框架(未例示)并利用晶粒贴附膜(die attach film，DAF)408附着至基板背侧。
在一些实施例中，第一IC 425及第二IC 426包括内存装置或互补式金属氧化半导体(CMOS)晶体管，内存装置或互补式金属氧化半导体晶体管在硅基板406中制造并包覆在介电堆叠中。可在装置或晶体管之上形成数个金属互连，且由介电层围绕数个金属互连，且数个金属互连可用来电耦接装置或晶体管藉以形成IC 425、IC 426。制造街道427的材料可相似或相同于用来形成IC 425、IC 426的材料。例如，街道427可包括介电材料、半导体材料及金属化的薄膜层。在一实施例中，街道427包括相似于IC 425、IC 426的测试装置。街道427的宽度可为介于10μm至100μm之间的任意宽度。
在一些实施例中，掩模402包括覆盖在IC 425、IC 426的上表面的水溶性材料层。掩模层402也可覆盖介于IC 425、IC 426之间的中介街道427。在混合激光划线、等离子体蚀刻切割方法100(图1)期间，水溶性材料层用来保护IC 425、IC 426的上表面。在激光划线操作103之前，掩模层402为未图案化，激光划线操作103是利用激光划线来剥蚀部分设置于街道427的上的掩模层402，藉以实行刻划线的直接曝写。
图5为例示根据本发明实施例包括水溶性层502的一实施例的截面图500，水溶性层502接触IC 426的上表面及街道427。如图5所示，基板406具有上表面503，薄膜装置层设置于上表面503上，上表面503相对于底表面501，底表面501接合DAF 408(图4A)。一般而言，薄膜装置层材料可包括但不限于有机材料(例如，聚合物)、金属、或无机电介质(诸如二氧化硅或氮化硅)。图5例示的示例性薄膜装置层包括二氧化硅层504、氮化硅层505、铜互连层508，并具有低κ(例如，小于3.5)或超低κ(例如，小于3.0)层间介电层(ILD)(例如，碳掺杂氧化物(CDO))设置于薄膜装置层之间。IC 426的上表面包括凸块512(通常为铜)，凸块512由钝化层511(通常是聚酰亚胺(polymide，PI)或类似的聚合物)所围绕。凸块512及钝化层511因而构成IC的上表面，以及薄膜装置层形成次表面IC层。凸块512从钝化层511的上表面延伸至凸块高度HB，在示例性实施例中，凸块高度HB的范围介于10μm和50μm之间。
在一实施例中，水溶性层502为掩模层402，因此掩模层402不包括其他材料层。不像其他常规的掩模材料(如光阻)、无机介电硬掩模(如二氧化硅或半硅氧烷)，可在不损伤下方钝化层511及/或凸块512的情况下容易地移除包括水溶性层502的掩模。当水溶性层502为掩模层402时，水溶性材料层502不仅在常规的划线工艺期间作为污染保护层，而是可在后续等离子体蚀刻街道期间提供保护。因此，水溶性层502需具有足够的厚度以承受等离子体蚀刻工艺，以保护凸块512(为铜)若暴露至等离子体可免于受到损伤、氧化或其他污染。水溶性层502的最小厚度为后续等离子体蚀刻(例如图1中的操作105)达成的选择性的函数。等离子体蚀刻选择性至少取决于水溶性层502的材料/组成以及所采用的蚀刻工艺。
在一实施例中，水溶性材料包括水溶性聚合物。许多应用上诸如此类的聚合物为容易购得的，例如洗衣袋及购物袋、刺绣品(embroidery)、绿色包装等。然而，本发明由于对最大膜厚度、蚀刻阻抗、热稳定性、自基板施加及移除材料的机械性、以及微污染的严格需求，本发明所用的水溶性材料的选择较为复杂。水溶性层502在街道的最大厚度Tmax受限于激光透过掩模剥蚀而图案化的能力。水溶性层502可较IC 425及IC 426厚以及/或者较街道427的边缘厚，街道427的边缘不形成街道图案。因此，Tmax通常为与激光波长相关联的光学转换效率的函数。由于Tmax与街道427相关联，可选择街道特征形貌、街道宽度、以及施加水溶性层502的方法来达成期望的Tmax。在特定实施例中，水溶性层502的厚度Tmax小于30μm，且Tmax小于20μm为有利的，而多道激光需要较厚的掩模。
在一实施例中，水溶性层502的温度稳定于至少60℃(较佳稳定在100℃，且理想稳定于120℃)，以避免材料在后续等离子体蚀刻工艺期间温度升高而产生过度交联(excessive crosslinking)。一般而言，过度交联对材料的可溶性有不利的影响，使得蚀刻后(post-etch)的移除更为困难。取决于实施例，水溶性层502可以湿式的方式施加至基板406上藉以覆盖钝化层511及凸块512，或者水溶性层502可以干膜叠层的方式施加。对于任一模式的应用而言，示例性材料包括下列至少一者：聚乙烯醇、聚丙烯酸、聚甲基丙烯酸、聚丙烯酰胺、或聚环氧乙烷，亦容易获得许多其他水溶性材料，特别是干膜叠层。叠层所用的干膜可仅包括水溶性材料或可进一步包括同为水溶性或非为水溶性的附着层。在特定实施例中，干膜可包括对UV敏感的附着层，在UV曝射下，对UV敏感的附着层的附着黏合强度随之降低。此等UV曝射可能在后续等离子体街道蚀刻期间发生。
实验上，对于本文中他处所述的示例性硅等离子体蚀刻工艺而言，在约1:20(PVA:硅)的蚀刻选择率下，已发现聚乙烯醇(PVA)可提供介于1μm/min和1.5μm/min之间的蚀刻速率。其他示例性材料可提供相似的蚀刻表现。因此，IC的上凸起表面的上的最小厚度(例如，图5中的Tmin)可通过等离子体蚀刻深度DE来决定，其中DE同为基板厚度Tsub及激光划线深度DL的函数。在DE为至少50μm的示例性实施例中，水溶性层502的厚度至少为5μm(且至少10μm较为有利)，藉以为DE提供至少100μm的充足边际。
当水溶性层502具有小于30μm的厚度Tmax以及10μm或更大的Tmin时，将水溶性层502施加至基板较预防污染的喷洒涂覆的需求更为严苛。图2A为例示根据本发明实施例将水溶性掩模层旋转涂布至待切割基板上的方法200的流程图。在操作202，将基板装载至旋转涂布系统上或将基板传送至整合平台的旋转涂布模块中。在操作204，将水溶性聚合物的水溶液旋转涂布至钝化层511及凸块512之上。利用PVA溶液进行的实验显示出50μm的非平坦覆盖产生大于5μm的Tmin与在街道处小于为20μm的Tmax的凸起。
在操作208，在(例如)加热板上干燥水溶液，并将基板卸载以进行激光划线或在真空下将基板传送至激光划线模块。就水溶性层502具有吸湿性的特定实施例而言，真空传送是特别有利的。可取决于材料、基板形貌及期望的层厚度选择旋转与分散参数。应选择干燥温度及时间以提供足够的蚀刻阻抗，同时避免产生让移除变得更加困难的过度交联。取决于材料所需，示例性干燥温度范围从60℃至150℃。举例而言，发现PVA在60℃仍保持可溶，但在达到150℃的温度范围的界限时变得较为难以溶解。
在另一实施例中，施加水溶性层502作为一干膜叠层，藉以覆盖钝化层511及凸块512。图2B为例示根据本发明实施例将水溶性掩模层施加至待切割基板的叠层方法250的流程图。从操作202开始，将基板装载至叠层系统上或将基板传送至整合平台的叠层模块中。在操作306，于真空下使用常规前侧贴胶设备的技术来实行干膜叠层，并经调整以相容小于30μm的Tmax膜厚度。在采用不具有附着层的干膜的特定实施例中，靠着凡得瓦(Van derWaals)力或静电力将干膜固定至钝化层511及/或凸块512。干膜叠层操作306可进一步包括对干燥水溶性膜进行加热的热工艺，藉以改良钝化层511及凸块512之上的膜的加热，及/或可控制钝化层511及凸块512之上的膜的收缩与延展。在操作220完成叠层方法250，卸载基板以进行激光划线或在真空下将基板传送至激光划线模块。对水溶性层502具有吸湿性的特定实施例而言，真空传送是特别有利的。
取决于实施例所需，可在背侧研磨(BSG)之前或之后实行旋转涂布方法200或干膜叠层方法250。对于具有750μm常规厚度的基板而言，由于旋转涂布是较成熟的技术，在背侧研磨之前实行旋转涂布方法200较为有利。然而，在其他替代实施例中，在背侧研磨之后实行旋转涂布方法200，(例如)通过可旋转夹头支撑薄基板与贴附框架而实行。由于干膜叠层一般是用于薄化基板的成熟的技术，可在背侧研磨之后实行叠层方法250较为有利。然而，在替代实施例中，在背侧研磨之前实行叠层方法250作为前侧胶带堆叠的第一层，在该前侧胶带堆叠的第一层上首先施加相对较厚的常规的BSG胶带。
图3A为例示在晶片薄化之前将掩模层402施加至待切割基板的方法300的流程图。方法300在操作355始于接收凸起并钝化的基板。在操作304，形成水溶性掩模层(例如，水溶性层502)。因此，操作304可续用(entail)如本文中他处所述的方法，以湿式或干式施加水溶性掩模层。在操作360，在水溶性掩模层之上形成前侧胶带。可在水溶性掩模层之上施加诸如但不限于UV胶带的任何常规的前侧胶带。在操作370，从背侧薄化基板，例如，可通过研磨例示于图5中的基板406的底表面501薄化基板。在操作375，将背侧支撑件411附加至经薄化的基板。例如，可施加背侧胶带410，以及随后移除前侧胶带以暴露水溶性掩模层。根据本发明一实施例，随后方法300回到操作103(图1)以完成方法100。
图3B例示在晶片薄化之后将掩模层402施加至待切割基板的方法350的流程图。方法350在操作355始于接收凸起并钝化的基板。在操作360，可将诸如但不限于UV胶带的任何常规的前侧胶带施加至IC之上。在操作370，从背侧薄化基板，例如可通过研磨例示于图5中的基板406的底表面501来薄化基板。在操作375，将背侧支撑件411附加至经薄化的基板。例如，可施加背侧胶带410，且随后从水溶性掩模层移除前侧胶带。在操作304，随后形成水溶性掩模层(例如水溶性层502)。操作304可再度续用本文他处所示的方法，以湿式或干式施加水溶性掩模层。根据本发明一实施例，随后方法350回到操作103(图1)以完成方法300。
现回到方法100的操作103，并相对应的图4B，通过激光划线工艺的剥蚀而图案化掩模层402，形成沟槽412，延伸次表面薄膜装置层，并暴露基板406介于IC 425及IC 426之间的区域。因此，使用激光划线工艺来剥蚀起初形成于IC 425、IC 426间的街道427的薄膜材料。根据本发明一实施例，如图4B所示，使用基于激光的划线工艺对掩模层402进行图案化的步骤包括形成沟槽414，沟槽414部分穿入基板406介于IC 425及IC 426间的区域中。
在图5所示的示例性实施例中，取决于钝化层511及次表面薄膜装置层的厚度TF及水溶性层502(被包括作为掩模402的一部分的任何附加的材料层)的厚度Tmax，激光划线深度DL的范围大致介于5μm至50μm之间，深度范围介于10μm至20μm之间较有利。
在一实施例中，参照本文所述的飞秒激光，利用脉冲宽度(历时)在飞秒范围(亦即，10-15秒)内的激光来图案化掩模层402。为达成干净的激光划线切片(cut)，激光参数的选择(例如脉冲宽度)对于发展出成功的激光划线与切割工艺可能是关键的，以使碎片、微裂缝及分层减到最少。相较于长脉冲宽度(例如，皮秒或纳秒)，飞秒范围内的激光频率有利地减轻热损害问题。尽管尚未受理论支持，如现此技术领域者周知，飞秒能量源可避免出现在皮秒源的低能量再耦合(recoupling)机制，并且飞秒源可较纳秒源提供更大的热非平衡(thermal nonequilibrium)。若使用纳秒或皮秒激光源，存在于街道427中的各种薄膜装置层材料在光学吸收与剥蚀机制上的表现会有相当大的差异。例如，在一般情况下所有的市售激光波长对诸如二氧化硅的介电层皆可实质上穿透。相对地，金属、有机物(例如，低κ材料)及硅可轻易地耦合光子，特别是基于纳秒或基于皮秒的激光照射下。在涉及两个或两个以上的无机介电质、有机介电质、半导体或金属的堆叠结构中，若选择了非最佳的激光参数，以激光照射街道427可能会不利地造成分层。例如，穿过高带隙能量介电质(如具有约9eV带隙的二氧化硅)而无可量测的吸收的激光会在下方金属层或硅层中被吸收，致使金属层或硅层产生显著的汽化。汽化可能产生高压，而很可能致使中间层(interlayer)产生严重的分层或微裂缝。已验证基于飞秒的激光照射工艺可避免或减轻此等材料堆叠的微裂缝或分层。
可选择基于飞秒的激光工艺的参数以对无机及有机介电质、金属以及半导体具有实质相同的剥蚀特性。例如，二氧化硅的吸收性/吸收率(absorptance)为非线性，而可变得与有机介电质、半导体及金属的吸收性/吸收率的较为一致(in-line)。在一实施例中，利用高强度及短脉冲宽度的基于飞秒的激光工艺来剥蚀薄膜层的堆叠，薄膜层的堆叠包括有机介电质、半导体或金属中的一个或多个以及二氧化硅层。根据本发明的一实施例，通过高峰值强度(照射)特征化适当的基于飞秒的激光工艺，高峰值强度通常可在多种材料中造成非线性交互作用。在一个这样的实施例中，飞秒激光源的脉冲宽度大约介于10飞秒至450飞秒的范围之间，尽管较佳介于50飞秒至500飞秒之间。
在一些实施例中，激光发射可以宽频带或窄频带光学发射光谱横跨可见光谱、紫外线(UV)、及/或红外线(IR)光谱的任何组合。至于飞秒激光剥蚀，一些特定的波长可较其他波长提供较佳的表现。例如，在一实施例中，与具有接近或位于IR范围的波长的基于飞秒的激光工艺相较，具有接近或位于UV范围的波长的基于飞秒的激光工艺提供较清洁的剥蚀工艺。在特定实施例中，适用于半导体基板或基板划线的飞秒激光是基于约小于或等于540纳米的波长的激光，较佳介于250纳米至540纳米之间的范围。在特定实施例中，对具有小于或等于540纳米的激光而言，脉冲宽度小于或等于500飞秒。然而，在替代实施例中，使用双重激光波长(例如，IR激光与UV激光的组合)。
在一实施例中，激光及相关联的光学路径在工作表面上约3μm至15μm的范围内(然而介于5μm至10μm的范围内为有利的)提供焦点。在工作表面的空间射束轮廓可为单一模式(高斯，Gaussian)或是具有高顶(top-hat)轮廓形状的射束。在一实施例中，激光源的脉冲重复率约介于300kHz至10MHz的范围之间，然而较佳约在500kHz至5MHz的范围之间。在一实施例中，激光源在工作表面传递的脉冲能量介于0.5μJ至100μJ的范围之间，然而较佳约介于1μJ至5μJ的范围之间。在一实施例中，激光划线工艺沿着工作物件表面以约500mm/sec至5m/sec间的范围(然而较佳约介于600mm/sec至2m/sec间的范围)内的速率运作。
可仅以单道激光执行划线工艺或以多道激光执行划线工艺，但以不超过两道较为有利。可以一列单一脉冲(在给定脉冲重复率下)或一列脉冲突发(burst)的方式施加激光。在一实施例中，激光射束产生的切口宽度约介于2μm至15μm的范围之间，然而如在装置/硅介面量测，在硅基板划线/切割中的切口宽度较佳约在6μm至10μm的范围之间。
回头参照图1及图4C，经由图案化掩模层402中的沟槽412蚀刻基板406，藉以单分IC 426。根据本发明的一实施例，蚀刻基板406包括以下步骤：如图4C所示，蚀刻利用基于飞秒的激光划线工艺所形成的沟槽412，最终蚀穿整个基板406。
在一实施例中，蚀刻基板406的步骤包括以下步骤：使用等离子体蚀刻工艺。在一实施例中，使用通孔蚀刻工艺。例如，在特定实施例中，基板406的材料蚀刻速率大于每分钟25μm。在等离子体蚀刻操作105，可于高功率下操作高密度等离子体源。示例性功率范围介于3kW与6kW之间或更多。
在一示例性实施例中，在大于常规硅蚀刻速率的约40％的硅蚀刻速率下，使用深硅蚀刻(亦即，如穿硅通孔(TSV)蚀刻)来蚀刻单晶硅基板即基板406，并同时保持实质上精确的轮廓控制以及侧壁无渗穴(scallop-free)的情况。在整个等离子体蚀刻工艺持续期间，可透过降温至-10℃到-15℃间的静电夹头(ESC)施加冷却功率来控制水溶性掩模上的高功率效应，藉以将水溶性掩模层的温度维持低于100℃，以及较佳介于70℃至80℃之间。在此等温度下，可有利地维持掩模的水溶性。
在特定实施例中，等离子体蚀刻续用与数个蚀刻循环在时间上交错的数个保护性聚合物沉积循环。工作循环可能从约为1:1的示例性工作循环开始变化。例如，蚀刻工艺可具有历时250ms至750ms的沉积循环以及历时250ms至750ms的蚀刻循环。在沉积循环与蚀刻循环之间，蚀刻工艺的化学品(如对于示例性硅蚀刻实施例采用SF6)可与沉积工艺化学品(采用聚合的CxFy气体，例如C4F6或C4F8，但不限定于此)交替使用。如本领域普通技术人员所知，可在蚀刻循环与沉积循环之间改变工艺压力，藉以在特定循环中设定偏好的工艺压力。
在操作107，移除掩模层402来完成方法300。在一实施例中，利用水来洗去水溶性掩模，例如可使用去离子水的加压喷流、或浸没在室温或加热的水浴中来洗去水溶性掩模。在一替代实施例中，可使用本领域熟知的水溶剂溶液洗去掩模层402，本领域熟知的水溶剂溶液的移除速率在pH低于去离子水的pH时较强。如进一步在图4D所示，等离子体单分工艺或掩模移除工艺二者之一可进一步将晶粒接着膜908图案化，而暴露背胶带910的顶部分。
单一工艺工具600可经配置以实行混合激光剥蚀-等离子体蚀刻单分工艺100中的许多或所有的操作。例如，图6例示根据本发明实施例与激光划线设备610耦合的集群工具606的方块图，该集群工具是供激光及等离子体切割基板所用。参照图6，集群工具606耦接工厂接口602(FI)，工厂接口602具有数个负载锁定604。工厂接口602可以是适当的大气端口(atmospheric port)，以作为外部制造设施与集群工具606之间的介面，外部制造设施具有激光划线设备610。工厂接口602可包括具有手臂或乘载片(blade)的机器手，具有手臂或乘载片的机器手用于将基板(或基板的乘载件)从储存器单元(例如前开口统一吊仓(pod))传送至集群工具606或激光划线设备610，或将基板传送至集群工具606与激光划线设备610两者。
激光划线设备610也耦接至FI 602。在一实施例中，激光划线设备610包括飞秒激光。飞秒激光用于实行混合激光与蚀刻单分工艺100的激光剥蚀部分。在一实施例中，激光划线设备610也包括可移动阶台，可移动阶台经配置以移动基板或相对于基于飞秒的激光移动基板(或基板的乘载件)。在特定实施例中，飞秒激光亦为可移动。
集群工具606包括一个或多个等离子体蚀刻腔室608，等离子体蚀刻腔室608通过机器手传送腔室650耦接至FI，机器手传送腔室650含有用于真空传送基板的机器手臂。等离子体蚀刻腔室608适于实行混合激光与蚀刻单分工艺100的等离子体蚀刻部分。在一示例性实施例中，等离子体蚀刻腔室608进一步耦接至C4F8及C4F6源中至少一者以及SF6气体源。在特定实施例中，一个或多个等离子体蚀刻腔室608为可自位于美国加州桑尼微尔(Sunnyvale)的应用材料公司购得的AppliedSilviaTM蚀刻系统，但亦可购买其他适当的蚀刻系统。在一实施例中，超过一个等离子体蚀刻腔室608包括在整合平台600的集群工具606部分中，藉以使单分或切割工艺能有高制造产量。
集群工具606可包括适于实行混合激光剥蚀-等离子体蚀刻单分工艺100的功能的其他腔室。在图6所示的示例性实施例中，湿工艺模块614耦接至机器手传送模块650，以在等离子体蚀刻基板之后洗去剩余的水溶性掩模。湿工艺模块614可包括(例如)加压水喷射喷流或其他溶剂分注器。
在其他实施例中，沉积模块612可为旋转涂布模块或叠层模块，用于施加本文所述的水溶性掩模层。若沉积模块612为旋转涂布模块，沉积模块612可包括可转动夹头，可转动夹头适于以真空或其他方式夹住安装在乘载件(诸如安装在框架上的背胶带)上的薄化基板。若沉积模块612为叠层模块，如本领域普通技术人员所知，沉积模块612可包括胶带卷轴及晶片贴胶机构。
图7例示计算机系统700，可执行计算机系统700中的一组指令使机器执行一个或多个本文所述的划线方法，(例如)藉以分析来自标签的反射光而辨认至少一个微机械人造物(micromachine artifact)。示例性计算机系统700包括处理器702、主内存704(例如，只读内存(ROM)、快闪内存、动态随机存取内存(DRAM)(诸如同步DRAM(SDRAM)或Rambus DRAM(RDRAM)等)、静态内存706(例如，快闪内存、静态随机存取内存(SRAM)等)、以及第二内存718(例如，数据储存装置)，其中上述所述装置透过总线730与彼此通信。
处理器702表示一个或多个诸如微处理器、中央处理单元及其类似物的通用处理装置。详言之，处理器702可为复杂指令集计算(complex instruction set computing，CISC)微处理器、精简指令集计算(reduced instruction set computing，RISC)微处理器、超长指令字(very long instruction word，VLIW)微处理器等。处理器702可为一个或多个专用处理装置，例如专用集成电路(application specific integrated circuit，ASIC)、现场可编程门阵列(field programmable gate array，FPGA)、数字信号处理器(digitalsignal processor，DSP)、网络处理器及其类似物。处理器702经配置以执行处理逻辑726，进而实行本文所述的操作与步骤。
计算机系统700可进一步包括网络接口装置708。计算机系统700也可包括视频显示器单元710(例如，液晶显示器(LCD)或阴极射线管(CRT))、字母数字输入装置712(例如，键盘)、光标控制装置714(例如，鼠标)、以及信号产生装置716(例如，麦克风)。
第二内存718可包括机器可存取存储介质(或更明确地说，计算机可读存储介质)731，机器可存取存储介质731上储存可体现一个或多个本文所述的方法或功能的一组或多组指令(例如，软件722)。在计算机系统700执行软件722期间，软件722可完整地或至少一部分地常驻于主内存704之中及/或处理器702之中，主内存704及处理器702亦构成机器可读存储介质。可进一步通过网络接口装置708，通过网络720传送和接收软件722。
机器可存取存储介质731还可用来储存图形识别算法(pattern recognitionalgorithms)、人造物形状数据(artifact shape data)、人造物位置数据(artifactposition data)、或粒子火花数据(particle sparkle data)。尽管示例性实施例中所示的机器可存取存储介质731是单一介质，然应将术语“机器可存取存储介质”视为包括储存一组或多组指令的单一介质或多个介质(例如集中式数据库或分布式数据库，及/或相关联的高速缓存或服务器)。应将术语“机器可读存储介质”视为包括可储存或编码一组指令的任何介质，通过机器执行指令并使机器实行本发明的一个或多个方法。应将术语“机器可读存储介质”相应视为包括但不限于固态内存、光学及磁性介质。
因此，本文揭示切割半导体基板的方法，各个基板具有数个IC。本发明于上文所述的示例性实施例(包括摘要中的叙述)并非意使本发明穷举所揭示的内容或受限于所揭示的精确形式。本文为例示目的描述了本发明的特定实施例或范例，然而本领域的普通技术人员将可理解在本发明的技术范畴下，各种等效物的修改亦为可行。因此，本发明的技术范畴由伴随的权利要求所决定，而可对照权利要求的阐述来理解本发明。

Claims (25)

1.一种切割包含数个IC的基板的方法，所述方法包括以下步骤：
在所述基板上形成掩模，所述掩模覆盖并保护所述IC，所述掩模包含水溶性材料层，所述水溶性材料层接触所述IC的上表面；
利用激光划线工艺图案化所述基板的一部分以及所述掩模，以提供具有间隙的图案化掩模和基板、暴露所述基板介于所述IC之间的区域，其中每一间隙在所述基板中具有宽度，其中利用所述激光划线工艺图案化所述掩模的步骤包含以下步骤：使用飞秒(femtosecond)激光形成所述间隙，所述飞秒激光具有小于或等于540纳米的波长以及小于或等于500飞秒的激光脉冲宽度；以及
经由所述间隙进行等离子体蚀刻，以形成蚀穿整个所述基板的沟槽并且以单分所述IC，其中每一沟槽具有所述宽度。
2.如权利要求1所述的方法，其中所述水溶性材料包含水溶性聚合物，且其中蚀刻所述半导体基板的步骤包含以下步骤：使用深沟槽蚀刻工艺进行蚀刻以形成所述沟槽，在所述深沟槽蚀刻工艺期间将所述水溶性材料维持在低于100℃。
3.如权利要求1所述的方法，其中形成所述掩模的步骤进一步包含以下步骤：在所述IC间的街道之上形成厚度不大于20μm的所述水溶性材料层，且所述水溶性材料层在IC的上凸起表面上的厚度至少为10μm。
4.如权利要求1所述的方法，其中形成所述掩模的步骤包含以下步骤：施加下列至少一者：聚乙烯醇(poly(vinyl alcohol))、聚丙烯酸(poly(acrylic acid))、聚甲基丙烯酸(poly(methacrylic acid))、聚丙烯酰胺(poly(acrylamide))、或聚环氧乙烷(poly(ethylene oxide))，以接触所述IC的上表面。
5.如权利要求4所述的方法，其中形成所述掩模的步骤包含以下步骤：施加聚乙烯醇以接触所述IC的所述上表面。
6.如权利要求1所述的方法，其中所述施加步骤包含以下步骤：
在所述IC的所述上表面上旋转涂布水溶性聚合物的水溶液；以及
干燥所述水溶液。
7.如权利要求6所述的方法，进一步包含以下步骤：利用背侧研磨工艺以薄化所述基板，且其中在所述背侧研磨工艺之后实行所述旋转涂布步骤。
8.如权利要求1所述的方法，其中所述施加步骤包含以下步骤：
在所述IC的所述上表面上真空叠层所述水溶性材料的干膜。
9.如权利要求8所述的方法，进一步包含以下步骤：利用背侧研磨工艺以薄化所述基板，其中在所述背侧研磨工艺之后实行所述真空叠层步骤。
10.如权利要求1所述的方法，进一步包含以下步骤：在等离子体蚀刻所述基板之后，利用水溶液移除所述水溶性掩模。
11.如权利要求10所述的方法，其中所述移除步骤包含以下步骤：利用加压水喷流润洗除去所述水溶性掩模。
12.一种切割包含数个IC的半导体基板的系统，所述系统包括：
集群工具，包含：
等离子体蚀刻腔室；
机器手传送腔室，耦接至所述等离子体蚀刻腔室；和
湿工艺模块，耦接至所述机器手传送腔室；
激光划线模块，用于图案化掩模并且暴露所述基板介于所述IC之间的区域，所述掩模包含所述水溶性材料的层；以及
工厂接口，耦接至所述集群工具的所述机器手传送腔室并且耦接至所述激光划线模块，其中所述半导体晶片通过所述工厂接口在所述集群工具与所述激光划线模块之间传送。
13.如权利要求12所述的系统，其中所述湿工艺模块包含加压水喷射。
14.如权利要求12所述的系统，其中所述激光划线包括飞秒激光，所述飞秒激光具有小于或等于530纳米的波长以及小于或等于500飞秒的脉冲宽度。
15.如权利要求12所述的系统，进一步包括：
旋转涂布器，用于在所述基板上施加所述水溶性材料的水溶液；以及
加热板，用于将所述水溶液干燥成所述水溶性材料。
16.如权利要求12所述的系统，进一步包括：
真空胶带模块，耦接至所述机器手传送腔室以将所述水溶性材料的干燥膜层压在所述基板上。
17.如权利要求12所述的系统，其中所述等离子体蚀刻腔室耦接至SF6以及C4F8和C4F6中的至少一者。
18.一种切割包含数个IC的半导体基板的系统，所述系统包括：
集群工具，包含：
旋转涂布器或真空胶带模块中的一者，所述旋转涂布器用于在所述基板上施加水溶性材料的水溶液，所述真空胶带模块用于将水溶性材料的干燥膜层压在所述基板上；
等离子体蚀刻腔室，用于通过所述基板的等离子体蚀刻来单分所述IC；和
机器手传送腔室，用于将激光划线的基板从所述激光划线模块传送到所述等离子体蚀刻模块，所述机器手传送腔室耦接至所述旋转涂布器或所述真空胶带模块中的所述一者；
激光划线模块，用于图案化掩模并且暴露所述基板介于所述IC之间的区域，所述掩模包含所述水溶性材料的层；以及
工厂接口，耦接至所述集群工具的所述机器手传送腔室并且耦接至所述激光划线模块，其中所述半导体晶片通过所述工厂接口在所述集群工具与所述激光划线模块之间传送。
19.如权利要求18所述的系统，其中所述激光划线包括飞秒激光，所述飞秒激光具有小于或等于530纳米的波长以及小于或等于500飞秒的脉冲宽度。
20.如权利要求18所述的系统，其中所述等离子体蚀刻腔室耦接至SF6以及C4F8和C4F6中的至少一者。
21.如权利要求18所述的系统，其中旋转涂布器或真空胶带模块中的所述一者是所述旋转涂布器，并且所述系统进一步包括加热板以用于将所述水溶液干燥成所述水溶性材料。
22.如权利要求18所述的系统，其中旋转涂布器或真空胶带模块中的所述一者是所述真空胶带模块。
23.一种切割包含数个IC的半导体基板的系统，所述系统包括：
集群工具，包含：
等离子体蚀刻模块，用于经由水溶性掩模通过所述基板的等离子体蚀刻来单分所述IC；
湿工艺模块，用于在等离子体蚀刻所述基板之后洗去所述水溶性掩模；和
机器手传送腔室，用于将所述基板从所述等离子体蚀刻模块传送到所述湿工艺模块；
激光划线模块，用于图案化掩模并且暴露所述基板介于所述IC之间的区域，所述掩模包含所述水溶性材料的层；以及
工厂接口，耦接至所述集群工具的所述机器手传送腔室并且耦接至所述激光划线模块，其中所述半导体晶片通过所述工厂接口在所述集群工具与所述激光划线模块之间传送。
24.如权利要求23所述的系统，其中所述湿工艺模块包含加压水喷射。
25.如权利要求23所述的系统，其中所述等离子体蚀刻腔室耦接至SF6以及C4F8和C4F6中的至少一者。
CN201711046435.XA 2011-06-15 2012-05-25 通过激光与等离子体蚀刻的基板切割所用的水溶性掩模 Pending CN107845607A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/160,891 US8703581B2 (en) 2011-06-15 2011-06-15 Water soluble mask for substrate dicing by laser and plasma etch
US13/160,891 2011-06-15
CN201280026607.6A CN103563054A (zh) 2011-06-15 2012-05-25 通过激光与等离子体蚀刻的基板切割所用的水溶性遮罩

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201280026607.6A Division CN103563054A (zh) 2011-06-15 2012-05-25 通过激光与等离子体蚀刻的基板切割所用的水溶性遮罩

Publications (1)

Publication Number Publication Date
CN107845607A true CN107845607A (zh) 2018-03-27

Family

ID=47353990

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201280026607.6A Pending CN103563054A (zh) 2011-06-15 2012-05-25 通过激光与等离子体蚀刻的基板切割所用的水溶性遮罩
CN201711046435.XA Pending CN107845607A (zh) 2011-06-15 2012-05-25 通过激光与等离子体蚀刻的基板切割所用的水溶性掩模
CN201610822799.1A Pending CN106206277A (zh) 2011-06-15 2012-05-25 一种用于切割半导体基板的系统

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201280026607.6A Pending CN103563054A (zh) 2011-06-15 2012-05-25 通过激光与等离子体蚀刻的基板切割所用的水溶性遮罩

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201610822799.1A Pending CN106206277A (zh) 2011-06-15 2012-05-25 一种用于切割半导体基板的系统

Country Status (6)

Country Link
US (2) US8703581B2 (zh)
JP (2) JP6357099B2 (zh)
KR (2) KR102036728B1 (zh)
CN (3) CN103563054A (zh)
TW (2) TWI541881B (zh)
WO (1) WO2012173768A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113632204A (zh) * 2020-03-09 2021-11-09 互应化学工业株式会社 用于制造半导体器件芯片的方法和保护性组合物

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010025097A1 (en) 2008-08-28 2010-03-04 The Procter & Gamble Company Compositions and methods for providing a benefit
US9029242B2 (en) 2011-06-15 2015-05-12 Applied Materials, Inc. Damage isolation by shaped beam delivery in laser scribing process
US8598016B2 (en) 2011-06-15 2013-12-03 Applied Materials, Inc. In-situ deposited mask layer for device singulation by laser scribing and plasma etch
US8703581B2 (en) 2011-06-15 2014-04-22 Applied Materials, Inc. Water soluble mask for substrate dicing by laser and plasma etch
US8507363B2 (en) * 2011-06-15 2013-08-13 Applied Materials, Inc. Laser and plasma etch wafer dicing using water-soluble die attach film
US8557682B2 (en) 2011-06-15 2013-10-15 Applied Materials, Inc. Multi-layer mask for substrate dicing by laser and plasma etch
US8557683B2 (en) 2011-06-15 2013-10-15 Applied Materials, Inc. Multi-step and asymmetrically shaped laser beam scribing
US9401289B2 (en) * 2012-06-04 2016-07-26 STATS ChipPAC Pte. Ltd. Semiconductor device and method of backgrinding and singulation of semiconductor wafer while reducing kerf shifting and protecting wafer surfaces
US8940619B2 (en) * 2012-07-13 2015-01-27 Applied Materials, Inc. Method of diced wafer transportation
US8859397B2 (en) 2012-07-13 2014-10-14 Applied Materials, Inc. Method of coating water soluble mask for laser scribing and plasma etch
US9553021B2 (en) * 2012-09-03 2017-01-24 Infineon Technologies Ag Method for processing a wafer and method for dicing a wafer
US9620379B2 (en) * 2013-03-14 2017-04-11 Applied Materials, Inc. Multi-layer mask including non-photodefinable laser energy absorbing layer for substrate dicing by laser and plasma etch
US8883614B1 (en) * 2013-05-22 2014-11-11 Applied Materials, Inc. Wafer dicing with wide kerf by laser scribing and plasma etching hybrid approach
WO2015023287A1 (en) * 2013-08-15 2015-02-19 Applied Materials, Inc. Method of coating water soluble mask for laser scribing and plasma etch
US9224650B2 (en) * 2013-09-19 2015-12-29 Applied Materials, Inc. Wafer dicing from wafer backside and front side
US9312177B2 (en) * 2013-12-06 2016-04-12 Applied Materials, Inc. Screen print mask for laser scribe and plasma etch wafer dicing process
US9076860B1 (en) * 2014-04-04 2015-07-07 Applied Materials, Inc. Residue removal from singulated die sidewall
US20150287638A1 (en) * 2014-04-04 2015-10-08 Jungrae Park Hybrid wafer dicing approach using collimated laser scribing process and plasma etch
US8932939B1 (en) * 2014-04-14 2015-01-13 Applied Materials, Inc. Water soluble mask formation by dry film lamination
US9449877B2 (en) * 2014-09-17 2016-09-20 Asm Technology Singapore Pte Ltd Method of protecting a mounting tape during laser singulation of a wafer
BR112017005931B1 (pt) 2014-09-26 2024-04-30 F. Hoffmann-La Roche Ag Processos para preparar um composto de ciclopentil[d]pirimidin-4-il) piperazina e composto de ciclopentil[d]pirimidin-4-il)piperazina
FR3027155B1 (fr) 2014-10-08 2018-01-12 Ecole Polytechnique Procede de fabrication d'un dispositif electronique, en particulier a base de nanotubes de carbone
JP2016105442A (ja) * 2014-12-01 2016-06-09 株式会社ディスコ ウエーハの加工方法
JP6055494B2 (ja) * 2015-01-27 2016-12-27 碁達科技股▲ふん▼有限公司 レーザーダイシング方法
JP2016207737A (ja) * 2015-04-17 2016-12-08 株式会社ディスコ 分割方法
US9721839B2 (en) 2015-06-12 2017-08-01 Applied Materials, Inc. Etch-resistant water soluble mask for hybrid wafer dicing using laser scribing and plasma etch
US10043676B2 (en) * 2015-10-15 2018-08-07 Vishay General Semiconductor Llc Local semiconductor wafer thinning
US9972575B2 (en) * 2016-03-03 2018-05-15 Applied Materials, Inc. Hybrid wafer dicing approach using a split beam laser scribing process and plasma etch process
US9793132B1 (en) * 2016-05-13 2017-10-17 Applied Materials, Inc. Etch mask for hybrid laser scribing and plasma etch wafer singulation process
EP3296054B1 (de) * 2016-09-19 2020-12-16 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur herstellung eines mikrobearbeiteten werkstücks mittels laserabtrag
CN108257850B (zh) * 2016-12-29 2022-02-15 中微半导体设备(上海)股份有限公司 一种等离子基片切割方法和用于该方法的水溶性感光膜
JP7063543B2 (ja) * 2017-04-17 2022-05-09 浜松ホトニクス株式会社 加工対象物切断方法
JP6524564B2 (ja) 2017-06-28 2019-06-05 パナソニックＩｐマネジメント株式会社 素子チップの製造方法および基板加熱装置
JP7042437B2 (ja) * 2017-09-07 2022-03-28 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
US10079169B1 (en) 2017-10-30 2018-09-18 Micron Technology, Inc. Backside stealth dicing through tape followed by front side laser ablation dicing process
JP7065311B2 (ja) 2017-11-22 2022-05-12 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP6998545B2 (ja) 2017-12-25 2022-01-18 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP7066263B2 (ja) * 2018-01-23 2022-05-13 株式会社ディスコ 加工方法、エッチング装置、及びレーザ加工装置
JP7142323B2 (ja) * 2018-06-05 2022-09-27 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP7233019B2 (ja) * 2018-06-05 2023-03-06 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP7154697B2 (ja) * 2018-08-13 2022-10-18 株式会社ディスコ 被加工物の加工方法
CN113039628A (zh) 2018-11-15 2021-06-25 东京应化工业株式会社 等离子体切割用保护膜形成剂及半导体芯片的制造方法
US10818551B2 (en) * 2019-01-09 2020-10-27 Semiconductor Components Industries, Llc Plasma die singulation systems and related methods
JP7253955B2 (ja) * 2019-03-28 2023-04-07 東京エレクトロン株式会社 基板処理装置および基板処理方法
JP2021015938A (ja) * 2019-07-16 2021-02-12 株式会社ディスコ 水溶性の樹脂シート及びウェーハの加工方法
JP7412915B2 (ja) 2019-07-30 2024-01-15 東京応化工業株式会社 保護膜形成剤、及び半導体チップの製造方法
JP2021077768A (ja) 2019-11-08 2021-05-20 東京応化工業株式会社 保護膜形成剤、半導体チップの製造方法、及び（メタ）アクリル樹脂の製造方法
GB201918333D0 (en) 2019-12-12 2020-01-29 Spts Technologies Ltd A semiconductor wafer dicing process
WO2021131472A1 (ja) 2019-12-24 2021-07-01 東京応化工業株式会社 保護膜形成剤、及び半導体チップの製造方法
US20210247691A1 (en) * 2020-02-12 2021-08-12 Hutchinson Technology Incorporated Method For Forming Components Without Adding Tabs During Etching
JPWO2022153858A1 (zh) 2021-01-14 2022-07-21
KR20220117146A (ko) 2021-02-16 2022-08-23 도오꾜오까고오교 가부시끼가이샤 반도체 칩의 제조 방법, 및 보호막 형성제
JP2022138027A (ja) * 2021-03-09 2022-09-22 株式会社ディスコ レーザ加工方法
DE102021209979A1 (de) 2021-09-09 2023-03-09 Disco Corporation Verfahren zur bearbeitung eines substrats

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060205182A1 (en) * 2005-03-10 2006-09-14 Nec Electronics Corporation Method for manufacturing semiconductor device
CN101002315A (zh) * 2004-08-02 2007-07-18 松下电器产业株式会社 半导体器件的制造方法以及半导体晶片分割掩膜的形成装置
CN101064245A (zh) * 2006-04-25 2007-10-31 力晶半导体股份有限公司 硬掩模层与半导体元件的制造方法
CN101315871A (zh) * 2007-05-30 2008-12-03 台湾积体电路制造股份有限公司 晶片的制造方法与多项目晶片
US20090014052A1 (en) * 2005-10-07 2009-01-15 Borden Peter G Module having an improved thin film solar cell interconnect
CN101542714A (zh) * 2007-02-08 2009-09-23 松下电器产业株式会社 半导体芯片制造方法
US20100311223A1 (en) * 2009-06-05 2010-12-09 Chun Jung Hwan Method Of Dicing Wafer Using Plasma

Family Cites Families (124)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4049944A (en) 1973-02-28 1977-09-20 Hughes Aircraft Company Process for fabricating small geometry semiconductive devices including integrated components
US4339528A (en) 1981-05-19 1982-07-13 Rca Corporation Etching method using a hardened PVA stencil
US4684437A (en) 1985-10-31 1987-08-04 International Business Machines Corporation Selective metal etching in metal/polymer structures
JPH0416085A (ja) 1990-05-10 1992-01-21 Tokyo Gas Co Ltd 画像記録再生装置
KR100215338B1 (ko) * 1991-03-06 1999-08-16 가나이 쓰도무 반도체 장치의 제조방법
JP3165304B2 (ja) * 1992-12-04 2001-05-14 株式会社半導体エネルギー研究所 半導体装置の作製方法及び半導体処理装置
US5691794A (en) 1993-02-01 1997-11-25 Canon Kabushiki Kaisha Liquid crystal display device
DE634699T1 (de) * 1993-07-16 1996-02-15 Semiconductor Systems Inc Gruppiertes fotolithografisches System.
US5593606A (en) 1994-07-18 1997-01-14 Electro Scientific Industries, Inc. Ultraviolet laser system and method for forming vias in multi-layered targets
US5632667A (en) * 1995-06-29 1997-05-27 Delco Electronics Corporation No coat backside wafer grinding process
JPH09216085A (ja) 1996-02-07 1997-08-19 Canon Inc 基板の切断方法及び切断装置
JPH1027971A (ja) 1996-07-10 1998-01-27 Nec Corp 有機薄膜多層配線基板の切断方法
EP1357584A3 (en) 1996-08-01 2005-01-12 Surface Technology Systems Plc Method of surface treatment of semiconductor substrates
US6426484B1 (en) 1996-09-10 2002-07-30 Micron Technology, Inc. Circuit and method for heating an adhesive to package or rework a semiconductor die
US5920973A (en) 1997-03-09 1999-07-13 Electro Scientific Industries, Inc. Hole forming system with multiple spindles per station
JP3230572B2 (ja) 1997-05-19 2001-11-19 日亜化学工業株式会社 窒化物系化合物半導体素子の製造方法及び半導体発光素子
US6312525B1 (en) 1997-07-11 2001-11-06 Applied Materials, Inc. Modular architecture for semiconductor wafer fabrication equipment
US6057180A (en) 1998-06-05 2000-05-02 Electro Scientific Industries, Inc. Method of severing electrically conductive links with ultraviolet laser output
US6562698B2 (en) 1999-06-08 2003-05-13 Kulicke & Soffa Investments, Inc. Dual laser cutting of wafers
JP2001044144A (ja) 1999-08-03 2001-02-16 Tokyo Seimitsu Co Ltd 半導体チップの製造プロセス
JP3348700B2 (ja) * 1999-08-19 2002-11-20 株式会社東京精密 エッチング装置
JP4318353B2 (ja) * 1999-10-01 2009-08-19 パナソニック株式会社 基板の製造方法
JP2001110811A (ja) 1999-10-08 2001-04-20 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP4387007B2 (ja) 1999-10-26 2009-12-16 株式会社ディスコ 半導体ウェーハの分割方法
JP2001144126A (ja) 1999-11-12 2001-05-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置
JP2001148358A (ja) 1999-11-19 2001-05-29 Disco Abrasive Syst Ltd 半導体ウェーハ及び該半導体ウェーハの分割方法
US6300593B1 (en) 1999-12-07 2001-10-09 First Solar, Llc Apparatus and method for laser scribing a coated substrate
KR100850262B1 (ko) 2000-01-10 2008-08-04 일렉트로 싸이언티픽 인더스트리이즈 인코포레이티드 초단 펄스 폭을 가진 레이저 펄스의 버스트로 메모리링크를 처리하기 위한 레이저 시스템 및 방법
US6887804B2 (en) 2000-01-10 2005-05-03 Electro Scientific Industries, Inc. Passivation processing over a memory link
US6383931B1 (en) 2000-02-11 2002-05-07 Lam Research Corporation Convertible hot edge ring to improve low-K dielectric etch
AU2001251172A1 (en) 2000-03-30 2001-10-15 Electro Scientific Industries, Inc. Laser system and method for single pass micromachining of multilayer workpieces
US7106736B2 (en) 2000-06-09 2006-09-12 Broadcom Corporation Gigabit switch supporting multiple stacking configurations
JP3485525B2 (ja) * 2000-07-06 2004-01-13 沖電気工業株式会社 半導体装置の製造方法
US6593542B2 (en) 2000-07-12 2003-07-15 Electro Scientific Industries, Inc. UV laser system and method for single pulse severing of IC fuses
US6676878B2 (en) 2001-01-31 2004-01-13 Electro Scientific Industries, Inc. Laser segmented cutting
JP4109823B2 (ja) 2000-10-10 2008-07-02 株式会社東芝 半導体装置の製造方法
US6712983B2 (en) * 2001-04-12 2004-03-30 Memsic, Inc. Method of etching a deep trench in a substrate and method of fabricating on-chip devices and micro-machined structures using the same
US6759275B1 (en) 2001-09-04 2004-07-06 Megic Corporation Method for making high-performance RF integrated circuits
CN100369235C (zh) 2001-10-01 2008-02-13 埃克赛尔技术有限公司 加工衬底的方法及系统
US6642127B2 (en) 2001-10-19 2003-11-04 Applied Materials, Inc. Method for dicing a semiconductor wafer
JP3910843B2 (ja) 2001-12-13 2007-04-25 東京エレクトロン株式会社 半導体素子分離方法及び半導体素子分離装置
JP4006994B2 (ja) 2001-12-18 2007-11-14 株式会社リコー 立体構造体の加工方法、立体形状品の製造方法及び立体構造体
US6706998B2 (en) 2002-01-11 2004-03-16 Electro Scientific Industries, Inc. Simulated laser spot enlargement
JP4447325B2 (ja) 2002-02-25 2010-04-07 株式会社ディスコ 半導体ウェーハの分割方法
KR100451950B1 (ko) 2002-02-25 2004-10-08 삼성전자주식회사 이미지 센서 소자 웨이퍼 소잉 방법
JP2003257896A (ja) 2002-02-28 2003-09-12 Disco Abrasive Syst Ltd 半導体ウェーハの分割方法
ATE316691T1 (de) 2002-04-19 2006-02-15 Xsil Technology Ltd Laser-behandlung
JP4354675B2 (ja) * 2002-06-04 2009-10-28 ローツェ株式会社 薄板状電子部品クリーン移載装置および薄板状電子製品製造システム
JP2004031526A (ja) 2002-06-24 2004-01-29 Toyoda Gosei Co Ltd ３族窒化物系化合物半導体素子の製造方法
US6582983B1 (en) 2002-07-12 2003-06-24 Keteca Singapore Singapore Method and wafer for maintaining ultra clean bonding pads on a wafer
JP4286497B2 (ja) 2002-07-17 2009-07-01 新光電気工業株式会社 半導体装置の製造方法
JP3908148B2 (ja) 2002-10-28 2007-04-25 シャープ株式会社 積層型半導体装置
US20050023260A1 (en) * 2003-01-10 2005-02-03 Shinya Takyu Semiconductor wafer dividing apparatus and semiconductor device manufacturing method
US20040157457A1 (en) 2003-02-12 2004-08-12 Songlin Xu Methods of using polymer films to form micro-structures
JP2004273895A (ja) 2003-03-11 2004-09-30 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法
US7087452B2 (en) 2003-04-22 2006-08-08 Intel Corporation Edge arrangements for integrated circuit chips
JP2004322168A (ja) 2003-04-25 2004-11-18 Disco Abrasive Syst Ltd レーザー加工装置
JP2004349503A (ja) * 2003-05-22 2004-12-09 Tokyo Electron Ltd 被処理体の処理システム及び処理方法
JP4231349B2 (ja) 2003-07-02 2009-02-25 株式会社ディスコ レーザー加工方法およびレーザー加工装置
JP3842769B2 (ja) * 2003-09-01 2006-11-08 株式会社東芝 レーザ加工装置、レーザ加工方法、及び半導体装置の製造方法
JP4080405B2 (ja) * 2003-09-22 2008-04-23 大日本スクリーン製造株式会社 基板処理装置
JP4408361B2 (ja) 2003-09-26 2010-02-03 株式会社ディスコ ウエーハの分割方法
JP2005116844A (ja) * 2003-10-09 2005-04-28 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US7128806B2 (en) 2003-10-21 2006-10-31 Applied Materials, Inc. Mask etch processing apparatus
JP4471632B2 (ja) 2003-11-18 2010-06-02 株式会社ディスコ ウエーハの加工方法
JP4781634B2 (ja) * 2004-03-30 2011-09-28 日東電工株式会社 レーザー加工品の製造方法及びレーザー加工用保護シート
JP2005203541A (ja) 2004-01-15 2005-07-28 Disco Abrasive Syst Ltd ウエーハのレーザー加工方法
JP2005303191A (ja) * 2004-04-15 2005-10-27 Renesas Technology Corp 半導体装置の製造方法
US7459377B2 (en) 2004-06-08 2008-12-02 Panasonic Corporation Method for dividing substrate
US7804043B2 (en) * 2004-06-15 2010-09-28 Laserfacturing Inc. Method and apparatus for dicing of thin and ultra thin semiconductor wafer using ultrafast pulse laser
US7687740B2 (en) 2004-06-18 2010-03-30 Electro Scientific Industries, Inc. Semiconductor structure processing using multiple laterally spaced laser beam spots delivering multiple blows
US7507638B2 (en) 2004-06-30 2009-03-24 Freescale Semiconductor, Inc. Ultra-thin die and method of fabricating same
US7199050B2 (en) 2004-08-24 2007-04-03 Micron Technology, Inc. Pass through via technology for use during the manufacture of a semiconductor device
JP4018096B2 (ja) 2004-10-05 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法、及び半導体素子の製造方法
US20060088984A1 (en) 2004-10-21 2006-04-27 Intel Corporation Laser ablation method
US20060086898A1 (en) 2004-10-26 2006-04-27 Matsushita Electric Industrial Co., Ltd. Method and apparatus of making highly repetitive micro-pattern using laser writer
US20060146910A1 (en) 2004-11-23 2006-07-06 Manoochehr Koochesfahani Method and apparatus for simultaneous velocity and temperature measurements in fluid flow
JP4288229B2 (ja) 2004-12-24 2009-07-01 パナソニック株式会社 半導体チップの製造方法
US7875898B2 (en) 2005-01-24 2011-01-25 Panasonic Corporation Semiconductor device
JP2006248191A (ja) * 2005-03-14 2006-09-21 Asahi Kasei Chemicals Corp シート状あるいは円筒状の樹脂製印刷基材の製造方法
JP2006254302A (ja) * 2005-03-14 2006-09-21 Canon Inc 画像処理装置、画像処理方法及びプログラム
US7361990B2 (en) 2005-03-17 2008-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing cracking of high-lead or lead-free bumps by matching sizes of contact pads and bump pads
JP4478053B2 (ja) 2005-03-29 2010-06-09 株式会社ディスコ 半導体ウエーハ処理方法
JP4285455B2 (ja) 2005-07-11 2009-06-24 パナソニック株式会社 半導体チップの製造方法
JP4599243B2 (ja) 2005-07-12 2010-12-15 株式会社ディスコ レーザー加工装置
TWI295816B (en) * 2005-07-19 2008-04-11 Applied Materials Inc Hybrid pvd-cvd system
JP2007073670A (ja) * 2005-09-06 2007-03-22 Disco Abrasive Syst Ltd 水溶性樹脂被覆方法
US9138913B2 (en) 2005-09-08 2015-09-22 Imra America, Inc. Transparent material processing with an ultrashort pulse laser
JP4769560B2 (ja) 2005-12-06 2011-09-07 株式会社ディスコ ウエーハの分割方法
US20070262051A1 (en) * 2006-05-12 2007-11-15 Advanced Chip Engineering Technology Inc. Method of plasma etching with pattern mask
JP4372115B2 (ja) 2006-05-12 2009-11-25 パナソニック株式会社 半導体装置の製造方法、および半導体モジュールの製造方法
US8198566B2 (en) 2006-05-24 2012-06-12 Electro Scientific Industries, Inc. Laser processing of workpieces containing low-k dielectric material
US20070272666A1 (en) 2006-05-25 2007-11-29 O'brien James N Infrared laser wafer scribing using short pulses
JP4480728B2 (ja) 2006-06-09 2010-06-16 パナソニック株式会社 Ｍｅｍｓマイクの製造方法
JP5134795B2 (ja) * 2006-08-23 2013-01-30 日本写真印刷株式会社 成形同時加飾成形品の製法
KR101262386B1 (ko) 2006-09-25 2013-05-08 엘지이노텍 주식회사 질화물 반도체 발광소자의 제조 방법
JP4544231B2 (ja) 2006-10-06 2010-09-15 パナソニック株式会社 半導体チップの製造方法
JP4840200B2 (ja) 2007-03-09 2011-12-21 パナソニック株式会社 半導体チップの製造方法
JP4840872B2 (ja) * 2007-03-29 2011-12-21 東京エレクトロン株式会社 基板処理装置及びその大気搬送ユニット
US7926410B2 (en) 2007-05-01 2011-04-19 J.R. Automation Technologies, L.L.C. Hydraulic circuit for synchronized horizontal extension of cylinders
KR101634970B1 (ko) 2007-05-18 2016-06-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제조 방법
JP4488037B2 (ja) 2007-07-24 2010-06-23 パナソニック株式会社 半導体ウェハの処理方法
JP2009034694A (ja) 2007-07-31 2009-02-19 Disco Abrasive Syst Ltd レーザ加工方法
US7989319B2 (en) 2007-08-07 2011-08-02 Semiconductor Components Industries, Llc Semiconductor die singulation method
US8012857B2 (en) 2007-08-07 2011-09-06 Semiconductor Components Industries, Llc Semiconductor die singulation method
JP5205012B2 (ja) 2007-08-29 2013-06-05 株式会社半導体エネルギー研究所 表示装置及び当該表示装置を具備する電子機器
TW200935506A (en) 2007-11-16 2009-08-16 Panasonic Corp Plasma dicing apparatus and semiconductor chip manufacturing method
US8614151B2 (en) 2008-01-04 2013-12-24 Micron Technology, Inc. Method of etching a high aspect ratio contact
US7859084B2 (en) 2008-02-28 2010-12-28 Panasonic Corporation Semiconductor substrate
EP2252426A4 (en) * 2008-03-21 2014-08-06 Imra America Inc METHODS AND SYSTEMS FOR LASER MATERIAL PROCESSING
JP5163358B2 (ja) * 2008-03-26 2013-03-13 日立化成株式会社 半導体ウエハのダイシング方法
WO2009126907A2 (en) 2008-04-10 2009-10-15 Applied Materials, Inc. Laser-scribing platform and hybrid writing strategy
US20100013036A1 (en) 2008-07-16 2010-01-21 Carey James E Thin Sacrificial Masking Films for Protecting Semiconductors From Pulsed Laser Process
KR101026010B1 (ko) 2008-08-13 2011-03-30 삼성전기주식회사 레이저 가공장치 및 레이저 가공방법
US8426250B2 (en) * 2008-10-22 2013-04-23 Intel Corporation Laser-assisted chemical singulation of a wafer
JP2010165963A (ja) 2009-01-19 2010-07-29 Furukawa Electric Co Ltd:The 半導体ウェハの処理方法
US10307862B2 (en) 2009-03-27 2019-06-04 Electro Scientific Industries, Inc Laser micromachining with tailored bursts of short laser pulses
US8609512B2 (en) 2009-03-27 2013-12-17 Electro Scientific Industries, Inc. Method for laser singulation of chip scale packages on glass substrates
US8642448B2 (en) 2010-06-22 2014-02-04 Applied Materials, Inc. Wafer dicing using femtosecond-based laser and plasma etch
US8802545B2 (en) 2011-03-14 2014-08-12 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US8598016B2 (en) 2011-06-15 2013-12-03 Applied Materials, Inc. In-situ deposited mask layer for device singulation by laser scribing and plasma etch
US8557682B2 (en) 2011-06-15 2013-10-15 Applied Materials, Inc. Multi-layer mask for substrate dicing by laser and plasma etch
US8703581B2 (en) 2011-06-15 2014-04-22 Applied Materials, Inc. Water soluble mask for substrate dicing by laser and plasma etch
US8557683B2 (en) 2011-06-15 2013-10-15 Applied Materials, Inc. Multi-step and asymmetrically shaped laser beam scribing

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101002315A (zh) * 2004-08-02 2007-07-18 松下电器产业株式会社 半导体器件的制造方法以及半导体晶片分割掩膜的形成装置
US20060205182A1 (en) * 2005-03-10 2006-09-14 Nec Electronics Corporation Method for manufacturing semiconductor device
US20090014052A1 (en) * 2005-10-07 2009-01-15 Borden Peter G Module having an improved thin film solar cell interconnect
CN101064245A (zh) * 2006-04-25 2007-10-31 力晶半导体股份有限公司 硬掩模层与半导体元件的制造方法
CN101542714A (zh) * 2007-02-08 2009-09-23 松下电器产业株式会社 半导体芯片制造方法
CN101315871A (zh) * 2007-05-30 2008-12-03 台湾积体电路制造股份有限公司 晶片的制造方法与多项目晶片
US20100311223A1 (en) * 2009-06-05 2010-12-09 Chun Jung Hwan Method Of Dicing Wafer Using Plasma

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113632204A (zh) * 2020-03-09 2021-11-09 互应化学工业株式会社 用于制造半导体器件芯片的方法和保护性组合物
US11319458B2 (en) 2020-03-09 2022-05-03 Goo Chemical Co., Ltd. Method for fabricating semiconductor device chips and protective composition
TWI773170B (zh) * 2020-03-09 2022-08-01 日商互應化學工業股份有限公司 用於製造半導體裝置晶片的方法及保護性組成物

Also Published As

Publication number Publication date
CN103563054A (zh) 2014-02-05
TWI478229B (zh) 2015-03-21
US9263308B2 (en) 2016-02-16
TW201250820A (en) 2012-12-16
WO2012173768A3 (en) 2013-02-21
JP2014523112A (ja) 2014-09-08
TW201511106A (zh) 2015-03-16
KR102036728B1 (ko) 2019-10-25
TWI541881B (zh) 2016-07-11
US20120322233A1 (en) 2012-12-20
WO2012173768A2 (en) 2012-12-20
JP2015159296A (ja) 2015-09-03
JP6357099B2 (ja) 2018-07-11
CN106206277A (zh) 2016-12-07
JP6113214B2 (ja) 2017-04-12
KR20140041749A (ko) 2014-04-04
US8703581B2 (en) 2014-04-22
KR101534229B1 (ko) 2015-07-06
US20140174659A1 (en) 2014-06-26
KR20150001827A (ko) 2015-01-06

Similar Documents

Publication Publication Date Title
CN107845607A (zh) 通过激光与等离子体蚀刻的基板切割所用的水溶性掩模
KR101463152B1 (ko) 레이저 스크라이빙 및 플라즈마 에칭에 의한 디바이스 싱귤레이션을 위한 인-시튜 증착된 마스크 층
CN106229262B (zh) 用于以激光及等离子体蚀刻切割基板的多层掩模
US20140057414A1 (en) Mask residue removal for substrate dicing by laser and plasma etch

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180327

RJ01 Rejection of invention patent application after publication