CN101315871A - 晶片的制造方法与多项目晶片 - Google Patents
晶片的制造方法与多项目晶片 Download PDFInfo
- Publication number
- CN101315871A CN101315871A CNA2007101869118A CN200710186911A CN101315871A CN 101315871 A CN101315871 A CN 101315871A CN A2007101869118 A CNA2007101869118 A CN A2007101869118A CN 200710186911 A CN200710186911 A CN 200710186911A CN 101315871 A CN101315871 A CN 101315871A
- Authority
- CN
- China
- Prior art keywords
- crystal grain
- wafer
- type crystal
- manufacture method
- client
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 37
- 238000012360 testing method Methods 0.000 claims abstract description 9
- 239000004065 semiconductor Substances 0.000 claims abstract description 7
- 239000013078 crystal Substances 0.000 claims description 159
- 238000005516 engineering process Methods 0.000 claims description 34
- 238000000034 method Methods 0.000 claims description 32
- 238000013461 design Methods 0.000 claims description 31
- 238000000059 patterning Methods 0.000 claims description 23
- 238000005520 cutting process Methods 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 10
- 230000001681 protective effect Effects 0.000 claims description 8
- 238000004806 packaging method and process Methods 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 235000012431 wafers Nutrition 0.000 description 91
- 239000010410 layer Substances 0.000 description 40
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 239000002390 adhesive tape Substances 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 238000005406 washing Methods 0.000 description 5
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 101150064138 MAP1 gene Proteins 0.000 description 1
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 description 1
- AUEPDNOBDJYBBK-UHFFFAOYSA-N [Si].[C-]#[O+] Chemical compound [Si].[C-]#[O+] AUEPDNOBDJYBBK-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- -1 nitration case Substances 0.000 description 1
- 238000006396 nitration reaction Methods 0.000 description 1
- 238000011056 performance test Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000004576 sand Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
- G06Q50/00—Information and communication technology [ICT] specially adapted for implementation of business processes of specific business sectors, e.g. utilities or tourism
- G06Q50/04—Manufacturing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/30—Computing systems specially adapted for manufacturing
Landscapes
- Business, Economics & Management (AREA)
- Engineering & Computer Science (AREA)
- Primary Health Care (AREA)
- Strategic Management (AREA)
- Economics (AREA)
- General Health & Medical Sciences (AREA)
- Human Resources & Organizations (AREA)
- Marketing (AREA)
- Manufacturing & Machinery (AREA)
- Health & Medical Sciences (AREA)
- Tourism & Hospitality (AREA)
- Physics & Mathematics (AREA)
- General Business, Economics & Management (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
本发明提供一种晶片的制造方法与多项目晶片，该方法包括：制造半导体晶片，其具有多个晶粒，包括至少可操作的第一型晶粒与可操作的第二型晶粒，而该第二型晶粒不同于该第一型晶粒；使该第二型晶粒无法操作而维持该第一型晶粒可操作；以及提供晶片，其具有可操作的该第一型晶粒与无法操作的该第二型晶粒位于其上，以测试该第一型晶粒。本发明还提供一种多项目晶片。本发明可以使对每个客户所提供的晶片上只有此客户的晶粒为可操作，而根据其他客户所设计的晶粒则为无法操作或被完全移除。
Description
技术领域
本发明关于半导体制造，且特别关于多项目晶片(Multi Project Wafer，MPW)与其制造方法。
背景技术
多项目晶片(Multi Project Wafer，MPW)模式允许在同一晶片中制造不同元件(或集成电路)并使用相同的掩膜组。在多项目晶片服务中，不同的元件可使用不同的设计、不同的工艺技术及/或不同数目的掩膜层。多项目晶片允许半导体晶片代工在许多不同的客户之间分割晶片与掩膜的成本以降低每个客户的成本。多项目晶片对进阶的工艺发展，例如90nm、60nm与45nm技术具有优势。
在一般多项目晶片服务中，例如由中国台湾集成电路制造公司所提供的“CYBERSHUTTLETM”所制造的晶片，包括两种以上的晶粒以提供给两个以上的客户。之后将晶粒切割，然后拣选各类型的晶粒以给予个别的客户。
然而，交付此种裸露的晶片并不能符合一些客户在晶片上执行客户端性能测试与系统级封装发展的需求。
发明内容
本发明提供一种晶片的制造方法，包括：制造半导体晶片，其具有多个晶粒，包括至少可操作的第一型晶粒与可操作的第二型晶粒，而该第二型晶粒不同于该第一型晶粒；使该第二型晶粒无法操作而维持该第一型晶粒可操作；以及提供晶片，其具有可操作的该第一型晶粒与无法操作的该第二型晶粒位于其上，以测试该第一型晶粒。
如上所述的晶片的制造方法，其中所述多个晶粒具有后段工艺层，且使该第二型晶粒无法操作的步骤包括形成多个切割口以至少切穿该第二型晶粒的后段工艺层。
如上所述的晶片的制造方法，其中该形成多个切割口的步骤包括使用激光或晶粒切割。
如上所述的晶片的制造方法，其中所述多个晶粒具有后段工艺层，且使该第二型晶粒无法操作的步骤包括至少蚀刻穿过该第二型晶粒的后段工艺层。
如上所述的晶片的制造方法，还包括：在该蚀刻前提供保护材料于该第一型晶粒之上；以及在该蚀刻后将该保护材料自该第一型晶粒上移除。
如上所述的晶片的制造方法，其中该晶片为多项目晶片。
如上所述的晶片的制造方法，其中该制造步骤包括：根据第一客户的设计制造该第一型晶粒；以及根据第二客户的设计制造该第二型晶粒，其中该第一客户不同于该第二客户。
如上所述的晶片的制造方法，其中该提供步骤包括提供该晶片给该第一客户，该晶片具有可操作的该第一型晶粒与无法操作的该第二型晶粒。
如上所述的晶片的制造方法，其中该第一客户执行下列步骤：研磨该晶片背面；在研磨后切割该晶片，以得到单独的该第一型晶粒；以及将该第一型晶粒装入单独的封装体中。
如上所述的晶片的制造方法，其中该制造步骤包括维持未图案化环在晶片不含任何晶粒的周边上。
如上所述的晶片的制造方法，其中该未图案化环的半径尺寸至少约10mm。
本发明提供另一种晶片的制造方法，包括：制造半导体晶片，其具有多个晶粒，包括至少可操作的第一型晶粒与可操作的第二型晶粒，而该第二型晶粒不同于该第一型晶粒；切穿或移除该第二型晶粒的多个后段工艺层以使该第二型晶粒无法操作，而维持该第一型晶粒可操作；以及提供晶片，其具有可操作的该第一型晶粒与无法操作的该第二型晶粒位于其上，以测试该第一型晶粒。
本发明还提供一种多项目晶片，包括：多个可操作的第一设计晶粒；多个无法操作的第二设计晶粒，该第二设计不同于该第一设计。上述多项目晶片具有未图案化环在该晶片的外围，而未图案化环位于该晶片具有该第一设计晶粒与该第二设计晶粒的一侧上。
如上所述的多项目晶片，其中所述多个无法操作的第二设计晶粒具有多个切口于其上表面上。
如上所述的多项目晶片，其中该第二设计晶粒具有后段工艺层，且该切口延伸穿过该后段工艺层。
如上所述的多项目晶片，其中该未图案化环的半径尺寸至少约10mm。
本发明可以使对每个客户所提供的晶片上只有此客户的晶粒为可操作，而根据其他客户所设计的晶粒则为无法操作或被完全移除。
为了让本发明的上述和其他目的、特征、和优点能更明显易懂，下面特举优选实施例，并配合所附附图，作详细说明如下。
附图说明
图1显示制造多项目晶片的实施例的方法流程图。
图2显示图1中使晶粒无法操作的步骤的细部步骤。
图3显示多项目晶片的平面图。
图4显示经过使第二型晶粒无法操作的步骤后的图3的平面图。
图5显示图4的剖面图。
其中，附图标记说明如下：
100～制造一晶片，其具有第一型晶粒、第二型晶粒以及10mm的未图案化环
102～使第二型晶粒无法操作而维持第一型晶粒可操作
104～提供给第一客户具有操作的第一型晶粒与无法操作的第二型晶粒的晶片
106～对第一型晶粒进行晶片级测试
108～贴上背面研磨胶带
110～晶片的背面研磨
112～水洗
114～切割晶片
116～将第一型晶粒装入封装体中
210～以晶粒锯形成切口穿过后段工艺层
220～以激光锯形成切口穿过后段工艺层
230～对第一型晶粒提供保护材料
231～蚀刻第二型晶粒以移除后段工艺层
232～从第一型晶粒移除保护材料
A、B、C、D、E～晶粒
300～晶片
302～未图案化环
304～背面研磨胶带
306～后段工艺层
310～未图案化环302的半径尺寸
具体实施方式
图1为实施方法的流程图。图3-图5显示由图1的方法所制得之晶片。
在步骤100(图1)，制造半导体多项目晶片300(图3)，其具有多个晶粒(A、B、C、D与E)。晶粒A-E包括至少可操作的第一型晶粒A与可操作的第二型晶粒B，而第二型不同于第一型。依照一个或多个客户的需求可制造许多型的晶粒。在一些实施例中，根据第一客户的设计制造第一晶粒A，且根据第二客户的设计制造第二晶粒B，而第二客户与第一客户不同。
在步骤102中，使第二型晶粒B变为不可操作，而维持第一型晶粒可操作。此步骤可通过各种技术来执行，而相关的例子将于以下图2中的叙述中讨论。图4显示使第二型晶粒B无法操作后的晶片。在图4中。晶粒B、C、D与E皆以斜线显示，代表其皆变为无法操作。
通过使第二型晶粒B变为无法操作，此方法允许使用多项目晶片服务，以使用单一掩膜组于单一晶片上制造多个不同的集成电路设计，且可将整个晶片交付给第一客户，仍可保护第二客户的知识产权(设计)不被第一客户所取得。在一些实施例中，将对第二型晶粒的电路进行扰乱、切断、移除或短路的动作。在一些实施例中，将后段工艺(back-end-of-line)内连线层切穿。在一些实施例中则将后段工艺内连线层移除。
在以下所叙述的实施例中，至少使一种类型(第二型晶粒B)的晶粒无法操作，但也可使任意数种类型的晶粒无法操作。优选地，假设为第一客户制造第一型晶粒A，则所有为第一客户所制造的晶粒皆维持完整且可操作，而所有为其他客户所制造的晶粒则使其无法操作。然而，在其它实施例中，如果第一客户希望一个晶片只有一种类型的可操作晶片，也可让第一客户的其它型晶粒(例如晶粒C)变为无法操作。
回到图1、图4与图5，在步骤104，提供晶片给第一客户，其上具有可操作的第一型晶粒A与无法操作的第二型晶粒B以测试第一型晶粒A。
在步骤106中，在执行切割步骤之前，第一客户执行晶片300上的第一型晶粒A的晶片级测试。在一些实施例中，第一客户可省略晶片级测试步骤(例如，第一客户只对系统级封装(SiP)感兴趣)。
在步骤108-112，在一些实施例中，第一客户执行背面研磨操作以减少晶片的厚度。例如晶片300的原始厚度可能为31密尔(mil)(775μm)，但第一客户希望将晶粒装入为大小为6-12密尔(150-330μm)的晶粒所设的封装体。本发明的方法允许多项目晶片客户在完整的晶片上执行背面研磨。如果第一客户所要使用的封装体可接受原晶片的厚度而不需研磨，则可省略步骤108-112。
在步骤108中，在晶片300的主动侧上贴上背面研磨(backside grinding，BG)胶带304，如图5所示。背面研磨胶带304保护晶片的主动侧。
在步骤110中，第一客户在晶片300上执行背面研磨。
在步骤112，在研磨步骤期间，执行水洗步骤以从晶片300冲掉被刮下的材料，并冷却晶片与研磨砂轮(未显示)。
在一些实施例中，晶片300在主动面上具有未图案化环302位于晶片300的周边。未图案化环302不具有任何晶粒A-E。发明人已确认，在无外围未图案化环302的情况下实施水洗会导致研磨力量(grinding force)不均匀。而不均匀的研磨力量会使晶粒300破裂。反之，在实施水洗期间，如果具有外围未图案化环302可使研磨力量更均匀且减少晶片300的破裂。不受限于特定理论，外围未图案化环302改善了背面研磨胶带304的密封作用，而维持更均匀的压力。在一些实施例中，未图案化环302的半径尺寸310至少约为10mm。
在步骤114中，在背面研磨步骤后切割晶片300，以得到单独的第一型晶粒。若晶片300包括一种以上为第一客户所制造的晶粒，且所有为第一客户所制造的晶粒皆维持在可操作的情况下，而接着对第一客户的晶粒进行分类。
在步骤116中，由客户将第一型晶粒装入单独的封装体中。
图2为使第二型晶粒无法操作的步骤102的流程图。图2显示三个可执行的替代方法。而此三个替代方法仅为举例说明，并不限制于此。
图2假定第二型晶粒B具有多个后段工艺内连线层306，其用来连接晶粒的外部电极与晶粒主动面上的电极。例如后段工艺层306可包括多个介电层，其具有第二层金属(M2)至最上层金属(MT)与顶部保护层，以及用来连接多个金属层的导孔层。
在步骤210中，根据替代步骤，可使用晶粒锯(即钻石刀)或其它机械切割器形成多个切口，以至少穿过后段工艺层306。在一些实施例中，可视需要将切口延伸得比后段工艺层306的底部还深，且可延伸进入基底主动层的表面。通过切穿所有后段工艺层306，切断晶粒基底主动层上的电极与晶粒外部端的连接，摧毁第二客户的晶粒的内金属介电层。在一些实施例中，可形成具有整齐间距的切口，且使切口互相接近以切断穿过晶粒的主要电路。在另一实施例中，切口形成在晶粒特别位置，以相对较小(或少)数目的切口来切断所有基底主动层上的电极与外部电极之间的所有内连接途径。在一些实施例中，当切口彼此太靠近而结合，则实质上是把研磨后段工艺层306整个移除。
在步骤220，在替代实施例中，使用激光形成多个切口至少穿过后段工艺层306步骤。适合的激光包括紫外线二极体激光(UV diode laser)或二氧化碳激光(CO2laser)。
在步骤230-232，在一些实例中，使第二型晶粒无法操作的步骤包括至少蚀刻穿过第二型晶粒B的后段工艺层306。
在步骤230，在蚀刻步骤前形成保护材料(例如光致抗蚀剂)于第一型晶粒A之上。
在步骤231中，执行干(等离子体)或湿蚀刻以移除第二型晶粒B，而不损伤第一型晶粒A，且不移除外围未图案化环302。可使用任何适合移除晶片基底与层间介电(interlayer dielectric，ILD)材料的等离子体与蚀刻剂。
在步骤232中，在蚀刻步骤后自第一型晶粒A移除保护材料。
本领域技术人员可轻易使用其它技术来使第二型晶粒B变成无法操作。
图4与图5显示多项目晶片300的例子，其已可交付给第一客户。
晶片300例如可为硅基底、III-V化合物基底、硅/锗基底或绝缘层上硅基底。
晶片300的内连线层306包括多个介电层与金属层，具有介层孔连接连续的两金属层。介电层可包括，例如氮碳化硅(silicon carbon nitride)层、氧碳化硅(silicon carbon oxide)层、氧化层、氮化层、氮氧化层或其他具有不同蚀刻选择比的介电层或上述的组合。介电层可通过例如化学气相沉积来形成。金属层可包括，例如铜或铝。
晶片300具有多个可操作的第一设计的晶粒A。晶片300具有多个无法操作的第二设计的晶粒B，而第二设计与第一设计不同。在图4的实施例中，额外的晶粒C、D与E也显示为斜线，代表也将其变成无法操作。晶片300具有未图案化环302在晶片的外围上，而未图案化环位于晶片具有该第一发计晶粒A与该第二设计晶粒B的一侧上。未图案化环302的半径尺寸至少为约10mm。
在图4中，斜线所显示的无法操作的第二设计晶粒B，具有多个切口位于其顶部表面上且延伸穿过后段工艺层306，或者是将其具有的后段工艺层306移除(如图5所显示)。
本领域技术人员可轻易了解，可对晶片或晶片组使用相同的掩膜组，让其中的第二客户的第二型晶粒B维持在可操作的情况下，且使晶粒A、C、D与E变成无法操作，以保护第一与其他客户的知识产权。而第二客户只可对其所有的第二型晶粒B进行测试。
可提供额外的晶片给予剩余晶粒C、D与E的客户。在每个例子中，对每个客户所提供的晶片上只有此客户的晶粒为可操作，而根据其他客户所设计的晶粒则为无法操作或被完全移除。
虽然本发明已以优选实施例公开如上，然其并非用以限制本发明，本领域技术人员在不脱离本发明的精神和范围内，当可作些许变更与修饰，因此本发明的保护范围当视所附的权利要求书所界定的范围为准。
Claims (15)
1.一种晶片的制造方法，包括：
制造半导体晶片，其具有多个晶粒，包括至少可操作的第一型晶粒与可操作的第二型晶粒，而该第二型晶粒不同于该第一型晶粒；
使该第二型晶粒无法操作而维持该第一型晶粒可操作；以及
提供该晶片，其具有可操作的该第一型晶粒与无法操作的该第二型晶粒位于其上，以测试该第一型晶粒。
2.如权利要求1所述的晶片的制造方法，其中所述多个晶粒具有后段工艺层，且使该第二型晶粒无法操作的步骤包括形成多个切割口以至少切穿该第二型晶粒的后段工艺层。
3.如权利要求2所述的晶片的制造方法，其中该形成多个切割口的步骤包括使用激光或晶粒切割。
4.如权利要求1所述的晶片的制造方法，其中所述多个晶粒具有后段工艺层，且使该第二型晶粒无法操作的步骤包括至少蚀刻穿过该第二型晶粒的后段工艺层。
5.如权利要求4所述的晶片的制造方法，还包括：
在该蚀刻前提供保护材料于该第一型晶粒之上；以及
在该蚀刻后将该保护材料自该第一型晶粒上移除。
6.如权利要求1所述的晶片的制造方法，其中该晶片为多项目晶片。
7.如权利要求1所述的晶片的制造方法，其中该制造步骤包括：
根据第一客户的设计制造该第一型晶粒；以及
根据第二客户的设计制造该第二型晶粒，其中该第一客户不同于该第二客户。
8.如权利要求7所述的晶片的制造方法，其中该提供步骤包括提供该晶片给该第一客户，该晶片具有可操作的该第一型晶粒与无法操作的该第二型晶粒。
9.如权利要求8所述的晶片的制造方法，其中该第一客户执行下列步骤：
研磨该晶片背面；
在研磨后切割该晶片，以得到单独的该第一型晶粒；以及
将该第一型晶粒装入单独的封装体中。
10.如权利要求1所述的晶片的制造方法，其中该制造步骤包括维持未图案化环在晶片不含任何晶粒的周边上。
11.如权利要求10所述的晶片的制造方法，其中该未图案化环的半径尺寸至少约10mm。
12.一种多项目晶片，包括：
多个可操作的第一设计晶粒；
多个无法操作的第二设计晶粒，该第二设计不同于该第一设计；以及
未图案化环在该晶片的外围，而该未图案化环位于该晶片具有该第一设计晶粒与该第二设计晶粒的一侧上。
13.如权利要求12所述的多项目晶片，其中所述多个无法操作的第二设计晶粒具有多个切口于其上表面上。
14.如权利要求13所述的多项目晶片，其中该第二设计晶粒具有后段工艺层，且该切口延伸穿过该后段工艺层。
15.如权利要求12所述的多项目晶片，其中该未图案化环的半径尺寸至少约10mm。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/755,461 | 2007-05-30 | ||
| US11/755,461 US7851272B2 (en) | 2007-05-30 | 2007-05-30 | Multi-project wafer and method of making same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101315871A true CN101315871A (zh) | 2008-12-03 |
| CN100580872C CN100580872C (zh) | 2010-01-13 |
Family
ID=40087094
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200710186911A Expired - Fee Related CN100580872C (zh) | 2007-05-30 | 2007-11-13 | 晶片的制造方法与多项目晶片 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7851272B2 (zh) |
| CN (1) | CN100580872C (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107845607A (zh) * | 2011-06-15 | 2018-03-27 | 应用材料公司 | 通过激光与等离子体蚀刻的基板切割所用的水溶性掩模 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI417969B (zh) * | 2010-07-21 | 2013-12-01 | Lextar Electronics Corp | 晶片轉移方法及晶片轉移設備 |
| US9140978B2 (en) * | 2010-10-12 | 2015-09-22 | Weng-Dah Ken | Semiconductor multi-project or multi-product wafer process |
| US9069923B2 (en) * | 2011-06-16 | 2015-06-30 | Globalfoundries Singapore Pte. Ltd. | IP protection |
| US9748106B2 (en) * | 2016-01-21 | 2017-08-29 | Micron Technology, Inc. | Method for fabricating semiconductor package |
| US10714411B2 (en) | 2018-03-15 | 2020-07-14 | Globalfoundries Inc. | Interconnected integrated circuit (IC) chip structure and packaging and method of forming same |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5969538A (en) * | 1996-10-31 | 1999-10-19 | Texas Instruments Incorporated | Semiconductor wafer with interconnect between dies for testing and a process of testing |
| US7244665B2 (en) * | 2004-04-29 | 2007-07-17 | Micron Technology, Inc. | Wafer edge ring structures and methods of formation |
| US7337425B2 (en) * | 2004-06-04 | 2008-02-26 | Ami Semiconductor, Inc. | Structured ASIC device with configurable die size and selectable embedded functions |
| US7675153B2 (en) * | 2005-02-02 | 2010-03-09 | Kabushiki Kaisha Toshiba | Semiconductor device having semiconductor chips stacked and mounted thereon and manufacturing method thereof |
| US7749349B2 (en) * | 2006-03-14 | 2010-07-06 | Micron Technology, Inc. | Methods and systems for releasably attaching support members to microfeature workpieces |
| US8124460B2 (en) * | 2006-07-17 | 2012-02-28 | Stats Chippac Ltd. | Integrated circuit package system employing an exposed thermally conductive coating |
| US7626251B2 (en) * | 2006-09-29 | 2009-12-01 | Intel Corporation | Microelectronic die assembly having thermally conductive element at a backside thereof and method of making same |
-
2007
- 2007-05-30 US US11/755,461 patent/US7851272B2/en not_active Expired - Fee Related
- 2007-11-13 CN CN200710186911A patent/CN100580872C/zh not_active Expired - Fee Related
-
2010
- 2010-11-08 US US12/941,240 patent/US8409881B2/en active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107845607A (zh) * | 2011-06-15 | 2018-03-27 | 应用材料公司 | 通过激光与等离子体蚀刻的基板切割所用的水溶性掩模 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20110049516A1 (en) | 2011-03-03 |
| US20080296571A1 (en) | 2008-12-04 |
| US8409881B2 (en) | 2013-04-02 |
| US7851272B2 (en) | 2010-12-14 |
| CN100580872C (zh) | 2010-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6841880B2 (en) | Semiconductor device and method of fabricating semiconductor device with high CMP uniformity and resistance to loss that occurs in dicing | |
| CN100580872C (zh) | 晶片的制造方法与多项目晶片 | |
| US10937694B2 (en) | Chamferless via structures | |
| EP2803081B1 (en) | Integrating through substrate vias into middle-of-line layers of integrated circuits | |
| KR20150127538A (ko) | 웨이퍼 가공 방법 | |
| US20080265378A1 (en) | Scribe line layout design | |
| US10679939B2 (en) | Electrical fuse and/or resistor structures | |
| US20110006389A1 (en) | Suppressing fractures in diced integrated circuits | |
| US20090057842A1 (en) | Selective removal of on-die redistribution interconnects from scribe-lines | |
| CN102130047B (zh) | 半导体管芯切单方法 | |
| KR19990029364A (ko) | 금속화 시스템 | |
| US20060163701A1 (en) | Scribe-line structures and methods of forming the same | |
| CN102130048B (zh) | 半导体管芯切单方法 | |
| US6972251B2 (en) | Method for fabricating copper damascene structures in porous dielectric materials | |
| US11087993B2 (en) | Double replacement metal line patterning | |
| CN102315168A (zh) | 集成电路晶圆切割方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100113 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |