CN104465086A - 多层陶瓷电子元件及其制造方法以及印刷电路板 - Google Patents

多层陶瓷电子元件及其制造方法以及印刷电路板 Download PDF

Info

Publication number
CN104465086A
CN104465086A CN201410448838.7A CN201410448838A CN104465086A CN 104465086 A CN104465086 A CN 104465086A CN 201410448838 A CN201410448838 A CN 201410448838A CN 104465086 A CN104465086 A CN 104465086A
Authority
CN
China
Prior art keywords
electrode
thickness
membrane layer
conductive membrane
ceramic body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410448838.7A
Other languages
English (en)
Inventor
金憓成
郑喜贞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN104465086A publication Critical patent/CN104465086A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y10T29/435—Solid dielectric type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

提供一种待嵌入板中的多层陶瓷电子元件及其制造方法，在该多层陶瓷电子元件中，通过不允许增加外电极的厚度并且形成具有预定或更大的长度的用于通过通路孔将外电极连接至外部电线的外电极的带状表面，整个芯片中的陶瓷本体的厚度增加，从而可以提高芯片强度，并且可以防止诸如破裂等损坏的发生，并且可以提供其制造方法。

Description

多层陶瓷电子元件及其制造方法以及印刷电路板
相关申请的交叉引用
本申请要求于2013年9月24日在韩国知识产权局提交的申请号为10-2013-0113360的韩国专利申请的优先权，其公开内容通过引用结合于此。
技术领域
本发明涉及一种待嵌入板中的多层陶瓷电子元件及其制造方法，以及一种嵌入有多层陶瓷电子元件的印刷电路板。
背景技术
随着电子电路已经变得高致密性和高集成性，安装在印刷电路板(PCB)上的无源元件的安装空间变得不足，为了解决该问题，已经做出持续地努力使元件能够安装在板中，例如嵌入式装置中。尤其是，已经提出了多种用于将作为电容性元件的多层陶瓷电子元件安装到板中的方法。
在将多层陶瓷电子元件安装到板中的多种方法中的一种方法中，用于多层陶瓷电子元件的相同的电介质材料用作用于板和铜线等的材料，并能够用作电极。用于实施将多层陶瓷电子元件嵌入到板中的其它方法包括：通过在板中形成电介质薄膜和具有高介电系数电介质(high-k dielectrics)的聚合基片来形成待嵌入板中的多层陶瓷电子元件的方法，将多层陶瓷电子元件安装在板中的方法等。
通常，多层陶瓷电子元件包括多个由陶瓷材料制成的电介质层，以及设置在电介质层之间的内电极。通过将该多层陶瓷电子元件设置在板中，可以实现具有高电容的嵌入式多层陶瓷电子元件。
在将多层陶瓷电子元件嵌入板中之后，使用激光形成通路孔，以使多层陶瓷电子元件的外电极穿过树脂暴露，并且通路孔填充有镀铜层以将外部电线和多层陶瓷电子元件的外电极彼此电连接。
在这种情况下，为了通过通路孔连接外部电线和多层陶瓷电子元件的外电极，需要形成具有预定长度或更大长度的外部电极的带状表面。然而，在使用现有的浸渍法等形成具有预定长度或更大长度的外部电极的带状表面的情况下，外电极的厚度将变厚，使得由于外电极厚度的增加，不能保证陶瓷本体具有足够的厚度。由于多层陶瓷电子元件的整个芯片厚度与非多层陶瓷电子元件相比更薄，在外电极的带状表面形成为具有较厚的厚度的情况下，陶瓷本体的厚度变得非常薄，从而可能使芯片强度变弱，并且可能导致损坏。
另外，当由多层陶瓷电子元件的陶瓷本体和外电极的厚度所产生的台阶变大时，多层陶瓷电子元件和薄膜之间的间隙变大，使得发生分层的可能性进一步增大。因此，为了减少上述分层，需要减小外电极的厚度。
[现有技术文件]
(专利文件1)韩国专利公开出版号2011-0122008
发明内容
本发明的一方面提供一种待嵌入板中的多层陶瓷电子元件，在该多层陶瓷电子元件中，通过不允许增加外电极的厚度并且形成具有预定长度或更大长度的用于通过通路孔将外电极连接至外部电线的外电极的带状表面，以增大陶瓷本体的整个芯片的厚度，还提供一种制造该多层陶瓷电子元件的方法，以及一种嵌入有多层陶瓷电子元件的印刷电路板。
根据本发明的一个方面，一种待嵌入板中的多层陶瓷电子元件可包括：陶瓷本体，该陶瓷本体包括电介质层，并且具有沿长度方向的两个端表面、沿宽度方向的两个表面、以及沿厚度方向的两个表面；第一内电极和第二内电极，该第一内电极和第二内电极形成为交替地暴露于所述陶瓷本体的沿所述长度方向的两个端表面，所述第一内电极和第二内电极之间设置有电介质层；以及第一外电极和第二外电极，所述第一外电极电连接至所述第一内电极，所述第二外电极电连接至所述第二内电极，所述第一外电极和第二外电极形成在所述陶瓷本体的沿所述长度方向的两个端表面上，其中，所述第一外电极和第二外电极包括第一基电极和第二基电极、导电薄膜层、以及镀层，所述第一基电极和第二基电极形成在所述陶瓷本体的沿所述长度方向的两个端表面上，所述导电薄膜层形成在所述陶瓷本体的沿所述厚度方向的两个表面上，所述镀层形成在所述第一基电极和第二基电极以及所述导电薄膜层上。
所述导电薄膜层的厚度可以为0.1nm至5000nm。
当所述导电薄膜层的厚度定义为tf，并且形成在所述导电薄膜层上的所述镀层的厚度定义为tp时，可以满足1.5≤tp/tf≤10000。
所述导电薄膜层可以包括从包括铜(Cu)、镍(Ni)、钯(Pd)、铂(Pt)、金(Au)、银(Ag)、铁(Fe)、钛(Ti)和碳(C)的组中选取的至少一者。
所述导电薄膜层可以形成为在所述陶瓷本体的沿厚度方向的一个表面的两个端部上彼此分离。
所述导电薄膜层可以形成为连接至所述第一基电极和第二基电极。
所述导电薄膜层可以形成为从所述陶瓷本体的厚度方向的所述两个表面延伸至所述第一基电极和第二基电极。
当形成在所述陶瓷本体的沿厚度方向的一个表面的所述导电薄膜层上的第一外电极和第二外电极的带状表面的宽度定义为BW时，每个BW可以为所述陶瓷本体的长度的25％或更多。
所述陶瓷本体的厚度可以为包括所述外电极的所述多层陶瓷电子元件的总厚度的60％或更多。
包括所述外电极的所述多层陶瓷电子元件的总厚度可以为300μm或更小。
根据本发明的另一方面，一种待嵌入板中的多层陶瓷电子元件的制造方法，该制造方法包括：制备多个陶瓷基片；使用导电膏在每个所述陶瓷基片上形成内电极图案；通过堆叠其上形成有所述内电极图案的所述陶瓷基片，以形成包括彼此相对的第一内电极和第二内电极的陶瓷本体；压制并烧结所述陶瓷本体；以及形成第一外电极和第二外电极以与暴露于所述陶瓷本体的沿长度方向的两个端表面的所述第一内电极和第二内电极相接触，从而电连接至所述第一内电极和第二内电极，其中，在形成所述第一外电极和第二外电极的过程中，在所述陶瓷本体的沿长度方向的所述两个端表面上形成第一基电极和第二基电极，在所述陶瓷本体的沿厚度方向的两个表面上形成导电薄膜层，并且在所述第一基电极和第二基电极以及所述导电薄膜层上形成镀层。
所述导电薄膜层可以通过从包括溅射法、印刷法和无电镀法的组中选取的至少一种方法来形成。
所述导电薄膜层的厚度可以为0.1nm至5000nm。
当所述导电薄膜层的厚度定义为tf，并且形成在所述导电薄膜层上的所述镀层的厚度定义为tp时，可以满足1.5≤tp/tf≤10000。
所述导电薄膜层可以包括从包括铜(Cu)、镍(Ni)、钯(Pd)、铂(Pt)、金(Au)、银(Ag)、铁(Fe)、钛(Ti)和碳(C)的组中选取的至少一者。
所述导电薄膜层可以形成为在所述陶瓷本体的沿所述厚度方向的一个表面的两个端部上彼此分离。
所述导电薄膜层可以形成为连接至所述第一基电极和第二基电极。
根据本发明的另一方面，一种嵌入有多层陶瓷电子元件的印刷电路板，该印刷电路板包括：绝缘基体；和陶瓷本体，该陶瓷本体包括电介质层，并且具有沿长度方向的两个端表面、沿宽度方向的两个表面以及沿厚度方向的两个表面；第一内电极和第二内电极，该第一内电极和第二内电极形成为交替地暴露于所述陶瓷本体的沿所述长度方向的所述两个端表面，所述第一内电极和第二内电极之间设置有电介质层；以及第一外电极和第二外电极，所述第一外电极电连接至所述第一内电极，所述第二外电极电连接至所述第二内电极，所述第一外电极和第二外电极形成在所述陶瓷本体的沿所述长度方向的所述两个端表面上，其中，所述第一外电极和第二外电极包括第一基电极和第二基电极、导电薄膜层、以及镀层，所述第一基电极和第二基电极形成在所述陶瓷本体的沿所述长度方向的两个端表面上，所述导电薄膜层形成在所述陶瓷本体的沿所述厚度方向的所述两个表面上，所述镀层形成在所述第一基电极和第二基电极以及所述导电薄膜层上。
所述导电薄膜层的厚度可以为0.1nm至5000nm。
当所述导电薄膜层的厚度定义为tf，并且形成在所述导电薄膜层上的所述镀层的厚度定义为tp时，可以满足1.5≤tp/tf≤10000。
附图说明
通过以下结合附图的详细描述，将更清楚地理解本发明的上述和其它方面、特征和其它优点，在附图中：
图1是显示根据本发明的示例性实施方式的待嵌入板中的多层陶瓷电子元件的立体图；
图2是根据本发明的示例性实施方式的待嵌入板中的多层陶瓷电子元件的沿图1中X-X’线截取的剖视图；
图3是根据本发明的示例性实施方式的待嵌入板中的多层陶瓷电子元件的剖视图；
图4A至图4C是显示形成根据本发明的示例性实施方式的待嵌入板中的多层陶瓷电子元件的外电极的过程的剖视图；
图5是使用扫描电子显微镜(SEM)通过观察根据本发明的示例性实施方式的待嵌入板中的多层陶瓷电子元件的导电薄膜层形成部而获取的图像；以及
图6是显示具有根据本发明的示例性实施方式的待嵌入板中的多层陶瓷电子元件的印刷电路板的剖视图。
具体实施方式
以下，将参考附图详细描述本发明的实施方式。
然而，本发明可以以多种不同的方式实施，并且不应视作局限于此处描述的实施方式。
更确切地，提供这些实施方式以使本发明彻底和完整，并且向本领域的技术人员充分传达本发明的范围。
在附图中，为了清楚的目的，可以放大元件的形状和尺寸，并且将始终使用相同的参考数字指代相同或相似的元件。
为了清楚地描述本发明的实施方式，定义了六面体的方向。附图中显示的“L”、“W”和“T”可以分别指代“长度方向”、“宽度方向”和“厚度方向”。这里，“厚度方向”与电介质层的堆叠方向(即，“堆叠方向”)相同。
待嵌入到板中的多层陶瓷电子元件
以下，将描述根据本发明的示例性实施方式的待嵌入到板中的多层陶瓷电子元件。尤其是，将描述嵌入式多层陶瓷电容器。然而，本发明不限于此。
图1是显示根据本发明的示例性实施方式的待嵌入到板中多层陶瓷电子元件的立体图，并且图2和图3是沿图1中的X-X’线截取的显示根据本发明的示例性实施方式的多层陶瓷电子元件的剖视图。
参考图1至图3，根据本发明的示例性实施方式的多层陶瓷电子元件100可以包括陶瓷本体10、第一内电极21和第二内电极22、以及第一外电极31和第二外电极32。
陶瓷本体10可以形成六面体，该六面体具有沿长度方向L的两个端表面、沿宽度方向W的两个表面、以及沿厚度方向T的两个表面。陶瓷本体10可以通过沿厚度方向T堆叠多个电介质层11并且烧结该电介质层而形成，并且陶瓷本体10的形状和尺寸以及堆叠的电介质层11的数量不限于本发明的示例性实施方式中所显示的那样。
此外，构成陶瓷本体10的多个电介质层11可以处于烧结状态。相邻的电介质层11可以一体形成，以使得在不使用扫描电子显微镜(SEM)的情况下难以确认相邻的电介质层11之间的边界。
电介质层11可以具有能够根据多层陶瓷电子元件100的电容设计而任意变化的厚度，并且可以包含具有高介电系数的陶瓷粉末，例如钛酸钡(BaTiO3)基或钛酸锶基粉末，然而本发明并不限于此。此外，陶瓷粉末可以根据本发明的目的添加多种陶瓷添加剂、有机溶剂、增塑剂、粘结剂、分散剂等。
用于形成电介质层11的陶瓷粉末的平均粒径没有特别限制，为了实现本发明的目的，可以调整陶瓷粉末的平均粒径，例如，可以调整至400nm或更小。
通过在厚度方向T堆叠的多个电介质层11上以预定厚度印制包含导电金属的导电膏，第一内电极21和第二内电极22(一对具有彼此不同的极性的电极)可以沿电介质层11的堆叠方向形成为通过陶瓷本体10的长度方向L的两个端表面交替地暴露，并且第一内电极21和第二内电极22可以通过设置在其中的电介质层11而彼此电绝缘。
也就是说，第一内电极21和第二内电极22可以通过其穿过陶瓷本体10的两个端表面而交替地暴露的部分电连接至沿长度方向L形成在陶瓷本体10的两个端表面上的第一外电极31和第二外电极32。
因此，当电压施加至第一外电极31和第二外电极32时，电荷积累在彼此相对的第一内电极21和第二内电极32之间。在这种情况下，多层陶瓷电容器100的电容与第一内电极21和第二内电极22彼此重叠的区域的面积成比例。
第一内电极21和第二内电极22可以具有根据其应用来确定的宽度，并且例如可以具有根据陶瓷本体10的尺寸来确定的0.2um至1.0um范围内的宽度，然而，本发明并不限于此。
此外，形成第一内电极21和第二内电极22的导电膏中包含的导电金属可以为镍(Ni)、铜(Cu)、钯(Pd)、银(Ag)、铅(Pb)、铂(Pt)或类似物，或者它们的合金，然而本发明并不限于此。
第一外电极31和第二外电极32可以形成在陶瓷本体10的沿长度方向L的两个端表面上，并且可以延伸至陶瓷本体10的沿厚度方向T的两个表面，从而形成带状表面BW。
第一外电极31和第二外电极32可以包括：形成在陶瓷本体10的沿长度方向L的两个端表面上的第一基电极31a和第二基电极32a，形成在陶瓷本体10的沿厚度方向T的两个端表面上的导电薄膜层35，以及形成在第一基电极31a和第二基电极32a以及导电薄膜层35上的镀层31b和32b。
根据现有技术，形成外电极的方法主要使用在包含金属成分的膏中浸渍陶瓷本体的方法。在这种情况下，待嵌入到板中的多层陶瓷电容器需要使外电极的带状表面具有预定或更大的长度，以通过通路孔连接外电极和外部电线。根据现有技术的浸渍方法，由于膏的界面张力，左带状表面和右带状表面可能被厚厚地包覆。
根据本发明的示例性实施方式，由于导电薄膜层35可以形成在陶瓷本体10的沿厚度方向T的表面上，导电薄膜层35用作电镀种子层，以使外电极31和32的具有预定或更大的长度的带状表面BW可以形成在导电薄膜层35上，以通过电镀进行平整并具有减小的厚度。
形成第一基电极31a和第二基电极32a的方法不限于此，并且例如可以通过涂敷包含导电金属的导电膏然后对其进行烧制而形成。第一基电极31a和第二基电极32a可以由与第一内电极21和第二内电极22相同的导电金属形成，然而不限于此，并且例如可以由铜(Cu)、银(Ag)、镍(Ni)或类似物，或者它们的合金形成。
第二基电极31a和第二基电极32a可以形成在陶瓷本体10的沿长度方向L的两个端表面上，并且延伸以覆盖连接于沿厚度方向T的两个表面的角部。
导电薄膜层35可以形成在陶瓷本体10的沿厚度方向T的两个表面上，并且可以形成为在陶瓷本体10的一个端表面的沿厚度方向T的两个端部上以彼此分离。导电薄膜层35可以形成为连接于第一基电极31a和第二基电极32a。
参考图3，根据本发明的示例性实施方式，导电薄膜层35可以形成为从陶瓷本体10的沿厚度方向T的两个表面延伸至第一基电极31a和第二基电极32a。
形成导电薄膜层35的方法并不特定地限制，但可以通过溅射涂覆法等以形成薄膜形状的导电薄膜层35。以薄膜形状形成的导电薄膜层35可以具有0.1nm至5000nm的厚度。由于导电薄膜层35在上述范围内薄薄地形成，外电极的带状表面的厚度可以减小，并且陶瓷本体10的厚度可以以与带状表面减小的厚度相等的量增加，从而提高强度。在导电薄膜层35具有小于0.1nm厚度的情况下，难以均匀地形成导电薄膜层，并且可以导致切割现象，而在导电薄膜层35具有大于5000nm厚度的情况下，可能不必要地增加形成导电薄膜层所消耗的时间。
虽然导电薄膜层35可以由与第一内电极21和第二内电极22相同的导电金属形成，但是不限于此，并且所述导电金属例如可以包括铜(Cu)、镍(Ni)、钯(Pd)、铂(Pt)、金(Au)、银(Ag)、铁(Fe)、钛(Ti)、碳(C)或类似物、或者它们的合金。
第一镀层31b和第二镀层32b可以通过使用第一基电极31a和第二基电极32a以及导电薄膜层35作为电镀种子层而形成在第一基电极31a和第二基电极32a以及导电薄膜层35上。
虽然镀层31b和32b可以由与第一内电极21和第二内电极22相同的导电金属形成，但是不限于此，并且镀层31b和32b例如可以由铜(Cu)、银(Ag)、镍(Ni)或类似物、或者它们的合金形成。
当将导电薄膜层35的厚度定义为tf，并且将形成在导电薄膜层35上的镀层31b和32b的厚度定义为tp时，可以满足1.5≤tp/tf≤10000。
在导电薄膜层35的厚度非常大或者镀层31b和32b的厚度非常小的情况下，使得tp/tf小于1.5并且镀层的厚度不满足最小基本厚度5um，在导电薄膜层35的厚度非常小或者镀层31b和32b的厚度非常大的情况下，使得tp/tf大于10000，芯片的总厚度可能增大并且超过待嵌入到板中的多层陶瓷电容器(MLCC)芯片所需的厚度，或者可能使陶瓷本体的厚度相对较薄，从而降低陶瓷本体的强度。
具有形成在导电薄膜层35上的镀层31b和32b的外电极31和32的带状表面的宽度BW中的每一者可以为陶瓷本体10的长度的25％或者更大。在带状表面BW的宽度为陶瓷本体10的长度的25％的情况下，在用于将外电极连接至外部电线的通路孔的加工过程中，产生缺陷的可能性会增大。
包括外电极31和32的多层陶瓷电容器100的总厚度tm可以为300μm或者更小，并且多层陶瓷电容器100制造为具有300μm或者更小的厚度，以适合待嵌入到板中的多层陶瓷电容器。
在这种情况下，陶瓷本体10的厚度ts可以为包括外电极31和32的多层陶瓷电容器的总厚度tm的60％或者更大。在陶瓷本体10的厚度ts小于多层陶瓷电容器的总厚度tm的60％的情况下，芯片的强度变弱，因此可能产生例如损坏等缺陷。
多层陶瓷电子元件的制造方法
在根据本发明的示例性实施方式的待嵌入到板中的多层陶瓷电子元件的制造方法中，可以首先通过将包含钛酸钡(BaTiO3)粉末等的浆料涂敷到载体膜上并且干燥该载体膜以制备多个陶瓷基片，从而形成电介质层。
可以通过混合陶瓷粉末、粘合剂和溶剂以制备浆料，并且可以通过刮刀法使该浆料形成具有几微米厚度的陶瓷基片。
接下来，可以制备包含导电金属粉末的导电膏。导电金属粉末可以为镍(Ni)、铜(Cu)、钯(Pd)、银(Ag)、铅(Pb)、铂(Pt)或类似物、或者它们的合金，并且可以具有0.1μm至0.2μm的平均粒径，以使得能够制备包括重量比为40％至50％的导电金属粉末的用于内电极的导电膏。
可以通过丝网印刷法将用于内电极的导电膏涂敷至基片，从而形成内电极图案。印刷导电膏的方法可以为丝网印刷法、凹版印刷法等，但是本发明不限于此。其上印刷有内电极图案的陶瓷片可以以200至300层进行堆叠、压制、并且然后烧结，从而制造陶瓷本体。
接下来，外电极可以形成为与暴露于陶瓷本体的沿长度方向的两个端表面的内电极相接触，并且电连接至该内电极。
图4A至图4C是显示形成根据本发明的示例性实施方式的待嵌入到板中的多层陶瓷电子元件的外电极的过程的剖视图。
参考图4A，第一基电极31a和第二基电极32a可以形成在陶瓷本体10的沿长度方向L的两个端表面上。
形成第一基电极31a和第二基电极32a的方法并不特定地限制，例如可以利用浸渍法等涂敷包含导电金属的导电膏，并且然后对其进行烧制，以形成第一基电极31a和第二基电极32a。第一基电极31a和第二基电极32a可以由与第一内电极21和第二内电极22相同的导电金属形成，但是不限于此，并且第一基电极31a和第二基电极32a例如可以由铜(Cu)、银(Ag)、镍(Ni)或类似物，或者它们的合金形成。
当通过浸渍法形成第一基电极31a或第二基电极32a时，可以以最小量浸渍陶瓷本体10的沿长度方向L的一个端表面的末端部(与暴露内电极的表面对应)。因此，第一基电极31a和第二基电极32a可以形成在陶瓷本体10的沿长度方向L的两个端表面上，并且延伸以覆盖连接至陶瓷本体的沿厚度方向T的两个表面的角部。
参考图4B，导电薄膜层35可以形成在陶瓷本体10的沿厚度方向T的两个表面上。
为了形成具有薄膜形状的导电薄膜层35，可以通过溅射法、印刷法、无电镀法等形成导电薄膜层35，但是本发明不限于此。
当通过溅射法形成导电薄膜层35时，首先在陶瓷本体10的沿厚度方向T的一个端表面上形成导电薄膜层35，然后可以在陶瓷本体的沿厚度方向T的另一端表面上形成导电薄膜层35。
导电薄膜层35可以在形成第一基电极31a和第二基电极32a之后形成，也可以首先形成导电薄膜层35，然后形成第一基电极31a和第二基电极32a，然而，形成导电薄膜层35的顺序不限于此。
导电薄膜层35可以形成为在陶瓷本体10的沿厚度方向T的一个端表面的两个端部以彼此分离，并且每个导电薄膜层35可以形成为连接至第一基电极31a和第二基电极32a。
导电薄膜层35以薄膜状形成，并且具有0.1nm至5000nm的厚度。当导电薄膜层35以上述范围薄薄地形成时，可以减小外电极的带状表面的厚度，并且陶瓷本体10的厚度可以以与带状表面减小的厚度相等的量增加，从而提高强度。在导电薄膜层35形成为具有小于0.1nm厚度的情况下，难以均匀地形成导电薄膜层，并且可能导致切割现象，而在导电薄膜层35形成为具有大于5000nm厚度的情况下，可能不必要地增加形成导电薄膜层所消耗的时间。
导电薄膜层35可以由与内电极相同的导电金属形成，但是不限于此，并且所述导电金属例如可以包括铜(Cu)、镍(Ni)、钯(Pd)、铂(Pt)、金(Au)、银(Ag)、铁(Fe)、钛(Ti)、碳(C)或类似物、或者它们的合金。
参考图4C，镀层31b和32b可以形成在第一基电极31a和第二基电极32a以及导电薄膜层35上。
可以通过使用第一基电极31a和第二基电极32a以及导电薄膜层35作用电镀种子层形成具有5μm至14μm厚度的镀层31b和32b。
镀层31b和32b可以由与内电极相同的导电金属形成，但是本发明不限于此，并且镀层31b和32b例如可以由铜(Cu)、银(Ag)、镍(Ni)或类似物、或者它们的合金形成。
当将导电薄膜层35的厚度定义为tf，并且将形成在导电薄膜层35上的镀层31b和32b的厚度定义为tp时，可以满足1.5≤tp/tf≤10000。
在导电薄膜层35的厚度非常大或者镀层31b和32b的厚度非常小的情况下，使得tp/tf小于1.5，镀层的厚度不能满足最小基本厚度5um，在导电薄膜层35的厚度非常小或者镀层31b和32b的厚度非常大的情况下，使得tp/tf大于10000，芯片的总厚度可能增大并且超过待嵌入到板中的多层陶瓷电容器(MLCC)芯片所需的厚度，或者可能使陶瓷本体的厚度相对较薄，从而降低陶瓷本体的强度。
当导电薄膜层35形成并且镀层31b和32b形成在导电薄膜层35上时，外电极31和32的具有预定或更大的长度的用于将通路孔连接至外电极的带状表面可以形成为平坦的，并且具有进一步减小的厚度。
此处将省略对与上述根据本发明的实施方式的多层陶瓷电子元件的特征相同的部分的描述。
具有多层陶瓷电子元件的印刷电路板
图6是显示根据本发明的示例性实施方式的具有待嵌入到板中的多层陶瓷电子元件的印刷电路板的剖视图。
参考图6，根据本发明的示例性实施方式的具有待嵌入到其中的多层陶瓷电子元件的印刷电路板200可以包括绝缘基体210，以及嵌入到该绝缘基体210中的多层陶瓷电子元件。
绝缘基体210可以具有在其内部包括绝缘层220的结构，并且如果需要，可以包括导电图案230和导电通路孔240，导电图案230和导电通路孔240构成具有如图6所示的多种形式的层间电路。绝缘基体210可以为包括多层陶瓷电子元件的印刷电路板200。
待嵌入板中的多层陶瓷电子元件可以包括：陶瓷本体10，该陶瓷本体10包括电介质层11，并且具有沿长度方向L的两个端表面、沿宽度方向W的两个表面、以及沿厚度方向T的两个表面；第一内电极21和第二内电极22，该第一内电极21和第二内电极22形成为交替地暴露于陶瓷本体10的沿长度方向L的两个端表面，第一内电极21和第二内电极22之间设置有电介质层11；以及第一外电极31和第二外电极32，所述第一外电极31电连接至第一内电极21，所述第二外电极32电连接至第二内电极22，第一外电极和第二外电极形成在陶瓷本体10的沿长度方向L的两个端表面上，其中，第一外电极41和第二外电极42可以包括：第一基电极31a和第二基电极32a，该第一基电极31a和第二基电极32a形成在陶瓷本体10的沿长度方向L的两个端表面上；导电薄膜层35，该导电薄膜层35形成在陶瓷本体10的沿厚度方向T的两个表面上；以及镀层31b和32b，该镀层31b和32b形成在第一基电极31a和第二基电极32a以及导电薄膜层35上。
当导电薄膜层35形成在陶瓷本体10的沿厚度方向T的端表面上时，导电薄膜层35用作电镀种子层，以使具有预定或更大厚度的外电极31和32的带状表面BW可以形成在导电薄膜层35上，以成为平坦的并且通过电镀而具有减小的厚度。因此，可以降低外电极和陶瓷本体之间的台阶，并且可以防止分层的发生。
形成导电薄膜层35的方法并不特定地限制，但可以通过溅射法等以形成薄膜状的导电薄膜层35。薄膜状的导电薄膜层35可以具有0.1nm至5000nm的厚度。由于导电薄膜层35在上述范围内薄薄地形成，因此可以减小外电极的带状表面的厚度，并且陶瓷本体10的厚度可以以与带状表面减小的厚度相等的量增加，从而提高强度。在导电薄膜层35形成为具有小于0.1nm厚度的情况下，难以均匀地形成导电薄膜层，并且可能导致切割现象，而在导电薄膜层35形成为具有大于5000nm厚度的情况下，可能不必要地增加形成导电薄膜层所消耗的时间。
当将导电薄膜层35的厚度定义为tf，并且将形成在导电薄膜层35上的镀层31b的厚度定义为tp时，可以满足1.5≤tp/tf≤10000。
在导电薄膜层35的厚度非常大或者镀层31b和32b的厚度非常小的情况下，使得tp/tf小于1.5，并且镀层的厚度不满足最小基本厚度5um，在导电薄膜层35的厚度非常小或者镀层31b和32b的厚度非常大的情况下，使得tp/tf大于10000，芯片的总厚度可能增大并且超过待嵌入到板中的多层陶瓷电容器(MLCC)芯片所需的厚度，或者可能使陶瓷本体的厚度相对较薄，从而降低陶瓷本体的强度。
具有形成在导电薄膜层35上的镀层31b和32b的外电极31和32的带状表面的宽度BW中的每一者可以为陶瓷本体10的长度的25％或者更大。在带状表面BW的宽度小于陶瓷本体10的长度的25％的情况下，当加工用于连接外电极和导电图案230的通路孔240时，产生缺陷的可能性会增大。
除了上述特征之外的特征与根据本发明的示例性实施方式的多层陶瓷电子元件的特征相同。因此将省略对其的描述。
如上所述，在根据本发明的示例性实施方式的多层陶瓷电子元件中，通过减小外电极的厚度，并且形成具有预定或更大的长度的用于通过通路孔将外电极连接至外部电线的外电极的带状表面，可以增加陶瓷本体的整个芯片的厚度，从而可以提高芯片强度并且防止例如破裂等损坏的发生。
此外，以与外电极的厚度相等的量产生的台阶可以降低，从而在将多层陶瓷电子元件嵌入到板中时，减小发生分层的可能性。
虽然以上已经展示并描述了示例性实施方式，但是对本领域技术人员而言明显的是，在不脱离本发明的由随附权利要求限定的思想和范围的情况下，可以做出多种修改和变型。

Claims (20)

1.一种多层陶瓷电子元件，该多层陶瓷电子元件待嵌入板中，包括：
陶瓷本体，该陶瓷本体包括电介质层，并且具有沿长度方向的两个端表面、沿宽度方向的两个表面、以及沿厚度方向的两个表面；
第一内电极和第二内电极，该第一内电极和第二内电极形成为交替地暴露于所述陶瓷本体的沿长度方向的所述两个端表面，所述第一内电极和第二内电极之间设置有电介质层；以及
第一外电极和第二外电极，所述第一外电极电连接至所述第一内电极，所述第二外电极电连接至所述第二内电极，所述第一外电极和第二外电极形成在所述陶瓷本体的沿长度方向的所述两个端表面上，
其中，所述第一外电极和第二外电极包括第一基电极和第二基电极、导电薄膜层以及镀层，所述第一基电极和第二基电极形成在所述陶瓷本体的沿长度方向的所述两个端表面上，所述导电薄膜层形成在所述陶瓷本体的沿厚度方向的所述两个表面上，所述镀层形成在所述第一基电极和第二基电极以及所述导电薄膜层上。
2.根据权利要求1所述的多层陶瓷电子元件，其中，所述导电薄膜层的厚度为0.1nm至5000nm。
3.根据权利要求1所述的多层陶瓷电子元件，其中，当所述导电薄膜层的厚度定义为tf，并且形成在所述导电薄膜层上的所述镀层的厚度定义为tp时，满足1.5≤tp/tf≤10000。
4.根据权利要求1所述的多层陶瓷电子元件，其中，所述导电薄膜层包括从包括铜、镍、钯、铂、金、银、铁、钛和碳的组中选取的至少一者。
5.根据权利要求1所述的多层陶瓷电子元件，其中，所述导电薄膜层形成为在所述陶瓷本体的沿厚度方向的一个表面的两个端部上彼此分离。
6.根据权利要求1所述的多层陶瓷电子元件，其中，所述导电薄膜层形成为连接至所述第一基电极和第二基电极。
7.根据权利要求1所述的多层陶瓷电子元件，其中，所述导电薄膜层形成为从所述陶瓷本体的厚度方向的所述两个表面延伸至所述第一基电极和第二基电极。
8.根据权利要求1所述的多层陶瓷电子元件，其中，当形成在所述陶瓷本体的沿厚度方向的一个表面的所述导电薄膜层上的第一外电极和第二外电极的带状表面的宽度定义为BW时，每个BW为所述陶瓷本体的长度的25％或更多。
9.根据权利要求1所述的多层陶瓷电子元件，其中，所述陶瓷本体的厚度为包括所述外电极的所述多层陶瓷电子元件的总厚度的60％或更多。
10.根据权利要求1所述的多层陶瓷电子元件，其中，包括所述外电极的所述多层陶瓷电子元件的总厚度为300μm或更小。
11.一种多层陶瓷电子元件的制造方法，该多层陶瓷电子元件待嵌入板中，该制造方法包括：
制备多个陶瓷基片；
使用导电膏在每个所述陶瓷基片上形成内电极图案；
通过堆叠其上形成有所述内电极图案的所述陶瓷基片，以形成包括彼此相对的第一内电极和第二内电极的陶瓷本体；
压制并烧结所述陶瓷本体；以及
形成第一外电极和第二外电极以与暴露于所述陶瓷本体的沿长度方向的两个端表面的所述第一内电极和第二内电极相接触，从而电连接至所述第一内电极和第二内电极，
其中，在形成所述第一外电极和第二外电极的过程中，在所述陶瓷本体的沿长度方向的所述两个端表面上形成第一基电极和第二基电极，在所述陶瓷本体的沿厚度方向的两个表面上形成导电薄膜层，并且在所述第一基电极和第二基电极以及所述导电薄膜层上形成镀层。
12.根据权利要求11所述的制造方法，其中，所述导电薄膜层通过从包括溅射法、印刷法和无电镀法的组中选取的至少一种方法来形成。
13.根据权利要求11所述的制造方法，其中，所述导电薄膜层的厚度为0.1nm至5000nm。
14.根据权利要求11所述的制造方法，其中，当所述导电薄膜层的厚度定义为tf，并且形成在所述导电薄膜层上的所述镀层的厚度定义为tp时，满足1.5≤tp/tf≤10000。
15.根据权利要求11所述的制造方法，其中，所述导电薄膜层包括从包括铜、镍、钯、铂、金、银、铁、钛和碳的组中选取的至少一者。
16.根据权利要求11所述的制造方法，其中，所述导电薄膜层形成为在所述陶瓷本体的沿厚度方向的一个表面的两个端部上彼此分离。
17.根据权利要求11所述的制造方法，其中，所述导电薄膜层形成为连接至所述第一基电极和第二基电极。
18.一种嵌入有多层陶瓷电子元件的印刷电路板，该印刷电路板包括：
绝缘基体；和
陶瓷本体，该陶瓷本体包括电介质层，并且具有沿长度方向的两个端表面、沿宽度方向的两个表面以及沿厚度方向的两个表面；第一内电极和第二内电极，该第一内电极和第二内电极形成为交替地暴露于所述陶瓷本体的沿长度方向的所述两个端表面，所述第一内电极和第二内电极之间设置有电介质层；以及第一外电极和第二外电极，所述第一外电极电连接至所述第一内电极，所述第二外电极电连接至所述第二内电极，所述第一外电极和第二外电极形成在所述陶瓷本体的沿长度方向的所述两个端表面上，
其中，所述第一外电极和第二外电极包括第一基电极和第二基电极、导电薄膜层以及镀层，所述第一基电极和第二基电极形成在所述陶瓷本体的沿长度方向的所述两个端表面上，所述导电薄膜层形成在所述陶瓷本体的沿厚度方向的所述两个表面上，所述镀层形成在所述第一基电极和第二基电极以及所述导电薄膜层上。
19.根据权利要求18所述的印刷电路板，其中，所述导电薄膜层的厚度为0.1nm至5000nm。
20.根据权利要求18所述的印刷电路板，其中，当所述导电薄膜层的厚度定义为tf，并且形成在所述导电薄膜层上的所述镀层的厚度定义为tp时，满足1.5≤tp/tf≤10000。
CN201410448838.7A 2013-09-24 2014-09-04 多层陶瓷电子元件及其制造方法以及印刷电路板 Pending CN104465086A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2013-0113360 2013-09-24
KR1020130113360A KR101525676B1 (ko) 2013-09-24 2013-09-24 기판 내장용 적층 세라믹 전자부품, 그 제조방법 및 적층 세라믹 전자부품 내장형 인쇄회로기판

Publications (1)

Publication Number Publication Date
CN104465086A true CN104465086A (zh) 2015-03-25

Family

ID=52689964

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410448838.7A Pending CN104465086A (zh) 2013-09-24 2014-09-04 多层陶瓷电子元件及其制造方法以及印刷电路板

Country Status (4)

Country Link
US (2) US9384896B2 (zh)
JP (1) JP2015065394A (zh)
KR (1) KR101525676B1 (zh)
CN (1) CN104465086A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109844878A (zh) * 2016-12-13 2019-06-04 株式会社村田制作所 电子部件的制造方法和电子部件
CN112492744A (zh) * 2020-11-20 2021-03-12 深圳市金晟达电子技术有限公司 一种结构加强型可调节5g通信用线路板

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160055976A1 (en) * 2014-08-25 2016-02-25 Qualcomm Incorporated Package substrates including embedded capacitors
JP2017037930A (ja) 2015-08-07 2017-02-16 株式会社村田製作所 セラミック電子部品の製造方法及びセラミック電子部品
US10187994B2 (en) 2015-10-29 2019-01-22 Samsung Electro-Mechanics Co., Ltd. Capacitor and method of manufacturing the same
KR101751137B1 (ko) * 2015-12-08 2017-06-26 삼성전기주식회사 적층 세라믹 전자 부품 및 그 실장 기판
KR101813368B1 (ko) * 2016-04-05 2017-12-28 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
KR101823249B1 (ko) 2016-07-05 2018-01-29 삼성전기주식회사 적층 세라믹 전자 부품 및 적층 세라믹 전자 부품의 실장 기판
JP6851747B2 (ja) * 2016-08-17 2021-03-31 太陽誘電株式会社 積層セラミック電子部品
KR101883061B1 (ko) * 2016-09-08 2018-07-27 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
US10930438B2 (en) 2017-07-24 2021-02-23 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor with reduced thickness
KR101992450B1 (ko) * 2017-08-23 2019-06-25 삼성전기주식회사 커패시터 부품 및 그 제조 방법
KR102019921B1 (ko) 2017-12-15 2019-09-11 주식회사 모다이노칩 파워 인덕터 및 그 제조 방법
JP7065735B2 (ja) 2018-09-07 2022-05-12 太陽誘電株式会社 積層セラミック電子部品
JP6965865B2 (ja) * 2018-11-08 2021-11-10 株式会社村田製作所 セラミック電子部品およびセラミック電子部品の製造方法
KR102427210B1 (ko) 2018-12-27 2022-07-29 티디케이가부시기가이샤 전자 컴포넌트
JP7092052B2 (ja) 2019-01-23 2022-06-28 株式会社村田製作所 積層セラミックコンデンサ
JP7092053B2 (ja) 2019-01-23 2022-06-28 株式会社村田製作所 積層セラミックコンデンサ
JP2020174110A (ja) * 2019-04-10 2020-10-22 太陽誘電株式会社 積層セラミック電子部品及び回路基板
KR20210089860A (ko) * 2020-01-09 2021-07-19 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조 방법
KR20220059151A (ko) * 2020-11-02 2022-05-10 삼성전기주식회사 탄탈 커패시터
JP2022100741A (ja) 2020-12-24 2022-07-06 株式会社村田製作所 積層セラミック電子部品
JP2022134972A (ja) * 2021-03-04 2022-09-15 株式会社村田製作所 積層セラミック電子部品
JP2023034395A (ja) 2021-08-31 2023-03-13 太陽誘電株式会社 セラミック電子部品およびその製造方法
KR20230039944A (ko) * 2021-09-15 2023-03-22 삼성전기주식회사 적층형 커패시터

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11176695A (ja) * 1997-12-08 1999-07-02 Tokin Ceramics Kk 過電流・過熱保護機能付積層セラミックコンデンサ
JP4641588B2 (ja) * 2000-05-18 2011-03-02 イビデン株式会社 コンデンサおよび多層プリント配線板
US7248458B2 (en) * 2003-09-15 2007-07-24 American Technical Ceramics Corporation Orientation-insensitive ultra-wideband coupling capacitor and method of making
JP2006173270A (ja) * 2004-12-14 2006-06-29 Tdk Corp チップ型電子部品
JP2006237078A (ja) 2005-02-22 2006-09-07 Kyocera Corp 積層電子部品及び積層セラミックコンデンサ
KR100674842B1 (ko) * 2005-03-07 2007-01-26 삼성전기주식회사 기판 내장용 적층형 칩 커패시터를 구비하는 인쇄회로 기판
US7016176B1 (en) * 2005-04-07 2006-03-21 Honeywell International Inc. Low ESL and ESR chip capacitor
JP2007035848A (ja) * 2005-07-26 2007-02-08 Taiyo Yuden Co Ltd 積層セラミックコンデンサ及びその製造方法
KR100790694B1 (ko) * 2006-06-30 2008-01-02 삼성전기주식회사 캐패시터 내장형 ｌｔｃｃ 기판 제조방법
US7808770B2 (en) * 2007-06-27 2010-10-05 Murata Manufacturing Co., Ltd. Monolithic ceramic capacitor
JP5056485B2 (ja) * 2008-03-04 2012-10-24 株式会社村田製作所 積層型電子部品およびその製造方法
JP5282634B2 (ja) * 2008-06-25 2013-09-04 株式会社村田製作所 積層セラミック電子部品およびその製造方法
JP2010118499A (ja) 2008-11-13 2010-05-27 Murata Mfg Co Ltd 積層セラミック電子部品
JP5287658B2 (ja) * 2008-11-14 2013-09-11 株式会社村田製作所 セラミック電子部品
JP4752901B2 (ja) * 2008-11-27 2011-08-17 株式会社村田製作所 電子部品及び電子部品内蔵基板
JP2011228334A (ja) 2010-04-15 2011-11-10 Murata Mfg Co Ltd セラミック電子部品
KR20110122008A (ko) 2010-05-03 2011-11-09 삼성전기주식회사 적층 세라믹 커패시터, 이를 포함하는 인쇄회로기판 및 그의 제조방법
JP5246215B2 (ja) * 2010-07-21 2013-07-24 株式会社村田製作所 セラミック電子部品及び配線基板
JP2012248622A (ja) * 2011-05-26 2012-12-13 Taiyo Yuden Co Ltd チップ状電子部品
JP2013165180A (ja) * 2012-02-10 2013-08-22 Tdk Corp 電子部品及び電子部品の製造方法
KR101771737B1 (ko) * 2012-10-05 2017-08-25 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109844878A (zh) * 2016-12-13 2019-06-04 株式会社村田制作所 电子部件的制造方法和电子部件
CN109844878B (zh) * 2016-12-13 2021-07-20 株式会社村田制作所 电子部件的制造方法和电子部件
US11605493B2 (en) 2016-12-13 2023-03-14 Murata Manufacturing Co., Ltd. Method of manufacturing electronic component and electronic component
US12014861B2 (en) 2016-12-13 2024-06-18 Murata Manufacturing Co., Ltd. Method of manufacturing electronic component and electronic component
CN112492744A (zh) * 2020-11-20 2021-03-12 深圳市金晟达电子技术有限公司 一种结构加强型可调节5g通信用线路板
CN112492744B (zh) * 2020-11-20 2022-02-11 深圳市金晟达电子技术有限公司 一种结构加强型可调节5g通信用线路板

Also Published As

Publication number Publication date
US20150083475A1 (en) 2015-03-26
USRE49747E1 (en) 2023-12-05
US9384896B2 (en) 2016-07-05
KR101525676B1 (ko) 2015-06-03
JP2015065394A (ja) 2015-04-09
KR20150033392A (ko) 2015-04-01

Similar Documents

Publication Publication Date Title
USRE49747E1 (en) Multilayer ceramic electronic component to be embedded in board, manufacturing method thereof, and printed circuit board having multilayer ceramic electronic component embedded therein
CN104658756B (zh) 多层陶瓷电子组件和其上安装有多层陶瓷电子组件的板
US9343231B2 (en) Methods for manufacture a capacitor with three-dimensional high surface area electrodes
JP2015115601A (ja) 積層セラミックキャパシタ、その製造方法及び積層セラミックキャパシタの実装基板
US9230740B2 (en) Multilayer ceramic electronic part to be embedded in board and printed circuit board having multilayer ceramic electronic part embedded therein
KR20190121190A (ko) 적층 세라믹 전자부품
CN104576050A (zh) 多层陶瓷电子组件和具有多层陶瓷电子组件的印刷电路板
JP2022008697A (ja) 積層セラミック電子部品及びその実装基板
JP2016009860A (ja) 基板内蔵用積層セラミック電子部品、その製造方法及び積層セラミック電子部品内蔵型印刷回路基板
US9226401B2 (en) Multilayer ceramic electronic part to be embedded in board and printed circuit board having multilayer ceramic electronic part embedded therein
CN104821231A (zh) 待嵌入板中的多层陶瓷电子元件及其制造方法以及具有多层陶瓷电子元件的印刷电路板
JP2015037183A (ja) 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板
US20150041197A1 (en) Embedded multilayer ceramic electronic component and printed circuit board having the same
JP6309313B2 (ja) 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板
KR20180005075A (ko) 적층 세라믹 전자 부품 및 적층 세라믹 전자 부품의 실장 기판
US20200105476A1 (en) Multilayer ceramic electronic component
US9324500B2 (en) Multilayer ceramic electronic component to be embedded in board and printed circuit board having multilayer ceramic electronic component embedded therein
US11646158B2 (en) Multilayer ceramic capacitor
CN112242244B (zh) 多层陶瓷电容器
JP6309251B2 (ja) 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板
US10347429B2 (en) Capacitor and method for manufacturing the same
CN111029148B (zh) 多层陶瓷电子组件
CN109767914B (zh) 多层陶瓷电子组件及其制造方法、嵌有其的印刷电路板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150325

WD01 Invention patent application deemed withdrawn after publication