JP2023034395A - セラミック電子部品およびその製造方法 - Google Patents

セラミック電子部品およびその製造方法 Download PDF

Info

Publication number
JP2023034395A
JP2023034395A JP2021140621A JP2021140621A JP2023034395A JP 2023034395 A JP2023034395 A JP 2023034395A JP 2021140621 A JP2021140621 A JP 2021140621A JP 2021140621 A JP2021140621 A JP 2021140621A JP 2023034395 A JP2023034395 A JP 2023034395A
Authority
JP
Japan
Prior art keywords
metal
layer
metal layer
electronic component
ceramic electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021140621A
Other languages
English (en)
Inventor
稚明 村井
Wakaaki Murai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2021140621A priority Critical patent/JP2023034395A/ja
Priority to TW111129883A priority patent/TW202313519A/zh
Priority to US17/891,936 priority patent/US20230070005A1/en
Priority to KR1020220107450A priority patent/KR20230032950A/ko
Priority to CN202211069078.XA priority patent/CN115732229A/zh
Publication of JP2023034395A publication Critical patent/JP2023034395A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G13/00Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/248Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

Figure 2023034395000001
【課題】 外部電極の剥離を抑制することができるセラミック電子部品およびその製造方法を提供する。
【解決手段】 セラミック電子部品は、セラミックを主成分とする複数の誘電体層と、複数の内部電極層とが交互に積層され、積層された複数の内部電極層が複数の部位に交互に露出するように形成された積層チップと、前記複数の部位のそれぞれに設けられた外部電極と、を備え、前記外部電極は、少なくとも一部に、前記積層チップと接して設けられた第1金属層と、前記第1金属層上に設けられためっき層とを備え、前記第1金属層は、第1金属と、前記第1金属よりも低いヤング率を有する第2金属とを含むことを特徴とする。
【選択図】 図4

Description

本発明は、セラミック電子部品およびその製造方法に関する。
積層セラミックコンデンサなどのセラミック電子部品は、誘電体層と内部電極層とが交互に積層され、積層された複数の内部電極層が複数の部位に交互に露出するように形成された積層チップと、当該複数の部位に設けられた外部電極と、が設けられた構造を有している(例えば、特許文献1参照)。
特開2015-65394号公報
しかしながら、外部電極は、積層チップから剥離することがある。
本発明は、上記課題に鑑みなされたものであり、外部電極の剥離を抑制することができるセラミック電子部品およびその製造方法を提供することを目的とする。
本発明に係るセラミック電子部品は、セラミックを主成分とする複数の誘電体層と、複数の内部電極層とが交互に積層され、積層された複数の内部電極層が複数の部位に交互に露出するように形成された積層チップと、前記複数の部位のそれぞれに設けられた外部電極と、を備え、前記外部電極は、少なくとも一部に、前記積層チップと接して設けられた第1金属層と、前記第1金属層上に設けられためっき層とを備え、前記第1金属層は、第1金属と、前記第1金属よりも低いヤング率を有する第2金属とを含むことを特徴とする。
上記セラミック電子部品において、前記外部電極は、前記複数の部位に接して設けられた下地層上に、前記めっき層が設けられた構造を有しており、前記下地層の途切れ箇所において、前記第1金属層が前記積層チップと接して設けられていてもよい。
上記セラミック電子部品において、前記第2金属のヤング率は、前記第1金属のヤング率の2/3以下であってもよい。
上記セラミック電子部品の前記第1金属層において、前記第1金属を100at%とした場合に、前記第2金属の量は1at%以下であってもよい。
上記セラミック電子部品において、前記第1金属は、TiまたはCrであってもよい。
上記セラミック電子部品において、前記第2金属は、SnまたはInであってもよい。
上記セラミック電子部品において、前記第1金属層の厚みは、5nm以上、100nm以下であってもよい。
上記セラミック電子部品は、前記第1金属層と前記めっき層との間に設けられた第2金属層をさらに備えていてもよい。
上記セラミック電子部品において、前記誘電体層は、チタン酸バリウムを主成分としてもよい。
本発明に係るセラミック電子部品の製造方法は、セラミックを主成分とする複数の誘電体層と、複数の内部電極層とが交互に積層され、積層された複数の内部電極層が複数の部位に交互に露出するように形成された積層チップを準備する工程と、前記積層チップと接し、かつ、前記複数の部位に露出した前記内部電極層と電気的に接続される金属層を、スパッタリングまたは蒸着によって形成する工程と、前記金属層上にめっき層を形成する工程と、を含み、前記金属層は、第1金属と、前記第1金属よりも低いヤング率を有する第2金属とを含むことを特徴とする。
本発明によれば、外部電極の剥離を抑制することができるセラミック電子部品およびその製造方法を提供することができる。
積層セラミックコンデンサの部分断面斜視図である。 図1のA-A線断面図である。 図1のB-B線断面図である。 外部電極の断面図であり、図1のA-A線の部分断面図である。 図4の部分拡大図である。 積層セラミックコンデンサの製造方法のフローを例示する図である。 (a)および(b)は積層工程を例示する図である。 (a)は金属ペーストの塗布を例示する図であり、(b)は金属層形成工程を例示する図である。 (a)は、断面のSEM写真をトレースした図であり、(b)は部分Aの拡大図であり、(c)は部分Bの拡大図である。
以下、図面を参照しつつ、実施形態について説明する。
(実施形態)
図1は、実施形態に係る積層セラミックコンデンサ100の部分断面斜視図である。図2は、図1のA-A線断面図である。図3は、図1のB-B線断面図である。図1~図3で例示するように、積層セラミックコンデンサ100は、略直方体形状を有する積層チップ10と、積層チップ10のいずれかの対向する2端面に設けられた外部電極20a,20bとを備える。なお、積層チップ10の当該2端面以外の4面のうち、積層方向の上面および下面以外の2面を側面と称する。外部電極20a,20bは、積層チップ10の積層方向の上面、下面および2側面に延在している。ただし、外部電極20a,20bは、互いに離間している。
なお、図1~図3において、X軸方向は、積層チップ10の2端面が対向する方向であり、外部電極20aと外部電極20bとが対向する方向である。Y軸方向は、積層チップ10の2側面が対向する方向である。Z軸方向は、積層方向であり、積層チップ10の上面と下面とが対向する方向である。X軸方向と、Y軸方向と、Z軸方向とは、互いに直交している。
積層チップ10は、誘電体として機能するセラミック材料を含む誘電体層11と、卑金属材料を含む内部電極層12とが、交互に積層された構成を有する。各内部電極層12の端縁は、積層チップ10の複数の部位に交互に露出している。例えば、各内部電極層12の端縁は、積層チップ10の外部電極20aが設けられた端面と、外部電極20bが設けられた端面において、交互に露出している。それにより、各内部電極層12は、外部電極20aと外部電極20bとに、交互に電気的に接続されている。その結果、積層セラミックコンデンサ100は、複数の誘電体層11が内部電極層12を介して積層された構成を有する。また、誘電体層11と内部電極層12との積層体において、積層方向の最外層には内部電極層12が配置され、当該積層体の上面および下面は、カバー層13によって覆われている。カバー層13は、セラミック材料を主成分とする。例えば、カバー層13の材料は、誘電体層11とセラミック材料の主成分が同じでも構わない。
積層セラミックコンデンサ100のサイズは、例えば、X軸方向の長さ1.0±0.05mm、Y軸方向の幅0.5±0.05mm、Z軸方向の高さ0.0975±0.0125mmであり、または長さ0.6mm、幅0.3mm、高さ0.110mmであり、または長さ1.0mm、幅0.5mm、高さ0.1mmであるが、これらのサイズに限定されるものではない。
内部電極層12は、Ni(ニッケル),Cu(銅),Sn(スズ)等の卑金属を主成分とする。内部電極層12として、Pt(白金),Pd(パラジウム),Ag(銀),Au(金)などの貴金属やこれらを含む合金を用いてもよい。内部電極層12の厚みは、例えば、0.1μm以上3μm以下であり、0.1μm以上1μm以下であり、0.1μm以上0.5μm以下である。
誘電体層11は、例えば、一般式ABOで表されるペロブスカイト構造を有するセラミック材料を主相とする。なお、当該ペロブスカイト構造は、化学量論組成から外れたABO3-αを含む。例えば、当該セラミック材料として、BaTiO(チタン酸バリウム),CaZrO(ジルコン酸カルシウム),CaTiO(チタン酸カルシウム),SrTiO(チタン酸ストロンチウム),MgTiO(チタン酸マグネシウム),ペロブスカイト構造を形成するBa1-x-yCaSrTi1-zZr(0≦x≦1,0≦y≦1,0≦z≦1)等のうち少なくとも1つから選択して用いることができる。Ba1-x-yCaSrTi1-zZrは、チタン酸バリウムストロンチウム、チタン酸バリウムカルシウム、ジルコン酸バリウム、チタン酸ジルコン酸バリウム、チタン酸ジルコン酸カルシウムおよびチタン酸ジルコン酸バリウムカルシウムなどである。1層あたりの誘電体層11の厚みは、例えば、0.05μm以上5μm以下であり、または0.1μm以上3μm以下であり、または0.2μm以上1μm以下である。
図2で例示するように、外部電極20aに接続された内部電極層12と外部電極20bに接続された内部電極層12とが対向する領域は、積層セラミックコンデンサ100において電気容量を生じる領域である。そこで、当該電気容量を生じる領域を、容量領域14と称する。すなわち、容量領域14は、異なる外部電極に接続された隣接する内部電極層12同士が対向する領域である。
外部電極20aに接続された内部電極層12同士が、外部電極20bに接続された内部電極層12を介さずに対向する領域を、エンドマージン15と称する。また、外部電極20bに接続された内部電極層12同士が、外部電極20aに接続された内部電極層12を介さずに対向する領域も、エンドマージン15である。すなわち、エンドマージン15は、同じ外部電極に接続された内部電極層12が異なる外部電極に接続された内部電極層12を介さずに対向する領域である。エンドマージン15は、電気容量を生じない領域である。
図3で例示するように、積層チップ10において、積層チップ10の2側面から内部電極層12に至るまでの領域をサイドマージン16と称する。すなわち、サイドマージン16は、上記積層構造において積層された複数の内部電極層12が2側面側に延びた端部を覆うように設けられた領域である。サイドマージン16も、電気容量を生じない領域である。
図4は、外部電極20bの断面図であり、図1のA-A線の部分断面図である。なお、図4では、断面を表すハッチを省略している。図4で例示するように、外部電極20bは、下地層24上に、めっき層が形成された構造を有する。めっき層は、例えば、下地層24側から、Cuなどの第1めっき層21、Niなどの第2めっき層22、およびSnなどの第3めっき層23を順に含む。
下地層24は、積層チップ10の端面に接して、当該端面を覆うように設けられている。下地層24は、当該端面から対向する端面に向かって、積層チップ10の2側面、上面、および下面に延在していてもよい。下地層24は、Cu,Ni,Al(アルミニウム),Zn(亜鉛)などの金属を主成分とし、下地層24の緻密化のためのガラス成分や、下地層24の焼結性を制御するための共材が含まれていてもよい。これらのセラミック成分が多く含まれる下地層24は、セラミック材料を主成分とする誘電体層11およびカバー層13と良好な密着性を有する。外部電極20aも、外部電極20bと同様の積層構造を有する。
下地層24とめっき層との間には、第1金属層25が設けられている。第1金属層25は、下地層24のめっき層側の表面を覆っている。第1金属層25は、対向する端面に向かって、積層チップ10の2側面、上面、および下面に延在している。第1金属層25は、下地層24よりも、対向する端面側にまで延在している。第1金属層25が下地層24よりも対向する端面側に延在する領域では、積層チップ10の表面に第1金属層25が接して設けられ、第1金属層25上にめっき層が接して設けられている。例えば、第1金属層25は、下地層24が設けられていない領域では、カバー層13およびサイドマージン16の表面に接して設けられている。なお、第1金属層25は、下地層24と接しているため、内部電極層とも電気的に接続されている。外部電極20aも、外部電極20bと同様の積層構造を有する。
下地層24が設けられていない領域では、第1金属層25は、めっき工程におけるシード層として機能する。したがって、下地層24が設けられていない領域に第1金属層25が設けられていることによって、めっき層の剥離を抑制することができる。
下地層24が設けられている領域においても、下地層24が部分的に形成されておらず途切れている途切れ箇所(孔など)が生じる場合がある。例えば、金属ペーストを焼成することによって下地層24を形成するような場合には、はじきなどに起因して、積層チップ10の表面の一部に金属ペーストが付着しないことがある。この場合、図5で例示するように、金属ペーストが付着しなかった箇所で下地層24が形成されないおそれがある。下地層24が形成されなかった箇所では、めっき層が積層チップ10から剥離するおそれがある。しかしながら、本実施形態においては、下地層24が形成されなかった箇所に第1金属層25が設けられていることから、めっき層の剥離を抑制することができる。
第1金属層25は、例えば、チタン(Ti)などの第1金属を主成分とする。ただし、Tiは、106GPa程度の大きいヤング率を有している。したがって、めっき工程やその後のハンドリング工程において、積層セラミックコンデンサ同士が衝突する衝撃に対して柔軟性が不足し、外部電極20a,20bが剥離するおそれがある。そこで、本実施形態においては、第1金属層25は、第1金属よりも小さいヤング率を有する第2金属を含んでいる。それにより、第1金属層25全体としてのヤング率が低下し、第1金属層25に柔軟性を持たせることができる。したがって、外部電極20a,20bの剥離を抑制することができる。表1に、各金属のヤング率を例示する。
Figure 2023034395000002
第1金属層25の柔軟性を高める観点から、第2金属のヤング率は小さいほど好ましい。例えば、第2金属のヤング率は、第1金属のヤング率の2/3以下であることが好ましく、1/2以下であることがより好ましく、1/3以下であることがさらに好ましい。
第1金属層25において、第2金属の量が多すぎると、融解のおそれがある。したがって、第1金属層25における第2金属の量に上限を設けることが好ましい。例えば、(第1金属+第2金属)を100at%とした場合に、第2金属の量が20at%以下であることが好ましく、5at%以下であることがより好ましく、1at%以下であることがさらに好ましい。
例えばTiの抵抗値はCuの20~30倍程度であるため、第1金属層25が厚く形成されていると、接続不良のおそれがある。そこで、第1金属層25の厚みに上限を設けることが好ましい。例えば、第1金属層25の厚みは、100nm以下であることが好ましく、75nm以下であることがより好ましく、50nm以下であることがさらに好ましい。
一方、第1金属層25が薄く形成されていると、剥離のおそれがある。そこで、第1金属層25の厚みに下限を設けることが好ましい。例えば、第1金属層25の厚みは、5nm以上であることが好ましく、10nm以上であることがより好ましく、20nm以上であることがさらに好ましい。
例えば、第1金属として、Tiを用いることが好ましい。下地であるチタン酸バリウムとの間にTi-O結合状態を作り、第1めっき層21がCuである場合にTi-Cu結合状態を作り、密着性を向上させるからである。その他、第1金属としてCrなどを用いることが好ましい。Cr-O、Cr-Cuの結合状態を作るからである。
例えば、第2金属として、スズ(Sn)を用いることが好ましい。ヤング率の小さい材料を用いることで剥離が抑制されるからである。その他、第2金属としてInなどを用いることが好ましい。Snと原子番号が近く、Snと機械的、電気的な性質が似ているからである。
なお、図5で例示するように、第1金属層25とめっき層との間に、第2金属層26などが設けられていてもよい。例えば、第1金属層25を覆うように第2金属層26が設けられていてもよい。第2金属層26は、めっき層の密着性の観点から設けられている。例えば、第2金属層26として、第1めっき層21と同じ金属を用いることが好ましい。なお、Cuは水素の侵入を防ぐ働きを有しているため、第1めっき層21および第2金属層26の両方ともCuであることが好ましい。
なお、外部電極20a,20bの厚みを抑える観点から下地層24を薄くする場合において、下地層24に途切れが生じやすくなり、第1金属層25を設ける効果が顕著となる。例えば、下地層24の厚みが、0.1μm以上10μm以下、0.2μm以上5μm以下、0.5μm以上3μm以下であるような場合に、第1金属層25を設ける効果が顕著となる。
外部電極20a,20bのそれぞれにおいて、積層チップ10の上面、下面、および2側面において、下地層24が設けられておらず第1金属層25が積層チップ10に接している領域のX軸方向の長さは、例えば、積層セラミックコンデンサ100のX軸方向の長さに対して1/10以上、4/10以下である。
続いて、積層セラミックコンデンサ100の製造方法について説明する。図6は、積層セラミックコンデンサ100の製造方法のフローを例示する図である。
(原料粉末作製工程)
まず、誘電体層11を形成するための誘電体材料を用意する。誘電体層11に含まれるAサイト元素およびBサイト元素は、通常はABOの粒子の焼結体の形で誘電体層11に含まれる。例えば、BaTiOは、ペロブスカイト構造を有する正方晶化合物であって、高い誘電率を示す。このBaTiOは、一般的に、二酸化チタンなどのチタン原料と炭酸バリウムなどのバリウム原料とを反応させてチタン酸バリウムを合成することで得ることができる。誘電体層11の主成分セラミックの合成方法としては、従来種々の方法が知られており、例えば固相法、ゾル-ゲル法、水熱法等が知られている。本実施形態においては、これらのいずれも採用することができる。
得られたセラミック粉末に、目的に応じて所定の添加化合物を添加する。添加化合物としては、スズ(Sn)、マグネシウム(Mg)、マンガン(Mn)、バナジウム(V)、クロム(Cr)、希土類元素(イットリウム(Y)、サマリウム(Sm)、ユウロピウム(Eu)、ガドリニウム(Gd)、テルビウム(Tb)、ジスプロシウム(Dy)、ホロミウム(Ho)、エルビウム(Er)、ツリウム(Tm)およびイッテルビウム(Yb))の酸化物、または、コバルト(Co)、ニッケル(Ni)、リチウム(Li)、ホウ素(B)、ナトリウム(Na)、カリウム(K)もしくはケイ素(Si)を含む酸化物、または、コバルト、ニッケル、リチウム、ホウ素、ナトリウム、カリウムもしくはケイ素を含むガラスが挙げられる。
例えば、セラミック原料粉末に添加化合物を含む化合物を湿式混合し、乾燥および粉砕してセラミック材料を調製する。例えば、上記のようにして得られたセラミック材料について、必要に応じて粉砕処理して粒径を調節し、あるいは分級処理と組み合わせることで粒径を整えてもよい。以上の工程により、誘電体材料が得られる。
(積層工程)
次に、得られた誘電体材料に、ポリビニルブチラール(PVB)樹脂等のバインダと、エタノール、トルエン等の有機溶剤と、可塑剤とを加えて湿式混合する。得られたスラリを使用して、例えばダイコータ法やドクターブレード法により、基材51上に誘電体グリーンシート52を塗工して乾燥させる。基材51は、例えば、PET(ポリエチレンテレフタレート)フィルムである。
次に、図7(a)で例示するように、誘電体グリーンシート52上に、内部電極パターン53を成膜する。図7(a)では、一例として、誘電体グリーンシート52上に4層の内部電極パターン53が所定の間隔を空けて成膜されている。成膜手法は、特に限定されるものではないが、例えば、内部電極層12の主成分金属を含む電極ペーストを用いる。または、内部電極層12の主成分金属のターゲットを用いたスパッタなどの真空成膜などを用いてもよい。内部電極パターン53が成膜された誘電体グリーンシート52を、積層単位とする。
次に、誘電体グリーンシート52を基材51から剥がしつつ、図7(b)で例示するように、積層単位を積層する。次に、積層単位が積層されることで得られた積層体の上下にカバーシート55を所定数(例えば2~10層)だけ積層して熱圧着させ、所定チップ寸法(例えば1.0mm×0.5mm)にカットする。図7(b)の例では、点線に沿ってカットする。カバーシート55は、誘電体グリーンシート52と同じ成分であってもよく、添加化合物が異なっていてもよい。
(焼成工程)
このようにして得られたセラミック積層体を、N雰囲気で脱バインダ処理した後に、図8(a)で例示するように、セラミック積層体の両端面に、外部電極20a,20bの下地層24となる金属ペースト54をディップ法で塗布し、酸素分圧10-5~10-8atmの還元雰囲気中で1100~1300℃で10分~2時間焼成する。
(再酸化処理工程)
その後、Nガス雰囲気中で600℃~1000℃で再酸化処理を行ってもよい。
(金属層形成工程)
次に、外部電極20a,20bが設けられる領域を残してメタルマスクで覆い、図8(b)で例示するように、第1金属層25を成膜する。成膜手法として、スパッタリングまたは蒸着を用いることができる。蒸着は、化学蒸着でも物理蒸着でもよい。例えば、第1金属層25が含む第1金属および第2金属の合金をターゲットとして用いて、第1金属層25を成膜することができる。なお、図8(b)で例示するように、第1金属層25を覆うように、第2金属層26を成膜してもよい。第2金属層26も、スパッタリングまたは蒸着を用いて成膜することができる。
(めっき処理工程)
その後、めっき処理により、第1金属層25をシード層として用いて、第1めっき層21、第2めっき層22、および第3めっき層23を形成する。第2金属層26を設ける場合には、第2金属層26をシード層として用いる。第2金属層26が設けられている場合には、第2金属層26をシード層として用いる。
本実施形態に係る製造方法によれば、スパッタリングまたは蒸着によって第1金属層25を成膜するため、ディップ法などでNiペーストを塗布する場合と比較して、純度の高い緻密な膜を形成することができる。それにより、第1金属層25の導電性が良好となり、めっき層の成長も速くすることができる。また、スパッタリングまたは蒸着によって第1金属層25を成膜することから、はじき等に起因して金属ペースト54が付着しなかった途切れ箇所にも第1金属層25を成膜することができる。したがって、金属ペースト54の途切れ箇所においても、めっき層の剥離を抑制することができる。また、第1金属層25は、第1金属よりも小さいヤング率を有する第2金属を含んでいるため、第1金属層25全体としてのヤング率が低下し、第1金属層25に柔軟性を持たせることができる。したがって、外部電極20a,20bの剥離を抑制することができる。
なお、焼成によって積層チップ10を得た後で、下地層24を形成してもよい。例えば、金属粉末、ガラスフリット、バインダ、および溶剤を含む、下地層形成用の金属ペースト54を積層チップ10の両端面に塗布し、乾燥させ、下地層形成用の金属ペーストを焼き付けてもよい。このようにして下地層24を形成してもよい。
なお、上記各実施形態においては、セラミック電子部品の一例として積層セラミックコンデンサについて説明したが、それに限られない。例えば、バリスタやサーミスタなどの、他の電子部品を用いてもよい。
以下、実施形態に係る積層セラミックコンデンサを作製した。
チタン酸バリウム粉末に対して添加物を添加し、ボールミルで十分に湿式混合粉砕して誘電体材料を得た。誘電体材料に有機バインダとしてブチラール系、溶剤としてトルエン、エチルアルコールを加えてドクターブレード法にてPETの基材上に誘電体グリーンシートを塗工した。次に、誘電体グリーンシート上に、Ni粉末を含むペーストを用いて内部電極パターンを成膜した。
次に、誘電体グリーンシートを基材から剥がしつつ、積層単位を積層した。次に、積層単位が積層されることで得られた積層体の上下にカバーシートを所定数だけ積層して熱圧着した。その後、所定チップ寸法にカットした。
このようにして得られたセラミック積層体を、N雰囲気で脱バインダ処理した後に外部電極の下地層となる金属ペーストをディップ法で塗布し、還元雰囲気下で焼成した。
焼成後に、外部電極が設けられる領域を残してメタルマスクで覆い、スパッタリングによってTiの金属層を成膜した。ターゲットには、TiとSnとの合金を用いた。当該合金において、Tiを100at%とした場合に、Snを20at%とした。Tiの金属層の厚みは、0.05μmであった。その後、Tiの金属層の上に、スパッタリングによってCu層を成膜した。Cu層の厚みは、0.4μmであった。その後、5μmの厚みを有するCu層、3μmの厚みを有するNi層、2μmの厚みを有するSn層を順にめっきによって成膜した。
図9(a)は、断面のSEM写真をトレースした図である。図9(b)は、図9(a)の部分Aの拡大図である。図9(c)は、図9(a)の部分Bの拡大図である。図9(b)に示すように、下地層24上にTiの第1金属層25およびCuの第2金属層26が形成され、第2金属層26上にCuの第1めっき層21、Niの第2めっき層22、およびSnの第3めっき層23が順に形成されていることがわかる。また、図9(c)に示すように、本来は下地層24が形成されるべきであるが形成されなかった箇所において、Tiの第1金属層25が積層チップの表面に接して形成されていることがわかる。このように、下地層24が形成されなかった箇所に、スパッタリングによって第1金属層25を形成できることがわかった。
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
10 積層チップ
11 誘電体層
12 内部電極層
13 カバー層
14 容量領域
15 エンドマージン
16 サイドマージン
20a,20b 外部電極
21 第1めっき層
22 第2めっき層
23 第3めっき層
24 下地層
25 第1金属層
26 第2金属層
51 基材
52 誘電体グリーンシート
53 内部電極パターン
54 金属ペースト
100 積層セラミックコンデンサ

Claims (10)

  1. セラミックを主成分とする複数の誘電体層と、複数の内部電極層とが交互に積層され、積層された複数の内部電極層が複数の部位に交互に露出するように形成された積層チップと、
    前記複数の部位のそれぞれに設けられた外部電極と、を備え、
    前記外部電極は、少なくとも一部に、前記積層チップと接して設けられた第1金属層と、前記第1金属層上に設けられためっき層とを備え、
    前記第1金属層は、第1金属と、前記第1金属よりも低いヤング率を有する第2金属とを含むことを特徴とするセラミック電子部品。
  2. 前記外部電極は、前記複数の部位に接して設けられた下地層上に、前記めっき層が設けられた構造を有しており、
    前記下地層の途切れ箇所において、前記第1金属層が前記積層チップと接して設けられていることを特徴とする請求項1に記載のセラミック電子部品。
  3. 前記第2金属のヤング率は、前記第1金属のヤング率の2/3以下であることを特徴とする請求項1または請求項2に記載のセラミック電子部品。
  4. 前記第1金属層において、前記第1金属を100at%とした場合に、前記第2金属の量は1at%以下であることを特徴とする請求項1から請求項3のいずれか一項に記載のセラミック電子部品。
  5. 前記第1金属は、TiまたはCrであることを特徴とする請求項1から請求項4のいずれか一項に記載のセラミック電子部品。
  6. 前記第2金属は、SnまたはInであることを特徴とする請求項1から請求項5のいずれか一項に記載のセラミック電子部品。
  7. 前記第1金属層の厚みは、5nm以上、100nm以下であることを特徴とする請求項1から請求項6のいずれか一項に記載のセラミック電子部品。
  8. 前記第1金属層と前記めっき層との間に設けられた第2金属層をさらに備えることを特徴とする請求項1から請求項7のいずれか一項に記載のセラミック電子部品。
  9. 前記誘電体層は、チタン酸バリウムを主成分とすることを特徴とする請求項1から請求項8のいずれか一項に記載のセラミック電子部品。
  10. セラミックを主成分とする複数の誘電体層と、複数の内部電極層とが交互に積層され、積層された複数の内部電極層が複数の部位に交互に露出するように形成された積層チップを準備する工程と、
    前記積層チップと接し、かつ、前記複数の部位に露出した前記内部電極層と電気的に接続される金属層を、スパッタリングまたは蒸着によって形成する工程と、
    前記金属層上にめっき層を形成する工程と、を含み、
    前記金属層は、第1金属と、前記第1金属よりも低いヤング率を有する第2金属とを含むことを特徴とするセラミック電子部品の製造方法。
JP2021140621A 2021-08-31 2021-08-31 セラミック電子部品およびその製造方法 Pending JP2023034395A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2021140621A JP2023034395A (ja) 2021-08-31 2021-08-31 セラミック電子部品およびその製造方法
TW111129883A TW202313519A (zh) 2021-08-31 2022-08-09 陶瓷電子零件及其製造方法
US17/891,936 US20230070005A1 (en) 2021-08-31 2022-08-19 Ceramic electronic device and manufacturing method of the same
KR1020220107450A KR20230032950A (ko) 2021-08-31 2022-08-26 세라믹 전자 부품 및 그 제조 방법
CN202211069078.XA CN115732229A (zh) 2021-08-31 2022-08-31 陶瓷电子器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021140621A JP2023034395A (ja) 2021-08-31 2021-08-31 セラミック電子部品およびその製造方法

Publications (1)

Publication Number Publication Date
JP2023034395A true JP2023034395A (ja) 2023-03-13

Family

ID=85293004

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021140621A Pending JP2023034395A (ja) 2021-08-31 2021-08-31 セラミック電子部品およびその製造方法

Country Status (5)

Country Link
US (1) US20230070005A1 (ja)
JP (1) JP2023034395A (ja)
KR (1) KR20230032950A (ja)
CN (1) CN115732229A (ja)
TW (1) TW202313519A (ja)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010129621A (ja) * 2008-11-26 2010-06-10 Murata Mfg Co Ltd 積層セラミック電子部品およびその製造方法
KR101525676B1 (ko) 2013-09-24 2015-06-03 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품, 그 제조방법 및 적층 세라믹 전자부품 내장형 인쇄회로기판
US10083795B2 (en) * 2014-09-30 2018-09-25 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor and mounted structure with multilayer ceramic capacitor
US9881739B2 (en) * 2014-09-30 2018-01-30 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
KR20190116121A (ko) * 2019-07-02 2019-10-14 삼성전기주식회사 커패시터 부품
KR20190116127A (ko) * 2019-07-05 2019-10-14 삼성전기주식회사 커패시터 부품
JP7477073B2 (ja) * 2019-08-01 2024-05-01 太陽誘電株式会社 積層セラミック電子部品
KR20190116164A (ko) * 2019-09-02 2019-10-14 삼성전기주식회사 적층 세라믹 전자부품
KR20190116165A (ko) * 2019-09-02 2019-10-14 삼성전기주식회사 적층 세라믹 전자부품

Also Published As

Publication number Publication date
KR20230032950A (ko) 2023-03-07
CN115732229A (zh) 2023-03-03
TW202313519A (zh) 2023-04-01
US20230070005A1 (en) 2023-03-09

Similar Documents

Publication Publication Date Title
JP7227690B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP7148239B2 (ja) セラミック電子部品およびその製造方法
JP7290914B2 (ja) 積層セラミックコンデンサの製造方法
JP2023038331A (ja) 積層セラミックコンデンサ
JP2019201161A (ja) 積層セラミックコンデンサおよびその製造方法
JP2019186396A (ja) 積層セラミックコンデンサおよびその製造方法
JP2019140199A (ja) 積層セラミックコンデンサおよびその製造方法
JP2022143334A (ja) セラミック電子部品およびその製造方法
KR20230046990A (ko) 세라믹 전자 부품 및 그 제조 방법
JP2024128125A (ja) セラミック電子部品
JP7197985B2 (ja) セラミックコンデンサおよびその製造方法
KR20230109095A (ko) 적층 세라믹 전자 부품 및 그 제조 방법
CN116544034A (zh) 陶瓷电子部件及其制造方法
JP2023034395A (ja) セラミック電子部品およびその製造方法
JP2021103730A (ja) セラミック電子部品および実装基板
JP2021082644A (ja) セラミック電子部品の製造方法
JP2020136609A (ja) セラミック電子部品、実装基板、セラミック電子部品の包装体、およびセラミック電子部品の製造方法
WO2024070416A1 (ja) セラミック電子部品、およびセラミック電子部品の製造方法
WO2024070485A1 (ja) セラミック電子部品およびその製造方法
WO2024070428A1 (ja) セラミック電子部品、およびセラミック電子部品の製造方法
JP7576640B2 (ja) 積層セラミックコンデンサ
WO2024204743A1 (ja) セラミック電子部品およびその製造方法
WO2024070427A1 (ja) セラミック電子部品、およびセラミック電子部品の製造方法
WO2024204572A1 (ja) セラミック電子部品およびその製造方法
WO2024101307A1 (ja) セラミック電子部品およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240711