JP2020136609A - セラミック電子部品、実装基板、セラミック電子部品の包装体、およびセラミック電子部品の製造方法 - Google Patents

セラミック電子部品、実装基板、セラミック電子部品の包装体、およびセラミック電子部品の製造方法 Download PDF

Info

Publication number
JP2020136609A
JP2020136609A JP2019031800A JP2019031800A JP2020136609A JP 2020136609 A JP2020136609 A JP 2020136609A JP 2019031800 A JP2019031800 A JP 2019031800A JP 2019031800 A JP2019031800 A JP 2019031800A JP 2020136609 A JP2020136609 A JP 2020136609A
Authority
JP
Japan
Prior art keywords
concentration
laminated body
electronic component
atm
ceramic electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019031800A
Other languages
English (en)
Other versions
JP7374594B2 (ja
Inventor
今井　敦史
Atsushi Imai
敦史 今井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2019031800A priority Critical patent/JP7374594B2/ja
Priority to US16/796,162 priority patent/US11532434B2/en
Priority to CN202010114900.4A priority patent/CN111613441B/zh
Publication of JP2020136609A publication Critical patent/JP2020136609A/ja
Application granted granted Critical
Publication of JP7374594B2 publication Critical patent/JP7374594B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G13/00—Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1236—Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1236—Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates
    • H01G4/1245—Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates containing also titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components

Abstract

【課題】 上下の識別が容易なセラミック電子部品、実装基板、セラミック電子部品の包装体、およびセラミック電子部品の製造方法を提供する。
【解決手段】 セラミック電子部品は、セラミックを主成分とする複数の誘電体層と、複数の内部電極層と、が交互に積層され、積層された複数の前記内部電極層が交互に対向する２端面に露出するように形成された積層構造と、前記積層構造の積層方向の上面および下面に設けられセラミック主成分とするカバー層とを備え、略直方体形状を有する積層チップと、前記２端面に形成された１対の外部電極と、を備え、前記積層構造の２側面において、第１領域と、積層方向において前記第１領域とは異なる範囲の第２領域とで、色が異なることを特徴とする。
【選択図】 図４

Description

本発明は、セラミック電子部品、実装基板、セラミック電子部品の包装体、およびセラミック電子部品の製造方法に関する。
実装基板に実装された積層セラミックコンデンサ等のセラミック電子部品に交流電圧が印加されると、電歪現象による伸縮が生じ、当該伸縮に伴う振動が実装基板に通じる。この場合、いわゆる音鳴き現象が発生する。音鳴きを抑制する手法として、セラミック電子部品の下部カバー層（実装基板側のカバー層）を、上部カバー層よりも厚くすることで、音鳴きを抑制する技術が開示されている（特許文献１参照）。あるいは、セラミック電子部品の下部側（実装基板側）に、内部電極間の間隔を大きくした低容量部を設けて、音鳴きを抑制する技術が開示されている（特許文献２参照）。
このようなセラミック電子部品を用いる場合、厚い下部カバー層または低容量部を実装基板側に配置するために、セラミック電子部品の上下を識別して包装体に収納する。あるいは、下部カバー層の表面に色の異なる識別層を設ける技術が開示されている（例えば、特許文献３参照）。
特開２０１３−２５１５２２号公報 特開２０１６−１２７０４５号公報 特開２０１４−０７２５１５号公報
下部カバー層の表面に識別層を設ける場合において、識別層の色に個体差が生じた場合、包装体からの部品の取り出しや実装基板への実装後の状態で、下部カバー層が実装基板側であることの確認が困難になる場合がある。
本発明は、上記課題に鑑みなされたものであり、上下の識別が容易なセラミック電子部品、実装基板、セラミック電子部品の包装体、およびセラミック電子部品の製造方法を提供することを目的とする。
本発明に係るセラミック電子部品は、セラミックを主成分とする複数の誘電体層と、複数の内部電極層と、が交互に積層され、積層された複数の前記内部電極層が交互に対向する２端面に露出するように形成された積層構造と、前記積層構造の積層方向の上面および下面に設けられセラミックを主成分とするカバー層とを備え、略直方体形状を有する積層チップと、前記２端面に形成された１対の外部電極と、を備え、前記積層構造の２側面において、第１領域と、積層方向において前記第１領域とは異なる範囲の第２領域とで、色が異なることを特徴とする。
上記セラミック電子部品において、前記積層構造は、積層方向の異なる範囲に高容量部と低容量部とを含み、前記第１領域は、前記高容量部の側面であり、前記第２領域は、前記低容量部の側面であってもよい。
上記セラミック電子部品において、前記低容量部における前記誘電体層は、前記高容量部における前記誘電体層よりも厚くてもよい。
上記セラミック電子部品において、前記低容量部における前記誘電体層は、前記高容量部における前記誘電体層の３倍以上の厚さを有していてもよい。
上記セラミック電子部品において、前記高容量部の前記誘電体層における焼結助剤の濃度は、前記低容量部の前記誘電体層における焼結助剤の濃度よりも大きくてもよい。
上記セラミック電子部品において、前記焼結助剤は、Ｓｉを含み、前記高容量部におけるＳｉ濃度は、前記低容量部におけるＳｉ濃度の１．５倍以上１０倍以下としてもよい。
上記セラミック電子部品において、前記高容量部の前記誘電体層における希土類元素の濃度は、前記低容量部の前記誘電体層における希土類元素の濃度よりも小さくてもよい。
上記セラミック電子部品において、ドナーとして機能する元素の濃度は、前記高容量部よりも前記低容量部において小さくてもよい。
本発明に係る実装基板は、上記いずれかのセラミック電子部品が実装され、前記セラミック電子部品の前記第１領域および前記第２領域のうち、前記第２領域が前記実装基板側に配置されていることを特徴とする。
本発明に係るセラミック電子部品の包装体は、上記いずれかのセラミック電子部品と、前記セラミック電子部品が収容される収容部が設けられたキャリアテープと、を備え、前記第２領域が前記収容部の一方の方向に偏った位置となるように、複数の前記セラミック電子部品が収容されていることを特徴とする。
本発明に係るセラミック電子部品の製造方法は、セラミック粉末を含むグリーンシートと金属導電ペーストのパターンとが、前記金属導電ペーストが対向する２端面に露出するように交互に積層することでセラミック積層体を形成する工程と、前記セラミック積層体を焼成する工程と、を含み、前記セラミック積層体は、前記グリーンシートが薄く形成された第１積層体と、前記グリーンシートが厚く形成された第２積層体とを含み、前記第１積層体の前記グリーンシートにおける前記セラミック粉末の密度は、前記第２積層体の前記グリーンシートにおける前記セラミック粉末の密度よりも大きいことを特徴とする。
本発明に係るセラミック電子部品の他の製造方法は、セラミック粉末を含むグリーンシートと金属導電ペーストのパターンとが、前記金属導電ペーストが対向する２端面に露出するように交互に積層することでセラミック積層体を形成する工程と、前記セラミック積層体を焼成する工程と、を含み、前記セラミック積層体は、前記グリーンシートが薄く形成された第１積層体と、前記グリーンシートが厚く形成された第２積層体とを含み、前記第１積層体の前記グリーンシートにおける焼結助剤の濃度は、前記第２積層体の前記グリーンシートにおける焼結助剤の濃度よりも大きいことを特徴とする。
上記セラミック電子部品の製造方法において、前記焼結助剤は、Ｓｉを含み、前記第１積層体の前記グリーンシートにおけるＳｉ濃度は、前記第２積層体の前記グリーンシートにおけるＳｉ濃度の１．５倍以上１０倍以下としてもよい。
上記セラミック電子部品の製造方法において、前記第１積層体の前記グリーンシートにおける希土類元素の濃度は、前記第２積層体の前記グリーンシートにおける希土類元素の濃度よりも小さくてもよい。
本発明によれば、上下の識別が容易なセラミック電子部品、実装基板、およびセラミック電子部品の製造方法を提供することができる。
積層セラミックコンデンサの部分断面斜視図である。 図１のＩ−Ｉ線断面図である。 積層セラミックコンデンサが実装された実装基板を例示する断面図である。 （ａ）は積層セラミックコンデンサの斜視図であり、（ｂ）は実装基板の斜視図である。 積層セラミックコンデンサの製造方法のフローを例示する図である。 積層工程を例示する図である。 （ａ）および（ｂ）は包装体を例示する図である。 積層工程を例示する図である。 積層工程を例示する図である。 （ａ）は高容量部において隣接する２層の内部電極層の対向面積を例示する図であり、（ｂ）は低容量部において隣接する２層の内部電極層の対向面積を例示する図である。
以下、図面を参照しつつ、実施形態について説明する。
（実施形態）
図１は、実施形態に係る積層セラミックコンデンサ１００の部分断面斜視図である。図１で例示するように、積層セラミックコンデンサ１００は、略直方体形状を有する積層チップ１０と、積層チップ１０のいずれかの対向する２端面に設けられた外部電極２０ａ，２０ｂとを備える。なお、積層チップ１０の当該２端面以外の４面のうち、積層方向の上面および下面以外の２面を側面と称する。外部電極２０ａ，２０ｂは、積層チップ１０の積層方向の上面、下面および２側面に延在している。ただし、外部電極２０ａ，２０ｂは、互いに離間している。
積層チップ１０は、誘電体として機能するセラミック材料を含む誘電体層１１と、内部電極層１２とが、交互に積層された積層構造を有する。各内部電極層１２の端縁は、積層チップ１０の外部電極２０ａが設けられた端面と、外部電極２０ｂが設けられた端面とに、交互に露出している。それにより、各内部電極層１２は、外部電極２０ａと外部電極２０ｂとに、交互に導通している。その結果、積層セラミックコンデンサ１００は、複数の誘電体層１１が内部電極層１２を介して積層された構成を有する。また、誘電体層１１と内部電極層１２との積層構造において、積層方向の最外層には内部電極層１２が配置され、当該積層構造の上面および下面は、カバー層１３によって覆われている。カバー層１３は、セラミック材料を主成分とする。例えば、カバー層１３の材料は、誘電体層１１とセラミック材料の主成分が同じである。
積層セラミックコンデンサ１００のサイズは、例えば、長さ０．６ｍｍ、幅０．３ｍｍ、高さ０．４ｍｍであり、または長さ１．０ｍｍ、幅０．５ｍｍ、高さ０．６ｍｍであり、または長さ１．６ｍｍ、幅０．８ｍｍ、高さ０．９ｍｍであり、または長さ２．０ｍｍ、幅１．２ｍｍ、高さ１．４ｍｍであるが、これらのサイズに限定されるものではない。
内部電極層１２は、Ｎｉ（ニッケル），Ｃｕ（銅），Ｓｎ（スズ）等の卑金属を主成分とする。内部電極層１２として、Ｐｔ（白金），Ｐｄ（パラジウム），Ａｇ（銀），Ａｕ（金）などの貴金属やこれらを含む合金を用いてもよい。誘電体層１１は、例えば、一般式ＡＢＯ３で表されるペロブスカイト構造を有するセラミック材料を主成分とする。なお、当該ペロブスカイト構造は、化学量論組成から外れたＡＢＯ３−αを含む。例えば、当該セラミック材料として、ＢａＴｉＯ３（チタン酸バリウム），ＣａＺｒＯ３（ジルコン酸カルシウム），ＣａＴｉＯ３（チタン酸カルシウム），ＳｒＴｉＯ３（チタン酸ストロンチウム），ペロブスカイト構造を形成するＢａ１-ｘ−ｙＣａｘＳｒｙＴｉ１−ｚＺｒｚＯ３(０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１)等を用いることができる。
図２は、図１のＩ−Ｉ線断面図である。図２で例示するように、積層チップ１０の上記積層構造において、積層方向の異なる範囲に高容量部１０ａと低容量部１０ｂとが備わっている。高容量部１０ａと低容量部１０ｂとでは、誘電体層１１の厚さが異なる。本実施形態においては、高容量部１０ａにおける誘電体層１１が、低容量部１０ｂにおける誘電体層１１よりも薄く形成されている。誘電体層１１の厚さは、当該誘電体層１１を挟む２層の内部電極層１２の間隔に相当する。誘電体層１１が厚くなると単位高さ当たりの内部電極層１２の数が少なくなるため、高容量部１０ａの静電容量Ｃ１は、低容量部１０ｂの静電容量Ｃ２よりも大きくなる。
高容量部１０ａおよび低容量部１０ｂにおける誘電体層１１の厚さは特に限定されないが、高容量部１０ａにおける誘電体層１１の厚さは０．６μｍ〜２．０μｍ、例えば１．５μｍとする。また、低容量部１０ｂにおける誘電体層１１の厚さは５．０μｍ〜１５．０μｍ、例えば１０．０μｍとする。
図３は、積層セラミックコンデンサ１００が実装された実装基板３０を例示する断面図である。図３で例示するように、実装基板３０の配線層３１の上に積層セラミックコンデンサ１００が実装されている。なお、配線層３１と外部電極２０ａ、２０ｂとは、ハンダ３２により接続されている。高容量部１０ａおよび低容量部１０ｂのうち、低容量部１０ｂが実装基板３０側に配置されている。
本実施形態においては、図４（ａ）で例示するように、積層チップ１０の上記積層構造の２側面において、第１領域１０ｃと、積層方向において第１領域１０ｃとは異なる範囲の第２領域１０ｄとで、色が異なっている。第１領域１０ｃは、高容量部１０ａの側面に相当する。第２領域１０ｄは、低容量部１０ｂの側面に相当する。図４（ａ）の例では、第２領域１０ｄに網掛け模様を付してある。この構成により、積層セラミックコンデンサ１００の上下の識別が容易となり、音鳴き現象を生じやすい高容量部１０ａと音鳴き現象を生じにくい低容量部１０ｂとを容易に識別できるようになる。それにより、誤った配置での実装を抑制することができ、音鳴きを抑制できるようになる。
また、積層チップ１０の上記積層構造の側面から見て、高容量部１０ａと低容量部１０ｂとを識別できるため、図４（ｂ）で例示するように、実装後において積層セラミックコンデンサ１００が正しく実装されているか確認することができる。図４（ｂ）においても、第２領域１０ｄに網掛け模様を付してある。
なお、誘電体層１１は、一例として、セラミック粉末を含むグリーンシートを焼成することによって形成される。焼成の際に焼結速度に差を設けることで、第１領域１０ｃと第２領域１０ｄとで色を異ならせることができる。例えば、低容量部１０ｂにおける焼結を遅延させることで、第１領域１０ｃと第２領域１０ｄとで色を異ならせることができる。例えば、焼結助剤の濃度を大きくすることで焼結速度を大きくすることができ、焼結助剤の濃度を小さくすることで焼結速度を小さくすることができる。
焼結助剤として、Ｍｇ（マグネシウム），Ｍｎ（マンガン），Ｖ（バナジウム）、Ｓｉ（シリコン），Ｂ（ホウ素）などを用いることができる。例えば、焼結助剤として複数種類の元素を用いる場合には、高容量部１０ａの誘電体層１１における焼結助剤の合計濃度が、低容量部１０ｂの誘電体層１１における焼結助剤の合計濃度よりも大きいことが好ましい。なお、ここでの濃度は、ＡＢＯ３で表されるセラミック粉末のＢサイトを１００ａｔｍ％とした場合のａｔｍ％とする。以下の説明において、他の成分の濃度についても、ＡＢＯ３で表されるセラミック粉末のＢサイトを１００ａｔｍ％とした場合のａｔｍ％のことを意味する。
例えば、高容量部１０ａの誘電体層１１におけるＳｉ濃度と低容量部１０ｂの誘電体層１１におけるＳｉ濃度に差を設けることが好ましい。ただし、Ｓｉ濃度差が小さすぎると、低容量部１０ｂの誘電体層１１の焼結を十分に遅延させることが困難となるおそれがある。そこで、低容量部１０ｂの誘電体層１１におけるＳｉ濃度に対する、高容量部１０ａの誘電体層１１におけるＳｉ濃度の比（以下、Ｓｉ比と称する）に下限を設けることが好ましい。一方、Ｓｉ比が高すぎると、焼結速度の相違に起因してクラックが発生するおそれがある。そこで、Ｓｉ比に上限を設けることが好ましい。本実施形態においては、Ｓｉ比は、１．５以上であることが好ましく、２．０以上であることがより好ましく、４．０以上であることがさらに好ましい。また、Ｓｉ比は、１０．０以下であることが好ましく、８．０以下であることがより好ましく、６．０以下であることがさらに好ましい。
高容量部１０ａのＳｉ添加量の絶対量が多すぎると、高容量部１０ａにおける静電容量が不足するおそれがある。そこで、高容量部１０ａの誘電体層１１へのＳｉ添加量の絶対量に上限を設けることが好ましい。本実施形態においては、高容量部１０ａの誘電体層１１におけるＳｉ濃度を２．５ａｔｍ％未満とすることが好ましく、２．４ａｔｍ％以下とすることがより好ましく、２．０ａｔｍ％以下とすることがさらに好ましい。例えば、高容量部１０ａの誘電体層１１におけるＳｉ濃度を０．０５ａｔｍ％以上２．４ａｔｍ％以下とし、低容量部１０ｂの誘電体層１１におけるＳｉ濃度を０．０３ａｔｍ％以上０．７ａｔｍ％以下とすることが好ましい。
または、希土類元素の濃度を小さくすることで焼結速度を大きくすることができ、希土類元素の濃度を大きくすることで焼結速度を小さくすることができる。そこで、高容量部１０ａの誘電体層１１における希土類元素の合計濃度が、低容量部１０ｂの誘電体層１１における希土類元素の合計濃度よりも小さいことが好ましい。例えば、希土類元素としてＨｏ（ホルミウム）を用いる場合には、高容量部１０ａの誘電体層１１におけるＨｏ濃度が、低容量部１０ｂの誘電体層１１におけるＨｏ濃度よりも小さいことが好ましい。
または、一般式ＡＢＯ３で表されるペロブスカイト構造を有するセラミック材料を誘電体層１１の主成分とした場合、ペロブスカイト構造のＢサイトを置換し、ドナーとして機能する元素の濃度を小さくすることで焼結速度を大きくすることができ、ドナーとして機能する元素の濃度を大きくすることで焼結速度を小さくすることができる。ドナーとして機能する元素とは、Ｍｏ（モリブデン），Ｎｂ（ニオブ），Ｔａ（タンタル），Ｗ（タングステン）などである。そこで、例えば、ドナーとして機能する元素としてＭｏを用いる場合には、高容量部１０ａの誘電体層１１におけるＭｏ濃度が、低容量部１０ｂの誘電体層１１におけるＭｏ濃度よりも小さいことが好ましい。
なお、積層チップ１０において低容量部１０ｂが占める比率が小さすぎると十分に色を識別できないおそれがある。一方、積層チップ１０において低容量部１０ｂが占める比率が大きすぎると容量が不足するおそれがある。そこで、積層方向における高容量部１０ａの高さと低容量部１０ｂの高さとの比に上限および下限を設けることが好ましい。例えば、低容量部１０ｂの高さに対する高容量部１０ａの高さの比は、１．２以上４．０以下であることが好ましく、１．５以上３．０以下であることがより好ましい。
続いて、積層セラミックコンデンサ１００の製造方法について説明する。図５は、積層セラミックコンデンサ１００の製造方法のフローを例示する図である。
（原料粉末作製工程）
まず、誘電体層１１を形成するための誘電体材料を用意する。誘電体層１１に含まれるＡサイト元素およびＢサイト元素は、通常はＡＢＯ３の粒子の焼結体の形で誘電体層１１に含まれる。例えば、ＢａＴｉＯ３は、ペロブスカイト構造を有する正方晶化合物であって、高い誘電率を示す。このＢａＴｉＯ３は、一般的に、二酸化チタンなどのチタン原料と炭酸バリウムなどのバリウム原料とを反応させてチタン酸バリウムを合成することで得ることができる。誘電体層１１を構成するセラミックの合成方法としては、従来種々の方法が知られており、例えば固相法、ゾル−ゲル法、水熱法等が知られている。本実施形態においては、これらのいずれも採用することができる。
得られたセラミック粉末に、目的に応じて所定の添加化合物を添加する。添加化合物としては、Ｍｏ、Ｎｂ、Ｔａ、Ｗ、Ｍｇ、Ｍｎ，Ｖ，Ｃｒ（クロム），希土類元素(Ｙ（イットリウム）,Ｓｍ（サマリウム），Ｅｕ（ユウロピウム），Ｇｄ（ガドリニウム），Ｔｂ（テルビウム），Ｄｙ（ジスプロシウム）,Ｈｏ,Ｅｒ(エルビウム)，Ｔｍ（ツリウム）およびＹｂ（イッテルビウム）)の酸化物、並びに、Ｃｏ（コバルト），Ｎｉ，Ｌｉ（リチウム），Ｂ，Ｎａ（ナトリウム），Ｋ（カリウム）およびＳｉの酸化物もしくはガラスが挙げられる。
本実施形態においては、好ましくは、まず誘電体層１１を構成するセラミックの粒子に添加化合物を含む化合物を混合して８２０〜１１５０℃で仮焼を行う。続いて、得られたセラミック粒子を添加化合物とともに湿式混合し、乾燥および粉砕してセラミック粉末を調製する。例えば、セラミック粉末の平均粒子径は、誘電体層１１の薄層化の観点から、好ましくは５０〜３００ｎｍである。例えば、上記のようにして得られたセラミック粉末について、必要に応じて粉砕処理して粒径を調節し、あるいは分級処理と組み合わせることで粒径を整えてもよい。
（積層工程）
次に、得られた誘電体材料に、ポリビニルブチラール（ＰＶＢ）樹脂等のバインダと、エタノール、トルエン等の有機溶剤と、可塑剤とを加えて湿式混合する。得られたスラリーを使用して、例えばダイコータ法やドクターブレード法により、基材上に誘電体グリーンシートを塗工して乾燥させる。
次に、誘電体グリーンシートの表面に、有機バインダを含む内部電極形成用の金属導電ペーストをスクリーン印刷、グラビア印刷等により印刷することで、内部電極層用のパターンを配置する。金属導電ペーストには、共材としてセラミック粒子を添加する。セラミック粒子の主成分は、特に限定するものではないが、誘電体層１１の主成分セラミックと同じであることが好ましい。
その後、基材から剥離した状態で、内部電極層１２と誘電体層１１とが互い違いになるように、かつ内部電極層１２が誘電体層１１の長さ方向両端面に端縁が交互に露出して極性の異なる一対の外部電極２０ａ，２０ｂに交互に引き出されるように、誘電体グリーンシートを交互に積層する。例えば、合計の積層数を１００〜５００層とする。
誘電体グリーンシートを積層する過程において、図６で例示するように、高容量部１０ａに相当する誘電体グリーンシートを積層し、得られた第１積層体４１を圧着する。また、低容量部１０ｂに相当する誘電体グリーンシートを積層し、得られた第２積層体４２を圧着する。圧着前において、低容量部１０ｂに相当する誘電体グリーンシートは、高容量部１０ａに相当する誘電体グリーンシートよりも厚く形成しておく。第１積層体４１を圧着する場合の圧着力を、第２積層体４２を圧着する場合の圧着力よりも大きくする。それにより、第１積層体４１の誘電体グリーンシートにおけるセラミック粉末の密度が、第２積層体４２の誘電体グリーンシートにおけるセラミック粉末の密度よりも大きくなる。
その後、積層した誘電体グリーンシートの積層体の上下のそれぞれに、カバー層１３となる複数枚のカバーシートの第３積層体４３を圧着することで、セラミック積層体４４を得る。その後、得られたセラミック積層体４４を所定チップ寸法（例えば１．０ｍｍ×０．５ｍｍ）にカットする。
（焼成工程）
このようにして得られた成型体を、Ｎ２雰囲気で脱バインダ処理した後に外部電極２０ａ，２０ｂの下地となるＮｉペーストをディップ法で塗布し、酸素分圧１０−５〜１０−８ａｔｍの還元雰囲気中で１１００〜１３００℃で１０分〜２時間焼成する。このようにして、積層セラミックコンデンサ１００が得られる。
（再酸化処理工程）
その後、Ｎ２ガス雰囲気中で６００℃〜１０００℃で再酸化処理を行ってもよい。
（めっき処理工程）
その後、電解めっき等によって、外部電極２０ａ，２０ｂに、Ｃｕ，Ｎｉ，Ｓｎ等の金属コーティングを行ってもよい。
（包装工程）
次に、複数の積層セラミックコンデンサ１００をキャリアテープ内に包装する。図７（ａ）は、複数の積層セラミックコンデンサ１００がキャリアテープ７０内に包装された包装体を例示する図である。図７（ａ）で例示するように、キャリアテープ７０は、エンボス加工タイプである。キャリアテープ７０は、帯状のテープ本体７１と、テープ本体７１に所定の間隔で設けられた収容部７２と、略円形の送り孔７３とを備えている。収容部７２は、積層セラミックコンデンサ１００を収容可能な略直方体形状を有している。また、図７（ｂ）で例示するように、各積層セラミックコンデンサ１００は、収容部７２と封止テープ７４とによって封止されている。本実施形態に係る製造方法によれば、キャリアテープ７０内に各積層セラミックコンデンサ１００を収容する際に、第２領域１０ｄの位置を確認することで、第２領域１０ｄを収容部７２のいずれか一方の方向に向けて偏らせて揃えることができる。それにより、実装時に所望の方向での実装が容易になる。
本実施形態に係る製造方法によれば、第１積層体４１の誘電体グリーンシートにおけるセラミック粉末の密度が第２積層体４２の誘電体グリーンシートにおけるセラミック粉末の密度よりも大きいことから、焼成工程において、第２積層体４２の誘電体グリーンシートにおけるセラミック粉末の焼結が、第１積層体４１の誘電体グリーンシートにおけるセラミック粉末の焼結と比較して遅延する。それにより、焼成後において、高容量部１０ａの側面である第１領域１０ｃの色と低容量部１０ｂの側面である第２領域１０ｄの色とが異なるようになる。その結果、積層セラミックコンデンサ１００の上下の識別が容易となる。
（変形例１）
第２積層体４２に含まれる誘電体グリーンシートに、第３積層体４３に用いるカバーシートを用いてもよい。例えば、図８で例示するように、カバーシートを第１積層体４１に含まれる誘電体グリーンシートよりも厚く形成しておく。このカバーシートを第２積層体４２に含まれる誘電体グリーンシートとして用いる。第１積層体４１を圧着する場合の圧着力を、第２積層体４２を圧着する場合の圧着力よりも大きくすることによって、第１積層体４１の誘電体グリーンシートにおけるセラミック粉末の密度を、第２積層体の誘電体グリーンシートにおけるセラミック粉末の密度よりも大きくすることができる。
（変形例２）
第２積層体４２に含まれる誘電体グリーンシートに、第１積層体４１に用いられる誘電体グリーンシートとカバーシートとを用いてもよい。例えば、図９で例示するように、カバーシート上に、第１積層体４１に含まれる誘電体グリーンシートであって内部電極形成用の金属導電ペーストが印刷されたものを積層し、第２積層体４２の誘電体グリーンシートとして用いてもよい。この場合においても、圧着前において、低容量部１０ｂに相当する誘電体グリーンシートを、高容量部１０ａに相当する誘電体グリーンシートよりも厚くすることができる。第１積層体４１を圧着する場合の圧着力を、第２積層体４２を圧着する場合の圧着力よりも大きくすることによって、第１積層体４１の誘電体グリーンシートにおけるセラミック粉末の密度を、第２積層体の誘電体グリーンシートにおけるセラミック粉末の密度よりも大きくすることができる。
（変形例３）
誘電体材料における焼結助剤の添加量（濃度）に差を設けることによって、焼結の遅延を生じさせてもよい。例えば、第１積層体４１の誘電体グリーンシートにおける焼結助剤の濃度を、第２積層体４２の誘電体グリーンシートにおける焼結助剤の濃度よりも大きくする。この場合、焼成工程において、第２積層体４２の誘電体グリーンシートにおけるセラミック粉末の焼結が、第１積層体４１の誘電体グリーンシートにおけるセラミック粉末の焼結と比較して遅延する。それにより、焼成後において、高容量部１０ａの側面である第１領域１０ｃの色と低容量部１０ｂの側面である第２領域１０ｄの色とが異なるようになる。なお、焼成前において、低容量部１０ｂに相当する誘電体グリーンシートは、高容量部１０ａに相当する誘電体グリーンシートよりも厚く形成しておく。
焼結助剤として、Ｍｇ，Ｍｎ，Ｖ，Ｓｉ，Ｂなどを用いることができる。例えば、焼結助剤として複数種類の元素を用いる場合には、第１積層体４１の誘電体グリーンシートにおける焼結助剤の合計濃度を、第２積層体４２の誘電体グリーンシートにおける焼結助剤の合計濃度よりも大きくする。
例えば、Ｓｉの添加量（濃度）に差を設けることが好ましい。ただし、Ｓｉの添加量の差が小さすぎると、第２積層体４２のセラミック粉末の焼結を十分に遅延させることが困難となるおそれがある。そこで、第２積層体４２の誘電体グリーンシートにおけるＳｉの濃度に対する、第１積層体４１の誘電体グリーンシートにおけるＳｉの濃度の比（Ｓｉ比）に下限を設けることが好ましい。一方、Ｓｉ比が高すぎると、焼結速度の相違に起因してクラックが発生するおそれがある。そこで、Ｓｉ比に上限を設けることが好ましい。本実施形態においては、Ｓｉ比は、１．５以上であることが好ましく、２．０以上であることがより好ましく、４．０以上であることがさらに好ましい。また、Ｓｉ比は、１０．０以下であることが好ましく、８．０以下であることがより好ましく、６．０以下であることがさらに好ましい。
第１積層体４１へのＳｉ添加量の絶対量が多すぎると、高容量部１０ａにおける静電容量が不足するおそれがある。そこで、第１積層体４１の誘電体グリーンシートへのＳｉ添加量の絶対量に上限を設けることが好ましい。本実施形態においては、第１積層体４１のグリーンシートにおけるＳｉ濃度を２．５ａｔｍ％未満とすることが好ましく、２．４ａｔｍ％以下とすることがより好ましく、２．０ａｔｍ％以下とすることがさらに好ましい。例えば、第１積層体４１の誘電体グリーンシートにおけるＳｉ濃度を０．０５ａｔｍ％以上２．４ａｔｍ％以下とし、第２積層体４２の誘電体グリーンシートにおけるＳｉ濃度を０．０３ａｔｍ％以上０．７ａｔｍ％以下とすることが好ましい。
または、希土類元素の濃度を小さくすることで焼結速度を大きくすることができ、希土類元素の濃度を大きくすることで焼結速度を小さくすることができる。そこで、第１積層体４１の誘電体グリーンシートにおける希土類元素の合計濃度が、第２積層体４２の誘電体グリーンシートにおける希土類元素の合計濃度よりも小さいことが好ましい。例えば、希土類元素としてＨｏ（ホルミウム）を用いる場合には、高容量部１０ａの誘電体層１１におけるＨｏ濃度が、低容量部１０ｂの誘電体層１１におけるＨｏ濃度よりも小さいことが好ましい。
または、一般式ＡＢＯ３で表されるペロブスカイト構造を有するセラミック材料を誘電体層１１の主成分とした場合、ペロブスカイト構造のＢサイトを置換し、ドナーとして機能する元素の濃度を小さくすることで焼結速度を大きくすることができ、ドナーとして機能する元素の濃度を大きくすることで焼結速度を小さくすることができる。そこで、例えば、ドナーとして機能する元素としてＭｏを用いる場合には、第１積層体４１の誘電体グリーンシートにおけるＭｏ濃度が、第２積層体４２の誘電体グリーンシートにおけるＭｏ濃度よりも小さいことが好ましい。
なお、上記各実施形態においては、誘電体グリーンシート上において、内部電極層用のパターンが印刷されていない領域に逆パターンを印刷していないが、逆パターンを印刷してもよい。この場合、内部電極層用のパターンによって生じる段差を埋めることができる。この場合、第１積層体４１の逆パターンにおけるセラミック粉末の密度が第２積層体４２の逆パターンにおけるセラミック粉末の密度よりも大きいことが好ましい。また、第１積層体４１の逆パターンにおける焼結助剤濃度が第２積層体４２の逆パターンにおける焼結助剤濃度よりも大きいことが好ましい。また、第１積層体４１の逆パターンにおける希土類元素濃度が第２積層体４２の逆パターンにおける希土類元素濃度よりも小さいことが好ましい。また、第１積層体４１の逆パターンにおけるドナーとして機能する元素の濃度が第２積層体４２の逆パターンにおけるドナーとして機能する元素の濃度よりも小さいことが好ましい。
なお、上記各実施形態においては、誘電体層１１の厚さを調整することで高容量部１０ａと低容量部１０ｂとを設けていたが、それに限られない。例えば、隣接する２層の内部電極層１２の対向面積を調整することで容量を調整してもよい。図１０（ａ）は、高容量部１０ａにおいて隣接する２層の内部電極層１２の対向面積Ｘ１を例示する図である。図１０（ｂ）は、低容量部１０ｂにおいて隣接する２層の内部電極層１２の対向面積Ｘ２を例示する図である。図１０（ａ）および図１０（ｂ）では、隣接する２層の内部電極層１２の模式的な平面図が描かれている。図１０（ａ）および図１０（ｂ）で例示するように、対向面積Ｘ１が対向面積Ｘ２よりも大きくなっている。それにより、誘電体層１１の厚さが共通でも、高容量部１０ａの容量が低容量部１０ｂの容量よりも高くなる。
なお、上記各実施形態においては、セラミック電子部品の一例として積層セラミックコンデンサについて説明したが、それに限られない。例えば、バリスタやサーミスタなどの、他の電子部品を用いてもよい。
以下、実施形態に係る積層セラミックコンデンサを作製し、特性について調べた。
チタン酸バリウム粉末に必要な添加物を添加し、ボールミルで十分に湿式混合粉砕して誘電体材料を得た。添加物には、焼結助剤としてＭｇ，Ｍｎ，Ｖ，およびＳｉを含ませた。また、添加物には、希土類元素としてＨｏを含ませた。チタン酸バリウムのＴｉを１００ａｔｍ％とした場合に、Ｈｏを０．５ａｔｍ％とし、Ｍｇを０．５ａｔｍ％とし、Ｍｎを０．１ａｔｍ％とし、Ｖを０．１ａｔｍ％とした。
実施例１では、Ｓｉ比を１．５とした。実施例１−１では、第２積層体４２におけるＳｉ濃度を０．０３ａｔｍ％とし、第１積層体４１におけるＳｉ濃度を０．０４５ａｔｍ％とした。実施例１−２では、第２積層体４２におけるＳｉ濃度を０．０５ａｔｍ％とし、第１積層体４１におけるＳｉ濃度を０．０７５ａｔｍ％とした。実施例１−３では、第２積層体４２におけるＳｉ濃度を０．１０ａｔｍ％とし、第１積層体４１におけるＳｉ濃度を０．１５０ａｔｍ％とした。実施例１−４では、第２積層体４２におけるＳｉ濃度を０．２０ａｔｍ％とし、第１積層体４１におけるＳｉ濃度を０．３００ａｔｍ％とした。実施例１−５では、第２積層体４２におけるＳｉ濃度を０．３０ａｔｍ％とし、第１積層体４１におけるＳｉ濃度を０．４５０ａｔｍ％とした。実施例１−６では、第２積層体４２におけるＳｉ濃度を０．４０ａｔｍ％とし、第１積層体４１におけるＳｉ濃度を０．６００ａｔｍ％とした。実施例１−７では、第２積層体４２におけるＳｉ濃度を０．５０ａｔｍ％とし、第１積層体４１におけるＳｉ濃度を０．７５０ａｔｍ％とした。実施例１−８では、第２積層体４２におけるＳｉ濃度を０．６０ａｔｍ％とし、第１積層体４１におけるＳｉ濃度を０．９００ａｔｍ％とした。実施例１−９では、第２積層体４２におけるＳｉ濃度を０．７０ａｔｍ％とし、第１積層体４１におけるＳｉ濃度を１．０５０ａｔｍ％とした。
実施例２では、Ｓｉ比を２．０とした。実施例２−１では、第２積層体４２におけるＳｉ濃度を０．０３ａｔｍ％とし、第１積層体４１におけるＳｉ濃度を０．０６０ａｔｍ％とした。実施例２−２では、第２積層体４２におけるＳｉ濃度を０．０５ａｔｍ％とし、第１積層体４１におけるＳｉ濃度を０．１００ａｔｍ％とした。実施例２−３では、第２積層体４２におけるＳｉ濃度を０．１０ａｔｍ％とし、第１積層体４１におけるＳｉ濃度を０．２００ａｔｍ％とした。実施例２−４では、第２積層体４２におけるＳｉ濃度を０．２０ａｔｍ％とし、第１積層体４１におけるＳｉ濃度を０．４００ａｔｍ％とした。実施例２−５では、第２積層体４２におけるＳｉ濃度を０．３０ａｔｍ％とし、第１積層体４１におけるＳｉ濃度を０．６００ａｔｍ％とした。実施例２−６では、第２積層体４２におけるＳｉ濃度を０．４０ａｔｍ％とし、第１積層体４１におけるＳｉ濃度を０．８００ａｔｍ％とした。実施例２−７では、第２積層体４２におけるＳｉ濃度を０．５０ａｔｍ％とし、第１積層体４１におけるＳｉ濃度を１．０００ａｔｍ％とした。実施例２−８では、第２積層体４２におけるＳｉ濃度を０．６０ａｔｍ％とし、第１積層体４１におけるＳｉ濃度を１．２００ａｔｍ％とした。実施例２−９では、第２積層体４２におけるＳｉ濃度を０．７０ａｔｍ％とし、第１積層体４１におけるＳｉ濃度を１．４００ａｔｍ％とした。
実施例３では、Ｓｉ比を３．０とした。実施例３−１では、第２積層体４２におけるＳｉ濃度を０．０３ａｔｍ％とし、第１積層体４１におけるＳｉ濃度を０．０９０ａｔｍ％とした。実施例３−２では、第２積層体４２におけるＳｉ濃度を０．０５ａｔｍ％とし、第１積層体４１におけるＳｉ濃度を０．１５０ａｔｍ％とした。実施例３−３では、第２積層体４２におけるＳｉ濃度を０．１０ａｔｍ％とし、第１積層体４１におけるＳｉ濃度を０．３００ａｔｍ％とした。実施例３−４では、第２積層体４２におけるＳｉ濃度を０．２０ａｔｍ％とし、第１積層体４１におけるＳｉ濃度を０．６００ａｔｍ％とした。実施例３−５では、第２積層体４２におけるＳｉ濃度を０．３０ａｔｍ％とし、第１積層体４１におけるＳｉ濃度を０．９００ａｔｍ％とした。実施例３−６では、第２積層体４２におけるＳｉ濃度を０．４０ａｔｍ％とし、第１積層体４１におけるＳｉ濃度を１．２００ａｔｍ％とした。実施例３−７では、第２積層体４２におけるＳｉ濃度を０．５０ａｔｍ％とし、第１積層体４１におけるＳｉ濃度を１．５００ａｔｍ％とした。実施例３−８では、第２積層体４２におけるＳｉ濃度を０．６０ａｔｍ％とし、第１積層体４１におけるＳｉ濃度を１．８００ａｔｍ％とした。実施例３−９では、第２積層体４２におけるＳｉ濃度を０．７０ａｔｍ％とし、第１積層体４１におけるＳｉ濃度を２．１００ａｔｍ％とした。
実施例４では、Ｓｉ比を４．０とした。実施例４−１では、第２積層体４２におけるＳｉ濃度を０．０３ａｔｍ％とし、第１積層体４１におけるＳｉ濃度を０．１２０ａｔｍ％とした。実施例４−２では、第２積層体４２におけるＳｉ濃度を０．０５ａｔｍ％とし、第１積層体４１におけるＳｉ濃度を０．２００ａｔｍ％とした。実施例４−３では、第２積層体４２におけるＳｉ濃度を０．１０ａｔｍ％とし、第１積層体４１におけるＳｉ濃度を０．４００ａｔｍ％とした。実施例４−４では、第２積層体４２におけるＳｉ濃度を０．２０ａｔｍ％とし、第１積層体４１におけるＳｉ濃度を０．８００ａｔｍ％とした。実施例４−５では、第２積層体４２におけるＳｉ濃度を０．３０ａｔｍ％とし、第１積層体４１におけるＳｉ濃度を１．２００ａｔｍ％とした。実施例４−６では、第２積層体４２におけるＳｉ濃度を０．４０ａｔｍ％とし、第１積層体４１におけるＳｉ濃度を１．６００ａｔｍ％とした。実施例４−７では、第２積層体４２におけるＳｉ濃度を０．５０ａｔｍ％とし、第１積層体４１におけるＳｉ濃度を２．０００ａｔｍ％とした。実施例４−８では、第２積層体４２におけるＳｉ濃度を０．６０ａｔｍ％とし、第１積層体４１におけるＳｉ濃度を２．４００ａｔｍ％とした。実施例４−９では、第２積層体４２におけるＳｉ濃度を０．７０ａｔｍ％とし、第１積層体４１におけるＳｉ濃度を２．８００ａｔｍ％とした。
実施例５では、Ｓｉ比を５．０とした。実施例５−１では、第２積層体４２におけるＳｉ濃度を０．０３ａｔｍ％とし、第１積層体４１におけるＳｉ濃度を０．１５０ａｔｍ％とした。実施例５−２では、第２積層体４２におけるＳｉ濃度を０．０５ａｔｍ％とし、第１積層体４１におけるＳｉ濃度を０．２５０ａｔｍ％とした。実施例５−３では、第２積層体４２におけるＳｉ濃度を０．１０ａｔｍ％とし、第１積層体４１におけるＳｉ濃度を０．５００ａｔｍ％とした。実施例５−４では、第２積層体４２におけるＳｉ濃度を０．２０ａｔｍ％とし、第１積層体４１におけるＳｉ濃度を１．０００ａｔｍ％とした。実施例５−５では、第２積層体４２におけるＳｉ濃度を０．３０ａｔｍ％とし、第１積層体４１におけるＳｉ濃度を１．５００ａｔｍ％とした。実施例５−６では、第２積層体４２におけるＳｉ濃度を０．４０ａｔｍ％とし、第１積層体４１におけるＳｉ濃度を２．０００ａｔｍ％とした。実施例５−７では、第２積層体４２におけるＳｉ濃度を０．５０ａｔｍ％とし、第１積層体４１におけるＳｉ濃度を２．５００ａｔｍ％とした。実施例５−８では、第２積層体４２におけるＳｉ濃度を０．６０ａｔｍ％とし、第１積層体４１におけるＳｉ濃度を３．０００ａｔｍ％とした。
実施例６では、Ｓｉ比を６．０とした。実施例６−１では、第２積層体４２におけるＳｉ濃度を０．０３ａｔｍ％とし、第１積層体４１におけるＳｉ濃度を０．１８０ａｔｍ％とした。実施例６−２では、第２積層体４２におけるＳｉ濃度を０．０５ａｔｍ％とし、第１積層体４１におけるＳｉ濃度を０．３００ａｔｍ％とした。実施例６−３では、第２積層体４２におけるＳｉ濃度を０．１０ａｔｍ％とし、第１積層体４１におけるＳｉ濃度を０．６００ａｔｍ％とした。実施例６−４では、第２積層体４２におけるＳｉ濃度を０．２０ａｔｍ％とし、第１積層体４１におけるＳｉ濃度を１．２００ａｔｍ％とした。実施例６−５では、第２積層体４２におけるＳｉ濃度を０．３０ａｔｍ％とし、第１積層体４１におけるＳｉ濃度を１．８００ａｔｍ％とした。実施例６−６では、第２積層体４２におけるＳｉ濃度を０．４０ａｔｍ％とし、第１積層体４１におけるＳｉ濃度を２．４００ａｔｍ％とした。実施例６−７では、第２積層体４２におけるＳｉ濃度を０．５０ａｔｍ％とし、第１積層体４１におけるＳｉ濃度を３．０００ａｔｍ％とした。実施例６−８では、第２積層体４２におけるＳｉ濃度を０．６０ａｔｍ％とし、第１積層体４１におけるＳｉ濃度を３．６００ａｔｍ％とした。
実施例７では、Ｓｉ比を７．０とした。実施例７−１では、第２積層体４２におけるＳｉ濃度を０．０３ａｔｍ％とし、第１積層体４１におけるＳｉ濃度を０．２１０ａｔｍ％とした。実施例７−２では、第２積層体４２におけるＳｉ濃度を０．０５ａｔｍ％とし、第１積層体４１におけるＳｉ濃度を０．３５０ａｔｍ％とした。実施例７−３では、第２積層体４２におけるＳｉ濃度を０．１０ａｔｍ％とし、第１積層体４１におけるＳｉ濃度を０．７００ａｔｍ％とした。実施例７−４では、第２積層体４２におけるＳｉ濃度を０．２０ａｔｍ％とし、第１積層体４１におけるＳｉ濃度を１．４００ａｔｍ％とした。実施例７−５では、第２積層体４２におけるＳｉ濃度を０．３０ａｔｍ％とし、第１積層体４１におけるＳｉ濃度を２．１００ａｔｍ％とした。実施例７−６では、第２積層体４２におけるＳｉ濃度を０．４０ａｔｍ％とし、第１積層体４１におけるＳｉ濃度を２．８００ａｔｍ％とした。実施例７−７では、第２積層体４２におけるＳｉ濃度を０．５０ａｔｍ％とし、第１積層体４１におけるＳｉ濃度を３．５００ａｔｍ％とした。
実施例８では、Ｓｉ比を８．０とした。実施例８−１では、第２積層体４２におけるＳｉ濃度を０．０３ａｔｍ％とし、第１積層体４１におけるＳｉ濃度を０．２４０ａｔｍ％とした。実施例８−２では、第２積層体４２におけるＳｉ濃度を０．０５ａｔｍ％とし、第１積層体４１におけるＳｉ濃度を０．４００ａｔｍ％とした。実施例８−３では、第２積層体４２におけるＳｉ濃度を０．１０ａｔｍ％とし、第１積層体４１におけるＳｉ濃度を０．８００ａｔｍ％とした。実施例８−４では、第２積層体４２におけるＳｉ濃度を０．２０ａｔｍ％とし、第１積層体４１におけるＳｉ濃度を１．６００ａｔｍ％とした。実施例８−５では、第２積層体４２におけるＳｉ濃度を０．３０ａｔｍ％とし、第１積層体４１におけるＳｉ濃度を２．４００ａｔｍ％とした。実施例８−６では、第２積層体４２におけるＳｉ濃度を０．４０ａｔｍ％とし、第１積層体４１におけるＳｉ濃度を３．２００ａｔｍ％とした。実施例８−７では、第２積層体４２におけるＳｉ濃度を０．５０ａｔｍ％とし、第１積層体４１におけるＳｉ濃度を４．０００ａｔｍ％とした。
実施例９では、Ｓｉ比を９．０とした。実施例９−１では、第２積層体４２におけるＳｉ濃度を０．０３ａｔｍ％とし、第１積層体４１におけるＳｉ濃度を０．２７０ａｔｍ％とした。実施例９−２では、第２積層体４２におけるＳｉ濃度を０．０５ａｔｍ％とし、第１積層体４１におけるＳｉ濃度を０．４５０ａｔｍ％とした。実施例９−３では、第２積層体４２におけるＳｉ濃度を０．１０ａｔｍ％とし、第１積層体４１におけるＳｉ濃度を０．９００ａｔｍ％とした。実施例９−４では、第２積層体４２におけるＳｉ濃度を０．２０ａｔｍ％とし、第１積層体４１におけるＳｉ濃度を１．８００ａｔｍ％とした。実施例９−５では、第２積層体４２におけるＳｉ濃度を０．３０ａｔｍ％とし、第１積層体４１におけるＳｉ濃度を２．７００ａｔｍ％とした。実施例９−６では、第２積層体４２におけるＳｉ濃度を０．４０ａｔｍ％とし、第１積層体４１におけるＳｉ濃度を３．６００ａｔｍ％とした。
実施例１０では、Ｓｉ比を１０．０とした。実施例１０−１では、第２積層体４２におけるＳｉ濃度を０．０３ａｔｍ％とし、第１積層体４１におけるＳｉ濃度を０．３００ａｔｍ％とした。実施例１０−２では、第２積層体４２におけるＳｉ濃度を０．０５ａｔｍ％とし、第１積層体４１におけるＳｉ濃度を０．５００ａｔｍ％とした。実施例１０−３では、第２積層体４２におけるＳｉ濃度を０．１０ａｔｍ％とし、第１積層体４１におけるＳｉ濃度を１．０００ａｔｍ％とした。実施例１０−４では、第２積層体４２におけるＳｉ濃度を０．２０ａｔｍ％とし、第１積層体４１におけるＳｉ濃度を２．０００ａｔｍ％とした。実施例１０−５では、第２積層体４２におけるＳｉ濃度を０．３０ａｔｍ％とし、第１積層体４１におけるＳｉ濃度を３．０００ａｔｍ％とした。実施例１０−６では、第２積層体４２におけるＳｉ濃度を０．４０ａｔｍ％とし、第１積層体４１におけるＳｉ濃度を４．０００ａｔｍ％とした。
これらのＳｉ濃度について、表１に示す。
Figure 2020136609
誘電体材料に有機バインダおよび溶剤を加えてドクターブレード法にて誘電体グリーンシートを作製した。有機バインダとしてポリビニルブチラール（ＰＶＢ）等を用い、溶剤としてエタノール、トルエン酸等を加えた。その他、可塑剤などを加えた。次に、内部電極層１２の主成分金属の粉末と、バインダと、溶剤と、必要に応じてその他助剤とを含んでいる内部電極形成用導電ペーストを作製した。内部電極形成用導電ペーストの有機バインダおよび溶剤には、誘電体グリーンシートとは異なるものを用いた。誘電体シートに内部電極形成用導電ペーストをスクリーン印刷した。内部電極形成用導電ペーストを印刷した誘電体グリーンシートを重ねた。その際に、低容量部１０ｂに相当する領域では、誘電体グリーンシート下にカバーシートを挿入した。得られた積層体の上下に、複数枚のカバーシートからなる第３積層体４３をそれぞれ積層した。その後、熱圧着によりセラミック積層体４４を得て、所定の形状に切断した。
得られたセラミック積層体４４をＮ２雰囲気中で脱バインダした後に、セラミック積層体４４の両端面から各側面にかけて、Ｎｉを主成分とする金属フィラー、共材、バインダおよび溶剤を含む金属ペーストを塗布し、乾燥させた。その後、還元雰囲気中で１１００℃〜１３００℃で１０分〜２時間、金属ペーストをセラミック積層体４４と同時に焼成して焼結体を得た。
焼結体をＮ２雰囲気下８００℃の条件で再酸化処理を行った後、メッキ処理して外部電極２０ａ，２０ｂの表面にＣｕめっき層、Ｎｉめっき層およびＳｎめっき層を形成し、積層セラミックコンデンサ１００を得た。高容量部１０ａにおける誘電体層１１の数は、３００層とした。高容量部１０ａにおける誘電体層１１の厚さは、１．５μｍであった。低容量部１０ｂにおける誘電体層１１の数は、２０層とした。低容量部１０ｂにおける誘電体層１１の厚さは、１０μｍであった。得られた積層セラミックコンデンサ１００の形状寸法は、長さ１．６ｍｍ×幅０．８ｍｍ×高さ０．９ｍｍであった。
実施例１−１〜１−９、実施例２−１〜２−９、実施例３−１〜３−９、実施例４−１〜４−９、実施例５−１〜５−８、実施例６−１〜６−８、実施例７−１〜７−７、実施例８−１〜８−７、実施例９−１〜９−６、実施例１０−１〜１０−６のそれぞれについて、５００個のサンプルを作製した。
（分析）
各サンプルについて、積層チップ１０の側面において高容量部１０ａの色と低容量部１０ｂの色とが識別できたか否かを確認した。目視で高容量部１０ａの色と低容量部１０ｂの色とが識別できた場合に合格（識別可）と判定し、識別できなかった場合に不合格（識別不可）とした。表２に、判定結果を示す。表２に示すように、実施例１−１〜１−９、実施例２−１〜２−９、実施例３−１〜３−９、実施例４−１〜４−９、実施例５−１〜５−８、実施例６−１〜６−８、実施例７−１〜７−７、実施例８−１〜８−７、実施例９−１〜９−６、実施例１０−１〜１０−６の各実施例について、１００％の合格率となった。これは、低容量部における焼結助剤量を高容量部における焼結助剤量よりも少なくしたことで低容量部の焼結に遅延が生じたからであると考えられる。
Figure 2020136609
次に、各サンプルについてクラック発生の有無を調べ、５００個のサンプルに対するクラック発生サンプルの率（以下、クラック発生率）を調べた。具体的には、１２５℃での３０分保持と、−４０℃での３０分保持とで１サイクルとし、合計で１００サイクルのヒートサイクル試験を行い、実体顕微鏡でクラックの有無を確認した。結果を表３に示す。表３に示すように、Ｓｉ比が１．５の実施例１ではクラック発生率が２／５００以上となり、Ｓｉ比が２．０の実施例２およびＳｉ比が３．０の実施例３ではクラック発生率が１／５００となり、Ｓｉ比が４．０以上の実施例４〜実施例１０でクラック発生率が０／５００となった。これらの結果から、Ｓｉ比が２．０以上であることが好ましく、４．０以上であることがより好ましいことがわかる。
Figure 2020136609
次に、静電容量を測定した。静電容量が設計容量よりも大きいか、小さくても５％未満の不足であれば「良：〇」と判定した。静電容量が設計容量よりも５％以上不足した場合に「やや良：△」と判定した。結果を表４に示す。表４に示すように、高容量部におけるＳｉ濃度が２．５ａｔｍ％未満（実施例１−１〜１−９、実施例２−１〜２−９、実施例３−１〜３−９、実施例４−１〜４−８、実施例５−１〜５−６、実施例６−１〜６−６、実施例７−１〜７−５、実施例８−１〜８−５、実施例９−１〜９−４、実施例１０−１〜１０−４）であれば「良：〇」と判定され、２．５ａｔｍ％以上である場合（実施例４−９、実施例５−７〜５−８、実施例６−７〜６−８、実施例７−６〜７−７、実施例８−６〜８−７、実施例９−５〜９−６、実施例１０−５〜１０−６）に「やや良：△」と判定された。これらの結果から、高容量部におけるＳｉ濃度を２．５ａｔｍ％未満とすることが好ましいことがわかる。
Figure 2020136609
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
１０ 積層チップ
１１ 誘電体層
１２ 内部電極層
１３ カバー層
２０ａ，２０ｂ 外部電極
３０ 実装基板
３１ 配線層
３２ ハンダ
４１ 第１積層体
４２ 第２積層体
４３ 第３積層体
４４ セラミック積層体
１００ 積層セラミックコンデンサ

Claims (14)

  1. セラミックを主成分とする複数の誘電体層と、複数の内部電極層と、が交互に積層され、積層された複数の前記内部電極層が交互に対向する２端面に露出するように形成された積層構造と、前記積層構造の積層方向の上面および下面に設けられセラミックを主成分とするカバー層とを備え、略直方体形状を有する積層チップと、
    前記２端面に形成された１対の外部電極と、を備え、
    前記積層構造の２側面において、第１領域と、積層方向において前記第１領域とは異なる範囲の第２領域とで、色が異なることを特徴とするセラミック電子部品。
  2. 前記積層構造は、積層方向の異なる範囲に高容量部と低容量部とを含み、
    前記第１領域は、前記高容量部の側面であり、
    前記第２領域は、前記低容量部の側面であることを特徴とする請求項１記載のセラミック電子部品。
  3. 前記低容量部における前記誘電体層は、前記高容量部における前記誘電体層よりも厚いことを特徴とする請求項２記載のセラミック電子部品。
  4. 前記低容量部における前記誘電体層は、前記高容量部における前記誘電体層の３倍以上の厚さを有することを特徴とする請求項３記載のセラミック電子部品。
  5. 前記高容量部の前記誘電体層における焼結助剤の濃度は、前記低容量部の前記誘電体層における焼結助剤の濃度よりも大きいことを特徴とする請求項２〜４のいずれか一項に記載のセラミック電子部品。
  6. 前記焼結助剤は、Ｓｉを含み、
    前記高容量部におけるＳｉ濃度は、前記低容量部におけるＳｉ濃度の１．５倍以上１０倍以下であることを特徴とする請求項５記載のセラミック電子部品。
  7. 前記高容量部の前記誘電体層における希土類元素の濃度は、前記低容量部の前記誘電体層における希土類元素の濃度よりも小さいことを特徴とする請求項２〜６のいずれか一項に記載のセラミック電子部品。
  8. ドナーとして機能する元素の濃度は、前記高容量部よりも前記低容量部において小さいことを特徴とする請求項２〜７のいずれか一項に記載のセラミック電子部品。
  9. 請求項１〜８のいずれかのセラミック電子部品が実装され、
    前記セラミック電子部品の前記第１領域および前記第２領域のうち、前記第２領域が前記実装基板側に配置されていることを特徴とする実装基板。
  10. 請求項１〜８のいずれか一項に記載のセラミック電子部品と、
    前記セラミック電子部品が収容される収容部が設けられたキャリアテープと、を備え、
    前記第２領域が前記収容部の一方の方向に偏った位置となるように、複数の前記セラミック電子部品が収容されていることを特徴とするセラミック電子部品の包装体。
  11. セラミック粉末を含むグリーンシートと金属導電ペーストのパターンとが、前記金属導電ペーストが対向する２端面に露出するように交互に積層することでセラミック積層体を形成する工程と、
    前記セラミック積層体を焼成する工程と、を含み、
    前記セラミック積層体は、前記グリーンシートが薄く形成された第１積層体と、前記グリーンシートが厚く形成された第２積層体とを含み、
    前記第１積層体の前記グリーンシートにおける前記セラミック粉末の密度は、前記第２積層体の前記グリーンシートにおける前記セラミック粉末の密度よりも大きいことを特徴とするセラミック電子部品の製造方法。
  12. セラミック粉末を含むグリーンシートと金属導電ペーストのパターンとが、前記金属導電ペーストが対向する２端面に露出するように交互に積層することでセラミック積層体を形成する工程と、
    前記セラミック積層体を焼成する工程と、を含み、
    前記セラミック積層体は、前記グリーンシートが薄く形成された第１積層体と、前記グリーンシートが厚く形成された第２積層体とを含み、
    前記第１積層体の前記グリーンシートにおける焼結助剤の濃度は、前記第２積層体の前記グリーンシートにおける焼結助剤の濃度よりも大きいことを特徴とするセラミック電子部品の製造方法。
  13. 前記焼結助剤は、Ｓｉを含み、
    前記第１積層体の前記グリーンシートにおけるＳｉ濃度は、前記第２積層体の前記グリーンシートにおけるＳｉ濃度の１．５倍以上１０倍以下であることを特徴とする請求項１２記載のセラミック電子部品の製造方法。
  14. 前記第１積層体の前記グリーンシートにおける希土類元素の濃度は、前記第２積層体の前記グリーンシートにおける希土類元素の濃度よりも小さいことを特徴とする請求項１２または１３に記載のセラミック電子部品の製造方法。
JP2019031800A 2019-02-25 2019-02-25 セラミック電子部品、実装基板、セラミック電子部品の包装体、およびセラミック電子部品の製造方法 Active JP7374594B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2019031800A JP7374594B2 (ja) 2019-02-25 2019-02-25 セラミック電子部品、実装基板、セラミック電子部品の包装体、およびセラミック電子部品の製造方法
US16/796,162 US11532434B2 (en) 2019-02-25 2020-02-20 Ceramic electronic device, mounting substrate, package body of ceramic electronic device, and manufacturing method of ceramic electronic device
CN202010114900.4A CN111613441B (zh) 2019-02-25 2020-02-25 陶瓷电子器件、安装基板、包装体以及制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019031800A JP7374594B2 (ja) 2019-02-25 2019-02-25 セラミック電子部品、実装基板、セラミック電子部品の包装体、およびセラミック電子部品の製造方法

Publications (2)

Publication Number Publication Date
JP2020136609A true JP2020136609A (ja) 2020-08-31
JP7374594B2 JP7374594B2 (ja) 2023-11-07

Family

ID=72141818

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019031800A Active JP7374594B2 (ja) 2019-02-25 2019-02-25 セラミック電子部品、実装基板、セラミック電子部品の包装体、およびセラミック電子部品の製造方法

Country Status (3)

Country Link
US (1) US11532434B2 (ja)
JP (1) JP7374594B2 (ja)
CN (1) CN111613441B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7459858B2 (ja) 2021-12-23 2024-04-02 株式会社村田製作所 積層セラミックコンデンサおよび積層セラミックコンデンサの実装構造

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55127012A (en) * 1979-03-24 1980-10-01 Nippon Electric Co Porcelain capacitor
JPH09266132A (ja) * 1996-03-27 1997-10-07 Taiyo Yuden Co Ltd 積層電子部品
JP2009200168A (ja) * 2008-02-20 2009-09-03 Tdk Corp セラミック電子部品、セラミック電子部品の製造方法、及びセラミック電子部品の梱包方法
JP2015061074A (ja) * 2013-09-17 2015-03-30 サムソン エレクトロ−メカニックス カンパニーリミテッド． 積層セラミック電子部品及び積層セラミック電子部品の実装基板
JP2016127045A (ja) * 2014-12-26 2016-07-11 太陽誘電株式会社 積層セラミックコンデンサ
US20180174757A1 (en) * 2016-12-19 2018-06-21 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101309479B1 (ko) 2012-05-30 2013-09-23 삼성전기주식회사 적층 칩 전자부품, 그 실장 기판 및 포장체
KR101474065B1 (ko) 2012-09-27 2014-12-17 삼성전기주식회사 적층 칩 전자부품, 그 실장 기판 및 포장체
KR102064008B1 (ko) * 2013-01-15 2020-02-17 삼성전기주식회사 적층 커패시터, 적층 커패시터가 실장된 기판
JP5897661B2 (ja) * 2013-08-30 2016-03-30 太陽誘電株式会社 積層セラミックコンデンサ
JP2016040817A (ja) * 2014-08-13 2016-03-24 株式会社村田製作所 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
WO2018124535A1 (ko) * 2016-12-29 2018-07-05 주식회사 모다이노칩 복합 소자 및 이를 구비하는 전자기기
JP6955363B2 (ja) 2017-04-17 2021-10-27 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
TWI814730B (zh) 2017-07-19 2023-09-11 日商太陽誘電股份有限公司 積層陶瓷電容器及其製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55127012A (en) * 1979-03-24 1980-10-01 Nippon Electric Co Porcelain capacitor
JPH09266132A (ja) * 1996-03-27 1997-10-07 Taiyo Yuden Co Ltd 積層電子部品
JP2009200168A (ja) * 2008-02-20 2009-09-03 Tdk Corp セラミック電子部品、セラミック電子部品の製造方法、及びセラミック電子部品の梱包方法
JP2015061074A (ja) * 2013-09-17 2015-03-30 サムソン エレクトロ−メカニックス カンパニーリミテッド． 積層セラミック電子部品及び積層セラミック電子部品の実装基板
JP2016127045A (ja) * 2014-12-26 2016-07-11 太陽誘電株式会社 積層セラミックコンデンサ
US20180174757A1 (en) * 2016-12-19 2018-06-21 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7459858B2 (ja) 2021-12-23 2024-04-02 株式会社村田製作所 積層セラミックコンデンサおよび積層セラミックコンデンサの実装構造

Also Published As

Publication number Publication date
US20200273619A1 (en) 2020-08-27
CN111613441A (zh) 2020-09-01
JP7374594B2 (ja) 2023-11-07
US11532434B2 (en) 2022-12-20
CN111613441B (zh) 2023-10-27

Similar Documents

Publication Publication Date Title
JP7227690B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP7148239B2 (ja) セラミック電子部品およびその製造方法
US10453614B2 (en) Multilayer ceramic capacitor and manufacturing method of multilayer ceramic capacitor
JP7348890B2 (ja) セラミック電子部品およびその製造方法
JP7424740B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP7241472B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP7262181B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP7131955B2 (ja) 積層セラミックコンデンサおよびその製造方法
TW201908268A (zh) 積層陶瓷電容器及其製造方法
US11075034B2 (en) Ceramic electronic device and manufacturing method of the same
US11721483B2 (en) Multilayer ceramic capacitor
KR20230046990A (ko) 세라믹 전자 부품 및 그 제조 방법
JP2021082779A (ja) セラミック電子部品およびその製造方法
KR20220009872A (ko) 세라믹 전자 부품 및 그 제조 방법
US20230245832A1 (en) Ceramic electronic device and manufacturing method of the same
JP7374594B2 (ja) セラミック電子部品、実装基板、セラミック電子部品の包装体、およびセラミック電子部品の製造方法
JP2021163834A (ja) セラミック電子部品およびその製造方法
JP7015121B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP2022188286A (ja) 積層セラミックコンデンサおよびその製造方法
JP2021082644A (ja) セラミック電子部品の製造方法
JP2021103730A (ja) セラミック電子部品および実装基板
JP2020178114A (ja) セラミック電子部品、回路基板、およびセラミック電子部品の製造方法
JP2023146779A (ja) 積層セラミック電子部品の製造方法、積層セラミック電子部品、および回路基板
JP2023034395A (ja) セラミック電子部品およびその製造方法
JP2022055716A (ja) セラミック電子部品およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230303

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230620

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230818

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231017

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231025

R150 Certificate of patent or registration of utility model

Ref document number: 7374594

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150