TW202313519A - 陶瓷電子零件及其製造方法 - Google Patents

陶瓷電子零件及其製造方法 Download PDF

Info

Publication number
TW202313519A
TW202313519A TW111129883A TW111129883A TW202313519A TW 202313519 A TW202313519 A TW 202313519A TW 111129883 A TW111129883 A TW 111129883A TW 111129883 A TW111129883 A TW 111129883A TW 202313519 A TW202313519 A TW 202313519A
Authority
TW
Taiwan
Prior art keywords
metal
layer
metal layer
ceramic electronic
laminated
Prior art date
Application number
TW111129883A
Other languages
English (en)
Inventor
村井稚明
Original Assignee
日商太陽誘電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商太陽誘電股份有限公司 filed Critical 日商太陽誘電股份有限公司
Publication of TW202313519A publication Critical patent/TW202313519A/zh

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G13/00Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/248Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

本發明提供一種可抑制外部電極之剝離之陶瓷電子零件及其製造方法。 陶瓷電子零件之特徵在於具備:積層晶片,其以將陶瓷作為主成分之複數個介電層與複數個內部電極層交替地積層,所積層之複數個內部電極層於複數個部位交替地露出之方式形成;及外部電極,其設置於上述複數個部位之各者;且上述外部電極於至少一部分具備與上述積層晶片相接設置之第1金屬層及設置於上述第1金屬層上之鍍覆層;上述第1金屬層包含第1金屬及具有低於上述第1金屬之楊氏模數之第2金屬。

Description

陶瓷電子零件及其製造方法
本發明係關於一種陶瓷電子零件及其製造方法。
積層陶瓷電容器等陶瓷電子零件具有設置有積層晶片及外部電極之結構,該積層晶片以介電層與內部電極層交替地積層,所積層之複數個內部電極層於複數個部位交替地露出之方式形成,該外部電極設置於該複數個部位(例如參照專利文獻1)。 [先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2015-65394號公報
[發明所欲解決之問題]
然而,外部電極有時會從積層晶片上剝離。
本發明係鑒於上述問題而完成者,目的在於提供一種可抑制外部電極之剝離之陶瓷電子零件及其製造方法。 [解決問題之技術手段]
本發明之陶瓷電子零件之特徵在於具備:積層晶片,其以將陶瓷作為主成分之複數個介電層與複數個內部電極層交替地積層,所積層之複數個內部電極層於複數個部位交替地露出之方式形成;及外部電極,其設置於上述複數個部位之各者;且上述外部電極於至少一部分具備與上述積層晶片相接設置之第1金屬層及設置於上述第1金屬層上之鍍覆層,上述第1金屬層包含第1金屬及具有低於上述第1金屬之楊氏模數之第2金屬。
於上述陶瓷電子零件中可為,上述外部電極具有在與上述複數個部位相接設置之底層上設置有上述鍍覆層之結構,於上述底層之中斷部位上,上述第1金屬層與上述積層晶片相接設置。
於上述陶瓷電子零件中,上述第2金屬之楊氏模數可為上述第1金屬之楊氏模數之2/3以下。
於上述陶瓷電子零件之上述第1金屬層中,在將上述第1金屬設為100 at%之情形時,上述第2金屬之量可為1 at%以下。
於上述陶瓷電子零件中,上述第1金屬可為Ti或Cr。
於上述陶瓷電子零件中,上述第2金屬可為Sn或In。
於上述陶瓷電子零件中,上述第1金屬層之厚度可為5 nm以上、100 nm以下。
上述陶瓷電子零件可進而具備設置於上述第1金屬層與上述鍍覆層之間之第2金屬層。
於上述陶瓷電子零件中,上述介電層可將鈦酸鋇作為主成分。
本發明之陶瓷電子零件之製造方法之特徵在於包括以下步驟:準備積層晶片,該積層晶片以將陶瓷作為主成分之複數個介電層與複數個內部電極層交替地積層,所積層之複數個內部電極層於複數個部位交替地露出之方式形成;藉由濺鍍或蒸鍍而形成與上述積層晶片相接且與露出於上述複數個部位之上述內部電極層電性連接之金屬層;及於上述金屬層上形成鍍覆層;且上述金屬層包含第1金屬及具有低於上述第1金屬之楊氏模數之第2金屬。 [發明之效果]
根據本發明,可提供一種能夠抑制外部電極之剝離之陶瓷電子零件及其製造方法。
以下,一面參照圖式,一面對實施方式進行說明。
(實施方式) 圖1係實施方式之積層陶瓷電容器100之局部剖視立體圖。圖2係圖1之A-A線剖視圖。圖3係圖1之B-B線剖視圖。如圖1~圖3中所例示,積層陶瓷電容器100具備具有大致長方體形狀之積層晶片10及設置於積層晶片10之位於相反側之任意2端面上之外部電極20a、20b。再者,將積層晶片10之除該2端面以外之4面中的除積層方向之上表面及下表面以外之2面稱為側面。外部電極20a、20b於積層晶片10之積層方向之上表面、下表面及2側面上延伸。但,外部電極20a、20b相互分離。
再者,於圖1~圖3中,X軸方向係積層晶片10之2端面對向之方向,且係外部電極20a與外部電極20b對向之方向。Y軸方向係積層晶片10之2側面對向之方向。Z軸方向係積層方向,且係積層晶片10之上表面與下表面對向之方向。X軸方向、Y軸方向、及Z軸方向相互正交。
積層晶片10具有包含作為介電體發揮功能之陶瓷材料之介電層11與包含賤金屬材料之內部電極層12交替地積層之構成。各內部電極層12之端緣於積層晶片10之複數個部位交替地露出。例如,各內部電極層12之端緣於積層晶片10之設置有外部電極20a之端面與設置有外部電極20b之端面上交替地露出。藉此,各內部電極層12與外部電極20a及外部電極20b交替地電性連接。其結果,積層陶瓷電容器100具有複數個介電層11介隔內部電極層12而積層之構成。又,於介電層11與內部電極層12之積層體中,於積層方向之最外層配置有內部電極層12,該積層體之上表面及下表面由覆蓋層13覆蓋。覆蓋層13將陶瓷材料作為主成分。例如,關於覆蓋層13之材料,陶瓷材料之主成分可與介電層11相同。
積層陶瓷電容器100之尺寸例如為X軸方向之長度為1.0±0.05 mm,Y軸方向之寬度為0.5±0.05 mm,Z軸方向之高度為0.0975±0.0125 mm,或為長度0.6 mm、寬度0.3 mm、高度0.110 mm,或為長度1.0 mm、寬度0.5 mm、高度0.1 mm,但並不限定於此等尺寸。
內部電極層12將Ni(鎳)、Cu(銅)、Sn(錫)等賤金屬作為主成分。作為內部電極層12,亦可使用Pt(鉑)、Pd(鈀)、Ag(銀)、Au(金)等貴金屬或包含其等之合金。內部電極層12之厚度例如為0.1 μm以上3 μm以下、0.1 μm以上1 μm以下、0.1 μm以上0.5 μm以下。
介電層11例如以具有由通式ABO 3所表示之鈣鈦礦結構之陶瓷材料為主相。再者,該鈣鈦礦結構包含化學計量組成外之ABO 3-α。例如,作為該陶瓷材料,可使用選自BaTiO 3(鈦酸鋇)、CaZrO 3(鋯酸鈣)、CaTiO 3(鈦酸鈣)、SrTiO 3(鈦酸鍶)、MgTiO 3(鈦酸鎂)、形成鈣鈦礦結構之Ba 1-x-yCa xSr yTi 1-zZr zO 3(0≦x≦1,0≦y≦1,0≦z≦1)等中之至少1種。Ba 1-x-yCa xSr yTi 1-zZr zO 3係鈦酸鋇鍶、鈦酸鋇鈣、鋯酸鋇、鈦酸鋯酸鋇、鈦酸鋯酸鈣及鈦酸鋯酸鋇鈣等。每1層之介電層11之厚度例如為0.05 μm以上5 μm以下、或0.1 μm以上3 μm以下、或0.2 μm以上1 μm以下。
如圖2中所例示,與外部電極20a連接之內部電極層12和與外部電極20b連接之內部電極層12對向之區域係於積層陶瓷電容器100中產生電容之區域。因此,將產生該電容之區域稱為電容區域14。即,電容區域14係與不同外部電極連接之相鄰之內部電極層12彼此對向之區域。
將與外部電極20a連接之內部電極層12彼此不介隔與外部電極20b連接之內部電極層12而對向之區域稱為結束邊距(end margin)15。又,與外部電極20b連接之內部電極層12彼此不介隔與外部電極20a連接之內部電極層12而對向之區域亦為結束邊距15。即,結束邊距15係與同一外部電極連接之內部電極層12不介隔與不同外部電極連接之內部電極層12而對向之區域。結束邊距15為不產生電容之區域。
如圖3中所例示,將於積層晶片10中,從積層晶片10之2側面起至內部電極層12之區域稱為側邊距16。即,側邊距16係於上述積層結構中所積層之複數個內部電極層12以覆蓋向2側面側延伸之端部之方式而設置之區域。側邊距16亦為不產生電容之區域。
圖4係外部電極20b之剖視圖,且係圖1之A-A線之局部剖視圖。再者,於圖4中,省略了表示剖面之影線。如圖4中所例示,外部電極20b具有於底層24上形成有鍍覆層之結構。鍍覆層例如從底層24側起依序包含Cu等第1鍍覆層21、Ni等第2鍍覆層22、及Sn等第3鍍覆層23。
底層24以與積層晶片10之端面接觸且覆蓋該端面之方式設置。底層24可從該端面起朝對向之端面在積層晶片10之2側面、上表面、及下表面上延伸。底層24可將Cu、Ni、Al(鋁)、Zn(鋅)等金屬作為主成分,且包含用以使底層24緻密化之玻璃成分或用以控制底層24之燒結性之相同材料。包含大量此等陶瓷成分之底層24具有與將陶瓷材料作為主成分之介電層11及覆蓋層13之良好密接性。外部電極20a亦具有與外部電極20b相同之積層結構。
於底層24與鍍覆層之間設置有第1金屬層25。第1金屬層25覆蓋底層24之鍍覆層側之表面。第1金屬層25朝著對向之端面在積層晶片10之2側面、上表面、及下表面上延伸。第1金屬層25較底層24延伸至對向之端面側。於第1金屬層25較底層24延伸至對向之端面側之區域中,於積層晶片10之表面,與之接觸地設置有第1金屬層25,於第1金屬層25上,與之接觸地設置有鍍覆層。例如,第1金屬層25於未設置有底層24之區域中,與覆蓋層13及側邊距16之表面相接設置。再者,由於第1金屬層25與底層24接觸,故亦與內部電極層電性連接。外部電極20a亦具有與外部電極20b相同之積層結構。
於未設置有底層24之區域中,第1金屬層25作為鍍覆步驟中之晶種層發揮功能。因此,藉由在未設置有底層24之區域中設置第1金屬層25,可抑制鍍覆層之剝離。
於設置有底層24之區域中亦存在產生局部未形成底層24而中斷之中斷部位(孔等)的情形。例如在藉由煅燒金屬膏而形成底層24之情形時,有時會由於不沾著等而導致於積層晶片10之表面之一部分未附著金屬膏。於此情形時,如圖5中所例示,有在未附著金屬膏之部位上未形成底層24之虞。有在未形成底層24之部位上,鍍覆層從積層晶片10剝離之虞。然而,於本實施方式中,由於在未形成底層24之部位上設置有第1金屬層25,因此可抑制鍍覆層之剝離。
第1金屬層25例如將鈦(Ti)等第1金屬作為主成分。但Ti具有106 GPa左右之較大之楊氏模數。因此,於鍍覆步驟或之後之處理步驟中,對於積層陶瓷電容器彼此碰撞所產生之衝擊而言柔軟性不足,有外部電極20a、20b剝離之虞。因此,於本實施方式中,第1金屬層25具有小於第1金屬之楊氏模數之第2金屬。藉此,可使作為第1金屬層25整體之楊氏模數降低,使第1金屬層25具有柔軟性。因此,可抑制外部電極20a、20b之剝離。於表1中例示了各金屬之楊氏模數。 [表1]
   Ti Sn Al Au Ag Pb Bi Zn In Ni Cu
楊氏模數 (Gpa) 115.7 49.9 70.3 78.0 82.7 16.1 3.19 108.4 11.0 219.2 129.8
就提高第1金屬層25之柔軟性之觀點而言,第2金屬之楊氏模數越小越佳。例如,第2金屬之楊氏模數較佳為第1金屬之楊氏模數之2/3以下,更佳為1/2以下,進而較佳為1/3以下。
若於第1金屬層25中第2金屬之量過多,則有熔解之虞。因此,較佳為對第1金屬層25中之第2金屬之量設定上限。例如在將(第1金屬+第2金屬)設為100 at%之情形時,第2金屬之量較佳為20 at%以下,更佳為5 at%以下,進而較佳為1 at%以下。
例如,由於Ti之電阻值為Cu之20~30倍左右,故若第1金屬層25形成得較厚,則有連接不良之虞。因此,較佳為對第1金屬層25之厚度設定上限。例如,第1金屬層25之厚度較佳為100 nm以下,更佳為75 nm以下,進而較佳為50 nm以下。
另一方面,若第1金屬層25形成得較薄,則有剝離之虞。因此,較佳為對第1金屬層25之厚度設定下限。例如,第1金屬層25之厚度較佳為5 nm以上,更佳為10 nm以上,進而較佳為20 nm以上。
例如,作為第1金屬,較佳為使用Ti。其原因在於,其與作為底層之鈦酸鋇之間形成Ti-O鍵結狀態,在第1鍍覆層21為Cu之情形時形成Ti-Cu鍵結狀態,使密接性提高。除此以外,作為第1金屬較佳為使用Cr等。其原因在於,其形成Cr-O、Cr-Cu之鍵結狀態。
例如,作為第2金屬,較佳為使用錫(Sn)。其原因在於,藉由使用楊氏模數較小之材料而使剝離得到抑制。除此以外,作為第2金屬較佳為使用In等。其原因在於,與Sn之原子序數接近,且與Sn機械、電氣性質相似。
再者,如圖5中所例示,亦可於第1金屬層25與鍍覆層之間設置有第2金屬層26等。例如亦可以覆蓋第1金屬層25之方式設置第2金屬層26。第2金屬層26係根據鍍覆層之密接性之觀點而設置。例如作為第2金屬層26,較佳為使用與第1鍍覆層21相同之金屬。再者,由於Cu具有防止氫之侵入之功能,故較佳為第1鍍覆層21及第2金屬層26之兩者均為Cu。
再者,在就抑制外部電極20a、20b之厚度之觀點而言使底層24變薄之情形時,底層24容易產生中斷,設置第1金屬層25之效果顯著。例如在底層24之厚度為0.1 μm以上10 μm以下、0.2 μm以上5 μm以下、0.5 μm以上3 μm以下之情形時,設置第1金屬層25之效果顯著。
於外部電極20a、20b之各者中,在積層晶片10之上表面、下表面、及2側面,未設置有底層24且第1金屬層25與積層晶片10接觸之區域的X軸方向長度例如相對於積層陶瓷電容器100之X軸方向長度為1/10以上、4/10以下。
接著,對積層陶瓷電容器100之製造方法進行說明。圖6係對積層陶瓷電容器100之製造方法之流程進行例示之圖。
(原料粉末製作步驟) 首先,準備用以形成介電層11之介電材料。介電層11中所包含之A位元素及B位元素通常以ABO 3之粒子之燒結體之形態包含於介電層11中。例如,BaTiO 3為具有鈣鈦礦結構之正方晶化合物,且表現出較高介電常數。此BaTiO 3通常可藉由使二氧化鈦等鈦原料與碳酸鋇等鋇原料反應合成鈦酸鋇而獲得。作為介電層11之主成分陶瓷之合成方法,已知先前各種方法,例如已知固相法、溶膠-凝膠法、水熱法等。於本實施方式中,可採用此等中之任一種。
於所得之陶瓷粉末中,視目的添加特定之添加化合物。作為添加化合物,可例舉:錫(Sn)、鎂(Mg)、錳(Mn)、釩(V)、鉻(Cr)、稀土類元素(釔(Y)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)及鐿(Yb))之氧化物、或包含鈷(Co)、鎳(Ni)、鋰(Li)、硼(B)、鈉(Na)、鉀(K)或矽(Si)之氧化物、或包含鈷、鎳、鋰、硼、鈉、鉀或矽之玻璃。
例如,於陶瓷原料粉末中濕式混合包含添加化合物之化合物,進行乾燥及粉碎,製備陶瓷材料。例如,亦可針對如上所述所得之陶瓷材料,視需要進行粉碎處理而調節粒徑,或者藉由與分級處理組合而調整粒徑。根據以上步驟,獲得介電材料。
(積層步驟) 其次,於所得之介電材料中添加聚乙烯醇縮丁醛(PVB)樹脂等黏合劑、乙醇、甲苯等有機溶劑、及可塑劑,並進行濕式混合。使用所得之漿料,例如藉由模嘴塗佈法或刮刀法,於基材51上塗佈介電坯片52,使其乾燥。基材51例如為PET(polyethylene glycol terephthalate,聚對苯二甲酸乙二酯)膜。
其次,如圖7(a)中所例示,於介電坯片52上成膜內部電極圖案53。於圖7(a)中,作為一例,於介電坯片52上空出特定之間隔而成膜4層內部電極圖案53。成膜方法並無特別限定,例如使用包含內部電極層12之主成分金屬之電極漿料。或者,亦可使用利用內部電極層12之主成分金屬之靶之濺鍍等真空成膜等。將成膜有內部電極圖案53之介電坯片52作為積層單元。
其次,在將介電坯片52從基材51剝離的同時,如圖7(b)中所例示,將積層單元積層。其次,在藉由將積層單元積層而獲得之積層體之上下僅積層特定數量(例如2~10層)之覆蓋片55,使其熱壓接合,切成特定晶片尺寸(例如1.0 mm×0.5 mm)。於圖7(b)之例中係沿著虛線裁切。覆蓋片55可與介電坯片52成分相同,添加化合物亦可不同。
(煅燒步驟) 將如此所得之陶瓷積層體於N 2氣體氛圍下進行脫黏合劑處理後,如圖8(a)所例示,藉由浸漬法於陶瓷積層體之兩端面塗佈成為外部電極20a、20b之底層24之金屬膏54,於氧分壓10 -5~10 -8atm之還原氣體氛圍中,於1100~1300℃煅燒10分鐘~2小時。
(再氧化處理步驟) 之後,亦可於N 2氣體氛圍中,於600℃~1000℃進行再氧化處理。
(金屬層形成步驟) 其次,留下設置有外部電極20a、20b之區域,用金屬遮罩覆蓋,如圖8(b)所例示,成膜第1金屬層25。作為成膜方法,可使用濺鍍或蒸鍍。蒸鍍可為化學蒸鍍,亦可為物理蒸鍍。例如可將第1金屬層25所包含之第1金屬及第2金屬之合金用作靶,成膜第1金屬層25。再者,如圖8(b)所例示,亦可以覆蓋第1金屬層25之方式成膜第2金屬層26。第2金屬層26亦可使用濺鍍或蒸鍍而成膜。
(鍍覆處理步驟) 之後,藉由鍍覆處理,將第1金屬層25用作晶種層,形成第1鍍覆層21、第2鍍覆層22、及第3鍍覆層23。在設置第2金屬層26之情形時,將第2金屬層26用作晶種層。在設置有第2金屬層26之情形時,將第2金屬層26用作晶種層。
根據本實施方式之製造方法,由於藉由濺鍍或蒸鍍而成膜第1金屬層25,故與藉由浸漬法等塗佈Ni漿料之情形相比,可形成純度較高之緻密之膜。藉此,可使第1金屬層25之導電性良好,亦使鍍覆層之沈積變快。又,由於藉由濺鍍或蒸鍍而成膜第1金屬層25,故亦可在因不沾著等而未附著金屬膏54之中斷部位上成膜第1金屬層25。因此,亦可於金屬膏54之中斷部位上抑制鍍覆層之剝離。又,由於第1金屬層25包含具有小於第1金屬之楊氏模數之第2金屬,故可使作為第1金屬層25整體之楊氏模數降低,使第1金屬層25具有柔軟性。因此,可抑制外部電極20a、20b之剝離。
再者,亦可在藉由煅燒獲得積層晶片10後,形成底層24。例如可將包含金屬粉末、玻璃料、黏合劑、及溶劑之底層形成用之金屬膏54塗佈於積層晶片10之兩端面,使其乾燥,燒接底層形成用之金屬膏。如此可形成底層24。
再者,於上述各實施方式中,作為陶瓷電子零件之一例,對積層陶瓷電容器進行了說明,但並不限定於此。例如亦可使用變阻器或熱敏電阻等其他電子零件。 [實施例]
以下,製作實施方式之積層陶瓷電容器。
於鈦酸鋇粉末中添加添加物,藉由球磨機充分地進行濕式混合粉碎而獲得介電材料。於介電材料中添加丁醛系作為有機黏合劑,及甲苯、乙醇作為溶劑,利用刮刀法於PET之基材上塗佈介電坯片。其次,於介電坯片上,使用包含Ni粉末之漿料而成膜內部電極圖案。
其次,在將介電坯片從基材剝離的同時,將積層單元積層。其次,在藉由將積層單元積層而獲得之積層體之上下僅積層特定數量之覆蓋片,進行熱壓接合。之後,切成特定晶片尺寸。
將如此所得之陶瓷積層體於N 2氣體氛圍下進行脫黏合劑處理後,藉由浸漬法塗佈成為外部電極之底層之金屬膏,於還原氣體氛圍下進行煅燒。
在煅燒後,留下設置有外部電極之區域,用金屬遮罩覆蓋,藉由濺鍍而成膜Ti之金屬層。靶使用Ti與Sn之合金。於該合金中,將Ti設為100 at%之情形時,將Sn設為20 at%。Ti之金屬層之厚度為0.05 μm。之後,於Ti之金屬層上,藉由濺鍍而成膜Cu層。Cu層之厚度為0.4 μm。之後,藉由鍍覆依序成膜具有5 μm厚度之Cu層、具有3 μm厚度之Ni層、具有2 μm厚度之Sn層。
圖9(a)係描繪剖面之SEM照片之圖。圖9(b)係圖9(a)之部分A之放大圖。圖9(c)係圖9(a)之部分B之放大圖。如圖9(b)所示可知,於底層24上形成有Ti之第1金屬層25及Cu之第2金屬層26,於第2金屬層26上依序形成有Cu之第1鍍覆層21、Ni之第2鍍覆層22、及Sn之第3鍍覆層23。又,如圖9(c)所示可知,在本應形成有底層24但卻未形成底層24之部位上,Ti之第1金屬層25與積層晶片之表面接觸而形成。如此可知,在未形成有底層24之部位上,可藉由濺鍍而形成第1金屬層25。
以上,對本發明之實施例進行了詳細說明,但本發明並不限定於該特定實施例,可在申請專利範圍中所記載之本發明之主旨之範圍內進行各種變化、變更。
10:積層晶片 11:介電層 12:內部電極層 13:覆蓋層 14:電容區域 15:結束邊距 16:側邊距 20a、20b:外部電極 21:第1鍍覆層 22:第2鍍覆層 23:第3鍍覆層 24:底層 25:第1金屬層 26:第2金屬層 51:基材 52:介電坯片 53:內部電極圖案 54:金屬膏 55:覆蓋片 100:積層陶瓷電容器
圖1係積層陶瓷電容器之局部剖視立體圖。 圖2係圖1之A-A線剖視圖。 圖3係圖1之B-B線剖視圖。 圖4係外部電極之剖視圖,且係圖1之A-A線之局部剖視圖。 圖5係圖4之局部放大圖。 圖6係例示積層陶瓷電容器之製造方法之流程之圖。 圖7(a)及(b)係例示積層步驟之圖。 圖8(a)係例示金屬膏之塗佈之圖,圖8(b)係例示金屬層形成步驟之圖。 圖9(a)係描繪了剖面之SEM照片之圖,圖9(b)係部分A之放大圖,圖9(c)係部分B之放大圖。
11:介電層
12:內部電極層
13:覆蓋層
20b:外部電極
21:第1鍍覆層
22:第2鍍覆層
23:第3鍍覆層
24:底層
25:第1金屬層

Claims (10)

  1. 一種陶瓷電子零件,其特徵在於具備: 積層晶片,其以將陶瓷作為主成分之複數個介電層與複數個內部電極層交替地積層,所積層之複數個內部電極層於複數個部位交替地露出之方式形成;及 外部電極,其設置於上述複數個部位之各者; 上述外部電極於至少一部分具備與上述積層晶片相接設置之第1金屬層及設置於上述第1金屬層上之鍍覆層, 上述第1金屬層包含第1金屬及具有低於上述第1金屬之楊氏模數之第2金屬。
  2. 如請求項1之陶瓷電子零件,其中上述外部電極具有在與上述複數個部位相接設置之底層上設置有上述鍍覆層之結構, 於上述底層之中斷部位上,上述第1金屬層與上述積層晶片相接設置。
  3. 如請求項1或2之陶瓷電子零件,其中上述第2金屬之楊氏模數為上述第1金屬之楊氏模數之2/3以下。
  4. 如請求項1或2之陶瓷電子零件,其中於上述第1金屬層中,將上述第1金屬設為100 at%之情形時,上述第2金屬之量為1 at%以下。
  5. 如請求項1或2之陶瓷電子零件,其中上述第1金屬為Ti或Cr。
  6. 如請求項1或2之陶瓷電子零件,其中上述第2金屬為Sn或In。
  7. 如請求項1或2之陶瓷電子零件,其中上述第1金屬層之厚度為5 nm以上、100 nm以下。
  8. 如請求項1或2之陶瓷電子零件,其進而具備設置於上述第1金屬層與上述鍍覆層之間之第2金屬層。
  9. 如請求項1或2之陶瓷電子零件,其中上述介電層將鈦酸鋇作為主成分。
  10. 一種陶瓷電子零件之製造方法,其包括以下步驟:準備積層晶片,該積層晶片以將陶瓷作為主成分之複數個介電層與複數個內部電極層交替地積層,所積層之複數個內部電極層於複數個部位交替地露出之方式形成; 藉由濺鍍或蒸鍍而形成與上述積層晶片相接且與露出於上述複數個部位之上述內部電極層電性連接之金屬層;及 於上述金屬層上形成鍍覆層;且 上述金屬層包含第1金屬及具有低於上述第1金屬之楊氏模數之第2金屬。
TW111129883A 2021-08-31 2022-08-09 陶瓷電子零件及其製造方法 TW202313519A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021140621A JP2023034395A (ja) 2021-08-31 2021-08-31 セラミック電子部品およびその製造方法
JP2021-140621 2021-08-31

Publications (1)

Publication Number Publication Date
TW202313519A true TW202313519A (zh) 2023-04-01

Family

ID=85293004

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111129883A TW202313519A (zh) 2021-08-31 2022-08-09 陶瓷電子零件及其製造方法

Country Status (5)

Country Link
US (1) US20230070005A1 (zh)
JP (1) JP2023034395A (zh)
KR (1) KR20230032950A (zh)
CN (1) CN115732229A (zh)
TW (1) TW202313519A (zh)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101525676B1 (ko) 2013-09-24 2015-06-03 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품, 그 제조방법 및 적층 세라믹 전자부품 내장형 인쇄회로기판

Also Published As

Publication number Publication date
CN115732229A (zh) 2023-03-03
JP2023034395A (ja) 2023-03-13
KR20230032950A (ko) 2023-03-07
US20230070005A1 (en) 2023-03-09

Similar Documents

Publication Publication Date Title
TWI746867B (zh) 積層陶瓷電容器及其製造方法
TWI790686B (zh) 陶瓷電子零件及其製造方法
JP7148239B2 (ja) セラミック電子部品およびその製造方法
TW202124332A (zh) 陶瓷電子零件及其製造方法
JP2019140199A (ja) 積層セラミックコンデンサおよびその製造方法
JP7197985B2 (ja) セラミックコンデンサおよびその製造方法
JP2022143334A (ja) セラミック電子部品およびその製造方法
US20230245832A1 (en) Ceramic electronic device and manufacturing method of the same
JP7015121B2 (ja) 積層セラミックコンデンサおよびその製造方法
TW202313519A (zh) 陶瓷電子零件及其製造方法
JP2021177512A (ja) 誘電体、電子部品、および積層セラミックコンデンサ
WO2024070428A1 (ja) セラミック電子部品、およびセラミック電子部品の製造方法
JP2021082644A (ja) セラミック電子部品の製造方法
WO2024070427A1 (ja) セラミック電子部品、およびセラミック電子部品の製造方法
JP7421328B2 (ja) セラミック電子部品
WO2024101307A1 (ja) セラミック電子部品およびその製造方法
WO2024070426A1 (ja) 積層セラミック電子部品、およびその製造方法
WO2024070416A1 (ja) セラミック電子部品、およびセラミック電子部品の製造方法
WO2024079966A1 (ja) 積層セラミック電子部品
WO2024070485A1 (ja) セラミック電子部品およびその製造方法
US20240071688A1 (en) Multilayer ceramic electronic device
WO2024071420A1 (ja) セラミック電子部品、包装体、回路基板、およびセラミック電子部品の製造方法
JP2022055716A (ja) セラミック電子部品およびその製造方法
TW202318452A (zh) 陶瓷電子零件及其製造方法
WO2024116935A1 (ja) セラミック電子部品、およびセラミック電子部品の製造方法