CN103794565A - 逻辑晶体管和非易失性存储器的制造方法 - Google Patents

逻辑晶体管和非易失性存储器的制造方法 Download PDF

Info

Publication number
CN103794565A
CN103794565A CN201310437393.8A CN201310437393A CN103794565A CN 103794565 A CN103794565 A CN 103794565A CN 201310437393 A CN201310437393 A CN 201310437393A CN 103794565 A CN103794565 A CN 103794565A
Authority
CN
China
Prior art keywords
layer
region
nvm
logic
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310437393.8A
Other languages
English (en)
Inventor
M·D·施罗夫
M·D·霍尔
F·K·小巴克尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of CN103794565A publication Critical patent/CN103794565A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
    • H10B41/44—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with a control gate layer also being used as part of the peripheral transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本公开涉及逻辑晶体管和非易失性存储器的制造方法。含氧化物层（18）直接形成在NVM区域（14）中的半导体层上，第一材料的第一部分层（20）形成于NVM区域中的含氧化物层上。第一高k电介质层（22）直接形成于逻辑区域（16）中的半导体层上。第一导电层（24）形成于逻辑区域中的第一电介质层上。第一材料的第二部分层（26）直接形成于NVM区域中的第一部分层上以及逻辑区域中的第一导电层上。逻辑器件形成于逻辑区域中。NVM单元形成于NVM区域中，其中如果NVM单元是浮置栅极单元或分裂栅极单元，则第一部分层和第二部分层一起用于形成电荷存储层或选择栅极。

Description

逻辑晶体管和非易失性存储器的制造方法
技术领域
本公开总体上涉及半导体制造，更特别地，涉及逻辑晶体管和非易失性存储器（NVM）单元的制造。
背景技术
非易失性存储器（NVM）常位于也执行其它功能的集成电路上。在这种情况下，为了NVM的性能而牺牲逻辑性能是不合意的。此外，避免或最小化实现逻辑器和NVM二者的高性能的附加成本也很重要。替代栅极（replacement gate）是一种通过使用虚设栅极用于形成源/漏且然后用更高性能的栅极（诸如具有更高电导率和优化的功函数的栅极）替代虚设栅极的技术，其在改善性能方面已经显示出潜力。替代栅极工艺在允许使用金属栅极和用于栅极电介质的高k电介质二者这方面特别有用。
因此，需要在具有NVM和逻辑器的集成电路中（尤其是在替代栅极的情境中）实现高性能且同时也解决成本增大问题方面提供进一步的改善。
发明内容
本公开的一个方面提供一种形成半导体结构的方法，该半导体结构具有非易失性存储器NVM区域和逻辑区域，所述方法包括：直接在所述NVM区域中的半导体层上形成含氧化物层；在所述NVM区域中的含氧化物层上形成第一材料的第一部分层；直接在所述逻辑区域中的半导体层上形成具有高介电常数的第一电介质层；在所述逻辑区域中的第一电介质层上形成第一导电层；直接在所述NVM区域中的第一部分层上以及所述逻辑区域中的第一导电层上形成所述第一材料的第二部分层；在所述逻辑区域中形成逻辑器件，其中所述逻辑器件包括所述第一导电层和所述第一电介质层的一部分；以及使用所述含氧化物层、所述第一部分层以及所述第二部分层在所述NVM区域中形成NVM单元，其中如果所述NVM单元是浮置栅极NVM单元或分裂栅极NVM单元，则所述第一部分层和所述第二部分层一起用于形成电荷存储层或选择栅极。
附图说明
本发明通过举例的方式说明，并没有被附图所限制，在附图中类似的附图标记表示类似的元件。出于简单和清楚而示出附图中的元件，其不一定是按比例绘制的。
图1是在根据第一实施例的处理的一阶段的非易失性存储器单元和替代栅极晶体管的截面图；
图2是在处理中的一后续阶段的图1的非易失性存储器单元和替代栅极晶体管的截面图；
图3是在处理中的一后续阶段的图2的非易失性存储器单元和替代栅极晶体管的截面图；
图4是在处理中的一后续阶段的图3的非易失性存储器单元和替代栅极晶体管的截面图；
图5是在处理中的一后续阶段的图4的非易失性存储器单元和替代栅极晶体管的截面图；
图6是在处理中的一后续阶段的图5的非易失性存储器单元和替代栅极晶体管的截面图；
图7是在处理中的一后续阶段的图6的非易失性存储器单元和替代栅极晶体管的截面图；
图8是在处理中的一后续阶段的图7的非易失性存储器单元和替代栅极晶体管的截面图；
图9是在处理中的一后续阶段的图8的非易失性存储器单元和替代栅极晶体管的截面图；
图10是在处理中的一后续阶段的图9的非易失性存储器单元和替代栅极晶体管的截面图；
图11是在处理中的一后续阶段的图10的非易失性存储器单元和替代栅极晶体管的截面图；
图12是在处理中的一后续阶段的图11的非易失性存储器单元和替代栅极晶体管的截面图；
图13是接续图10所示的结构，在根据第二实施例的处理中的一阶段的非易失性存储器单元和替代栅极晶体管的截面图；以及
图14是在处理中的一后续阶段的图13的非易失性存储器单元和替代栅极晶体管的截面图。
具体实施方式
一方面，逻辑晶体管和NVM单元集成在同一半导体衬底上，其中逻辑晶体管具有高k栅极电介质和金属栅极，该金属栅极利用替代栅极方案实现。NVM单元可以是分裂栅极型或浮置栅极型，在分裂栅极型中，选择栅极通过两次不同的沉积制成，在浮置栅极型中，电荷存储层通过两次不同的沉积制成。在任一情况下，两次沉积都在关于逻辑晶体管形成的工艺中在相同或基本相同的点进行。这通过参考附图和下面的说明可以得到更好的理解。
这里描述的半导体衬底可以是任何半导体材料或材料的组合，例如砷化镓、硅锗、绝缘体上硅（SOI）、硅、单晶硅等，以及以上的组合。
图1示出半导体结构10，其包括具有NVM区域14和逻辑区域16的半导体衬底12。在可以是硅的半导体衬底12上形成栅极电介质层18和层20，栅极电介质层18可以是可在较高温度下生长的氧化物层，层20可以是电荷存储材料或栅极材料。层20可由多晶硅制成，其可用于电荷存储或用于栅极，诸如选择栅极。有用于层20的材料选择的替选。一个例子是层20可以是起电荷存储层作用的氮化物。使用高k电介质有好处，但如果不使用高k电介质，在诸如900摄氏度的高温下生长的氧化物通常是半导体制造中可得到的最高品质的绝缘体，因此对于层18而言是合意的。高温通常难以或不可能用在半导体制造过程的后面部分中。对层18而言可有效的替选是可热生长或沉积的氮氧化硅。对层18而言可有效的另一替选是沉积的氧化物。层18的厚度可以显著变化，例如10-120埃。层20可以比层18厚，例如为200-500埃。两种情况下的范围甚至可以比这些更大。
图2示出从逻辑区域16移除层18和层20之后的半导体结构10。这可以通过在用光致抗蚀剂遮挡NVM区域14的同时进行蚀刻来形成。
图3示出沉积高k电介质22和势垒金属24之后的半导体结构10。高k电介质层22可以是铪氧化物，其可以为大约10-50埃厚。势垒金属24可在100-300埃之间。它们也可以在这些范围之外。势垒金属24可以是钽氮化物或能承受栅极形成之前的半导体处理所需的较高温度并且能用于设置MOS晶体管的功函数的其它金属。
图4示出从NVM一侧14去除高k电介质22和势垒金属24并且接着进行清洁（诸如基于HF的清洁）以清洁层20的表面（这在NVM区域中特别有益）之后的半导体结构10。该去除可以通过在用光致抗蚀剂遮挡逻辑区域16的同时进行蚀刻来实现。
图5示出在NVM区域14中的层20上和逻辑区域16中的层24上沉积和平坦化层26之后的半导体结构10。层26是与层20相同的材料。例如，如果层20是多晶硅，那么层26是多晶硅；如果层20是氮化物，那么层26是氮化物。层26可以约500-2000埃厚，甚至可以在该范围外。由于层20和层26是相同材料，所以它们之间的线可能难以辨别。
图6示出在层26上形成硬掩模30之后的半导体结构10。硬掩模30可以是氮化物或另一种材料，其可以提供蚀刻或化学机械抛光（CMP）对层26的选择性。图6还示出层20和层26形成单个层28，因为它们是相同材料。
图7示出在处理逻辑区域16以形成具有准备用于执行替代栅极过程的晶体管特征的结构并且然后用光致抗蚀剂层42覆盖逻辑区域16之后的半导体结构10。逻辑区域16中的结果是形成了由层26和硬掩模层30形成的可替代栅极。可替代栅极周围包括由层26和层30的剩余部分形成的侧壁间隔物36。利用可替代栅极和侧壁间隔物作为注入掩模，源/漏区32和34形成于衬底12内。在源/漏区32和34上的分别是硅化物区域38和40。此外，特别是在图6和图7所描述的处理之后，很难看到层20和层26之间的线，因此示为单个层28。
图8示出在图案化层28和与层28对准的层18以留下衬底12上的层28形成的结构以及形成围绕由层28形成的结构的层间电介质（ILD）44之后的半导体结构10。光致抗蚀剂层42被移除，随后的沉积和平面化步骤导致了层28和周围的ILD44的结构。
图9示出在对层28的结构进行回蚀到其原先高度的大约三分之一之后的半导体结构10。逻辑区域16在该蚀刻期间被遮挡。
图10示出在从NVM区域14移除ILD44之后的半导体结构10。这留下了层28在层18之上的结构，层18优选是使用高温形成的高品质氧化物。逻辑区域16在该移除期间被遮挡。
图11示出在形成电介质层46（其可以是氧化物、氮化物和氧化物的复合层（ONO））并且随后将其从逻辑区域16上移除之后的半导体结构10。电介质层46作为浮置栅极和控制栅极之间的绝缘体是特别有益的。
图12示出通过在逻辑区域16和NVM区域14上沉积金属层48且然后进行CMP，来在电介质层46上形成导电层48并且在势垒层24上用替代栅极48替代由层26形成的可替代栅极之后的半导体结构10。通过在沉积金属层48之前去除由层26形成的可替代栅极，来执行由层26形成的可替代栅极的替代。逻辑区域16中的结果是金属栅极逻辑晶体管。在NVM区域14中，对层48执行蚀刻以形成在图12中从左至右延伸的字线。如果需要，该选项可用于在NVM区域14中沉积附加金属以减小字线的表面电阻。在层28是多晶硅的情况下，从层28残余的结构可以是浮置栅极类型的电荷存储层；在层28是氮化物的情况下，从层28残余的结构可以是氮化物陷阱类的电荷存储层。
图13示出针对层28是多晶硅的情况，代替图11中首先形成的电介质层46，形成氮化物层或纳米晶体层60以及其上和其下的电介质层之后的半导体结构100。在这样的情况下，图13所示的层28的多晶硅结构用于形成分裂栅极NVM单元中的选择栅极。逻辑区域16在沉积金属层48之后是相同的。氮化物或纳米晶体层60位于衬底和层28的残余结构上，并且在沉积层48之前被从逻辑区域16移除。氮化物或纳米晶体层60还可包括与势垒层24类似的势垒层作为顶层。
图14示出在执行形成分裂栅极类型的存储单元的步骤之后的半导体结构100，具有侧壁间隔物62以及衬底12中的源/漏区64和66。氮化物或纳米晶体在没有被层48的残余结构覆盖的区域中被移除。还形成了在源/漏区64的顶部中的硅化物区域68、在源/漏区66的顶部中的硅化物区域70、以及在层28上的与侧壁间隔物62相邻的硅化物区域72。
于是可见，NVM单元可以与逻辑晶体管组合地形成，其中NVM单元的重要部分形成为相同材料的两个不同沉积的组合，有居间步骤。在一种情况下，该重要部分是电荷存储区域，其可以在多晶硅的情况下是导电的，或者在氮化物的情况下是非导电的。在多晶硅的情况下，该重要部分可以替代地是分裂栅极NVM单元的选择栅极。因此，可以获得替代栅极逻辑晶体管，同时仍保留高质量高温氧化物选项以用于电荷存储层或分裂栅极存储单元的选择栅极下面的栅极电介质。
在一替选实施例中，层28的结构没有回缩，而是留下完整厚度。在这种情况下，在沉积和图案化电介质层46或纳米晶体层60之后，遵循先前描述的那些，采用单独的金属栅极层沉积和图案化步骤以用于逻辑和NVM区域。
虽然这里参照具体实施例描述了本发明，但是在不脱离所附权利要求阐述的本发明的范围的情况下，可以进行各种修改以及变化。例如，特定尺寸可能变化并且材料变化可以是灵活的。因此，说明书以及附图被认为是说明性而不是限制性的，所有这些修改旨在被包括在本发明的范围内。这里关于具体实施例描述的任何好处、优点或问题的解决方案都无意被解释为任何或所有权利要求的关键、必需或必要特征或元素。
目前显然的是，公开了一种用于形成具有非易失性存储器（NVM）区域和逻辑区域的半导体结构的方法。所述方法包括直接在所述NVM区域中的半导体层上形成含氧化物层。所述方法还包括在所述NVM区域中的含氧化物层上形成第一材料的第一部分层。所述方法还包括直接在所述逻辑区域中的所述半导体层上形成具有高介电常数的第一电介质层。所述方法还包括在所述逻辑区域中的所述第一电介质层上形成第一导电层。所述方法还包括直接在所述NVM区域中的所述第一部分层上以及所述逻辑区域中的所述第一导电层上形成所述第一材料的第二部分层。所述方法还包括在所述逻辑区域中形成逻辑器件，其中所述逻辑器件包括所述第一导电层和所述第一电介质层的一部分。所述方法还包括使用所述含氧化物层、所述第一部分层以及所述第二部分层在所述NVM区域中形成NVM单元，其中如果所述NVM单元是浮置栅极NVM单元，则所述第一部分层和所述第二部分层一起用于形成电荷存储层；如果所述NVM单元是分裂栅极NVM单元，则所述第一部分层和所述第二部分层一起用于形成选择栅极。所述方法还具有如下特征：在所述逻辑区域中形成逻辑器件的步骤包括图案化所述第二部分层、所述第一导电层以及所述第一电介质层以在所述逻辑区域中形成逻辑堆叠，以及在所述逻辑堆叠中用第二导电层替代所述第二部分层。所述方法还可具有如下特征：所述NVM单元是浮置栅极NVM单元，所述第一材料是氮化物。所述方法还可具有如下特征：所述第一材料是多晶硅。所述方法还可具有如下特征：所述第一导电层包括金属。所述方法还可具有如下特征：所述第一导电层操作来设置所述逻辑区域中的逻辑器件的功函数。所述方法还可具有如下特征：形成所述含氧化物层以及所述第一部分层的步骤包括在所述NVM区域和所述逻辑区域中的所述半导体层上生长所述含氧化物层，在所述NVM区域和所述逻辑区域中的所述含氧化物层上沉积所述第一部分层，以及从所述逻辑区域移除所述含氧化物层和所述第一部分层。所述方法还可具有如下特征：形成所述第一电介质层以及所述第一导电层的步骤包括在所述NVM区域中的所述第一部分层和所述逻辑区域中的所述半导体层上沉积所述第一电介质层，在所述NVM区域和所述逻辑区域中的所述第一电介质层上沉积所述第一导电层，以及将所述NVM区域中的所述第一部分层用作蚀刻停止层以从所述NVM区域移除所述第一导电层和所述第一电介质层。所述方法还可具有如下特征：当所述NVM单元是浮置栅极NVM单元时，所述方法还包括图案化所述第二部分层、所述第一导电层以及所述第一电介质层以在所述逻辑区域中形成逻辑堆叠，图案化所述第一部分层和所述第二部分层以在所述NVM区域中形成所述浮置栅极NVM单元的电荷存储层，在所述NVM区域中的所述电荷存储层上形成第二电介质层，从所述逻辑区域中的所述逻辑堆叠移除所述第二部分层，在所述NVM区域中的所述第二电介质层和所述逻辑区域中的所述逻辑堆叠的所述第一导电层上形成第二导电层，以及图案化所述NVM区域中的所述第二导电层以形成所述浮置栅极NVM单元的控制栅极。所述方法还可具有如下特征：当所述NVM单元是分裂栅极NVM单元时，所述方法还包括图案化所述第二部分层、所述第一导电层以及所述第一电介质层以在所述逻辑区域中形成逻辑堆叠，图案化所述第一部分层和所述第二部分层以在所述NVM区域中形成所述分裂栅极NVM单元的选择栅极，在所述NVM区域中的所述选择栅极上形成第二电介质层，从所述逻辑区域中的所述逻辑堆叠移除所述第二部分层，在所述NVM区域中的所述第二电介质层和所述逻辑区域中的所述逻辑堆叠的所述第一导电层上形成第二导电层，以及图案化所述NVM区域中的所述第二导电层以形成所述分裂栅极NVM单元的控制栅极。
还公开了一种用于形成具有非易失性存储器（NVM）区域和逻辑区域的半导体结构的方法。所述方法包括在所述NVM区域和所述逻辑区域中的半导体层上形成含氧化物层。所述方法还包括在所述NVM区域和所述逻辑区域中的所述含氧化物层上形成第一材料的第一部分层。所述方法还包括从所述逻辑区域移除所述含氧化物层和所述第一部分层。所述方法还包括在所述NVM区域中的所述第一部分层上以及所述逻辑区域中的所述半导体层上形成具有高介电常数的第一电介质层。所述方法还包括在所述NVM区域和所述逻辑区域中的所述第一电介质层上形成第一导电层。所述方法还包括从所述NVM区域移除所述第一电介质层和所述第一导电层。所述方法还包括直接在所述NVM区域中的所述第一部分层上以及所述逻辑区域中的所述第一导电层上形成所述第一材料的第二部分层。所述方法还包括将所述第二部分层用作虚设栅极，在所述逻辑区域中形成逻辑器件，其中所述逻辑器件包括所述第一电介质层和所述第一导电层的一部分。所述方法还包括使用所述含氧化物层、所述第一部分层以及所述第二部分层在所述NVM区域中形成NVM单元，其中如果所述NVM单元是浮置栅极NVM单元或分裂栅极NVM单元，则所述第一部分层和所述第二部分层一起用于形成电荷存储层或选择栅极。所述方法还可包括在所述NVM区域和所述逻辑区域中形成第二导电层，其中所述第二导电层形成于所述NVM区域中的所述第二部分层上并且用于替代所述逻辑区域中的所述逻辑器件的所述虚设栅极。所述方法还可具有如下特征：在所述NVM区域和所述逻辑区域中的所述半导体层上形成所述含氧化物层的步骤包括在所述NVM区域和所述逻辑区域中的所述半导体层上生长所述含氧化物层。所述方法还可具有如下特征：所述NVM单元是浮置栅极NVM单元，所述第一材料是氮化物。所述方法还可具有如下特征：所述第一材料是多晶硅。所述方法还可具有如下特征：所述第一导电层包括金属。所述方法还可具有如下特征：所述第一导电层操作来设置所述逻辑区域中的所述逻辑器件的功函数。
还公开了一种用于形成具有非易失性存储器（NVM）区域和逻辑区域的半导体结构的方法。所述方法包括直接在所述NVM区域中的半导体层上形成含氧化物层。所述方法还包括在所述NVM区域中的所述含氧化物层上形成第一多晶硅层。所述方法还包括直接在所述逻辑区域中的所述半导体层上形成具有高介电常数的第一电介质层。所述方法还包括在所述逻辑区域中的所述第一电介质层上形成第一导电层。所述方法还包括直接在所述NVM区域中的所述第一多晶硅层上以及所述逻辑区域中的所述第一导电层上形成第二多晶硅层。所述方法还包括在所述逻辑区域中形成逻辑器件，其中所述逻辑器件包括所述第一电介质层和所述第一导电层的一部分。所述方法还包括使用所述含氧化物层、所述第一多晶硅层以及所述第二多晶硅层在所述NVM区域中形成NVM单元，其中所述第一多晶硅层和所述第二多晶硅层一起用于形成所述NVM单元的普通层。所述方法还可具有如下特征：在所述逻辑区域中形成所述逻辑器件的步骤包括图案化所述第二多晶硅层、所述第一导电层以及所述第一电介质层以在所述逻辑区域中形成逻辑堆叠，从所述逻辑堆叠移除所述第二多晶硅层，在所述NVM区域中的所述普通层上以及所述逻辑堆叠的所述第一导电层上形成第二导电层，以及图案化所述第二导电层以在所述普通层上形成所述NVM单元的控制栅极。所述方法还可具有如下特征：所述NVM单元的所述普通层被特征化为所述NVM单元的选择栅极或所述NVM单元的电荷存储层之一。
本发明所用的术语“耦合”无意局限于直接耦合或机械耦合。
此外，本发明所用的术语“一”或“一个”被定义为一个或多个。此外，在权利要求中使用的引入性短语诸如“至少一个”以及“一个或多个”不应被解释为暗示通过不定冠词“一”或“一个”引入的其它权利要求元素将包含这样引入的权利要求元素的任何特定权利要求限制到仅含有一个这样的元素的发明，即使这样的权利要求包括引入性短语“一个或更多”或“至少一个”以及不定冠词诸如“一”或“一个”。这对于定冠词也成立。
除非另有说明，否则术语诸如“第一”以及“第二”用于任意区分这些术语描述的元素。因此，这些术语不一定旨在表示时间或这些元素的其它优先次序。

Claims (20)

1.一种形成半导体结构的方法，该半导体结构具有非易失性存储器NVM区域和逻辑区域，所述方法包括：
直接在所述NVM区域中的半导体层上形成含氧化物层；
在所述NVM区域中的含氧化物层上形成第一材料的第一部分层；
直接在所述逻辑区域中的半导体层上形成具有高介电常数的第一电介质层；
在所述逻辑区域中的第一电介质层上形成第一导电层；
直接在所述NVM区域中的第一部分层上以及所述逻辑区域中的第一导电层上形成所述第一材料的第二部分层；
在所述逻辑区域中形成逻辑器件，其中所述逻辑器件包括所述第一导电层和所述第一电介质层的一部分；以及
使用所述含氧化物层、所述第一部分层以及所述第二部分层在所述NVM区域中形成NVM单元，其中如果所述NVM单元是浮置栅极NVM单元或分裂栅极NVM单元，则所述第一部分层和所述第二部分层一起用于形成电荷存储层或选择栅极。
2.根据权利要求1所述的方法，其中，在所述逻辑区域中形成逻辑器件的步骤包括：
图案化所述第二部分层、所述第一导电层以及所述第一电介质层以在所述逻辑区域中形成逻辑堆叠；以及
用第二导电层替代所述逻辑堆叠中的所述第二部分层。
3.根据权利要求1所述的方法，其中，所述NVM单元是浮置栅极NVM单元，所述第一材料是氮化物。
4.根据权利要求1所述的方法，其中，所述第一材料是多晶硅。
5.根据权利要求1所述的方法，其中，所述第一导电层包括金属。
6.根据权利要求1所述的方法，其中，所述第一导电层操作来设置所述逻辑区域中的逻辑器件的功函数。
7.根据权利要求1所述的方法，其中，形成所述含氧化物层以及所述第一部分层的步骤包括：
在所述NVM区域和所述逻辑区域中的所述半导体层上生长所述含氧化物层；
在所述NVM区域和所述逻辑区域中的所述含氧化物层上沉积所述第一部分层；以及
从所述逻辑区域移除所述含氧化物层和所述第一部分层。
8.根据权利要求1所述的方法，其中，形成所述第一电介质层以及所述第一导电层的步骤包括：
在所述NVM区域中的第一部分层和所述逻辑区域中的半导体层上沉积所述第一电介质层；
在所述NVM区域和所述逻辑区域中的第一电介质层上沉积所述第一导电层；以及
将所述NVM区域中的第一部分层用作蚀刻停止层，从所述NVM区域移除所述第一导电层和所述第一电介质层。
9.根据权利要求1所述的方法，其中，当所述NVM单元是浮置栅极NVM单元时，所述方法还包括：
图案化所述第二部分层、所述第一导电层以及所述第一电介质层以在所述逻辑区域中形成逻辑堆叠；
图案化所述第一部分层和所述第二部分层以在所述NVM区域中形成所述浮置栅极NVM单元的电荷存储层；
在所述NVM区域中的电荷存储层上形成第二电介质层；
从所述逻辑区域中的所述逻辑堆叠移除所述第二部分层；
在所述NVM区域中的第二电介质层和所述逻辑区域中的逻辑堆叠的第一导电层上形成第二导电层；以及
图案化所述NVM区域中的第二导电层以形成所述浮置栅极NVM单元的控制栅极。
10.根据权利要求1所述的方法，其中，当所述NVM单元是分裂栅极NVM单元时，所述方法还包括：
图案化所述第二部分层、所述第一导电层以及所述第一电介质层以在所述逻辑区域中形成逻辑堆叠；
图案化所述第一部分层和所述第二部分层以在所述NVM区域中形成所述分裂栅极NVM单元的选择栅极；
在所述NVM区域中的选择栅极上形成第二电介质层；
从所述逻辑区域中的逻辑堆叠移除所述第二部分层；以及
在所述NVM区域中的第二电介质层和所述逻辑区域中的逻辑堆叠的第一导电层上形成第二导电层；以及
图案化所述NVM区域中的第二导电层以形成所述分裂栅极NVM单元的控制栅极。
11.一种形成半导体结构的方法，该半导体结构具有非易失性存储器NVM区域和逻辑区域，所述方法包括：
在所述NVM区域和所述逻辑区域中的半导体层上形成含氧化物层；
在所述NVM区域和所述逻辑区域中的含氧化物层上形成第一材料的第一部分层；
从所述逻辑区域移除所述含氧化物层和所述第一部分层；
在所述NVM区域中的第一部分层以及所述逻辑区域中的半导体层上形成具有高介电常数的第一电介质层；
在所述NVM区域和所述逻辑区域中的第一电介质层上形成第一导电层；
从所述NVM区域移除所述第一电介质层和所述第一导电层；
直接在所述NVM区域中的第一部分层上以及在所述逻辑区域中的第一导电层上形成所述第一材料的第二部分层；
将所述第二部分层用作虚设栅极，在所述逻辑区域中形成逻辑器件，其中所述逻辑器件包括所述第一导电层和所述第一电介质层的一部分；以及
使用所述含氧化物层、所述第一部分层以及所述第二部分层在所述NVM区域中形成NVM单元，其中如果所述NVM单元是浮置栅极NVM单元或分裂栅极NVM单元，则所述第一部分层和所述第二部分层一起用于形成电荷存储层或选择栅极。
12.根据权利要求11所述的方法，还包括：
在所述NVM区域和所述逻辑区域中形成第二导电层，其中所述第二导电层形成于所述NVM区域中的第二部分层上并且用于替代所述逻辑区域中的逻辑器件的虚设栅极。
13.根据权利要求11所述的方法，其中，在所述NVM区域和所述逻辑区域中的半导体层上形成所述含氧化物层的步骤包括：
在所述NVM区域和所述逻辑区域中的半导体层上生长所述含氧化物层。
14.根据权利要求11所述的方法，其中，所述NVM单元是浮置栅极NVM单元，所述第一材料是氮化物。
15.根据权利要求11所述的方法，其中，所述第一材料是多晶硅。
16.根据权利要求11所述的方法，其中，所述第一导电层包括金属。
17.根据权利要求11所述的方法，其中，所述第一导电层操作来设置所述逻辑区域中的逻辑器件的功函数。
18.一种形成半导体结构的方法，该半导体结构具有非易失性存储器NVM区域和逻辑区域，所述方法包括：
直接在所述NVM区域中的半导体层上形成含氧化物层；
在所述NVM区域中的含氧化物层上形成第一多晶硅层；
直接在所述逻辑区域中的半导体层上形成具有高介电常数的第一电介质层；
在所述逻辑区域中的第一电介质层上形成第一导电层；
直接在所述NVM区域中的第一多晶硅层上以及在所述逻辑区域中的第一导电层上形成第二多晶硅层；
在所述逻辑区域中形成逻辑器件，其中所述逻辑器件包括所述第一导电层和所述第一电介质层的一部分；以及
使用所述含氧化物层、所述第一多晶硅层以及所述第二多晶硅层在所述NVM区域中形成NVM单元，其中所述第一多晶硅层和所述第二多晶硅层一起用于形成所述NVM单元的普通层。
19.根据权利要求18所述的方法，其中，在所述逻辑区域中形成逻辑器件的步骤包括：
图案化所述第二多晶硅层、所述第一导电层以及所述第一电介质层以在所述逻辑区域中形成逻辑堆叠；
从所述逻辑堆叠移除所述第二多晶硅层；
在所述NVM区域中的NVM单元的所述普通层上以及所述逻辑堆叠的第一导电层上形成第二导电层；以及
图案化所述第二导电层以在所述普通层上形成所述NVM单元的控制栅极。
20.根据权利要求19所述的方法，其中所述NVM单元的普通层被特征化为所述NVM单元的选择栅极或所述NVM单元的电荷存储层中的一种。
CN201310437393.8A 2012-10-26 2013-09-24 逻辑晶体管和非易失性存储器的制造方法 Pending CN103794565A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/661,157 US9111865B2 (en) 2012-10-26 2012-10-26 Method of making a logic transistor and a non-volatile memory (NVM) cell
US13/661,157 2012-10-26

Publications (1)

Publication Number Publication Date
CN103794565A true CN103794565A (zh) 2014-05-14

Family

ID=49354541

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310437393.8A Pending CN103794565A (zh) 2012-10-26 2013-09-24 逻辑晶体管和非易失性存储器的制造方法

Country Status (6)

Country Link
US (1) US9111865B2 (zh)
EP (1) EP2725607B1 (zh)
JP (1) JP2014086724A (zh)
KR (1) KR20140053783A (zh)
CN (1) CN103794565A (zh)
TW (1) TW201417216A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105870324A (zh) * 2015-02-06 2016-08-17 台湾积体电路制造股份有限公司 薄膜存储器技术的l形电容器
CN108713261A (zh) * 2016-03-07 2018-10-26 英特尔公司 用于将自旋霍尔mtj器件嵌入逻辑处理器中的方法和所得到的结构
CN116058093A (zh) * 2020-06-23 2023-05-02 硅存储技术股份有限公司 利用薄型侧边缘隧道氧化物形成分裂栅极存储器单元的方法

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8399310B2 (en) 2010-10-29 2013-03-19 Freescale Semiconductor, Inc. Non-volatile memory and logic circuit process integration
US8906764B2 (en) 2012-01-04 2014-12-09 Freescale Semiconductor, Inc. Non-volatile memory (NVM) and logic integration
US8951863B2 (en) 2012-04-06 2015-02-10 Freescale Semiconductor, Inc. Non-volatile memory (NVM) and logic integration
US9087913B2 (en) 2012-04-09 2015-07-21 Freescale Semiconductor, Inc. Integration technique using thermal oxide select gate dielectric for select gate and apartial replacement gate for logic
US9111865B2 (en) 2012-10-26 2015-08-18 Freescale Semiconductor, Inc. Method of making a logic transistor and a non-volatile memory (NVM) cell
US8836006B2 (en) * 2012-12-14 2014-09-16 Spansion Llc Integrated circuits with non-volatile memory and methods for manufacture
JP6026914B2 (ja) * 2013-02-12 2016-11-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9837322B2 (en) * 2013-05-28 2017-12-05 Taiwan Semiconductor Manufacturing Company Limited Semiconductor arrangement and method of forming
US9006093B2 (en) * 2013-06-27 2015-04-14 Freescale Semiconductor, Inc. Non-volatile memory (NVM) and high voltage transistor integration
US8871598B1 (en) 2013-07-31 2014-10-28 Freescale Semiconductor, Inc. Non-volatile memory (NVM) and high-k and metal gate integration using gate-first methodology
US8877585B1 (en) 2013-08-16 2014-11-04 Freescale Semiconductor, Inc. Non-volatile memory (NVM) cell, high voltage transistor, and high-K and metal gate transistor integration
US9129996B2 (en) 2013-07-31 2015-09-08 Freescale Semiconductor, Inc. Non-volatile memory (NVM) cell and high-K and metal gate transistor integration
US9082837B2 (en) 2013-08-08 2015-07-14 Freescale Semiconductor, Inc. Nonvolatile memory bitcell with inlaid high k metal select gate
US9252246B2 (en) 2013-08-21 2016-02-02 Freescale Semiconductor, Inc. Integrated split gate non-volatile memory cell and logic device
US9082650B2 (en) 2013-08-21 2015-07-14 Freescale Semiconductor, Inc. Integrated split gate non-volatile memory cell and logic structure
US9275864B2 (en) 2013-08-22 2016-03-01 Freescale Semiconductor,Inc. Method to form a polysilicon nanocrystal thin film storage bitcell within a high k metal gate platform technology using a gate last process to form transistor gates
US8932925B1 (en) 2013-08-22 2015-01-13 Freescale Semiconductor, Inc. Split-gate non-volatile memory (NVM) cell and device structure integration
US8901632B1 (en) 2013-09-30 2014-12-02 Freescale Semiconductor, Inc. Non-volatile memory (NVM) and high-K and metal gate integration using gate-last methodology
US9129855B2 (en) 2013-09-30 2015-09-08 Freescale Semiconductor, Inc. Non-volatile memory (NVM) and high-k and metal gate integration using gate-first methodology
US9136129B2 (en) 2013-09-30 2015-09-15 Freescale Semiconductor, Inc. Non-volatile memory (NVM) and high-k and metal gate integration using gate-last methodology
US10050050B2 (en) * 2013-11-08 2018-08-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with metal gate memory device and metal gate logic device and method for manufacturing the same
US9496276B2 (en) * 2013-11-27 2016-11-15 Taiwan Semiconductor Manufacturing Co., Ltd. CMP fabrication solution for split gate memory embedded in HK-MG process
US9231077B2 (en) 2014-03-03 2016-01-05 Freescale Semiconductor, Inc. Method of making a logic transistor and non-volatile memory (NVM) cell
US9112056B1 (en) 2014-03-28 2015-08-18 Freescale Semiconductor, Inc. Method for forming a split-gate device
US9472418B2 (en) 2014-03-28 2016-10-18 Freescale Semiconductor, Inc. Method for forming a split-gate device
US9257445B2 (en) 2014-05-30 2016-02-09 Freescale Semiconductor, Inc. Method of making a split gate non-volatile memory (NVM) cell and a logic transistor
US9379222B2 (en) 2014-05-30 2016-06-28 Freescale Semiconductor, Inc. Method of making a split gate non-volatile memory (NVM) cell
US9343314B2 (en) 2014-05-30 2016-05-17 Freescale Semiconductor, Inc. Split gate nanocrystal memory integration
KR102240022B1 (ko) * 2014-11-26 2021-04-15 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조 방법
KR101998009B1 (ko) * 2015-01-22 2019-07-08 실리콘 스토리지 테크놀로지 인크 저전압 및 고전압 로직 디바이스들과 함께 분리형 게이트 메모리 셀 어레이를 형성하는 방법
CN104952734B (zh) * 2015-07-16 2020-01-24 矽力杰半导体技术(杭州)有限公司 半导体结构及其制造方法
US9634019B1 (en) * 2015-10-01 2017-04-25 Silicon Storage Technology, Inc. Non-volatile split gate memory cells with integrated high K metal gate, and method of making same
US9634020B1 (en) * 2015-10-07 2017-04-25 Silicon Storage Technology, Inc. Method of making embedded memory device with silicon-on-insulator substrate
US9972493B2 (en) * 2016-08-08 2018-05-15 Silicon Storage Technology, Inc. Method of forming low height split gate memory cells
US10872898B2 (en) * 2017-07-19 2020-12-22 Cypress Semiconductor Corporation Embedded non-volatile memory device and fabrication method of the same
US11450678B2 (en) 2019-11-14 2022-09-20 Globalfoundries U.S. Inc. Split gate (SG) memory device and novel methods of making the SG-memory device

Family Cites Families (117)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5445984A (en) 1994-11-28 1995-08-29 United Microelectronics Corporation Method of making a split gate flash memory cell
US6087225A (en) 1998-02-05 2000-07-11 International Business Machines Corporation Method for dual gate oxide dual workfunction CMOS
JP3023355B1 (ja) 1998-12-25 2000-03-21 松下電器産業株式会社 半導体装置及びその製造方法
JP4068746B2 (ja) 1998-12-25 2008-03-26 株式会社ルネサステクノロジ 半導体集積回路装置
CN100359601C (zh) 1999-02-01 2008-01-02 株式会社日立制作所 半导体集成电路和非易失性存储器元件
EP1039533A3 (en) 1999-03-22 2001-04-04 Infineon Technologies North America Corp. High performance dram and method of manufacture
US6194301B1 (en) 1999-07-12 2001-02-27 International Business Machines Corporation Method of fabricating an integrated circuit of logic and memory using damascene gate structure
EP1139419A1 (en) 2000-03-29 2001-10-04 STMicroelectronics S.r.l. Method of manufacturing an electrically programmable, non-volatile memory with logic circuitry
JP2002064157A (ja) * 2000-06-09 2002-02-28 Toshiba Corp 半導体メモリ集積回路及びその製造方法
JP4096507B2 (ja) 2000-09-29 2008-06-04 富士通株式会社 半導体装置の製造方法
KR100359780B1 (ko) 2000-11-22 2002-11-04 주식회사 하이닉스반도체 반도체 소자의 제조방법
US6531350B2 (en) 2001-02-22 2003-03-11 Halo, Inc. Twin MONOS cell fabrication method and array organization
JP2003023114A (ja) 2001-07-05 2003-01-24 Fujitsu Ltd 半導体集積回路装置およびその製造方法
JP3993438B2 (ja) 2002-01-25 2007-10-17 株式会社ルネサステクノロジ 半導体装置
CN1639183A (zh) 2002-02-08 2005-07-13 金克克国际有限公司 克劳氏芽孢杆菌的分泌、转录和芽孢形成基因
US6531734B1 (en) 2002-05-24 2003-03-11 Silicon Based Technology Corp. Self-aligned split-gate flash memory cell having an integrated source-side erase structure and its contactless flash memory arrays
US6635526B1 (en) 2002-06-07 2003-10-21 Infineon Technologies Ag Structure and method for dual work function logic devices in vertical DRAM process
US6777761B2 (en) 2002-08-06 2004-08-17 International Business Machines Corporation Semiconductor chip using both polysilicon and metal gate devices
US6808983B2 (en) 2002-08-27 2004-10-26 Micron Technology, Inc. Silicon nanocrystal capacitor and process for forming same
US6909139B2 (en) 2003-06-27 2005-06-21 Infineon Technologies Ag One transistor flash memory cell
JP2005026380A (ja) 2003-06-30 2005-01-27 Toshiba Corp 不揮発性メモリを含む半導体装置及びその製造方法
JP2005072237A (ja) 2003-08-25 2005-03-17 Renesas Technology Corp 半導体装置の製造方法
US7141468B2 (en) 2003-10-27 2006-11-28 Texas Instruments Incorporated Application of different isolation schemes for logic and embedded memory
US6939767B2 (en) 2003-11-19 2005-09-06 Freescale Semiconductor, Inc. Multi-bit non-volatile integrated circuit memory and method therefor
US7229880B2 (en) 2003-11-19 2007-06-12 Promos Technologies Inc. Precision creation of inter-gates insulator
US7154779B2 (en) 2004-01-21 2006-12-26 Sandisk Corporation Non-volatile memory cell using high-k material inter-gate programming
KR100528486B1 (ko) 2004-04-12 2005-11-15 삼성전자주식회사 불휘발성 메모리 소자 및 그 형성 방법
JP2006059880A (ja) 2004-08-17 2006-03-02 Fujitsu Ltd 半導体装置及びその製造方法
US7026689B2 (en) 2004-08-27 2006-04-11 Taiwan Semiconductor Manufacturing Company Metal gate structure for MOS devices
KR100688575B1 (ko) 2004-10-08 2007-03-02 삼성전자주식회사 비휘발성 반도체 메모리 소자
JP4578938B2 (ja) 2004-11-08 2010-11-10 富士通セミコンダクター株式会社 半導体装置
US7361543B2 (en) 2004-11-12 2008-04-22 Freescale Semiconductor, Inc. Method of forming a nanocluster charge storage device
US7208793B2 (en) 2004-11-23 2007-04-24 Micron Technology, Inc. Scalable integrated logic and non-volatile memory
KR100654341B1 (ko) 2004-12-08 2006-12-08 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조방법
US7365389B1 (en) 2004-12-10 2008-04-29 Spansion Llc Memory cell having enhanced high-K dielectric
US7202125B2 (en) * 2004-12-22 2007-04-10 Sandisk Corporation Low-voltage, multiple thin-gate oxide and low-resistance gate electrode
US7482223B2 (en) 2004-12-22 2009-01-27 Sandisk Corporation Multi-thickness dielectric for semiconductor memory
US7183159B2 (en) 2005-01-14 2007-02-27 Freescale Semiconductor, Inc. Method of forming an integrated circuit having nanocluster devices and non-nanocluster devices
KR100646085B1 (ko) 2005-03-08 2006-11-14 매그나칩 반도체 유한회사 비휘발성 메모리 소자, 그 제조방법, 및 이를 이용한 반도체 소자의 제조방법
US7563662B2 (en) 2005-03-18 2009-07-21 Freescale Semiconductor, Inc. Processes for forming electronic devices including non-volatile memory
KR101058445B1 (ko) 2005-05-23 2011-08-24 후지쯔 세미컨덕터 가부시키가이샤 반도체 장치
US7547599B2 (en) 2005-05-26 2009-06-16 Micron Technology, Inc. Multi-state memory cell
US7229873B2 (en) 2005-08-10 2007-06-12 Texas Instruments Incorporated Process for manufacturing dual work function metal gates in a microelectronics device
US7456465B2 (en) 2005-09-30 2008-11-25 Freescale Semiconductor, Inc. Split gate memory cell and method therefor
JP4928890B2 (ja) 2005-10-14 2012-05-09 株式会社東芝 不揮発性半導体記憶装置
CN101326635B (zh) 2005-12-14 2010-08-18 富士通微电子株式会社 半导体器件及其制造方法
US7544980B2 (en) 2006-01-27 2009-06-09 Freescale Semiconductor, Inc. Split gate memory cell in a FinFET
JP4575320B2 (ja) 2006-03-15 2010-11-04 株式会社東芝 不揮発性半導体記憶装置
JP2007258224A (ja) 2006-03-20 2007-10-04 Renesas Technology Corp 半導体集積回路装置およびその製造方法
US20070224772A1 (en) 2006-03-21 2007-09-27 Freescale Semiconductor, Inc. Method for forming a stressor structure
US20070249129A1 (en) 2006-04-21 2007-10-25 Freescale Semiconductor, Inc. STI stressor integration for minimal phosphoric exposure and divot-free topography
KR20080010900A (ko) 2006-07-28 2008-01-31 삼성전자주식회사 비휘발성 메모리 소자, 그 동작 방법 및 그 제조 방법
JP5142494B2 (ja) 2006-08-03 2013-02-13 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR100812237B1 (ko) 2006-08-25 2008-03-10 삼성전자주식회사 임베디드 플래시 메모리 장치의 제조 방법
US7524719B2 (en) 2006-08-31 2009-04-28 Freescale Semiconductor, Inc. Method of making self-aligned split gate memory cell
KR100755410B1 (ko) 2006-09-22 2007-09-04 삼성전자주식회사 게이트 구조물 및 이를 형성하는 방법, 비휘발성 메모리장치 및 이의 제조 방법
KR100845720B1 (ko) 2006-11-30 2008-07-10 동부일렉트로닉스 주식회사 플래시 메모리 소자 및 그의 제조방법
CN100590853C (zh) 2006-12-15 2010-02-17 中芯国际集成电路制造(上海)有限公司 半导体存储器及其形成方法
US8410543B2 (en) 2007-02-01 2013-04-02 Renesas Electronics Corporation Semiconductor storage device and manufacturing method thereof
JP2008192991A (ja) 2007-02-07 2008-08-21 Toshiba Corp 半導体装置
JP2008244009A (ja) 2007-03-26 2008-10-09 Fujitsu Ltd 半導体装置およびその製造方法
KR100851552B1 (ko) 2007-03-28 2008-08-11 삼성전자주식회사 비휘발성 기억 소자 및 그 형성 방법
US7521314B2 (en) 2007-04-20 2009-04-21 Freescale Semiconductor, Inc. Method for selective removal of a layer
US7439134B1 (en) 2007-04-20 2008-10-21 Freescale Semiconductor, Inc. Method for process integration of non-volatile memory cell transistors with transistors of another type
JP2008294194A (ja) 2007-05-24 2008-12-04 Seiko Epson Corp 強誘電体キャパシタの製造方法及び強誘電体キャパシタ
US8063434B1 (en) 2007-05-25 2011-11-22 Cypress Semiconductor Corporation Memory transistor with multiple charge storing layers and a high work function gate electrode
US8093128B2 (en) 2007-05-25 2012-01-10 Cypress Semiconductor Corporation Integration of non-volatile charge trap memory devices and logic CMOS devices
KR100852212B1 (ko) 2007-06-12 2008-08-13 삼성전자주식회사 반도체 소자 및 이를 형성하는 방법
KR101374579B1 (ko) 2007-08-01 2014-03-17 프리스케일 세미컨덕터, 인크. 반도체 디바이스를 제조하는 방법 및 이 방법으로 획득가능한 반도체 디바이스
US7799650B2 (en) 2007-08-08 2010-09-21 Freescale Semiconductor, Inc. Method for making a transistor with a stressor
JP5205011B2 (ja) 2007-08-24 2013-06-05 ルネサスエレクトロニクス株式会社 不揮発性半導体装置およびその製造方法
US7816727B2 (en) 2007-08-27 2010-10-19 Macronix International Co., Ltd. High-κ capped blocking dielectric bandgap engineered SONOS and MONOS
KR20090026927A (ko) 2007-09-11 2009-03-16 삼성전자주식회사 임베디드 반도체 소자 및 그 제조 방법
US7875516B2 (en) 2007-09-14 2011-01-25 Qimonda Ag Integrated circuit including a first gate stack and a second gate stack and a method of manufacturing
US8072072B2 (en) 2007-09-20 2011-12-06 Qimonda Ag Integrated circuit including different types of gate stacks, corresponding intermediate integrated circuit structure and corresponding integrated circuit
US20090101961A1 (en) 2007-10-22 2009-04-23 Yue-Song He Memory devices with split gate and blocking layer
US7745344B2 (en) 2007-10-29 2010-06-29 Freescale Semiconductor, Inc. Method for integrating NVM circuitry with logic circuitry
US7838363B2 (en) 2007-10-31 2010-11-23 Freescale Semiconductor, Inc. Method of forming a split gate non-volatile memory cell
US8030709B2 (en) 2007-12-12 2011-10-04 International Business Machines Corporation Metal gate stack and semiconductor gate stack for CMOS devices
US7932146B2 (en) 2008-03-20 2011-04-26 United Microelectronics Corp. Metal gate transistor and polysilicon resistor and method for fabricating the same
US7834387B2 (en) 2008-04-10 2010-11-16 International Business Machines Corporation Metal gate compatible flash memory gate stack
US7923328B2 (en) 2008-04-15 2011-04-12 Freescale Semiconductor, Inc. Split gate non-volatile memory cell with improved endurance and method therefor
US7795091B2 (en) 2008-04-30 2010-09-14 Winstead Brian A Method of forming a split gate memory device and apparatus
JP2009272564A (ja) 2008-05-09 2009-11-19 Toshiba Corp 半導体装置及び半導体装置の製造方法
US8138037B2 (en) 2009-03-17 2012-03-20 International Business Machines Corporation Method and structure for gate height scaling with high-k/metal gate technology
US7821055B2 (en) 2009-03-31 2010-10-26 Freescale Semiconductor, Inc. Stressed semiconductor device and method for making
DE102009021485B4 (de) 2009-05-15 2017-10-05 Globalfoundries Dresden Module One Llc & Co. Kg Halbleiterbauelement mit Metallgate und einem siliziumenthaltenden Widerstand, der auf einer Isolationsstruktur gebildet ist sowie Verfahren zu dessen Herstellung
US7906396B1 (en) 2009-09-02 2011-03-15 Winbond Electronics Corp. Flash memory and method of fabricating the same
JP5613506B2 (ja) 2009-10-28 2014-10-22 ルネサスエレクトロニクス株式会社 半導体装置
JP2011103332A (ja) * 2009-11-10 2011-05-26 Renesas Electronics Corp 半導体装置およびその製造方法
US8647946B2 (en) 2009-11-19 2014-02-11 Globalfoundries Singapore Pte. Ltd. Control gate
JP5538838B2 (ja) 2009-11-25 2014-07-02 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN102117808B (zh) 2009-12-31 2013-03-13 中国科学院微电子研究所 具有改善的载流子迁移率的场效应晶体管器件及制造方法
US8372699B2 (en) 2010-02-22 2013-02-12 Freescale Semiconductor, Inc. Method for forming a split-gate memory cell
JP2011176173A (ja) 2010-02-25 2011-09-08 Renesas Electronics Corp 半導体装置及びその製造方法
KR20110100738A (ko) 2010-03-05 2011-09-15 삼성전자주식회사 반도체 메모리 장치 및 그 제조 방법
JP5556490B2 (ja) 2010-08-06 2014-07-23 富士通セミコンダクター株式会社 半導体装置の製造方法
US8399310B2 (en) 2010-10-29 2013-03-19 Freescale Semiconductor, Inc. Non-volatile memory and logic circuit process integration
JP2012114269A (ja) 2010-11-25 2012-06-14 Renesas Electronics Corp 半導体装置および半導体装置の製造方法
US8564044B2 (en) 2011-03-31 2013-10-22 Freescale Semiconductor, Inc. Non-volatile memory and logic circuit process integration
US8389365B2 (en) 2011-03-31 2013-03-05 Freescale Semiconductor, Inc. Non-volatile memory and logic circuit process integration
US8334198B2 (en) 2011-04-12 2012-12-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a plurality of gate structures
US8829588B2 (en) 2011-07-26 2014-09-09 Synopsys, Inc. NVM bitcell with a replacement control gate and additional floating gate
US9184100B2 (en) 2011-08-10 2015-11-10 United Microelectronics Corp. Semiconductor device having strained fin structure and method of making the same
FR2980035B1 (fr) 2011-09-08 2013-10-04 Commissariat Energie Atomique Circuit integre realise en soi comprenant des cellules adjacentes de differents types
US20130084697A1 (en) 2011-09-29 2013-04-04 Global Foundries Singapore Pte Ltd. Split gate memory device with gap spacer
JP5779068B2 (ja) 2011-10-03 2015-09-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8536006B2 (en) 2011-11-30 2013-09-17 Freescale Semiconductor, Inc. Logic and non-volatile memory (NVM) integration
US8669158B2 (en) 2012-01-04 2014-03-11 Mark D. Hall Non-volatile memory (NVM) and logic integration
US8906764B2 (en) 2012-01-04 2014-12-09 Freescale Semiconductor, Inc. Non-volatile memory (NVM) and logic integration
US8658497B2 (en) 2012-01-04 2014-02-25 Freescale Semiconductor, Inc. Non-volatile memory (NVM) and logic integration
US8536007B2 (en) 2012-02-22 2013-09-17 Freescale Semiconductor, Inc. Non-volatile memory cell and logic transistor integration
US8951863B2 (en) 2012-04-06 2015-02-10 Freescale Semiconductor, Inc. Non-volatile memory (NVM) and logic integration
US9087913B2 (en) 2012-04-09 2015-07-21 Freescale Semiconductor, Inc. Integration technique using thermal oxide select gate dielectric for select gate and apartial replacement gate for logic
US8722493B2 (en) 2012-04-09 2014-05-13 Freescale Semiconductor, Inc. Logic transistor and non-volatile memory cell integration
US9165652B2 (en) 2012-08-20 2015-10-20 Freescale Semiconductor, Inc. Split-gate memory cells having select-gate sidewall metal silicide regions and related manufacturing methods
US9111865B2 (en) 2012-10-26 2015-08-18 Freescale Semiconductor, Inc. Method of making a logic transistor and a non-volatile memory (NVM) cell

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105870324A (zh) * 2015-02-06 2016-08-17 台湾积体电路制造股份有限公司 薄膜存储器技术的l形电容器
CN105870324B (zh) * 2015-02-06 2019-04-23 台湾积体电路制造股份有限公司 薄膜存储器技术的l形电容器
CN108713261A (zh) * 2016-03-07 2018-10-26 英特尔公司 用于将自旋霍尔mtj器件嵌入逻辑处理器中的方法和所得到的结构
CN116058093A (zh) * 2020-06-23 2023-05-02 硅存储技术股份有限公司 利用薄型侧边缘隧道氧化物形成分裂栅极存储器单元的方法
CN116058093B (zh) * 2020-06-23 2024-02-13 硅存储技术股份有限公司 利用薄型侧边缘隧道氧化物形成分裂栅极存储器单元的方法

Also Published As

Publication number Publication date
EP2725607B1 (en) 2017-12-13
US20140120713A1 (en) 2014-05-01
TW201417216A (zh) 2014-05-01
EP2725607A2 (en) 2014-04-30
KR20140053783A (ko) 2014-05-08
EP2725607A3 (en) 2016-08-17
JP2014086724A (ja) 2014-05-12
US9111865B2 (en) 2015-08-18

Similar Documents

Publication Publication Date Title
CN103794565A (zh) 逻辑晶体管和非易失性存储器的制造方法
CN109417078B (zh) 3d存储器件和用于形成3d存储器件的方法
US9281378B2 (en) Fin recess last process for FinFET fabrication
US8980734B2 (en) Gate security feature
US8580641B2 (en) Techniques providing high-k dielectric metal gate CMOS
KR101740100B1 (ko) Ｈｋ－ｍｇ 프로세스에 임베디드된 스플릿 게이트형 메모리를 위한 ｃｍｐ 제조 방안
CN103367260A (zh) 逻辑晶体管以及非易失性存储器单元集成
CN102693945B (zh) 具有改进的重叠容限的分栅式非易失性存储单元及其方法
CN106548940A (zh) 半导体元件及其制作方法
US9754951B2 (en) Semiconductor device with a memory device and a high-K metal gate transistor
CN104576370A (zh) 形成晶体管的方法
US8697557B2 (en) Method of removing gate cap materials while protecting active area
US9129855B2 (en) Non-volatile memory (NVM) and high-k and metal gate integration using gate-first methodology
CN107785377A (zh) 制造半导体装置的方法
US20160365451A1 (en) Devices and methods of forming unmerged epitaxy for finfet device
JP6525304B2 (ja) 不揮発性メモリセル、高電圧トランジスタ、ならびに高ｋ金属ゲートトランジスタの一体化
CN104124169B (zh) Nmos晶体管及其形成方法、cmos晶体管及其形成方法
US10991702B2 (en) Semiconductor device and method of preparing the same
US9680023B1 (en) Method of manufacturing a dual-gate FinFET
US20160086952A1 (en) Preventing epi damage for cap nitride strip scheme in a fin-shaped field effect transistor (finfet) device
US9231077B2 (en) Method of making a logic transistor and non-volatile memory (NVM) cell
CN111564413A (zh) 鳍结构制作方法
US7582526B2 (en) Method for manufacturing semiconductor device
CN103165534B (zh) Cmos晶体管金属栅极的制作方法
CN106158752B (zh) 半导体装置的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140514