CN116058093A - 利用薄型侧边缘隧道氧化物形成分裂栅极存储器单元的方法 - Google Patents

利用薄型侧边缘隧道氧化物形成分裂栅极存储器单元的方法 Download PDF

Info

Publication number
CN116058093A
CN116058093A CN202080102214.3A CN202080102214A CN116058093A CN 116058093 A CN116058093 A CN 116058093A CN 202080102214 A CN202080102214 A CN 202080102214A CN 116058093 A CN116058093 A CN 116058093A
Authority
CN
China
Prior art keywords
oxide layer
region
side edge
gate
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202080102214.3A
Other languages
English (en)
Other versions
CN116058093B (zh
Inventor
金珍浩
E·奎瓦斯
Y·卡其夫
P·加扎维
B·贝尔泰洛
G·费斯特斯
B·维拉德
C·德科贝尔特
N·多
J·F·蒂耶里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Storage Technology Inc
Original Assignee
Silicon Storage Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Storage Technology Inc filed Critical Silicon Storage Technology Inc
Publication of CN116058093A publication Critical patent/CN116058093A/zh
Application granted granted Critical
Publication of CN116058093B publication Critical patent/CN116058093B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
    • H10B41/44—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with a control gate layer also being used as part of the peripheral transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
    • H10B41/48—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with a tunnel dielectric layer also being used as part of the peripheral transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/49—Simultaneous manufacture of periphery and memory cells comprising different types of peripheral transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种存储器设备，该存储器设备包括具有存储器单元和逻辑区域的半导体衬底。浮动栅极设置在存储器单元区域之上，并且具有终止于相对的前边缘和后边缘中以及相对的第一和第二侧边缘中的上表面。氧化物层具有沿着逻辑区域延伸并且具有第一厚度的第一部分、沿着存储器单元区域延伸并且具有第一厚度的第二部分、以及沿着前边缘延伸具有第一厚度并且沿着第一侧边缘的隧道区域部分延伸具有小于第一厚度的第二厚度的第三部分。控制栅极具有设置在氧化物层第二部分上的第一部分和竖直地设置在前边缘以及第一侧边缘的隧道区域部分之上的第二部分。逻辑栅极设置在氧化物层第一部分上。

Description

利用薄型侧边缘隧道氧化物形成分裂栅极存储器单元的方法
优先权声明
本申请要求于2020年6月23日提交的名称为“利用薄型侧边缘隧道氧化物形成分裂栅极存储器单元的方法(Method Of Forming Split Gate Memory Cells With ThinnedSide Edge Tunnel Oxide)”的美国专利申请第16/910,022号的优先权。
技术领域
本发明涉及分裂栅极非易失性存储器单元，并且更具体地讲，涉及形成此类单元的方法。
背景技术
分裂栅型存储器单元阵列是已知的。例如，出于所有目的以引用的方式并入本文中的美国专利5,029,130公开了一种分裂栅极存储器单元及其形成，其包括在衬底中形成源极区域和漏极区域以及在该源极区域和漏极区域之间的沟道区域。浮动栅极设置在该沟道区域的一部分之上并控制该沟道区域的该一部分的传导性，并且控制栅极设置在该沟道区域的其它部分之上并控制该沟道区域的该其它部分的传导性。控制栅极向上延伸并延伸在浮动栅极之上。浮动栅极和控制栅极之间的绝缘体被称为隧道介电材料(例如，二氧化硅，也称为氧化物)，因为在擦除操作期间电子隧穿这个介电材料。
还已知在与分裂栅极存储器单元阵列相同的晶圆(衬底)上形成高电压逻辑器件。图1A-图1G示出了根据常规方法在与分裂栅极存储器单元相同的晶圆上形成高电压逻辑器件(例如，12伏特逻辑器件)的步骤。一种硅半导体衬底10，其具有上表面10a、存储器单元区域14和逻辑区域16。对半导体衬底10进行掩膜，即沉积光致抗蚀剂，使用掩膜选择性地暴露，并且使用光刻工艺进行图案化(即，选择性地去除部分)，从而使下面的材料的部分被剩余的光致抗蚀剂覆盖，同时使下面的材料(此处为硅半导体衬底10，具体地，上表面10a)的其它部分暴露。将暴露的衬底部分蚀刻掉留下沟槽，然后将该沟槽填充介电材料(例如，氧化物)以在晶圆的逻辑区域16中形成隔离区域12，如图1A所示(在光致抗蚀剂去除之后)。隔离区域12类似地形成在晶圆(未示出)的存储器单元区域14中，限定有源区域13和隔离区域12的交替列。
在衬底10上形成介电材料(例如，二氧化硅，下文称为氧化物)18，在氧化物层18上形成多晶硅层(下文称为晶硅)20，并且在晶硅层20上形成氮化硅层(下文称为氮化物)22，如图1B所示。用光致抗蚀剂来掩膜晶圆，并且氮化物层22选择性地蚀刻穿过存储器单元区域14中的光致抗蚀剂中的开口，以暴露下面的晶硅层20的部分。使用氧化工艺氧化晶硅层20的暴露部分，从而在晶硅层20上形成氧化物区24，如图1C所示(在光致抗蚀剂去除之后)。
使用氮化物蚀刻来移除剩余的氮化物层22。各向异性晶硅蚀刻用于去除晶硅层20的暴露部分，使晶硅层20的块20a留在存储器单元区域14中的氧化物区24下方(晶硅块20a将构成存储器单元的浮动栅极)，如图1D所示。使用氧化物蚀刻去除氧化物层18的暴露部分(即，那些不在晶硅层20的剩余部分下方的部分)。然后通过沉积(其也使氧化物区24增厚)和/或通过氧化(其对氧化物区24没有影响)来在该结构之上形成氧化物层26，如图1E中所示。然后在结构上(即，在氧化物层26和氧化物区24上)形成晶硅层。然后通过在晶硅层上形成和图案化光致抗蚀剂来图案化该晶硅层，从而使该晶硅层的部分暴露。通过晶硅蚀刻选择性地去除晶硅层的暴露部分，从而将晶硅块28a留在存储器单元区域中并将晶硅块28b留在逻辑区域中，如图1F所示(在光致抗蚀剂去除之后)。绝缘间隔物30通过绝缘材料沉积和各向异性蚀刻形成在晶硅块28a和28b的侧上，并且执行植入以在衬底10的存储器单元区域14中形成源极区域32和漏极区域34以及在逻辑区域16中形成源极区域36和漏极区域38。最终结构示于图1G中。
以上技术在与高电压逻辑器件(各自具有呈晶硅块28b的形式的逻辑栅极、与逻辑栅极28b的第一端和第二端相邻的源极区域36和漏极区域38)相同的衬底10上产生非易失性存储器单元(各自具有由晶硅层20的剩余部分形成的浮动栅极20a、呈晶硅块28a的形式的控制栅极、与浮动栅极20a的端部相邻(并且还优选地部分地在其下方延伸)的源极区域32、以及与控制栅极28a的端部相邻的漏极区域34)。这种技术有许多优点。首先，使用相同的晶硅层以使用单次晶硅沉积形成存储器单元的控制栅极28a和逻辑器件的逻辑栅极28b。其次，相同的氧化物层26用作逻辑器件的栅极氧化物(即，用于使逻辑栅极28b与衬底10绝缘的氧化物层)、存储器单元的字线氧化物(即，用于使控制栅极28a与衬底10绝缘的氧化物层)和存储器单元的隧道氧化物(即，使浮动栅极20a与控制栅极28a绝缘的氧化物，在擦除期间电子隧穿该氧化物)。用于在存储器单元区域14和逻辑区域16两者中形成元件的常见制造步骤简化、加快并降低制造成本。通过氧化形成氧化物区24(如对于图1E所述)导致浮动栅极20a具有凹形上表面，该凹形上表面终止于面向控制栅极28a的锋利边缘120中，其增强了擦除期间的隧穿性能和效率(即，擦除操作包括将高电压放置在控制栅极28a上以使电子从浮动栅极20a的锋利边缘120隧穿氧化物层26到达控制栅极28a)。该控制栅极28a具有竖直地设置在衬底10之上并与该衬底绝缘的下部部分以用于控制其中的沟道区域的传导性，以及向上延伸并延伸在浮动栅极20a之上的第二部分以用于电压耦合和接近浮动栅极锋利边缘120以进行擦除。
上述技术的一个缺点是氧化物层26的厚度必须与逻辑器件和存储器单元兼容。具体地，氧化物层26必须足够厚以用于逻辑栅极28b和控制栅极28a的高电压操作，同时足够薄以允许在擦除操作期间从浮动栅极20a隧穿到控制栅极28a。因此，平衡这些考虑因素，对于通过控制栅极28a和逻辑栅极28b的高电压操作驱动的氧化物层26的厚度存在下限，这意味着层26的在存储器单元的擦除操作期间发生隧穿的部分(即，在控制栅极28a与浮动栅极20a之间的层26的部分)不必要地厚并且因此限制了擦除性能和效率，并限制耐久性性能。然而，独立于字线氧化物(在控制栅极28a和衬底10之间)与逻辑栅极氧化物(在逻辑栅极28b与衬底10之间)来形成隧道氧化物(在控制栅极28a与浮动栅极20a之间)可显著增加制造复杂性、时间和成本，以及先前形成的字线氧化物和逻辑栅极氧化物的完整性的风险，从而降低产率。
期望增加浮动栅极和控制栅极之间的存储器单元擦除效率，而不会不利地影响控制栅极作为字线的性能或者逻辑器件中的逻辑栅极的性能，其中在所有三个位置中使用相同的氧化物层。
发明内容
上述问题和需求通过提供一种存储器设备来解决，该存储器设备包括：具有包括存储器单元区域和逻辑区域的衬底上表面的半导体材料的衬底；竖直地设置在该衬底上表面的存储器单元区域之上并与其绝缘的浮动栅极，其中该浮动栅极包括终止于相对的前边缘和后边缘中以及相对的第一侧边缘和第二侧边缘中的上表面；具有沿着该衬底上表面的逻辑区域延伸并且具有第一厚度的第一部分、沿着该衬底上表面的存储器单元区域延伸并且具有第一厚度的第二部分、和沿着前边缘和后边缘并且沿着第一侧边缘和第二侧边缘延伸的第三部分的氧化物层，其中沿着前边缘延伸的氧化物层的第三部分具有第一厚度，并且其中沿着第一侧边缘的隧道区域部分延伸的氧化物层的第三部分具有比第一厚度小的第二厚度；具有设置在氧化物层的第二部分上的第一部分并且具有竖直地设置在前边缘之上并且竖直地设置在第一侧边缘的隧道区域部分之上的第二部分的控制栅极；和氧化物层的第一部分上的逻辑栅极。该氧化物层的第一部分将衬底与逻辑栅极绝缘，该氧化物层的第二部分将衬底与控制栅极第一部分绝缘，并且沿着第一侧边缘的隧道区域部分的氧化物层的第三部分将控制栅极第二部分与第一侧边缘的隧道区域部分绝缘。
一种形成存储器设备的方法，包括：提供具有包括存储器单元区域和逻辑区域的衬底上表面的半导体材料的衬底；形成竖直地设置在衬底上表面的存储器单元区域之上并与其绝缘的浮动栅极，其中该浮动栅极包括终止于相对的前边缘和后边缘中以及相对的第一侧边缘和第二侧边缘中的上表面；形成具有沿着衬底上表面的逻辑区域延伸的第一部分和沿着衬底上表面的存储器单元区域延伸的第二部分和沿着前边缘和后边缘并且沿着第一侧边缘和第二侧边缘延伸的第三部分的氧化物层；执行氧化物蚀刻，该氧化物蚀刻减小沿着第一侧边缘的隧道区域部分的氧化物层的第三部分的厚度，其中相对于氧化物蚀刻保护氧化物层的第一部分和第二部分和沿着浮动栅极的前边缘的氧化物层的第三部分；形成具有设置在氧化物层的第二部分上的第一部分并且具有竖直地设置在前边缘之上并且竖直地设置在第一侧边缘的隧道区域部分之上的第二部分的控制栅极；和在氧化物层的第一部分上形成逻辑栅极。该氧化物层的第一部分将衬底与逻辑栅极绝缘并且具有第一厚度，该氧化物层的第二部分将衬底与控制栅极第一部分绝缘并且具有第一厚度，并且沿着第一侧边缘的隧道区域部分的氧化物层的第三部分将控制栅极第二部分与第一侧边缘的隧道区域部分绝缘并且具有比该第一厚度小的第二厚度。
一种存储器设备包括：具有包括存储器单元区域和逻辑区域的衬底上表面的半导体材料的衬底；竖直地设置在该衬底上表面的存储器单元区域之上并与其绝缘的浮动栅极，其中该浮动栅极包括终止于相对的前边缘和后边缘中以及相对的第一侧边缘和第二侧边缘中的上表面；具有沿着衬底上表面的逻辑区域延伸并且具有第一厚度的第一部分和沿着衬底上表面的存储器单元区域延伸并且具有第一厚度的第二部分和沿着前边缘延伸并且具有第一厚度的第三部分的第一氧化物层；沿着第一侧边缘的隧道区域部分延伸并且具有比第一厚度小的第二厚度的第二氧化物层；具有设置在氧化物层的第二部分上的第一部分并且具有竖直地设置在前边缘之上并且竖直地设置在第一侧边缘的隧道区域部分之上的第二部分的控制栅极；和氧化物层的第一部分上的逻辑栅极。该第一氧化物层的第一部分将衬底与逻辑栅极绝缘，该第一氧化物层的第二部分将衬底与控制栅极第一部分绝缘，并且沿着第一侧边缘的隧道区域部分的第二氧化物层将控制栅极第二部分与第一侧边缘的隧道区域部分绝缘。
一种形成存储器设备的方法，包括：提供具有包括存储器单元区域和逻辑区域的衬底上表面的半导体材料的衬底；形成竖直地设置在衬底上表面的存储器单元区域之上并与其绝缘的浮动栅极，其中该浮动栅极包括终止于相对的前边缘和后边缘中以及相对的第一侧边缘和第二侧边缘中的上表面；形成具有沿着衬底上表面的逻辑区域延伸的第一部分和沿着衬底上表面的存储器单元区域延伸的第二部分和沿着前边缘和后边缘并且沿着第一侧边缘和第二侧边缘延伸的第三部分的第一氧化物层；执行氧化物蚀刻，该氧化物蚀刻去除沿着第一侧边缘的隧道区域部分的第一氧化物层的第三部分，其中相对于氧化物蚀刻保护第一氧化物层的第一部分和第二部分和沿着浮动栅极的前边缘的第一氧化物层的第三部分；形成沿着第一侧边缘的隧道区域部分的第二氧化物层；形成具有设置在第一氧化物层的第二部分上的第一部分并且具有竖直地设置在前边缘之上并且竖直地设置在第一侧边缘的隧道区域部分之上的第二部分的控制栅极；和在第一氧化物层的第一部分上形成逻辑栅极。该第一氧化物层的第一部分将衬底与逻辑栅极绝缘并且具有第一厚度，该第一氧化物层的第二部分将衬底与控制栅极第一部分绝缘并且具有第一厚度，并且沿着第一侧边缘的隧道区域部分的第二氧化物层将控制栅极第二部分与第一侧边缘的隧道区域部分绝缘并且具有比第一厚度小的第二厚度。
通过查看说明书、权利要求书和附图，本发明的其他目的和特征将变得显而易见。
附图说明
图1A-图1G是示出用于在共同衬底上形成存储器单元和逻辑器件的常规步骤的侧横截面视图。
图2A-图2E是示出根据本发明的用于在共同衬底上形成存储器单元和逻辑器件的步骤的侧横截面视图。
图3A-图3C是示出根据本发明的用于在共同衬底上形成存储器单元和逻辑器件的步骤的顶视图。
图4是示出植入的侧横截面视图。
图5是示出本发明的另选实施方案的顶视图。
图6是示出本发明的另选实施方案的顶视图。
图7A-图7D是示出根据本发明的另选实施方案的用于在共同衬底上形成存储器单元和逻辑器件的步骤的侧横截面视图。
具体实施方式
本发明是一种在公共衬底上形成存储器单元和逻辑器件的技术，其中选择性地薄化用作隧道氧化物的氧化物层的一部分。
图2A-图2E和图3A-图3C公开了本发明的方法的实施方案的步骤。该过程开始使用上文关于图1A-图1E描述的相同步骤，从而得到在图2A中的存储器单元区域14和逻辑器件区域16的横截面视图中示出并且在图3A中的存储器单元区域14的顶视图中示出的结构。在这个处理阶段，在存储器单元区域14中存在有源区域13和隔离区域12的交替列，其中在每个有源区域列13中形成浮动栅极20a的对。每个浮动栅极20a具有在浮动栅极20a的上表面的周边处终止于锋利边缘120、122和124的凹形上表面。每个浮动栅极20a部分地与相应的隔离区域12重叠，以提供用于任何不对准的裕度。具体地，对于每对浮动栅极20a，锋利边缘120是彼此背离的两个浮动栅极20a的两个边缘(也称为前边缘120)，锋利边缘122是彼此面对的两个浮动栅极20a的两个边缘(也称为后边缘122)，并且锋利边缘124是在锋利边缘120和122之间延伸的每个浮动栅极20a的两个边缘，并且被设置在隔离区域12之上(也称为侧边缘124)。因此，对于每个浮动栅极20a，前边缘120和后边缘122彼此相对，并且两个侧边缘124彼此相对(也称为第一和第二侧边缘124)。浮动栅极20a在本文中被图示和描述为矩形，但是它们不必为矩形的形状。源极线扩散区40各自在行方向上并且在浮动栅极20a的对之间延伸(用于将在该过程中稍后形成的源极区域的行连接在一起)。氧化物层26可以被认为具有三个部分：沿着衬底上表面10a的逻辑区域16延伸的第一部分26a、沿着衬底上表面10a的存储器单元区域14延伸的第二部分26b、以及沿着浮动栅极20a的侧面和锋利边缘120、122、124延伸的第三部分26c。
光致抗蚀剂42形成在该结构之上并且被图案化以去除光致抗蚀剂42的部分，使得剩余的光致抗蚀剂42覆盖逻辑器件区域16，但仅覆盖存储器单元区域14的部分。特别地，光致抗蚀剂42覆盖前边缘120并且仅覆盖每个侧边缘124的一部分。然而，后边缘122和每个侧边缘124的一部分(包括其上的氧化物层的部分26c)保持不被光致抗蚀剂42覆盖，如图2B和图3B所示。
然后在氧化物层26c和氧化物24的暴露部分上执行氧化物蚀刻(例如，湿蚀刻或干法蚀刻)，其减小侧边缘124的部分上以及后边缘122(其未经受高电压操作)上的层部分26c的厚度，如图2C所示。光致抗蚀剂42保护逻辑器件区域16中的氧化物层部分26a、以及与前边缘120相邻的衬底表面上的氧化物层部分26b(在其上将最终形成控制栅极)、和氧化物层26c的其它部分。
在光致抗蚀剂42被去除之后，执行如上文关于图1E-图1F所描述的晶硅层沉积和图案化以形成由晶硅块28a形成的控制栅极和由晶硅块28b形成的逻辑栅极，如图2D和图3C所示。每行中的控制栅极28a形成为连续字线WL。每个控制栅极28a向上并且在相应的前边缘120之上、并且在每个相应的侧边缘124的一部分之上延伸，包括每个侧边缘124的隧道区域部分TR，对于该隧道区域部分TR，层部分26c通过图2C所示的氧化物蚀刻薄化并且现在被控制栅极28a竖直覆盖。具体地，隧道区域部分TR是每个侧边缘124的经受了氧化物层26a薄化并且稍后被控制栅极28a竖直覆盖的部分。上文关于图1F描述的剩余步骤被执行以产生图2E中所示的最终结构。优选地，使用单次植入来同时形成存储器单元区域14中的漏极区域34以及逻辑区域16中的源极区域36和漏极区域38，如图4所示。
所得结构具有通过具有第一厚度的氧化物层26的部分(即，氧化物部分26a和26b)与衬底10绝缘的逻辑栅极28b和控制栅极28a，并且控制栅极28a通过具有小于第一厚度的第二厚度的氧化物薄化部分26c与侧边缘124的隧道区域部分TR绝缘。此结构通过增强控制栅极28a与侧边缘124的隧道区域部分TR之间的隧穿效率而增强了存储器单元的擦除效率和性能，而不损害逻辑器件的性能或不利地影响控制栅极28a控制衬底的在控制栅极28a下方的沟道区域部分的传导性的能力。具体地，上述技术薄化侧边缘124的隧道区域部分TR上的氧化物层26c，而没有损害在其上形成逻辑栅极28b和控制栅极28a并且将其与衬底10绝缘的氧化物层部分26a和26b的风险。
图5示出了另选实施方案，其与图3C中所示的实施方案相同，区别在于，在浮动栅极20a的中心部分处在字线WL中形成凹口44，从而导致控制栅极28a的突出接片46在侧边缘124之上比在浮动栅极20a的中心之上向外延伸更远(即，每个控制栅极28a在侧边缘124的部分之上比在浮动栅极20a的中心部分之上相对于前边缘120延伸更深，使得控制栅极28a不在位于第一侧边缘124的隧道区域部分TR与第二侧边缘124的隧道区域部分TR之间的浮动栅极20a的一部分之上竖直地延伸)。凹口44减少控制栅极28a与浮动栅极20a之间的重叠量(在不有助于擦除的浮动栅极20a的中心区域中)，从而减小控制栅极28a与浮动栅极20a之间的电容耦合，这又可进一步增强擦除效率。
图6示出另一另选实施方案，其与图5中所示的实施方案相同，区别在于，对于每行浮动栅极20a，略去交替接片46，使得每个控制栅极28a在一个侧边缘的仅一个隧道区域部分TR之上延伸，用于每个下面的浮动栅极20a。接片46的图案可逐行交替，使得浮动栅极20a的偶数行中的接片46与浮动栅极20a的奇数行中的接片46设置在不同的隔离区域12之上，如图6所示。
图7A-图7D示出再一另选实施方案，其开始于图2B所示的结构。然而，与图2C所示的氧化物蚀刻的结果(其中氧化物层26c的暴露部分被保持但厚度减小)不同，执行氧化物蚀刻以完全去除暴露的氧化物(即，在氧化物层26c和氧化物24的暴露部分上执行湿或干法氧化物蚀刻，其去除侧边缘124上以及后边缘122上的氧化物层部分26c，并且去除氧化物24的暴露部分)，如图7A所示。光致抗蚀剂42保护逻辑器件区域16中的氧化物层部分26a、以及与前边缘120相邻的衬底表面上的氧化物层部分26b(在其上将最终形成控制栅极)、和受光致抗蚀剂42保护的氧化物层26c的其它部分。
然后在浮动栅极20a和衬底10的暴露部分上形成氧化物层50(例如，通过热氧化)，如图7B所示。层50的厚度可针对隧道氧化物优化并且小于剩余氧化物层部分26a、26b和26c的厚度。氧化物50的形成可以在逻辑器件区域16中同时执行，以用于形成适合于低电压操作的逻辑器件。在去除光致抗蚀剂42之后，如上文关于图2D所述处理该结构以形成逻辑栅极28b和控制栅极28a，如图7C所示。然后如上文关于图2E所述处理此结构以形成各个源极区域和漏极区域，如图7D所示。此实施方案可用于形成图3C、图5和图6中的任何构型。此实施方案的优点在于，相对于氧化物层26c的薄化部分的厚度可更好地控制氧化物层50的厚度。
应当理解，本发明不限于上述的和在本文中示出的实施方案，而是涵盖落在所附权利要求书的范围内的任何和所有变型形式。举例来说，本文中对本发明的提及并不意在限制任何权利要求书或权利要求术语的范围，而是仅参考可由这些权利要求中的一项或多项权利要求涵盖的一个或多个特征。上文所述的材料、工艺和数值的示例仅为示例性的，而不应视为限制权利要求书。另外，如从权利要求和说明书中显而易见的，并非所有方法步骤都需要按所示或所要求的具体顺序执行。最后，上述用于形成存储器单元的技术也可在没有逻辑器件区域16的设备中使用。
应当指出的是，如本文所用，术语“在……上方”和“在……上”均包括性地包括“直接在……上”(之间没有设置中间材料、元件或空间)和“间接在……上”(之间设置有中间材料、元件或空间)。类似地，术语“相邻”包括“直接相邻”(之间没有设置中间材料、元件或空间)和“间接相邻”(之间设置有中间材料、元件或空间)，“被安装到”包括“被直接安装到”(之间没有设置中间材料、元件或空间)和“被间接安装到”(之间设置有中间材料、元件或空间)，并且“被电耦合到”包括“被直接电耦合到”(之间没有将元件电连接在一起的中间材料或元件)和“被间接电耦合到”(之间有将元件电连接在一起的中间材料或元件)。例如，“在衬底上方”形成元件可包括在两者间无中间材料/元件的情况下直接在衬底上形成该元件，以及在两者间有一种或多种中间材料/元件的情况下间接在衬底上形成该元件。

Claims (26)

1.一种存储器设备，所述存储器设备包括：
具有衬底上表面的半导体材料的衬底，所述衬底上表面具有存储器单元区域和逻辑区域；
浮动栅极，所述浮动栅极竖直地设置在所述衬底上表面的所述存储器单元区域之上并与所述存储器单元区域绝缘，其中所述浮动栅极包括终止于相对的前边缘和后边缘中以及相对的第一侧边缘和第二侧边缘中的上表面；
氧化物层，所述氧化物层具有沿着所述衬底上表面的所述逻辑区域延伸并且具有第一厚度的第一部分、沿着所述衬底上表面的所述存储器单元区域延伸并且具有所述第一厚度的第二部分、以及沿着所述前边缘和后边缘并且沿着所述第一侧边缘和第二侧边缘延伸的第三部分；
其中沿着所述前边缘延伸的所述氧化物层的所述第三部分具有所述第一厚度，并且其中沿着所述第一侧边缘的隧道区域部分延伸的所述氧化物层的所述第三部分具有比所述第一厚度小的第二厚度；
控制栅极，所述控制栅极具有设置在所述氧化物层的所述第二部分上的第一部分，并且具有竖直地设置在所述前边缘之上并且竖直地设置在所述第一侧边缘的所述隧道区域部分之上的第二部分；和
所述氧化物层的所述第一部分上的逻辑栅极；
其中所述氧化物层的所述第一部分将所述衬底与所述逻辑栅极绝缘，所述氧化物层的所述第二部分将所述衬底与所述控制栅极第一部分绝缘，并且沿着所述第一侧边缘的所述隧道区域部分的所述氧化物层的所述第三部分将所述控制栅极第二部分与所述第一侧边缘的所述隧道区域部分绝缘。
2.根据权利要求1所述的设备，其中所述浮动栅极的所述上表面是凹形的，使得所述前边缘和后边缘以及所述第一侧边缘和第二侧边缘是锋利边缘。
3.根据权利要求1所述的设备，还包括：
所述衬底中与所述浮动栅极的端部相邻的第一源极区域；
所述衬底中与所述控制栅极的端部相邻的第一漏极区域；
所述衬底中与所述逻辑栅极的第一端部相邻的第二源极区域；和
所述衬底中与所述逻辑栅极的第二端部相邻的第二漏极区域。
4.根据权利要求1所述的设备，其中：
沿着所述第二侧边缘的隧道区域部分延伸的所述氧化物层的所述第三部分具有所述第二厚度；
所述控制栅极第二部分还竖直地设置在所述第二侧边缘的所述隧道区域部分之上；以及
沿着所述第二侧边缘的所述隧道区域部分的所述氧化物层的所述第三部分将所述控制栅极第二部分与所述第二侧边缘的所述隧道区域部分绝缘。
5.根据权利要求4所述的设备，其中所述控制栅极第二部分在所述第一侧边缘的所述隧道区域部分与所述第二侧边缘的所述隧道区域部分之间的所述浮动栅极的一部分之上竖直地延伸。
6.根据权利要求4所述的设备，其中所述控制栅极第二部分不在所述第一侧边缘的所述隧道区域部分与所述第二侧边缘的所述隧道区域部分之间的所述浮动栅极的一部分之上竖直地延伸。
7.一种形成存储器设备的方法，所述方法包括：
提供具有衬底上表面的半导体材料的衬底，所述衬底上表面具有存储器单元区域和逻辑区域；
形成浮动栅极，所述浮动栅极竖直地设置在所述衬底上表面的所述存储器单元区域之上并与所述存储器单元区域绝缘，其中所述浮动栅极包括终止于相对的前边缘和后边缘中以及相对的第一侧边缘和第二侧边缘中的上表面；
形成氧化物层，所述氧化物层具有沿着所述衬底上表面的所述逻辑区域延伸的第一部分、沿着所述衬底上表面的所述存储器单元区域延伸的第二部分、以及沿着所述前边缘和后边缘并且沿着所述第一侧边缘和第二侧边缘延伸的第三部分；
执行氧化物蚀刻，所述氧化物蚀刻减小沿着所述第一侧边缘的隧道区域部分的所述氧化物层的所述第三部分的厚度，其中相对于所述氧化物蚀刻保护所述氧化物层的所述第一部分和所述第二部分以及沿着所述浮动栅极的所述前边缘的所述氧化物层的所述第三部分；
形成控制栅极，所述控制栅极具有设置在所述氧化物层的所述第二部分上的第一部分，并且具有竖直地设置在所述前边缘之上并且竖直地设置在所述第一侧边缘的所述隧道区域部分之上的第二部分；以及
在所述氧化物层的所述第一部分上形成逻辑栅极；
其中所述氧化物层的所述第一部分将所述衬底与所述逻辑栅极绝缘并且具有第一厚度，所述氧化物层的所述第二部分将所述衬底与所述控制栅极第一部分绝缘并且具有所述第一厚度，并且沿着所述第一侧边缘的所述隧道区域部分的所述氧化物层的所述第三部分将所述控制栅极第二部分与所述第一侧边缘的所述隧道区域部分绝缘并且具有比所述第一厚度小的第二厚度。
8.根据权利要求7所述的方法，还包括：
氧化所述浮动栅极的所述上表面，使得所述浮动栅极的所述上表面是凹形的，并且使得所述前边缘和后边缘以及所述第一侧边缘和第二侧边缘是锋利边缘。
9.根据权利要求7所述的方法，其中所述控制栅极的所述形成和所述逻辑栅极的所述形成包括：
在所述氧化物层的所述第一部分、所述第二部分和所述第三部分上形成多晶硅层；以及
选择性地去除所述多晶硅层的部分，从而使所述多晶硅层的第一部分作为所形成的控制栅极，并且使所述多晶硅层的第二部分作为所形成的逻辑栅极。
10.根据权利要求7所述的方法，还包括：
在所述衬底中与所述浮动栅极的端部相邻地形成第一源极区域；
在所述衬底中与所述控制栅极的端部相邻地形成第一漏极区域；
在所述衬底中与所述逻辑栅极的第一端部相邻地形成第二源极区域；以及
在所述衬底中与所述逻辑栅极的第二端部相邻地形成第二漏极区域；
其中所述第一漏极区域、所述第二源极区域和所述第二漏极区域的所述形成是通过植入工艺同时执行的。
11.根据权利要求7所述的方法，其中：
所述氧化物蚀刻的所述执行还包括减小沿着所述第二侧边缘的隧道区域部分的所述氧化物层的所述第三部分的厚度；
所述控制栅极第二部分竖直地设置在所述第二侧边缘的所述隧道区域部分之上；以及
沿着所述第二侧边缘的所述隧道区域部分的所述氧化物层的所述第三部分将所述控制栅极第二部分与所述第二侧边缘的所述隧道区域部分绝缘并且具有所述第二厚度。
12.根据权利要求11所述的方法，其中所述控制栅极第二部分在所述第一侧边缘的所述隧道区域部分与所述第二侧边缘的所述隧道区域部分之间的所述浮动栅极的一部分之上竖直地延伸。
13.根据权利要求11所述的方法，其中所述控制栅极第二部分不在所述第一侧边缘的所述隧道区域部分与所述第二侧边缘的所述隧道区域部分之间的所述浮动栅极的一部分之上竖直地延伸。
14.一种存储器设备，所述存储器设备包括：
具有衬底上表面的半导体材料的衬底，所述衬底上表面具有存储器单元区域和逻辑区域；
浮动栅极，所述浮动栅极竖直地设置在所述衬底上表面的所述存储器单元区域之上并与所述存储器单元区域绝缘，其中所述浮动栅极包括终止于相对的前边缘和后边缘中以及相对的第一侧边缘和第二侧边缘中的上表面；
第一氧化物层，所述第一氧化物层具有沿着所述衬底上表面的所述逻辑区域延伸并且具有第一厚度的第一部分、沿着所述衬底上表面的所述存储器单元区域延伸并且具有所述第一厚度的第二部分、以及沿着所述前边缘延伸并且具有所述第一厚度的第三部分；
第二氧化物层，所述第二氧化物层沿着所述第一侧边缘的隧道区域部分延伸并且具有比所述第一厚度小的第二厚度；
控制栅极，所述控制栅极具有设置在所述氧化物层的所述第二部分上的第一部分，并且具有竖直地设置在所述前边缘之上并且竖直地设置在所述第一侧边缘的所述隧道区域部分之上的第二部分；和
所述氧化物层的所述第一部分上的逻辑栅极；
其中所述第一氧化物层的所述第一部分将所述衬底与所述逻辑栅极绝缘，所述第一氧化物层的所述第二部分将所述衬底与所述控制栅极第一部分绝缘，并且沿着所述第一侧边缘的所述隧道区域部分的所述第二氧化物层将所述控制栅极第二部分与所述第一侧边缘的所述隧道区域部分绝缘。
15.根据权利要求14所述的设备，其中所述浮动栅极的所述上表面是凹形的，使得所述前边缘和后边缘以及所述第一侧边缘和第二侧边缘是锋利边缘。
16.根据权利要求14所述的设备，还包括：
所述衬底中与所述浮动栅极的端部相邻的第一源极区域；
所述衬底中与所述控制栅极的端部相邻的第一漏极区域；
所述衬底中与所述逻辑栅极的第一端部相邻的第二源极区域；和
所述衬底中与所述逻辑栅极的第二端部相邻的第二漏极区域。
17.根据权利要求14所述的设备，其中：
所述第二氧化物层还沿着所述第二侧边缘的隧道区域部分延伸并且具有所述第二厚度；
所述控制栅极第二部分还竖直地设置在所述第二侧边缘的所述隧道区域部分之上；以及
沿着所述第二侧边缘的所述隧道区域部分的所述第二氧化物层将所述控制栅极第二部分与所述第二侧边缘的所述隧道区域部分绝缘。
18.根据权利要求17所述的设备，其中所述控制栅极第二部分在所述第一侧边缘的所述隧道区域部分与所述第二侧边缘的所述隧道区域部分之间的所述浮动栅极的一部分之上竖直地延伸。
19.根据权利要求17所述的设备，其中所述控制栅极第二部分不在所述第一侧边缘的所述隧道区域部分与所述第二侧边缘的所述隧道区域部分之间的所述浮动栅极的一部分之上竖直地延伸。
20.一种形成存储器设备的方法，所述方法包括：
提供具有衬底上表面的半导体材料的衬底，所述衬底上表面具有存储器单元区域和逻辑区域；
形成浮动栅极，所述浮动栅极竖直地设置在所述衬底上表面的所述存储器单元区域之上并与所述存储器单元区域绝缘，其中所述浮动栅极包括终止于相对的前边缘和后边缘中以及相对的第一侧边缘和第二侧边缘中的上表面；
形成第一氧化物层，所述第一氧化物层具有沿着所述衬底上表面的所述逻辑区域延伸的第一部分、沿着所述衬底上表面的所述存储器单元区域延伸的第二部分、以及沿着所述前边缘和后边缘并且沿着所述第一侧边缘和第二侧边缘延伸的第三部分；
执行氧化物蚀刻，所述氧化物蚀刻去除沿着所述第一侧边缘的隧道区域部分的所述第一氧化物层的所述第三部分，其中相对于所述氧化物蚀刻保护所述第一氧化物层的所述第一部分和所述第二部分以及沿着所述浮动栅极的所述前边缘的所述第一氧化物层的所述第三部分；
形成沿着所述第一侧边缘的所述隧道区域部分的第二氧化物层；
形成控制栅极，所述控制栅极具有设置在所述第一氧化物层的所述第二部分上的第一部分，并且具有竖直地设置在所述前边缘之上并且竖直地设置在所述第一侧边缘的所述隧道区域部分之上的第二部分；以及
在所述第一氧化物层的所述第一部分上形成逻辑栅极；
其中所述第一氧化物层的所述第一部分将所述衬底与所述逻辑栅极绝缘并且具有第一厚度，所述第一氧化物层的所述第二部分将所述衬底与所述控制栅极第一部分绝缘并且具有所述第一厚度，并且沿着所述第一侧边缘的所述隧道区域部分的所述第二氧化物层将所述控制栅极第二部分与所述第一侧边缘的所述隧道区域部分绝缘并且具有比所述第一厚度小的第二厚度。
21.根据权利要求20所述的方法，还包括：
氧化所述浮动栅极的所述上表面，使得所述浮动栅极的所述上表面是凹形的，并且使得所述前边缘和后边缘以及所述第一侧边缘和第二侧边缘是锋利边缘。
22.根据权利要求20所述的方法，其中所述控制栅极的所述形成和所述逻辑栅极的所述形成包括：
在所述第一氧化物层的所述第一部分、所述第二部分和所述第三部分上以及在所述第二氧化物层上形成多晶硅层；以及
选择性地去除所述多晶硅层的部分，从而使所述多晶硅层的第一部分作为所形成的控制栅极，并且使所述多晶硅层的第二部分作为所形成的逻辑栅极。
23.根据权利要求20所述的方法，还包括：
在所述衬底中与所述浮动栅极的端部相邻地形成第一源极区域；
在所述衬底中与所述控制栅极的端部相邻地形成第一漏极区域；
在所述衬底中与所述逻辑栅极的第一端部相邻地形成第二源极区域；以及
在所述衬底中与所述逻辑栅极的第二端部相邻地形成第二漏极区域；
其中所述第一漏极区域、所述第二源极区域和所述第二漏极区域的所述形成是通过植入工艺同时执行的。
24.根据权利要求20所述的方法，其中：
所述第二氧化物层的所述形成还包括沿着所述第二侧边缘的隧道区域部分形成所述第二氧化物层；
所述控制栅极第二部分竖直地设置在所述第二侧边缘的所述隧道区域部分之上；以及
沿着所述第二侧边缘的所述隧道区域部分的所述第二氧化物层将所述控制栅极第二部分与所述第二侧边缘的所述隧道区域部分绝缘并且具有所述第二厚度。
25.根据权利要求24所述的方法，其中所述控制栅极第二部分在所述第一侧边缘的所述隧道区域部分与所述第二侧边缘的所述隧道区域部分之间的所述浮动栅极的一部分之上竖直地延伸。
26.根据权利要求24所述的方法，其中所述控制栅极第二部分不在所述第一侧边缘的所述隧道区域部分与所述第二侧边缘的所述隧道区域部分之间的所述浮动栅极的一部分之上竖直地延伸。
CN202080102214.3A 2020-06-23 2020-12-21 利用薄型侧边缘隧道氧化物形成分裂栅极存储器单元的方法 Active CN116058093B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/910,022 2020-06-23
US16/910,022 US11362218B2 (en) 2020-06-23 2020-06-23 Method of forming split gate memory cells with thinned side edge tunnel oxide
PCT/US2020/066451 WO2021262232A1 (en) 2020-06-23 2020-12-21 Method of forming split gate memory cells with thinned side edge tunnel oxide

Publications (2)

Publication Number Publication Date
CN116058093A true CN116058093A (zh) 2023-05-02
CN116058093B CN116058093B (zh) 2024-02-13

Family

ID=74187393

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080102214.3A Active CN116058093B (zh) 2020-06-23 2020-12-21 利用薄型侧边缘隧道氧化物形成分裂栅极存储器单元的方法

Country Status (7)

Country Link
US (1) US11362218B2 (zh)
EP (1) EP4169071A1 (zh)
JP (1) JP7522869B2 (zh)
KR (1) KR102487234B1 (zh)
CN (1) CN116058093B (zh)
TW (1) TWI795783B (zh)
WO (1) WO2021262232A1 (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020146883A1 (en) * 2001-01-11 2002-10-10 Tomoyuki Furuhata Semiconductor devices having a non-volatile memory transistor and methods for manufacturing the same
US20080050875A1 (en) * 2006-08-25 2008-02-28 Jung-Ho Moon Methods of fabricating embedded flash memory devices
US20090283813A1 (en) * 2008-05-19 2009-11-19 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method for fabricating nonvolatile semiconductor memory device
CN103794565A (zh) * 2012-10-26 2014-05-14 飞思卡尔半导体公司 逻辑晶体管和非易失性存储器的制造方法
CN111133515A (zh) * 2017-10-04 2020-05-08 硅存储技术股份有限公司 制造具有擦除栅极的分裂栅极闪存存储器单元的方法

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5029130A (en) 1990-01-22 1991-07-02 Silicon Storage Technology, Inc. Single transistor non-valatile electrically alterable semiconductor memory device
US5512505A (en) * 1990-12-18 1996-04-30 Sandisk Corporation Method of making dense vertical programmable read only memory cell structure
US5889700A (en) * 1997-05-05 1999-03-30 National Semiconductor Corporation High density EEPROM array using self-aligned control gate and floating gate for both access transistor and memory cell and method of operating same
US20030102504A1 (en) * 2001-12-05 2003-06-05 Geeng-Chuan Chern Method of forming different oxide thickness for high voltage transistor and memory cell tunnel dielectric
US6828183B1 (en) * 2002-04-11 2004-12-07 Taiwan Semiconductor Manufacturing Company Process for high voltage oxide and select gate poly for split-gate flash memory
US6902975B2 (en) 2003-10-15 2005-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Non-volatile memory technology compatible with 1T-RAM process
US7241654B2 (en) * 2003-12-17 2007-07-10 Micron Technology, Inc. Vertical NROM NAND flash memory array
US7816722B2 (en) * 2004-02-04 2010-10-19 Hewlett-Packard Development Company, L.P. Memory array
JP4578938B2 (ja) 2004-11-08 2010-11-10 富士通セミコンダクター株式会社 半導体装置
US7355240B2 (en) * 2005-09-22 2008-04-08 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor product including logic, non-volatile memory and volatile memory devices and method for fabrication thereof
JP2009088060A (ja) * 2007-09-28 2009-04-23 Nec Electronics Corp 不揮発性半導体記憶装置及びその製造方法
JP2011040626A (ja) * 2009-08-13 2011-02-24 Renesas Electronics Corp 半導体記憶装置及び半導体記憶装置の製造方法
JP5613506B2 (ja) 2009-10-28 2014-10-22 ルネサスエレクトロニクス株式会社 半導体装置
JP5834909B2 (ja) 2011-12-28 2015-12-24 富士通セミコンダクター株式会社 半導体装置の製造方法
TWI534959B (zh) * 2014-02-11 2016-05-21 北京芯盈速騰電子科技有限責任公司 非揮發性記憶體單元及其製造方法
TWI560810B (en) * 2014-03-05 2016-12-01 Xinova Technology Ltd Non-volatile memory unit under the condition that low electric field source is erased and the manufacturing method thereof
US9343466B1 (en) * 2014-12-29 2016-05-17 Globalfoundries Singapore Pte. Ltd. Methods for fabricating flash memory cells and integrated circuits having flash memory cells embedded with logic
WO2016118785A1 (en) * 2015-01-23 2016-07-28 Silicon Storage Technology, Inc. Method of forming self-aligned split-gate memory cell array with metal gates and logic devices
US9728545B2 (en) * 2015-04-16 2017-08-08 Taiwan Semiconductor Manufacturing Co., Ltd. Method for preventing floating gate variation
US9570592B2 (en) * 2015-06-08 2017-02-14 Silicon Storage Technology, Inc. Method of forming split gate memory cells with 5 volt logic devices
US9659948B2 (en) * 2015-09-17 2017-05-23 United Microelectronics Corp. Semiconductor device and method of fabricating semiconductor device
US9634020B1 (en) * 2015-10-07 2017-04-25 Silicon Storage Technology, Inc. Method of making embedded memory device with silicon-on-insulator substrate
US9972493B2 (en) * 2016-08-08 2018-05-15 Silicon Storage Technology, Inc. Method of forming low height split gate memory cells
JP7118616B2 (ja) * 2017-10-12 2022-08-16 ラピスセミコンダクタ株式会社 半導体装置及び半導体装置の製造方法
US10825914B2 (en) * 2017-11-13 2020-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Manufacturing method of semiconductor device
US10468427B2 (en) * 2018-01-23 2019-11-05 Globalfoundries Singapore Pte. Ltd. Poly-insulator-poly (PIP) capacitor
US10418451B1 (en) * 2018-05-09 2019-09-17 Silicon Storage Technology, Inc. Split-gate flash memory cell with varying insulation gate oxides, and method of forming same
CN112185970B (zh) * 2019-07-02 2024-05-28 硅存储技术公司 形成分裂栅存储器单元的方法
CN112185815B (zh) * 2019-07-04 2024-07-23 硅存储技术公司 形成分裂栅闪存存储器单元的方法
US11018147B1 (en) * 2020-02-04 2021-05-25 Silicon Storage Technology, Inc. Method of forming split gate memory cells with thinned tunnel oxide
US11127752B2 (en) * 2020-02-21 2021-09-21 United Microelectronics Corp. Structure of semiconductor device and method for fabricating the same
US11488970B2 (en) * 2020-07-09 2022-11-01 Silicon Storage Technology, Inc. Method of forming split gate memory cells with thinner tunnel oxide
CN114256251A (zh) * 2020-09-21 2022-03-29 硅存储技术股份有限公司 形成具有存储器单元、高压器件和逻辑器件的设备的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020146883A1 (en) * 2001-01-11 2002-10-10 Tomoyuki Furuhata Semiconductor devices having a non-volatile memory transistor and methods for manufacturing the same
US20080050875A1 (en) * 2006-08-25 2008-02-28 Jung-Ho Moon Methods of fabricating embedded flash memory devices
US20090283813A1 (en) * 2008-05-19 2009-11-19 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method for fabricating nonvolatile semiconductor memory device
CN103794565A (zh) * 2012-10-26 2014-05-14 飞思卡尔半导体公司 逻辑晶体管和非易失性存储器的制造方法
CN111133515A (zh) * 2017-10-04 2020-05-08 硅存储技术股份有限公司 制造具有擦除栅极的分裂栅极闪存存储器单元的方法

Also Published As

Publication number Publication date
KR20220153113A (ko) 2022-11-17
JP7522869B2 (ja) 2024-07-25
CN116058093B (zh) 2024-02-13
KR102487234B1 (ko) 2023-01-10
US11362218B2 (en) 2022-06-14
JP2023525396A (ja) 2023-06-15
TW202230725A (zh) 2022-08-01
EP4169071A1 (en) 2023-04-26
US20210399127A1 (en) 2021-12-23
WO2021262232A1 (en) 2021-12-30
TWI795783B (zh) 2023-03-11

Similar Documents

Publication Publication Date Title
CN111418063B (zh) 具有集成高k金属控制栅的非易失性分裂栅存储器单元及制造方法
JP4065414B2 (ja) 埋設ソースライン及びフローティングゲートを伴うフローティングゲートメモリセルの半導体メモリアレーを形成する自己整列型方法及びそれにより作られたメモリアレー
US6906379B2 (en) Semiconductor memory array of floating gate memory cells with buried floating gate
US8138524B2 (en) Self-aligned method of forming a semiconductor memory array of floating memory cells with source side erase, and a memory array made thereby
JP7316302B2 (ja) 様々な絶縁ゲート酸化物を備えた分割ゲートフラッシュメモリセル及びその形成方法
US11081553B2 (en) Method of forming split gate memory cells
KR20180132950A (ko) 분리형-게이트, 트윈-비트 비휘발성 메모리 셀
US6979859B2 (en) Flash memory cell and fabrication method
TW202215440A (zh) 具有設置在字線閘上方之抹除閘的分離閘2位元非揮發性記憶體單元及其製造方法
CN115039224B (zh) 利用薄型隧道氧化物形成分裂栅极存储器单元的方法
US6437395B2 (en) Process for the manufacturing of an electrically programmable non-volatile memory device
EP3994731B1 (en) Method of forming split-gate flash memory cell with spacer defined floating gate and discretely formed polysilicon gates
CN116058093B (zh) 利用薄型侧边缘隧道氧化物形成分裂栅极存储器单元的方法
JPH11297862A (ja) 半導体集積回路装置およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant