CN115039224B - 利用薄型隧道氧化物形成分裂栅极存储器单元的方法 - Google Patents

利用薄型隧道氧化物形成分裂栅极存储器单元的方法 Download PDF

Info

Publication number
CN115039224B
CN115039224B CN202080095449.4A CN202080095449A CN115039224B CN 115039224 B CN115039224 B CN 115039224B CN 202080095449 A CN202080095449 A CN 202080095449A CN 115039224 B CN115039224 B CN 115039224B
Authority
CN
China
Prior art keywords
layer
forming
oxide layer
gate
floating gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202080095449.4A
Other languages
English (en)
Other versions
CN115039224A (zh
Inventor
金珍浩
E·奎瓦斯
P·加扎维
B·贝尔泰洛
G·费斯特斯
C·德科贝尔特
Y·卡其夫
B·维拉德
N·多
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Storage Technology Inc
Original Assignee
Silicon Storage Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Storage Technology Inc filed Critical Silicon Storage Technology Inc
Publication of CN115039224A publication Critical patent/CN115039224A/zh
Application granted granted Critical
Publication of CN115039224B publication Critical patent/CN115039224B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
    • H10B41/44—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with a control gate layer also being used as part of the peripheral transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28079—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a single metal, e.g. Ta, W, Mo, Al
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种形成存储器器件的方法包括在半导体衬底的存储器单元区上形成浮动栅极，该浮动栅极具有终止于边缘中的上表面。形成氧化物层，该氧化物层具有分别沿着衬底表面的逻辑区域和存储器单元区域延伸的第一部分和第二部分，以及沿着该浮动栅极边缘延伸的第三部分。形成非共形层，该非共形层具有分别覆盖该氧化物层第一部分、第二部分和第三部分的第一部分、第二部分和第三部分。蚀刻去除该非共形层第三部分，并且减薄但不完全移除非共形层第一部分和第二部分。蚀刻减小氧化物层第三部分的厚度。在移除非共形层第一部分和第二部分之后，在氧化物层第二部分上形成控制栅极，并且在氧化物层第一部分上形成逻辑栅极。

Description

利用薄型隧道氧化物形成分裂栅极存储器单元的方法
优先权声明
本申请要求于2020年2月4日提交的名称为“利用薄型隧道氧化物形成分裂栅极存储器单元的方法”(Method Of Forming Split Gate Memory Cells With Thinned TunnelOxide)的美国专利申请第16/781,798号的优先权。
技术领域
本发明涉及分裂栅极非易失性存储器单元，并且更具体地讲，涉及形成此类单元的方法。
背景技术
分裂栅型存储器单元阵列是已知的。例如，出于所有目的以引用的方式并入本文中的美国专利5,029,130公开了一种分裂栅极存储器单元及其形成，其包括在衬底中形成源极区域和漏极区域以及在该源极区域和漏极区域之间的沟道区域。浮动栅极设置在该沟道区域的一部分之上并控制该沟道区域的该一部分的传导性，并且控制栅极设置在该沟道区域的其它部分之上并控制该沟道区域的该其它部分的传导性。控制栅极向上延伸并延伸在浮动栅极之上。浮动栅极和控制栅极之间的绝缘体被称为隧道介电材料(例如，氧化物)，因为在擦除操作期间电子遂穿这种介电材料。
还已知在与分裂栅极存储器单元阵列相同的晶圆(衬底)上形成高电压逻辑器件。图1A-图1F示出了根据常规方法在与分裂栅极存储器单元相同的晶圆上形成高电压逻辑器件(例如，12伏特逻辑器件)的步骤。一种硅半导体衬底10，其具有上表面10a、存储器单元区域14和逻辑区域16。对半导体衬底10进行掩膜，即沉积光致抗蚀剂，使用掩膜选择性地暴露，并且使用光刻工艺选择性地去除，从而使下面的材料的部分被剩余的光致抗蚀剂覆盖，同时使下面的材料(此处为硅半导体衬底10)的其它部分暴露。将暴露的衬底部分蚀刻掉留下沟槽，然后将该沟槽填充介电材料12(例如，氧化物)以在晶圆的逻辑区域16中形成隔离区域，如图1A所示(在光致抗蚀剂去除之后)。隔离区域12可以类似地形成在晶圆的存储器单元区域14中。
在衬底10上形成介电材料(例如，二氧化硅)(下文称为氧化物)18，在氧化物层18上形成多晶硅层(下文称为晶硅)20，并且在晶硅层20上形成氮化硅层(下文称为氮化物)22，如图1B所示。用光致抗蚀剂来掩膜晶圆，并且氮化物层22选择性地蚀刻穿过存储器单元区域14中的光致抗蚀剂中的开口，以暴露下面的晶硅层20的部分。使用氧化工艺氧化晶硅层20的暴露部分，从而在晶硅层20上形成氧化物区24，如图1C所示(在光致抗蚀剂去除之后)。
使用氮化物蚀刻来移除剩余的氮化物层22。各向异性晶硅蚀刻用于去除晶硅层20的暴露部分，使晶硅层20的块20a留在存储器单元区域14中的氧化物区24下方(晶硅块20a将构成存储器单元的浮动栅极)，如图1D所示。使用氧化物蚀刻去除氧化物层18的暴露部分(即，那些不在晶硅层20的剩余部分下方的部分)。然后通过沉积(其也使氧化物区24增厚)和/或通过氧化(其对氧化物区24没有影响)来在该结构之上形成氧化物层26。然后在结构上(即，在氧化物层26和氧化物区24上)形成晶硅层。然后通过在晶硅层上形成和图案化光致抗蚀剂来图案化该晶硅层，从而使该晶硅层的部分暴露。通过晶硅蚀刻选择性地去除晶硅层的暴露部分，从而将晶硅块28a留在存储器单元区域中并将晶硅块28b留在逻辑区域中，如图1E所示(在光致抗蚀剂去除之后)。绝缘间隔物30通过绝缘材料沉积和各向异性蚀刻形成在晶硅块28a和28b的侧上，并且执行植入以在衬底10的存储器单元区域14中形成源极区域32和漏极区域34以及在逻辑区域16中形成源极区域36和漏极区域38。最终结构示于图1F中。
以上技术在与高电压逻辑器件(各自具有呈晶硅块28b的形式的逻辑栅极、与逻辑栅极的第一端和第二端相邻的源极36和漏极38)相同的衬底10上产生非易失性存储器单元(各自具有由晶硅层20的剩余部分形成的浮动栅极20a、呈晶硅块28a的形式的控制栅极、与浮动栅极20a的端部相邻的源极32、以及与控制栅极28a的端部相邻的漏极34)。这种技术有许多优点。首先，使用相同的晶硅层以使用单次晶硅沉积形成存储器单元的控制栅极28a和逻辑器件的逻辑栅极28b。其次，相同的氧化物层26用作逻辑器件的栅极氧化物(即，用于使逻辑栅极28b与衬底10绝缘的氧化物层)、存储器单元的字线氧化物(即，用于使控制栅极28a与衬底10绝缘的氧化物层)和存储器单元的隧道氧化物(即，使浮动栅极20a与控制栅极28a绝缘的氧化物，在擦除期间电子遂穿该氧化物)。用于在存储器单元区域14和逻辑区域16两者中形成元件的常见制造步骤简化、加快并降低制造成本。通过氧化形成氧化物区24导致浮动栅极20a具有凹形上表面，该凹形上表面终止于面向控制栅极28a的锋利边缘20b中，该控制栅极增强了擦除期间的隧穿性能和效率(即，擦除操作包括将高电压放置在控制栅极28a上以使电子从浮动栅极20a的锋利边缘20b隧穿氧化物层26到达控制栅极)。该控制栅极具有垂直于衬底10并与该衬底绝缘的下部部分以用于控制其中的沟道区域的传导性，以及向上延伸并延伸在浮动栅极20a之上的第二部分以便电压耦合和接近浮动栅极锋利边缘20b以进行擦除。
上述技术的一个缺点是氧化物层26的厚度必须与逻辑器件和存储器单元兼容。具体地，氧化物层26必须足够厚以用于逻辑器件的高电压操作，为控制栅极28a提供期望的性能，同时足够薄以允许在擦除操作期间从浮动栅极20a隧穿到控制栅极28a。因此，平衡这些考虑因素，存在由逻辑器件的高电压操作驱动的氧化物层26的厚度的下限，这意味着存储器单元中的隧道氧化物不必厚，并且因此限制擦除性能和效率，并限制耐久性性能。然而，与字线氧化物和逻辑栅极氧化物分开形成隧穿氧化物可以显著增加制造复杂性、时间和成本。
期望增加浮动栅极和控制栅极之间的存储器单元擦除效率，而不会不利地影响控制栅极作为字线的性能或者逻辑器件中的逻辑栅极的性能，其中在所有三个位置中使用相同的氧化物层。
发明内容
上述问题和需求通过一种形成存储器器件的方法来解决，该方法包括：提供具有衬底上表面的半导体衬底，该衬底上表面具有存储器单元区域和逻辑区域；形成竖直设置在该衬底上表面的该存储器单元区域之上并与该存储器单元区域绝缘的浮动栅极，其中该浮动栅极包括终止在边缘中的上表面；形成具有沿衬底上表面的逻辑区域延伸的第一部分、沿衬底上表面的存储器单元区域延伸的第二部分和沿浮动栅极的边缘延伸的第三部分的氧化物层；形成具有覆盖氧化物层第一部分的第一部分、覆盖氧化物层第二部分的第二部分和覆盖氧化物层第三部分的第三部分的非共形层，其中该非共形层的第三部分的厚度小于该非共形层的第一部分和第二部分的厚度；执行去除非共形层的第三部分并且使非共形层的第一部分和第二部分变薄但不完全去除的蚀刻；执行减小氧化物层的第三部分的厚度的氧化物蚀刻，其中氧化物层的第一部分和第二部分被非共形层的第一部分和第二部分保护免受氧化物蚀刻；去除非共形层的第一部分和第二部分；形成控制栅极，该控制栅极具有位于氧化物层的第二部分上的第一部分和向上延伸并延伸在浮动栅极之上的第二部分，其中该控制栅极通过氧化物层的厚度减小的第三部分与浮动栅极的边缘绝缘；以及在氧化物层的第一部分上形成逻辑栅极。
一种形成存储器器件的方法包括：提供具有衬底上表面的半导体衬底，该衬底上表面具有存储器单元区域和逻辑区域；形成竖直设置在该衬底上表面的该存储器单元区域之上并与该存储器单元区域绝缘的浮动栅极，其中该浮动栅极包括终止在边缘中的上表面；形成具有沿衬底上表面的逻辑区域延伸的第一部分、沿衬底上表面的存储器单元区域延伸的第二部分和沿浮动栅极的边缘延伸的第三部分的第一氧化物层；形成具有覆盖第一氧化物层的第一部分的第一部分、覆盖第一氧化物层的第二部分的第二部分和覆盖第一氧化物层的第三部分的第三部分的非共形层，其中该非共形层的第三部分的厚度小于该非共形层的第一部分和第二部分的厚度；执行去除非共形层的第三部分并且使非共形层的第一部分和第二部分变薄但不完全去除的蚀刻；执行去除第一氧化物层的第三部分的氧化物蚀刻，其中第一氧化物层的第一部分和第二部分被非共形层的第一部分和第二部分保护免受氧化物蚀刻；形成沿浮动栅极的边缘延伸的第二氧化物层，其中该第二氧化物层的厚度小于第一氧化物层的厚度；去除非共形层的第一部分和第二部分；形成控制栅极，该控制栅极具有位于第一氧化物层的第二部分上的第一部分和向上延伸并延伸在浮动栅极之上的第二部分，其中该控制栅极通过第二氧化物层与浮动栅极的边缘绝缘；以及在第一氧化物层的第一部分上形成逻辑栅极。
通过查看说明书、权利要求书和附图，本发明的其他目的和特征将变得显而易见。
附图说明
图1A-图1F是示出用于在共同衬底上形成存储器单元和逻辑器件的常规步骤的侧横截面视图。
图2A-图2F是示出根据本实施方案的用于在共同衬底上形成存储器单元和逻辑器件的步骤的侧横截面视图。
图3A-图3C是示出根据本实施方案的用于在共同衬底上形成存储器单元和逻辑器件的步骤的侧横截面视图。
具体实施方式
本发明是一种在共同衬底上形成存储器单元和逻辑器件的技术，其中用作存储器单元的隧道氧化物和字线氧化物以及逻辑器件的栅极氧化物的氧化物层在存储器单元区域中被变薄，因为它在浮动栅极和控制栅极之间穿过。
图2A-图2F公开了本发明方法的步骤。该过程使用上文关于图1A-图1D描述的相同步骤开始。以图1D中的结构开始，使用氧化物蚀刻来去除氧化物层18的暴露部分(即，那些不在浮动栅极20a下方的部分)。然后通过沉积(其也使氧化物区24增厚)和/或通过氧化(其对氧化物区24没有影响)来在该结构之上形成氧化物层26，如图2A中所示。氧化物层26可以被认为具有三个部分：沿着衬底上表面的逻辑区域延伸的第一部分26a、沿着衬底上表面的存储器单元区域延伸的第二部分26b、以及沿着浮动栅极的侧面和锋利边缘20b延伸的第三部分26c。然而，在多晶硅沉积在氧化物层26上之前，以以下方式相邻于浮动栅极20a选择性地变薄氧化物层26。非共形层50形成在结构上(即，在氧化物层26和氧化物区24上)，其中非共形层50在氧化物层26的平面区域中具有目标厚度T(例如，)，但在下面的结构的非平面区域(即，沿着诸如氧化物区24和浮动栅极20a之类的凸起结构延伸的那些区域)中的厚度较小，如图2B所示。为了实现此类变化的厚度，优选使用能够流动的材料来形成非共形层50。用于非共形层50的一种非限制性示例性材料是BARC材料(底部抗反射涂层)，其通常用于在光刻法期间减小抗蚀剂界面处的反射率。BARC材料是能够流动和能够润湿的，并且由于其相对于氧化物的高选择性而易于蚀刻和去除，且工艺损伤最小。其他能够用于非共形层50的材料包括光刻胶或涂硅玻璃(SOG)。
形成非共形层50，使得非共形层50的在隧道氧化物部分之上的部分(即，氧化物层26c和氧化物区24的围绕浮动栅极20a的锋利边缘20b的部分)相对于层50的其它(例如，平面)部分薄。此后，执行非共形层50的局部蚀刻，以暴露隧道氧化物部分，但蚀刻在层26的平面部分暴露之前停止，如图2C所示。可选的光致抗蚀剂层可以形成在逻辑区域16中，但在层50的局部蚀刻之前从存储器单元区域14被去除，以针对增加的工艺裕度提供非共形层50免受该蚀刻的额外保护，如果非共形层50不由光致抗蚀剂形成的话。然后对氧化物26/24的暴露部分执行氧化物蚀刻，以减小邻近浮动栅极20a的锋利边缘20b的层26(即，层部分26c)和氧化物区域24的厚度，从而产生将充当存储器单元的隧道氧化物的变薄氧化物层26d，如图2D所示。非共形层50保护层26的平面部分免受此氧化物蚀刻，包括那些将在要形成的逻辑栅极和控制栅极之下的部分。
然后执行蚀刻来去除剩余的部分层50。执行如上文关于图1E所描述的晶硅层沉积和图案化以形成由晶硅块28a形成的控制栅极和由晶硅块28b形成的逻辑栅极，如图2E所示。控制栅极28a通过变薄的氧化物层26d与浮动栅极锋利边缘20b间隔开。上文关于图1F描述的剩余步骤被执行以产生图2F中所示的最终结构。优选地，使用单次植入来同时形存储器单元区域14中的漏极区域34以及逻辑区域16中的源极区域36和漏极区域38。所得结构具有逻辑栅极28b和控制栅极28a，该逻辑栅极28b和控制栅极28a通过具有第一厚度的氧化物层26与衬底10绝缘，并且控制栅极28a通过具有小于第一厚度的第二厚度的变薄部分26d与浮动栅极20a的锋利边缘20b绝缘。此结构增强了存储器单元的擦除效率和性能，而不损害逻辑器件的性能或不利地影响控制栅极28a控制衬底的在控制栅极28a下方的沟道区域部分的传导性的能力。
图3A-图3C示出另选的实施方案，其开始于图2D的结构。然而，不是在浮动栅极锋利边缘20b处执行氧化物蚀刻来减薄氧化物层部分26c，而是执行该蚀刻以完全去除氧化物层部分26c，从而将浮动栅极20a的锋利边缘20b暴露，如图3A所示。然后，通过氧化物沉积和/或氧化在暴露的锋利边缘20b上形成新的氧化物层52。执行上文相对于图2E和图2F所述的剩余处理步骤以产生图3C的最终结构。新氧化物层52用作存储器单元的隧道氧化物层。利用该实施方案，通过移除浮动栅极锋利边缘20b上的最初形成的氧化物并用新的较薄的氧化物层替换该最初形成的氧化物来实现变薄的隧道氧化物，该新的较薄的氧化物层的厚度小于最初的氧化物厚度并且可以被选择而无需对所形成的器件的其它区域有任何折衷或考虑。
应当理解，本发明不限于上述的和在本文中示出的实施方案，而是涵盖落在所附权利要求书的范围内的任何和所有变型形式。举例来说，本文中对本发明的提及并不意在限制任何权利要求书或权利要求术语的范围，而是仅参考可由这些权利要求中的一项或多项权利要求涵盖的一个或多个特征。上文所述的材料、工艺和数值的示例仅为示例性的，而不应视为限制权利要求书。另外，如从权利要求和说明书中显而易见的，并非所有方法步骤都需要按所示或所要求的具体顺序执行。
应当指出的是，如本文所用，术语“在…上方”和“在…上”均包括性地包括“直接在…上”(之间没有设置中间材料、元件或空间)和“间接在…上”(之间设置有中间材料、元件或空间)。类似地，术语“相邻”包括“直接相邻”(之间没有设置中间材料、元件或空间)和“间接相邻”(之间设置有中间材料、元件或空间)，“被安装到”包括“被直接安装到”(之间没有设置中间材料、元件或空间)和“被间接安装到”(之间设置有中间材料、元件或空间)，并且“被电耦合到”包括“被直接电耦合到”(之间没有将元件电连接在一起的中间材料或元件)和“被间接电耦合到”(之间有将元件电连接在一起的中间材料或元件)。例如，“在衬底上方”形成元件可包括在两者间无中间材料/元件的情况下直接在衬底上形成该元件，以及在两者间有一种或多种中间材料/元件的情况下间接在衬底上形成该元件。

Claims (18)

1.一种形成存储器器件的方法，所述方法包括：
提供具有衬底上表面的半导体衬底，所述衬底上表面具有存储器单元区域和逻辑区域；
形成浮动栅极，所述浮动栅极竖直地设置在所述衬底上表面的所述存储器单元区域之上并与所述存储器单元区域绝缘，其中所述浮动栅极包括终止于边缘中的上表面；
形成氧化物层，所述氧化物层具有沿着所述衬底上表面的所述逻辑区域延伸的第一部分、沿着所述衬底上表面的所述存储器单元区域延伸的第二部分、以及沿着所述浮动栅极的所述边缘延伸的第三部分；
形成非共形层，所述非共形层具有覆盖所述氧化物层第一部分的第一部分、覆盖所述氧化物层第二部分的第二部分以及覆盖所述氧化物层第三部分的第三部分，其中所述非共形层的所述第三部分的厚度小于所述非共形层的所述第一部分和所述第二部分的厚度；
执行蚀刻，所述蚀刻移除所述非共形层的所述第三部分并且减薄但不完全移除所述非共形层的所述第一部分和所述第二部分；
执行减小所述氧化物层的所述第三部分的厚度的氧化物蚀刻，其中所述氧化物层的所述第一部分和所述第二部分被所述非共形层的所述第一部分和所述第二部分保护免受所述氧化物蚀刻；
移除所述非共形层的所述第一部分和所述第二部分；
形成控制栅极，所述控制栅极具有在所述氧化物层的所述第二部分上的第一部分以及向上延伸并延伸在所述浮动栅极之上的第二部分，其中所述控制栅极通过所述氧化物层的具有减小的厚度的所述第三部分与所述浮动栅极的所述边缘绝缘；以及
在所述氧化物层的所述第一部分上形成逻辑栅极。
2.根据权利要求1所述的方法，还包括：
氧化所述浮动栅极的所述上表面，使得所述浮动栅极的所述上表面是凹形的并且所述边缘是锋利边缘。
3.根据权利要求1所述的方法，其中所述控制栅极的形成和所述逻辑栅极的形成包括：
在所述氧化物层的所述第一部分、所述第二部分和所述第三部分上形成多晶硅层；
选择性地去除所述多晶硅层的部分，从而使所述多晶硅层的第一部分作为所形成的控制栅极，并且使所述多晶硅层的第二部分作为所形成的逻辑栅极。
4.根据权利要求1所述的方法，还包括：
在所述衬底中与所述浮动栅极的端部相邻地形成第一源极区域；
在所述衬底中与所述控制栅极的端部相邻地形成第一漏极区域；
在所述衬底中与所述逻辑栅极的第一端部相邻地形成第二源极区域；以及
在所述衬底中与所述逻辑栅极的第二端部相邻地形成第二漏极区域。
5.根据权利要求4所述的方法，其中所述第一漏极区域、所述第二源极区域和所述第二漏极区域的所述形成是通过植入工艺同时执行的。
6.根据权利要求1所述的方法，其中所述非共形层是由可流动材料形成的。
7.根据权利要求1所述的方法，其中所述非共形层是由BARC材料形成的。
8.根据权利要求1所述的方法，其中所述非共形层是由光致抗蚀剂材料形成的。
9.根据权利要求1所述的方法，其中所述非共形层是由涂硅玻璃材料形成的。
10.一种形成存储器器件的方法，所述方法包括：
提供具有衬底上表面的半导体衬底，所述衬底上表面具有存储器单元区域和逻辑区域；
形成浮动栅极，所述浮动栅极竖直地设置在所述衬底上表面的所述存储器单元区域之上并与所述存储器单元区域绝缘，其中所述浮动栅极包括终止于边缘中的上表面；
形成第一氧化物层，所述第一氧化物层具有沿着所述衬底上表面的所述逻辑区域延伸的第一部分、沿着所述衬底上表面的所述存储器单元区域延伸的第二部分、以及沿着所述浮动栅极的所述边缘延伸的第三部分；
形成非共形层，所述非共形层具有覆盖所述第一氧化物层的所述第一部分的第一部分、覆盖所述第一氧化物层的所述第二部分的第二部分以及覆盖所述第一氧化物层的所述第三部分的第三部分，其中所述非共形层的所述第三部分的厚度小于所述非共形层的所述第一部分和所述第二部分的厚度；
执行蚀刻，所述蚀刻移除所述非共形层的所述第三部分并且减薄但不完全移除所述非共形层的所述第一部分和所述第二部分；
执行去除所述第一氧化物层的所述第三部分的氧化物蚀刻，其中所述第一氧化物层的所述第一部分和所述第二部分被所述非共形层的所述第一部分和所述第二部分保护免受所述氧化物蚀刻；
形成沿着所述浮动栅极的所述边缘延伸的第二氧化物层，其中所述第二氧化物层的厚度小于所述第一氧化物层的厚度；
移除所述非共形层的所述第一部分和所述第二部分；
形成控制栅极，所述控制栅极具有在所述第一氧化物层的所述第二部分上的第一部分以及向上延伸并延伸在所述浮动栅极之上的第二部分，其中所述控制栅极通过所述第二氧化物层与所述浮动栅极的所述边缘绝缘；以及
在所述第一氧化物层的所述第一部分上形成逻辑栅极。
11.根据权利要求10所述的方法，还包括：
氧化所述浮动栅极的所述上表面，使得所述浮动栅极的所述上表面是凹形的并且所述边缘是锋利边缘。
12.根据权利要求10所述的方法，其中所述控制栅极的形成和所述逻辑栅极的形成包括：
在所述第一氧化物层的所述第一部分、所述第二部分和所述第三部分上形成多晶硅层；
选择性地去除所述多晶硅层的部分，从而使所述多晶硅层的第一部分作为所形成的控制栅极，并且使所述多晶硅层的第二部分作为所形成的逻辑栅极。
13.根据权利要求10所述的方法，还包括：
在所述衬底中与所述浮动栅极的端部相邻地形成第一源极区域；
在所述衬底中与所述控制栅极的端部相邻地形成第一漏极区域；
在所述衬底中与所述逻辑栅极的第一端部相邻地形成第二源极区域；以及
在所述衬底中与所述逻辑栅极的第二端部相邻地形成第二漏极区域。
14.根据权利要求13所述的方法，其中所述第一漏极区域、所述第二源极区域和所述第二漏极区域的所述形成是通过植入工艺同时执行的。
15.根据权利要求10所述的方法，其中所述非共形层是由可流动材料形成的。
16.根据权利要求10所述的方法，其中所述非共形层是由BARC材料形成的。
17.根据权利要求10所述的方法，其中所述非共形层是由光致抗蚀剂材料形成的。
18.根据权利要求10所述的方法，其中所述非共形层是由涂硅玻璃材料形成的。
CN202080095449.4A 2020-02-04 2020-08-04 利用薄型隧道氧化物形成分裂栅极存储器单元的方法 Active CN115039224B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/781,798 US11018147B1 (en) 2020-02-04 2020-02-04 Method of forming split gate memory cells with thinned tunnel oxide
US16/781,798 2020-02-04
PCT/US2020/044902 WO2021158257A1 (en) 2020-02-04 2020-08-04 Method of forming split gate memory cells with thinned tunnel oxide

Publications (2)

Publication Number Publication Date
CN115039224A CN115039224A (zh) 2022-09-09
CN115039224B true CN115039224B (zh) 2023-08-04

Family

ID=72139741

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080095449.4A Active CN115039224B (zh) 2020-02-04 2020-08-04 利用薄型隧道氧化物形成分裂栅极存储器单元的方法

Country Status (7)

Country Link
US (1) US11018147B1 (zh)
EP (1) EP4101003A1 (zh)
JP (1) JP7246581B2 (zh)
KR (1) KR102523709B1 (zh)
CN (1) CN115039224B (zh)
TW (1) TWI770729B (zh)
WO (1) WO2021158257A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111584491A (zh) * 2020-06-02 2020-08-25 上海华力微电子有限公司 一种半导体器件的制造方法
US11362218B2 (en) * 2020-06-23 2022-06-14 Silicon Storage Technology, Inc. Method of forming split gate memory cells with thinned side edge tunnel oxide

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6297099B1 (en) * 2001-01-19 2001-10-02 Taiwan Semiconductor Manufacturing Company Method to free control tunneling oxide thickness on poly tip of flash
US6828183B1 (en) * 2002-04-11 2004-12-07 Taiwan Semiconductor Manufacturing Company Process for high voltage oxide and select gate poly for split-gate flash memory
CN107425003A (zh) * 2016-05-18 2017-12-01 硅存储技术公司 制造分裂栅非易失性闪存单元的方法
CN109196649A (zh) * 2016-05-24 2019-01-11 硅存储技术公司 将finfet cmos器件与嵌入式非易失性存储器单元集成的方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5029130A (en) 1990-01-22 1991-07-02 Silicon Storage Technology, Inc. Single transistor non-valatile electrically alterable semiconductor memory device
US5512505A (en) * 1990-12-18 1996-04-30 Sandisk Corporation Method of making dense vertical programmable read only memory cell structure
JPH1167936A (ja) * 1997-08-08 1999-03-09 Seiko Epson Corp 半導体記憶装置の製造方法
US5879992A (en) * 1998-07-15 1999-03-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating step poly to improve program speed in split gate flash
TWI236733B (en) * 2000-10-18 2005-07-21 Taiwan Semiconductor Mfg Method to fabricating flash device
US20030102504A1 (en) 2001-12-05 2003-06-05 Geeng-Chuan Chern Method of forming different oxide thickness for high voltage transistor and memory cell tunnel dielectric
JP2003224206A (ja) * 2002-01-29 2003-08-08 Fujitsu Ltd 半導体装置及びその製造方法
US6902975B2 (en) 2003-10-15 2005-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Non-volatile memory technology compatible with 1T-RAM process
JP4578938B2 (ja) 2004-11-08 2010-11-10 富士通セミコンダクター株式会社 半導体装置
US7297598B2 (en) * 2005-01-28 2007-11-20 Taiwan Semiconductor Manufacturing Company, Ltd. Process for erase improvement in a non-volatile memory device
US7355240B2 (en) 2005-09-22 2008-04-08 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor product including logic, non-volatile memory and volatile memory devices and method for fabrication thereof
KR100672717B1 (ko) * 2005-12-28 2007-01-24 동부일렉트로닉스 주식회사 비휘발성 메모리 장치의 제조방법
KR100812237B1 (ko) 2006-08-25 2008-03-10 삼성전자주식회사 임베디드 플래시 메모리 장치의 제조 방법
JP2008153433A (ja) * 2006-12-18 2008-07-03 Seiko Epson Corp 半導体装置の製造方法
JP2009088060A (ja) * 2007-09-28 2009-04-23 Nec Electronics Corp 不揮発性半導体記憶装置及びその製造方法
JP5834909B2 (ja) 2011-12-28 2015-12-24 富士通セミコンダクター株式会社 半導体装置の製造方法
US9570592B2 (en) * 2015-06-08 2017-02-14 Silicon Storage Technology, Inc. Method of forming split gate memory cells with 5 volt logic devices
US10115732B2 (en) * 2016-02-22 2018-10-30 Sandisk Technologies Llc Three dimensional memory device containing discrete silicon nitride charge storage regions
US10608090B2 (en) * 2017-10-04 2020-03-31 Silicon Storage Technology, Inc. Method of manufacturing a split-gate flash memory cell with erase gate
US10700077B2 (en) * 2018-01-02 2020-06-30 Microchip Technology Incorporated Memory cell with a flat-topped floating gate structure
TWI693766B (zh) * 2018-04-18 2020-05-11 力旺電子股份有限公司 靜電放電防護裝置
US10418451B1 (en) * 2018-05-09 2019-09-17 Silicon Storage Technology, Inc. Split-gate flash memory cell with varying insulation gate oxides, and method of forming same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6297099B1 (en) * 2001-01-19 2001-10-02 Taiwan Semiconductor Manufacturing Company Method to free control tunneling oxide thickness on poly tip of flash
US6828183B1 (en) * 2002-04-11 2004-12-07 Taiwan Semiconductor Manufacturing Company Process for high voltage oxide and select gate poly for split-gate flash memory
CN107425003A (zh) * 2016-05-18 2017-12-01 硅存储技术公司 制造分裂栅非易失性闪存单元的方法
CN109196649A (zh) * 2016-05-24 2019-01-11 硅存储技术公司 将finfet cmos器件与嵌入式非易失性存储器单元集成的方法

Also Published As

Publication number Publication date
CN115039224A (zh) 2022-09-09
EP4101003A1 (en) 2022-12-14
TWI770729B (zh) 2022-07-11
KR102523709B1 (ko) 2023-04-19
KR20220114106A (ko) 2022-08-17
WO2021158257A1 (en) 2021-08-12
JP7246581B2 (ja) 2023-03-27
JP2023504301A (ja) 2023-02-02
US11018147B1 (en) 2021-05-25
TW202143450A (zh) 2021-11-16

Similar Documents

Publication Publication Date Title
TWI590313B (zh) 形成含有金屬閘及邏輯裝置之自我對準分離閘記憶體單元陣列之方法
JP2021506113A (ja) 集積された高ｋ金属制御ゲートを有する不揮発性分割ゲートメモリセル及び製造方法
US7732856B2 (en) Charge-trap type non-volatile memory devices and related methods
TWI681543B (zh) 具有變化絕緣閘極氧化物之分離閘快閃記憶體單元及其形成方法
KR20170039297A (ko) 플로팅 게이트 커플링의 향상된 측방향 제어 게이트를 이용하여 개선된 스케일링을 가지는 분리형 게이트 플래시 메모리 셀
CN115039224B (zh) 利用薄型隧道氧化物形成分裂栅极存储器单元的方法
EP3248214B1 (en) Method of forming self-aligned split-gate memory cell array with metal gates and logic devices
JP4606580B2 (ja) 半導体不揮発性メモリの制御ゲートおよびフローティングゲートの形成
JP2004104125A (ja) 不揮発性メモリ装置の製造方法
US6979859B2 (en) Flash memory cell and fabrication method
EP3497723B1 (en) Method of forming low height split gate memory cells
TWI744868B (zh) 形成具有間隔物限定之浮動閘和離散地形成之多晶矽閘的分離閘快閃記憶體單元的方法
US7172938B2 (en) Method of manufacturing a semiconductor memory device
US20050029572A1 (en) Fabrication of non-volatile memory cell
TW202332012A (zh) 非揮發性記憶體元件的製造方法
KR100811576B1 (ko) 플래시 ｅ２ｐｒｏｍ 셀의 활성 영역에 자기 정렬된 플로팅 게이트 폴리를 형성하는 방법
US20050014333A1 (en) Method for manufacturing a semiconductor device
US20140027834A1 (en) Shallow trench isolation for a memory
CN116058093B (zh) 利用薄型侧边缘隧道氧化物形成分裂栅极存储器单元的方法
TW202332011A (zh) 非揮發性記憶體元件
KR20050011500A (ko) 비휘발성 메모리 소자의 셀 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant