JP2023525396A - 薄化された側縁部トンネル酸化物を有するスプリットゲート型メモリセルを形成する方法 - Google Patents
薄化された側縁部トンネル酸化物を有するスプリットゲート型メモリセルを形成する方法 Download PDFInfo
- Publication number
- JP2023525396A JP2023525396A JP2022579031A JP2022579031A JP2023525396A JP 2023525396 A JP2023525396 A JP 2023525396A JP 2022579031 A JP2022579031 A JP 2022579031A JP 2022579031 A JP2022579031 A JP 2022579031A JP 2023525396 A JP2023525396 A JP 2023525396A
- Authority
- JP
- Japan
- Prior art keywords
- side edge
- oxide layer
- substrate
- gate
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 32
- 239000000758 substrate Substances 0.000 claims abstract description 116
- 239000004065 semiconductor Substances 0.000 claims abstract description 12
- 239000000463 material Substances 0.000 claims description 22
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- 229920005591 polysilicon Polymers 0.000 claims description 9
- 238000002513 implantation Methods 0.000 claims 2
- 230000001590 oxidative effect Effects 0.000 claims 2
- 229920002120 photoresistant polymer Polymers 0.000 description 19
- 238000002955 isolation Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 238000003491 array Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/42—Simultaneous manufacture of periphery and memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/42—Simultaneous manufacture of periphery and memory cells
- H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
- H10B41/44—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with a control gate layer also being used as part of the peripheral transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/42—Simultaneous manufacture of periphery and memory cells
- H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
- H10B41/48—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with a tunnel dielectric layer also being used as part of the peripheral transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/42—Simultaneous manufacture of periphery and memory cells
- H10B41/49—Simultaneous manufacture of periphery and memory cells comprising different types of peripheral transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/42—Simultaneous manufacture of periphery and memory cells
- H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
本出願は、2020年6月23日に出願された、「Method Of Forming Split Gate Memory Cells With Thinned Side Edge Tunnel Oxide」と題する米国特許出願第16/910,022号の優先権を主張する。
本発明は、スプリットゲート型不揮発性メモリセルに関し、より具体的には、そのようなセルを形成する方法に関する。
Claims (26)
- メモリデバイスであって、
メモリセル領域及び論理領域を有する基板上面を有する半導体材料の基板と、
前記基板上面の前記メモリセル領域の上方に垂直方向に配設され、かつそれから絶縁された浮遊ゲートであって、対向する前縁部及び後縁部において終端し、かつ対向する第1の側縁部及び第2の側縁部において終端する、上面を含む浮遊ゲートと、
前記基板上面の前記論理領域に沿って延在し、第1の厚さを有する第1の部分と、前記基板上面の前記メモリセル領域に沿って延在し、前記第1の厚さを有する第2の部分と、前記前縁部及び前記後縁部に沿って延在し、かつ前記第1の側縁部及び前記第2の側縁部に沿って延在する第3の部分と、を有する、酸化物層であって、
前記前縁部に沿って延在する前記酸化物層の前記第3の部分は、前記第1の厚さを有し、前記第1の側縁部のトンネル領域部分に沿って延在する前記酸化物層の前記第3の部分は、前記第1の厚さよりも小さい第2の厚さを有する、酸化物層と、
前記酸化物層の前記第2の部分に配設された第1の部分と、前記前縁部の上方に垂直方向に及び前記第1の側縁部の前記トンネル領域部分の上方に垂直方向に配設された第2の部分と、を有する、制御ゲートと、
前記酸化物層の前記第1の部分上の論理ゲートと、を備え、
前記酸化物層の前記第1の部分は、前記基板を前記論理ゲートから絶縁し、前記酸化物層の前記第2の部分は、前記基板を前記制御ゲートの第1の部分から絶縁し、前記第1の側縁部の前記トンネル領域部分に沿った前記酸化物層の前記第3の部分は、前記制御ゲートの第2の部分を前記第1の側縁部の前記トンネル領域部分から絶縁する、メモリデバイス。 - 前記浮遊ゲートの前記上面は、前記前縁部及び前記後縁部並びに前記第1の側縁部及び前記第2の側縁部が鋭角縁部であるように凹状である、請求項1に記載のデバイス。
- 前記浮遊ゲートの端部に隣接する前記基板内の第1のソース領域と、
前記制御ゲートの端部に隣接する前記基板内の第1のドレイン領域と、
前記論理ゲートの第1の端部に隣接する前記基板内の第2のソース領域と、
前記論理ゲートの第2の端部に隣接する前記基板内の第2のドレイン領域と、を更に備える、請求項1に記載のデバイス。 - 前記第2の側縁部のトンネル領域部分に沿って延在する前記酸化物層の前記第3の部分は、前記第2の厚さを有し、
前記制御ゲートの第2の部分は、前記第2の側縁部の前記トンネル領域部分の上方に垂直方向に更に配設されており、
前記第2の側縁部の前記トンネル領域部分に沿った前記酸化物層の前記第3の部分は、前記制御ゲートの第2の部分を前記第2の側縁部の前記トンネル領域部分から絶縁する、請求項1に記載のデバイス。 - 前記制御ゲート第2の部分は、前記第1の側縁部の前記トンネル領域部分と前記第2の側縁部の前記トンネル領域部分との間の前記浮遊ゲートの一部分の上方に垂直方向に延在する、請求項4に記載のデバイス。
- 前記制御ゲート第2の部分は、前記第1の側縁部の前記トンネル領域部分と前記第2の側縁部の前記トンネル領域部分との間の前記浮遊ゲートの一部分の上方に垂直方向に延在しない、請求項4に記載のデバイス。
- メモリデバイスを形成する方法であって、
メモリセル領域及び論理領域を有する基板上面を有する半導体材料の基板を提供するステップと、
前記基板上面の前記メモリセル領域の上方に垂直方向に配設され、かつそれから絶縁された浮遊ゲートを形成するステップであって、前記浮遊ゲートは、対向する前縁部及び後縁部において終端し、かつ対向する第1の側縁部及び第2の側縁部において終端する、上面を含む、ステップと、
前記基板上面の前記論理領域に沿って延在する第1の部分と、前記基板上面の前記メモリセル領域に沿って延在する第2の部分と、前記前縁部及び前記後縁部に沿って延在し、かつ前記第1の側縁部及び前記第2の側縁部に沿って延在する第3の部分と、を有する、酸化物層を形成するステップと、
前記第1の側縁部のトンネル領域部分に沿って前記酸化物層の前記第3の部分の厚さを低減する酸化物エッチングを行うステップであって、前記酸化物層の前記第1の部分及び前記第2の部分、並びに前記浮遊ゲートの前記前端部に沿った前記酸化物層の前記第3の部分は、前記酸化物エッチングから保護される、ステップと、
前記酸化物層の前記第2の部分に配設された第1の部分と、前記前縁部の上方に垂直方向に及び前記第1の側縁部の前記トンネル領域部分の上方に垂直方向に配設された第2の部分と、を有する制御ゲートを形成するステップと、
前記酸化物層の前記第1の部分に論理ゲートを形成するステップと、を含み、
前記酸化物層の前記第1の部分は、前記基板を前記論理ゲートから絶縁し、第1の厚さを有し、前記酸化物層の前記第2の部分は、前記基板を前記制御ゲートの第1の部分から絶縁し、前記第1の厚さを有し、前記第1の側縁部の前記トンネル領域部分に沿った前記酸化物層の前記第3の部分は、前記制御ゲートの第2の部分を前記第1の側縁部の前記トンネル領域部分から絶縁し、前記第1の厚さよりも小さい第2の厚さを有する、方法。 - 前記浮遊ゲートの前記上面が凹状であり、かつ前記前縁部及び前記後縁部並びに前記第1の側縁部及び前記第2の側縁部が鋭角縁部であるように、前記浮遊ゲートの前記上面を酸化させるステップを更に含む、請求項7に記載の方法。
- 前記制御ゲートを形成するステップ及び前記論理ゲートを形成するステップは、
前記酸化物層の前記第1、第2、及び第3の部分にポリシリコン層を形成するステップと、
前記ポリシリコン層の一部分を選択的に除去して、前記形成された制御ゲートとして前記ポリシリコン層の第1の部分を残し、かつ前記形成された論理ゲートとして前記ポリシリコン層の第2の部分を残すステップと、
を更に含む、請求項7に記載の方法。 - 前記浮遊ゲートの端部に隣接して前記基板内に第1のソース領域を形成するステップと、
前記制御ゲートの端部に隣接して前記基板内に第1のドレイン領域を形成するステップと、
前記論理ゲートの第1の端部に隣接して前記基板内に第2のソース領域を形成するステップと、
前記論理ゲートの第2の端部に隣接して前記基板内に第2のドレイン領域を形成するステップと、を更に含み、
前記第1のドレイン領域、前記第2のソース領域、及び前記第2のドレイン領域を形成するステップは、注入プロセスによって同時に行われる、請求項7に記載の方法。 - 前記酸化物エッチングを行うステップは、前記第2の側縁部のトンネル領域部分に沿って前記酸化物層の前記第3の部分の厚さを低減するステップを更に含み、
前記制御ゲートの第2の部分は、前記第2の側縁部の前記トンネル領域部分の上方に垂直方向に配設され、
前記第2の側縁部の前記トンネル領域部分に沿った前記酸化物層の前記第3の部分は、前記制御ゲートの第2の部分を前記第2の側縁部の前記トンネル領域部分から絶縁し、前記第2の厚さを有する、請求項7に記載の方法。 - 前記制御ゲート第2の部分は、前記第1の側縁部の前記トンネル領域部分と前記第2の側縁部の前記トンネル領域部分との間の前記浮遊ゲートの一部分の上方に垂直方向に延在する、請求項11に記載の方法。
- 前記制御ゲート第2の部分は、前記第1の側縁部の前記トンネル領域部分と前記第2の側縁部の前記トンネル領域部分との間の前記浮遊ゲートの一部分の上方に垂直方向に延在しない、請求項11に記載の方法。
- メモリデバイスであって、
メモリセル領域及び論理領域を有する基板上面を有する半導体材料の基板と、
前記基板上面の前記メモリセル領域の上方に垂直方向に配設され、かつそれから絶縁された浮遊ゲートであって、対向する前縁部及び後縁部において終端し、かつ対向する第1の側縁部及び第2の側縁部において終端する上面を含む、浮遊ゲートと、
前記基板上面の前記論理領域に沿って延在し、第1の厚さを有する第1の部分と、前記基板上面の前記メモリセル領域に沿って延在し、前記第1の厚さを有する第2の部分と、前記前縁部に沿って延在し、かつ前記第1の厚さを有する第3の部分と、を有する、第1の酸化物層と、
前記第1の側縁部のトンネル領域部分に沿って延在し、前記第1の厚さよりも小さい第2の厚さを有する、第2の酸化物層と、
前記酸化物層の前記第2の部分に配設された第1の部分と、前記前縁部の上方に垂直方向に及び前記第1の側縁部の前記トンネル領域部分の上方に垂直方向に配設された第2の部分と、を有する、制御ゲートと、
前記酸化物層の前記第1の部分上の論理ゲートと、を備え、
前記第1の酸化物層の前記第1の部分は、前記基板を前記論理ゲートから絶縁し、前記第1の酸化物層の前記第2の部分は、前記基板を前記制御ゲートの第1の部分から絶縁し、前記第1の側縁部の前記トンネル領域部分に沿った前記第2の酸化物層は、前記制御ゲートの第2の部分を前記第1の側縁部の前記トンネル領域部分から絶縁する、メモリデバイス。 - 前記浮遊ゲートの前記上面は、前記前縁部及び前記後縁部、並びに前記第1の側縁部及び前記第2の側縁部が鋭角縁部であるように、凹状である、請求項14に記載のデバイス。
- 前記浮遊ゲートの端部に隣接する前記基板内の第1のソース領域と、
前記制御ゲートの端部に隣接する前記基板内の第1のドレイン領域と、
前記論理ゲートの第1の端部に隣接する前記基板内の第2のソース領域と、
前記論理ゲートの第2の端部に隣接する前記基板内の第2のドレイン領域と、を更に備える、請求項14に記載のデバイス。 - 前記第2の酸化物層は、前記第2の側縁部のトンネル領域部分に沿って更に延在し、前記第2の厚さを有し、
前記制御ゲートの第2の部分は、前記第2の側縁部の前記トンネル領域部分の上方に垂直方向に更に配設されており、
前記第2の側縁部の前記トンネル領域部分に沿った前記第2の酸化物層は、前記制御ゲートの第2の部分を前記第2の側縁部の前記トンネル領域部分から絶縁する、請求項14に記載のシステム。 - 前記制御ゲート第2の部分は、前記第1の側縁部の前記トンネル領域部分と前記第2の側縁部の前記トンネル領域部分との間の前記浮遊ゲートの一部分の上方に垂直方向に延在する、請求項17に記載のデバイス。
- 前記制御ゲート第2の部分は、前記第1の側縁部の前記トンネル領域部分と前記第2の側縁部の前記トンネル領域部分との間の前記浮遊ゲートの一部分の上方に垂直方向に延在しない、請求項17に記載のデバイス。
- メモリデバイスを形成する方法であって、
メモリセル領域及び論理領域を有する基板上面を有する半導体材料の基板を提供するステップと、
前記基板上面の前記メモリセル領域の上方に垂直方向に配設され、かつそれから絶縁された浮遊ゲートを形成するステップであって、前記浮遊ゲートは、対向する前縁部及び後縁部において終端し、かつ対向する第1の側縁部及び第2の側縁部において終端する、上面を含む、ステップと、
前記基板上面の前記論理領域に沿って延在する第1の部分と、前記基板上面の前記メモリセル領域に沿って延在する第2の部分と、前記前縁部及び前記後縁部に沿って延在し、かつ前記第1の側縁部及び前記第2の側縁部に沿って延在する第3の部分と、を有する、第1の酸化物層を形成するステップと、
前記第1の側縁部のトンネル領域部分に沿って前記第1の酸化物層の前記第3の部分の厚さを除去する酸化物エッチングを行うステップであって、前記第1の酸化物層の前記第1の部分及び前記第2の部分、並びに前記浮遊ゲートの前記前端部に沿った前記第1の酸化物層の前記第3の部分は、前記酸化物エッチングから保護される、ステップと、
前記第1の側縁部の前記トンネル領域部分に沿って第2の酸化物層を形成するステップと、
前記第1の酸化物層の前記第2の部分に配設された第1の部分と、前記前縁部の上方に垂直方向に及び前記第1の側縁部の前記トンネル領域部分の上方に垂直方向に配設された第2の部分と、を有する、制御ゲートを形成するステップと、
前記第1の酸化物層の前記第1の部分に論理ゲートを形成するステップと、を含み、
前記第1の酸化物層の前記第1の部分は、前記基板を前記論理ゲートから絶縁し、第1の厚さを有し、前記第1の酸化物層の前記第2の部分は、前記基板を前記制御ゲートの第1の部分から絶縁し、前記第1の厚さを有し、前記第1の側縁部の前記トンネル領域部分に沿った前記第2の酸化物層は、前記制御ゲートの第2の部分を前記第1の側縁部の前記トンネル領域部分から絶縁し、前記第1の厚さよりも小さい第2の厚さを有する、方法。 - 前記浮遊ゲートの前記上面が凹状であり、かつ前記前縁部及び前記後縁部並びに前記第1の側縁部及び前記第2の側縁部が鋭角縁部であるように、前記浮遊ゲートの前記上面を酸化させるステップを更に含む、請求項20に記載の方法。
- 前記制御ゲートを形成するステップ及び前記論理ゲートを形成するステップは、
前記第1の酸化物層の前記第1、第2、及び第3の部分上及び前記第2の酸化物層にポリシリコン層を形成するステップと、
前記ポリシリコン層の一部分を選択的に除去して、前記形成された制御ゲートとして前記ポリシリコン層の第1の部分を残し、かつ前記形成された論理ゲートとして前記ポリシリコン層の第2の部分を残すステップと、
を更に含む、請求項20に記載の方法。 - 前記浮遊ゲートの端部に隣接して前記基板内に第1のソース領域を形成するステップと、
前記制御ゲートの端部に隣接して前記基板内に第1のドレイン領域を形成するステップと、
前記論理ゲートの第1の端部に隣接して前記基板内に第2のソース領域を形成するステップと、
前記論理ゲートの第2の端部に隣接して前記基板内に第2のドレイン領域を形成するステップと、を更に含み、
前記第1のドレイン領域、前記第2のソース領域、及び前記第2のドレイン領域を形成するステップは、注入プロセスによって同時に行われる、請求項20に記載の方法。 - 前記第2の酸化物層を形成するステップは、前記第2の側縁部のトンネル領域部分に沿って前記第2の酸化物層を形成するステップを更に含み、
前記制御ゲートの第2の部分は、前記第2の側縁部の前記トンネル領域部分の上方に垂直方向に配設され、
前記第2の側縁部の前記トンネル領域部分に沿った前記第2の酸化物層は、前記制御ゲートの第2の部分を前記第2の側縁部の前記トンネル領域部分から絶縁し、前記第2の厚さを有する、請求項20に記載の方法。 - 前記制御ゲート第2の部分は、前記第1の側縁部の前記トンネル領域部分と前記第2の側縁部の前記トンネル領域部分との間の前記浮遊ゲートの一部分の上方に垂直方向に延在する、請求項24に記載の方法。
- 前記制御ゲート第2の部分は、前記第1の側縁部の前記トンネル領域部分と前記第2の側縁部の前記トンネル領域部分との間の前記浮遊ゲートの一部分の上方に垂直方向に延在しない、請求項24に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/910,022 | 2020-06-23 | ||
US16/910,022 US11362218B2 (en) | 2020-06-23 | 2020-06-23 | Method of forming split gate memory cells with thinned side edge tunnel oxide |
PCT/US2020/066451 WO2021262232A1 (en) | 2020-06-23 | 2020-12-21 | Method of forming split gate memory cells with thinned side edge tunnel oxide |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2023525396A true JP2023525396A (ja) | 2023-06-15 |
JP7522869B2 JP7522869B2 (ja) | 2024-07-25 |
Family
ID=74187393
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022579031A Active JP7522869B2 (ja) | 2020-06-23 | 2020-12-21 | 薄化された側縁部トンネル酸化物を有するスプリットゲート型メモリセルを形成する方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US11362218B2 (ja) |
EP (1) | EP4169071A1 (ja) |
JP (1) | JP7522869B2 (ja) |
KR (1) | KR102487234B1 (ja) |
CN (1) | CN116058093B (ja) |
TW (1) | TWI795783B (ja) |
WO (1) | WO2021262232A1 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080050875A1 (en) * | 2006-08-25 | 2008-02-28 | Jung-Ho Moon | Methods of fabricating embedded flash memory devices |
US20090283813A1 (en) * | 2008-05-19 | 2009-11-19 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device and method for fabricating nonvolatile semiconductor memory device |
US20110095348A1 (en) * | 2009-10-28 | 2011-04-28 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
Family Cites Families (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5029130A (en) | 1990-01-22 | 1991-07-02 | Silicon Storage Technology, Inc. | Single transistor non-valatile electrically alterable semiconductor memory device |
US5512505A (en) * | 1990-12-18 | 1996-04-30 | Sandisk Corporation | Method of making dense vertical programmable read only memory cell structure |
US5889700A (en) * | 1997-05-05 | 1999-03-30 | National Semiconductor Corporation | High density EEPROM array using self-aligned control gate and floating gate for both access transistor and memory cell and method of operating same |
JP3922341B2 (ja) * | 2001-01-11 | 2007-05-30 | セイコーエプソン株式会社 | 不揮発性メモリトランジスタを有する半導体装置の製造方法 |
US20030102504A1 (en) * | 2001-12-05 | 2003-06-05 | Geeng-Chuan Chern | Method of forming different oxide thickness for high voltage transistor and memory cell tunnel dielectric |
US6828183B1 (en) * | 2002-04-11 | 2004-12-07 | Taiwan Semiconductor Manufacturing Company | Process for high voltage oxide and select gate poly for split-gate flash memory |
US6902975B2 (en) | 2003-10-15 | 2005-06-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Non-volatile memory technology compatible with 1T-RAM process |
US7241654B2 (en) * | 2003-12-17 | 2007-07-10 | Micron Technology, Inc. | Vertical NROM NAND flash memory array |
US7816722B2 (en) * | 2004-02-04 | 2010-10-19 | Hewlett-Packard Development Company, L.P. | Memory array |
JP4578938B2 (ja) | 2004-11-08 | 2010-11-10 | 富士通セミコンダクター株式会社 | 半導体装置 |
US7355240B2 (en) * | 2005-09-22 | 2008-04-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor product including logic, non-volatile memory and volatile memory devices and method for fabrication thereof |
JP2009088060A (ja) * | 2007-09-28 | 2009-04-23 | Nec Electronics Corp | 不揮発性半導体記憶装置及びその製造方法 |
JP2011040626A (ja) * | 2009-08-13 | 2011-02-24 | Renesas Electronics Corp | 半導体記憶装置及び半導体記憶装置の製造方法 |
JP5834909B2 (ja) | 2011-12-28 | 2015-12-24 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
US9111865B2 (en) * | 2012-10-26 | 2015-08-18 | Freescale Semiconductor, Inc. | Method of making a logic transistor and a non-volatile memory (NVM) cell |
TWI534959B (zh) * | 2014-02-11 | 2016-05-21 | 北京芯盈速騰電子科技有限責任公司 | 非揮發性記憶體單元及其製造方法 |
TWI560810B (en) * | 2014-03-05 | 2016-12-01 | Xinova Technology Ltd | Non-volatile memory unit under the condition that low electric field source is erased and the manufacturing method thereof |
US9343466B1 (en) * | 2014-12-29 | 2016-05-17 | Globalfoundries Singapore Pte. Ltd. | Methods for fabricating flash memory cells and integrated circuits having flash memory cells embedded with logic |
WO2016118785A1 (en) * | 2015-01-23 | 2016-07-28 | Silicon Storage Technology, Inc. | Method of forming self-aligned split-gate memory cell array with metal gates and logic devices |
US9728545B2 (en) * | 2015-04-16 | 2017-08-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for preventing floating gate variation |
US9570592B2 (en) * | 2015-06-08 | 2017-02-14 | Silicon Storage Technology, Inc. | Method of forming split gate memory cells with 5 volt logic devices |
US9659948B2 (en) * | 2015-09-17 | 2017-05-23 | United Microelectronics Corp. | Semiconductor device and method of fabricating semiconductor device |
US9634020B1 (en) * | 2015-10-07 | 2017-04-25 | Silicon Storage Technology, Inc. | Method of making embedded memory device with silicon-on-insulator substrate |
US9972493B2 (en) * | 2016-08-08 | 2018-05-15 | Silicon Storage Technology, Inc. | Method of forming low height split gate memory cells |
US10608090B2 (en) * | 2017-10-04 | 2020-03-31 | Silicon Storage Technology, Inc. | Method of manufacturing a split-gate flash memory cell with erase gate |
JP7118616B2 (ja) * | 2017-10-12 | 2022-08-16 | ラピスセミコンダクタ株式会社 | 半導体装置及び半導体装置の製造方法 |
US10825914B2 (en) * | 2017-11-13 | 2020-11-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Manufacturing method of semiconductor device |
US10468427B2 (en) * | 2018-01-23 | 2019-11-05 | Globalfoundries Singapore Pte. Ltd. | Poly-insulator-poly (PIP) capacitor |
US10418451B1 (en) * | 2018-05-09 | 2019-09-17 | Silicon Storage Technology, Inc. | Split-gate flash memory cell with varying insulation gate oxides, and method of forming same |
CN112185970B (zh) * | 2019-07-02 | 2024-05-28 | 硅存储技术公司 | 形成分裂栅存储器单元的方法 |
CN112185815B (zh) * | 2019-07-04 | 2024-07-23 | 硅存储技术公司 | 形成分裂栅闪存存储器单元的方法 |
US11018147B1 (en) * | 2020-02-04 | 2021-05-25 | Silicon Storage Technology, Inc. | Method of forming split gate memory cells with thinned tunnel oxide |
US11127752B2 (en) * | 2020-02-21 | 2021-09-21 | United Microelectronics Corp. | Structure of semiconductor device and method for fabricating the same |
US11488970B2 (en) * | 2020-07-09 | 2022-11-01 | Silicon Storage Technology, Inc. | Method of forming split gate memory cells with thinner tunnel oxide |
CN114256251A (zh) * | 2020-09-21 | 2022-03-29 | 硅存储技术股份有限公司 | 形成具有存储器单元、高压器件和逻辑器件的设备的方法 |
-
2020
- 2020-06-23 US US16/910,022 patent/US11362218B2/en active Active
- 2020-12-21 WO PCT/US2020/066451 patent/WO2021262232A1/en unknown
- 2020-12-21 JP JP2022579031A patent/JP7522869B2/ja active Active
- 2020-12-21 CN CN202080102214.3A patent/CN116058093B/zh active Active
- 2020-12-21 KR KR1020227038562A patent/KR102487234B1/ko active IP Right Grant
- 2020-12-21 EP EP20842650.2A patent/EP4169071A1/en active Pending
-
2021
- 2021-05-21 TW TW110118430A patent/TWI795783B/zh active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080050875A1 (en) * | 2006-08-25 | 2008-02-28 | Jung-Ho Moon | Methods of fabricating embedded flash memory devices |
US20090283813A1 (en) * | 2008-05-19 | 2009-11-19 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device and method for fabricating nonvolatile semiconductor memory device |
US20110095348A1 (en) * | 2009-10-28 | 2011-04-28 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
KR20220153113A (ko) | 2022-11-17 |
JP7522869B2 (ja) | 2024-07-25 |
CN116058093B (zh) | 2024-02-13 |
KR102487234B1 (ko) | 2023-01-10 |
CN116058093A (zh) | 2023-05-02 |
US11362218B2 (en) | 2022-06-14 |
TW202230725A (zh) | 2022-08-01 |
EP4169071A1 (en) | 2023-04-26 |
US20210399127A1 (en) | 2021-12-23 |
WO2021262232A1 (en) | 2021-12-30 |
TWI795783B (zh) | 2023-03-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6906379B2 (en) | Semiconductor memory array of floating gate memory cells with buried floating gate | |
JP7316302B2 (ja) | 様々な絶縁ゲート酸化物を備えた分割ゲートフラッシュメモリセル及びその形成方法 | |
TWI383473B (zh) | 形成具有源極側消除的浮動閘極記憶體晶胞之半導體記憶體陣列的自我對準方法,及由此方法製造的記憶體陣列 | |
JP2021506113A (ja) | 集積された高k金属制御ゲートを有する不揮発性分割ゲートメモリセル及び製造方法 | |
JP7322199B2 (ja) | スプリットゲート型メモリセルを形成する方法 | |
KR100621553B1 (ko) | 비휘발성 메모리 소자 및 그 제조방법 | |
TW201929197A (zh) | 製造具有抹除閘的分離閘快閃記憶體單元之方法 | |
TWI770729B (zh) | 形成具有薄化隧道氧化物之分離閘記憶體單元的方法 | |
TW202215440A (zh) | 具有設置在字線閘上方之抹除閘的分離閘2位元非揮發性記憶體單元及其製造方法 | |
US6194270B1 (en) | Process for the manufacturing of an electrically programmable non-volatile memory device | |
EP3994731A1 (en) | Method of forming split-gate flash memory cell with spacer defined floating gate and discretely formed polysilicon gates | |
JP7522869B2 (ja) | 薄化された側縁部トンネル酸化物を有するスプリットゲート型メモリセルを形成する方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230214 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20230214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230801 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231101 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240123 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240423 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240709 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240712 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7522869 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |