CN103782344A - 包含源极栅极的设备及方法 - Google Patents

包含源极栅极的设备及方法 Download PDF

Info

Publication number
CN103782344A
CN103782344A CN201280043709.9A CN201280043709A CN103782344A CN 103782344 A CN103782344 A CN 103782344A CN 201280043709 A CN201280043709 A CN 201280043709A CN 103782344 A CN103782344 A CN 103782344A
Authority
CN
China
Prior art keywords
strings
grid
storage devices
charge storage
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201280043709.9A
Other languages
English (en)
Other versions
CN103782344B (zh
Inventor
合田晃
塞夫奎特·艾哈迈德
哈立德·哈斯纳特
克里希纳·K·帕拉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN103782344A publication Critical patent/CN103782344A/zh
Application granted granted Critical
Publication of CN103782344B publication Critical patent/CN103782344B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits

Abstract

本发明揭示设备及方法，例如包含以下各项的设备：电荷存储装置串，其与柱(例如，为半导体材料)相关联；源极栅极装置；及源极选择装置，其耦合于所述源极栅极装置与所述串之间。描述额外设备及方法。

Description

包含源极栅极的设备及方法
优先权申请案
本申请案主张来自2011年8月15日提出申请的第13／210,194号美国申请案的优先权权益，所述美国申请案的全文以引用方式并入本文中。
背景技术
半导体存储器装置用于例如个人数字助理(PDA)、膝上型计算机、移动电话及数码相机等许多电子装置中。这些半导体存储器装置中的一些半导体存储器装置具有电荷存储晶体管阵列。
附图说明
在所附图式的各图中通过举例而非限制的方式图解说明一些实施例，其中：
图1A及1B是根据本发明的各种实施例的存储器单元块的电示意图；
图2是根据本发明的各种实施例的半导体构造的俯视图；
图3是根据本发明的各种实施例的半导体构造的横截面图；
图4是根据本发明的各种实施例的半导体构造的横截面图；
图5是根据本发明的各种实施例的半导体构造的俯视图；
图6是根据本发明的各种实施例的半导体构造的横截面图；
图7是根据本发明的各种实施例的半导体构造的横截面图；
图8是根据本发明的各种实施例的半导体构造的横截面图；
图9是根据本发明的各种实施例的方法的流程图；及
图10是图解说明根据本发明的各种实施例的系统的图式。
具体实施方式
根据本发明的各种实施例的电荷存储装置阵列可用作存储器装置(例如“与非”(NAND)存储器装置)中的存储器单元阵列。
出于本文件的目的，“半导体材料层叠”可意指形成于同一平面、秩、行或单元中(例如在结构的水平或垂直或者倾斜平面、行、秩或单元中)的半导体材料。同时，“设备”可指电路、装置或系统。
图1A及1B是根据本发明的各种实施例的存储器单元块100的电示意图。块100包含电荷存储装置118的串110。单个NAND存储器装置可包含多个串。
串110布置于块100的行及列中。图1A展示与存储器单元块100的一个垂直平面对准的单个行的四个串110。图1B展示各自具有四个串110(总共十二个串110)的三个行。每一串110包含串联耦合的四个电荷存储装置118，但每一串110可包含更少或更多电荷存储装置118。每一串110包含串110的底部处的源极选择装置122及串110的顶部处的漏极选择装置126。
漏极选择装置126耦合于电荷存储装置118与数据线130之间。存在耦合到串110的四个数据线130，每一数据线130耦合到块100的列中的串110中的三个串。源极选择装置122耦合于电荷存储装置118与源极栅极140之间。
源极选择装置122具有耦合到源极选择栅极(SGS)线150的SGS。存在耦合到块100中的源极选择装置122的三个SGS线150，每一SGS线150耦合到块100的行中的源极选择装置122中的四个源极选择装置的栅极。SGS线150实质上正交于数据线130。
漏极选择装置126具有耦合到漏极选择栅极(SGD)线160的SGD。存在耦合到块100中的漏极选择装置126的三个SGD线160，每一SGD线160耦合到块100的行中的漏极选择装置126中的四个漏极选择装置的栅极。SGD线160实质上正交于数据线130。源极栅极140实质上控制串110中的由第一源极栅极装置170表示的第一通道及衬底(未展示)中的由第二源极栅极装置172表示的第二通道中的导电。块100中的所有串110的源极栅极140均耦合到单个源极栅极线176。块100的每一行中的第二源极栅极装置172串联耦合于相应串110与共用源极线180之间。
电荷存储装置118中的每一者可包括具有电荷陷阱或浮动栅极(举例来说)的晶体管。每一电荷存储装置118可包括能够保持多个单独且相异阈值电压状态(例如，对应于相应阈值电压范围)的多状态装置，每一阈值电压状态表示不同数据。源极选择装置122及漏极选择装置126中的每一者可包括晶体管。
图2是根据本发明的各种实施例的半导体构造200的俯视图。半导体构造200包含360个柱204，所述柱包括半导体材料。举例来说，柱204可包括多晶硅。柱204中的每一者给NAND存储器装置中的串中的多个电荷存储装置提供通道。
柱204布置成八个行的四十五个列，其中每一柱204占据行与列的相交点。柱204划分成五个块210、212、214、216及218，所述块通过空白空间220或耦合到n+型扩散区域228的导电部件(例如，导电狭槽)224而彼此分离。空白空间220及部件224周围的空间填充有例如(举例来说)二氧化硅(SiO2)的电介质(未展示)。块210、212、214、216及218中的每一者包含柱204中的成八个行的九个列的七十二个柱。跨越所有块210、212、214、216及218的每一行中的柱204通过数据线232或233耦合在一起，所述数据线可用于感测行中的电荷存储装置中的一者的状态。根据本发明的各种实施例，数据线232及233可包括(举例来说)多晶硅或金属，其包含钴(Co)、钛(Ti)、钨(W)、镍(Ni)或钽(Ta)中的一者或一者以上。根据本发明的各种实施例，半导体构造200可包含布置于不同数目个块中的不同数目个行及列中的不同数目个柱204。
图3是根据本发明的各种实施例的沿着线3-3的半导体构造200的横截面图，且图4是根据本发明的各种实施例的沿着线4-4的半导体构造200的横截面图。图3图解说明块210及212中的柱204以及块210与212之间的部件224中的一者。图4图解说明块216中的柱204。
柱204从数据线232及233延伸到p型硅阱310。硅阱310形成于n型硅阱312中，所述n型硅阱形成于p型硅衬底316中。n+型扩散区域228形成于硅阱310中且可减小对硅阱310中的电流的电阻。若干个金属或半导体材料层叠环绕或部分地环绕块210、212、214、216及218中的每一者中的数据线232及233与硅阱310之间的柱204。所述层叠通过例如(举例来说)二氧化硅(SiO2)的电介质(未展示)而彼此分离。大多数层叠为存取线320及322以控制通过柱204接收及释放电荷的电荷存储装置。存取线320及322中的每一者环绕或部分地环绕块(例如图3中所展示的块210及212)中的所有柱204。
存取线320及322与数据线232及233之间的层叠划分成漏极选择栅极(SGD)330及360，所述漏极选择栅极可实质上控制柱204与数据线232及233之间的导电。每一列中的八个柱204由单独SGD330或360环绕或部分地环绕。存取线320及322下面的层叠划分成源极选择栅极(SGS)340及370，所述源极选择栅极可至少部分地控制柱204与硅阱310之间的导电。每一列中的八个柱204由单独SGS340或370环绕或部分地环绕。
SGS340及370与硅阱310之间的层叠包括源极栅极350。在图2到4中所描绘的实施例中，源极栅极350环绕或部分地环绕块(例如图3中所展示的块210或块212)中的所有柱204。源极栅极350可至少部分地控制柱204与硅阱310之间的导电。
部件224各自包括导电结构(例如具有壁形状的导电结构)，所述导电结构耦合到硅阱310中的n+型扩散区域228且从衬底316突出。部件224包括(举例来说)半导体(例如多晶硅)或金属(例如钨)。每一部件224及耦合到部件224的n+型扩散区域228可用作半导体构造200中的共用源极线。部件224可用于视需要将硅阱310偏置为一电位。部件224还可减小对硅阱310中的电流的电阻。
存取线320及322、SGD330及360、SGS340及370以及源极栅极350可通过例如(举例来说)二氧化硅(SiO2)的电介质而彼此分离。存取线320及322、SGD330及360、SGS340及370以及源极栅极350可包括半导体材料(例如硅或多晶硅或者掺杂有磷或硼的多晶硅)的层叠。根据本发明的各种实施例，存取线320及322、SGD330及360、SGS340及370以及源极栅极350还可包括金属，其包含钴(Co)、钛(Ti)、钨(W)、镍(Ni)或钽(Ta)中的一者或一者以上。
存取线320及322控制环绕或部分地环绕每一柱204的电荷存储装置。每一电荷存储装置可包括(举例来说)浮动栅极晶体管或电荷陷阱晶体管。SGD330及360、SGS340及370以及源极栅极350控制环绕或部分地环绕每一柱204的晶体管。
将参考选定电荷存储装置描述涉及半导体构造200中的电荷存储装置的操作，所述选定电荷存储装置具有在块212中的SGD360与SGS370之间的选定柱204中的通道。选定柱204耦合到数据线233。选定电荷存储装置由存取线322控制。
选定电荷存储装置在表1中所展示的电压被施加到半导体构造200时被读取。
块212 块210
数据线233 约0.3V 约0.3V
数据线232 约0V 约0V
存取线322 0V到约3V 约0V
存取线320 约6V 约0V
SGD360 约4V N／A
SGD330 约0V 约0V
SGS370 约4V N／A
SGS340 约0V 约0V
源极栅极350 约5V 约0V
部件224 约0V 约0V
硅阱310 约0V 约0V
表1
大致4伏经施加以接通SGD360及SGS370且大致5伏经施加以接通块212中的源极栅极350以将选定柱204耦合到数据线233及硅阱310。由于源极栅极350的电位将电荷从块212载运到部件224及耦合到可为共用源极线的部件224的n+型扩散区域228，因此在块212下方的硅阱310中形成通道。块212中的存取线322耦合到在等级上介于大致0伏与大致3伏之间以逐渐接通选定电荷存储装置，所述选定电荷存储装置可处于多个电荷存储状态中的一者中。大致6伏被施加到块212中的其它存取线320以使与选定柱204相关联的其它电荷存储装置导电。块212中的其它SGD330及SGS340耦合到大致0伏且为不导电的，使得通道不从除选定柱204之外的柱204接收电荷。数据线233预充电为大致0.3伏以允许读取选定电荷存储装置，且其它数据线232处于大致0伏。块210中的存取线320、SGD330、SGS340及源极栅极350处于大致0伏。数据线232及233以及硅阱310针对块210及212处于相同电位。
与除选定柱204之外的柱相关联的电荷存储装置可在读取期间受处于大致6伏的存取线320影响，且可被无意地编程。此无意编程称作读取干扰。发明者已发现，上文所述的挑战以及其它挑战可通过以下方式解决：接通处于5伏的源极栅极350以允许关断除选定柱204之外的柱的SGS340以实质上电隔离除选定柱204之外的柱与硅阱310。实质上不导电的SGS340防止除选定柱204之外的柱与硅阱310之间的导电以实质上防止关于那些柱204的读取干扰活动。
选定电荷存储装置在表2中所展示的电压被施加到半导体构造200时被编程。
块212 块210
数据线233 0V到约1V 0V到约1V
数据线232 约2.3V 约2.3V
存取线322 约20V 约0V
存取线320 约10V 约0V
SGD360 约3V N／A
SGD330 约0V 约0V
SGS370 0V到约3V N／A
SGS340 0V到约3V 约0V
源极栅极350 约0V 约0V
部件224 0V到约2V 0V到约2V
硅阱310 约0V 约0V
表2
大致3伏经施加以接通SGD360。块212中的SGS340及370经偏置为介于大致0伏与大致3伏之间且部件224经偏置为介于大致0伏与大致2伏之间。块212中的SGD330及源极栅极350以及硅阱310经偏置为大致0伏。大致20伏被施加到块212中的存取线322以接通选定电荷存储装置以将其编程。大致10伏被施加到块212中的其它存取线320以使与选定柱204相关联的其它电荷存储装置导电。经偏置为大致0伏的SGD330为不导电的，使得块212中的除选定柱204之外的柱浮动且具有由于存取线320上的大致10伏的电位而升高到大致8伏的电位以实质上防止编程。耦合到选定柱204的数据线233介于大致0伏与大致1伏之间以允许将选定电荷存储装置编程，且其它数据线232经偏置为大致2.3伏。块210中的存取线320、SGD330、SGS340及源极栅极350处于大致0伏。数据线232及233以及硅阱310针对块210及212处于相同电位。
源极栅极350经断开以实质上减小到n+型扩散区域228及部件224的电流的泄漏，且此可减小编程操作期间的编程干扰活动。施加到SGS340及370的电压可高于大致3伏以减小SGS340及370与存取线320及322之间的电磁场。
选定电荷存储装置在表3中所展示的电压被施加到半导体构造200时被擦除。
块212 块210
数据线232、233 约20V 约20V
存取线320、322 约0V 约20V
SGD330、360 约20V 约20V
SGS340、370 约20V 约20V
源极栅极350 约20V 约20V
部件224 约20V 约20V
硅阱310 约20V 约20V
表3
大致20伏被施加到硅阱310，使得柱204上的电位升高到大致20伏。SGS340及370、部件224、源极栅极350、SGD330及360以及数据线232及233保留为浮动的且从与柱204的电容性耦合升高到大致20伏。大致0伏被施加到块212中的存取线320及322以擦除与SGS370上面的柱204相关联的电荷存储装置。块210中的存取线320也保留为浮动的且从与柱204的电容性耦合升高到大致20伏。
图5是根据本发明的各种实施例的半导体构造500的俯视图。半导体构造500包含256个柱504，所述柱包括半导体材料。举例来说，柱504可包括多晶硅。柱504中的每一者给NAND存储器装置中的串中的多个电荷存储装置提供通道。
柱504划分成通过耦合到n+型扩散区域528的导电部件524而彼此分离的四个块510、512、514及516。块510、512、514及516中的每一者包含柱504中的分离成若干子块529的64个柱，每一子块529包含柱504中的16个柱。每一子块529通过n+型扩散区域530而与同一块中的相邻子块529分离。十六个数据线532及533耦合到柱504的顶部，且柱504布置于每一子块529中的两个交错列中。柱504的列实质上垂直于数据线532及533，使得每一数据线532及533耦合到半导体构造500的每一子块529中的柱504中的仅一者的顶部。每一数据线532及533可用于感测子块529中的一者中的电荷存储装置中的一者的状态。根据本发明的各种实施例，数据线532及533可包括(举例来说)多晶硅或金属，其包含钴(Co)、钛(Ti)、钨(W)、镍(Ni)或钽(Ta)中的一者或一者以上。
图6是根据本发明的各种实施例的沿着线6-6的半导体构造500的横截面图，且图7是根据本发明的各种实施例的沿着线7-7的半导体构造500的横截面图。图6展示块510及512中的柱504以及块510与512之间的部件524中的一者。块510及512中的一半柱504以横截面展示，且块510及512中的一半柱504未以横截面展示但为交错的并且在以横截面展示的柱504后面。交错且在以横截面展示的柱504后面的柱504耦合到图6中所展示的数据线533后面的数据线532。图7出于简洁及清晰的目的而展示块514中的柱504中的八个柱以及一半数据线532及533。
柱504从数据线532及533延伸到p型硅阱610。硅阱610形成于n型硅阱612中，所述n型硅阱形成于p型硅衬底616中。n+型扩散区域528及530形成于硅阱610中且可减小对硅阱610中的电流的电阻。若干个金属或半导体材料层叠环绕或部分地环绕块510、512、514及516中的每一者中的数据线532及533与硅阱610之间的柱504。所述层叠通过例如(举例来说)二氧化硅(SiO2)的电介质(未展示)而彼此分离。大多数层叠包括存取线620及622以控制通过柱504接收及释放电荷的电荷存储装置。子块529中的所有柱504由相应存取线620或622环绕或部分地环绕。
存取线620及622与数据线532及533之间的层叠划分成SGD630及660，所述SGD可实质上控制柱504与数据线532及533之间的导电。每一子块529中的柱504由单独SGD630或660环绕或部分地环绕。存取线620及622下面的层叠划分成SGS640及670，所述SGS可至少部分地控制柱504与硅阱610之间的导电。每一子块529中的柱504由单独SGS640或670环绕或部分地环绕。SGS640及670与硅阱610之间的层叠为源极栅极650。每一子块529中的柱504由单独源极栅极650环绕或部分地环绕。源极栅极650还可至少部分地控制柱504与硅阱610之间的导电。
部件524各自包括导电结构(例如具有壁形状的导电结构)，所述导电结构耦合到硅阱610中的n+型扩散区域528且从衬底616突出。部件524包括(举例来说)半导体(例如多晶硅)或金属(例如钨)。每一部件524及耦合到部件524的n+型扩散区域528可用作半导体构造500中的共用源极线。部件524可用于视需要将硅阱610偏置为一电位。部件524还可减小对硅阱610中的电流的电阻。
存取线620及622、SGD630及660、SGS640及670以及源极栅极650可通过例如(举例来说)二氧化硅(SiO2)的电介质而彼此分离。存取线620及622、SGD630及660、SGS640及670以及源极栅极650可包括半导体材料(例如硅或多晶硅或者掺杂有磷或硼的多晶硅)的层叠。根据本发明的各种实施例，存取线620及622、SGD630及660、SGS640及670以及源极栅极650还可包括金属，其包含钴(Co)、钛(Ti)、钨(W)、镍(Ni)或钽(Ta)中的一者或一者以上。存取线620及622控制与每一柱504相关联的电荷存储装置。SGD630及660、SGS640及670以及源极栅极650控制环绕或部分地环绕每一柱504的晶体管。每一电荷存储装置可包括(举例来说)浮动栅极晶体管或电荷陷阱晶体管。
将参考选定电荷存储装置描述涉及半导体构造500中的电荷存储装置的操作，所述选定电荷存储装置具有在块512中的SGD660与SGS670之间的选定柱504中的通道。选定柱504耦合到数据线533。选定电荷存储装置由存取线622控制。
选定电荷存储装置在表4中所展示的电压被施加到半导体构造500时被读取。
块512 块510
数据线533 约0.3V 约0.3V
数据线532 约0V 约0V
存取线622 0V到约3V 约0V
存取线620 约6V 约0V
SGD660 约4V 约0V
SGD630 约0V 约0V
SGS670 约4V 约0V
SGS640 约0V 约0V
源极栅极650 约5V 约0V
部件524 约0V 约0V
硅阱610 约0V 约0V
表4
大致4伏经施加以接通SGD660及SGS670，且大致5伏经施加以接通块512中的源极栅极650以将选定柱504耦合到数据线533及硅阱610。由于源极栅极650的电位将电荷从块512载运到部件524及耦合到可为共用源极线的部件524的n+型扩散区域528，因此在块512下方的硅阱610中形成通道。块512中的存取线622经偏置为在等级上从大致0伏到大致3伏的电位以逐渐接通选定电荷存储装置，所述选定电荷存储装置可处于多个电荷存储状态中的一者中。大致6伏被施加到块512中的其它存取线620且使与选定柱504相关联的其它电荷存储装置导电。块512中的其它SGD630及SGS640经偏置为大致0伏且为不导电的，使得通道不从除选定柱504之外的柱504接收电荷。数据线533预充电为大致0.3伏以允许读取选定电荷存储装置，且其它数据线532处于大致0伏。块510中的存取线620、SGD630、SGS640及源极栅极650处于大致0伏。数据线532及533以及硅阱610针对块510及512处于相同电位。未选择的SGD660与SGS670之间的柱504由于其耦合到处于大致0V的数据线532中的一者而未被选择。
块512中的源极栅极650在5伏下接通以允许关断除选定柱504之外的柱的SGS640以实质上电隔离除选定柱504之外的柱与硅阱610。实质上不导电的SGS640防止除选定柱504之外的柱与硅阱610之间的导电以实质上防止那些柱中的读取干扰。
选定电荷存储装置在表5中所展示的电压被施加到半导体构造500时被编程。
块512 块510
数据线533 0V到约1V 0V到约1V
数据线532 约2.3V 约2.3V
存取线622 约20V 约0V
存取线620 约10V 约0V
SGD660 约3V N／A
SGD630 约0V 约0V
SGS670 0V到约3V N／A
SGS640 0V到约3V 约0V
源极栅极650 约0V 约0V
部件524 0V到约2V 0V到约2V
硅阱610 约0V 约0V
表5
大致3伏经施加以接通块512中的SGD660。块512中的SGS640及670经偏置为介于大致0伏与大致3伏之间，且部件524经偏置为介于0伏与大致2伏之间。块512中的SGD630及源极栅极650以及硅阱610经偏置为大致0伏。大致20伏被施加到块512中的存取线622以接通选定电荷存储装置以将其编程。大致10伏被施加到块512中的其它存取线620且使与选定柱504相关联的其它电荷存储装置导电。块512中的经偏置为大致0伏的SGD630为不导电的，使得除选定柱504之外的柱为浮动的且具有由于存取线620上的大致10伏的电位而升高到大致8伏的电位以实质上防止编程。耦合到选定柱504的数据线533介于大致0伏与大致1伏之间以允许将选定电荷存储装置编程，且其它数据线532经偏置为大致2.3伏。块510中的存取线620、SGD630、SGS640及源极栅极650处于大致0伏。数据线532及533以及硅阱610针对块510及512处于相同电位。
块512中的源极栅极650经断开以实质上减小到n+型扩散区域528及部件524的电流的泄漏，且此可减小编程期间的编程干扰活动。施加到SGS640及670的电压可高于大致3伏(例如)以减小SGS640及670与存取线620及622之间的电磁场。
选定电荷存储装置在表6中所展示的电压被施加到半导体构造500时被擦除。
块512 块510
数据线532、533 约20V 约20V
存取线620、622 约0V 约20V
SGD630、660 约20V 约20V
SGS640、670 约20V 约20V
源极栅极650 约20V 约20V
部件524 约20V 约20V
硅阱610 约20V 约20V
表6
大致20伏被施加到硅阱610使得柱504上的电位升高到大致20伏。SGS640及670、部件524、源极栅极650、SGD630及660以及数据线532及533保留为浮动的且从与柱504的电容性耦合升高到大致20伏。大致0伏被施加到块512中的存取线620及622以擦除与SGS670上面的柱504相关联的电荷存储装置。块510中的存取线620保留为浮动的且从与柱504的电容性耦合升高到大致20伏。
图8是根据本发明的各种实施例的沿着线8-8的半导体构造200的横截面图。图8图解说明块218中的从数据线233延伸到p型硅阱310的柱204中的四个柱及包含存取线320及322、SGD330、SGS340以及源极栅极350的层叠。二氧化硅810在边缘处由SGD330形成。图8图解说明存取线320及322与柱204之间的电荷存储装置820。每一电荷存储装置820包含通过可为二氧化硅的隧道电介质840而与柱204中的一者分离的多晶硅存储层830。电荷存储层830通过可包含二氧化硅、氮化硅(Si3N4)及二氧化硅(ONO)的阻挡电介质850而与存取线320或322分离。
图9是根据本发明的各种实施例的方法900的流程图。在框910中，方法900开始。在框920中，将串耦合到数据线。在框930中，将串耦合到衬底。在框940中，将串中的一些串与衬底实质上电隔离。在框950中，方法900结束。各种实施例可具有比图9中所展示的活动更多或更少的活动。在一些实施例中，可重复及／或以串行或并行方式执行所述活动。一些实施例可包括按不同次序的相同活动。
图10是图解说明根据本发明的各种实施例的系统1000的图式。系统1000可包含处理器1010、存储器装置1020、存储器控制器1030、图形控制器1040、输入与输出(I／O)控制器1050、显示器1052、键盘1054、指向装置1056及外围装置1058。总线1060将所有这些装置耦合在一起。时钟产生器1070耦合到总线1060以通过总线1060将时钟信号提供到系统1000的所述装置中的至少一者。时钟产生器1070可包含在电路板(例如母板)中的振荡器。系统1000中所展示的两个或两个以上装置可形成于单个集成电路芯片中。存储器装置1020可包括根据本发明的各种实施例的本文中所描述及图(例如，参见图1A及1B)中所展示的存储器单元块100中的一者或一者以上。
根据本发明的各种实施例，存储器装置1020可包括本文中所描述及图中所展示的半导体构造200、500及800中的一者或一者以上。总线1060可为电路板上的互连迹线或可为一个或一个以上缆线。总线1060可通过无线方式(例如通过电磁辐射，举例来说，无线电波)耦合系统1000的装置。耦合到I／O控制器1050的外围装置1058可为打印机、光学装置(例如CD-ROM以及DVD读取器及写入器)、磁性装置读取器及写入器(例如软磁盘驱动器)或音频装置(例如麦克风)。
图10所表示的系统1000可包含：计算机(例如，桌上型计算机、膝上型计算机、手持式计算机、服务器、Web器具、路由器等)、无线通信装置(例如，蜂窝式电话、无绳电话、寻呼机、个人数字助理等)、计算机相关的外围装置(例如，打印机、扫描仪、监视器等)、娱乐装置(例如，电视、无线电、立体声系统、磁带及光盘播放器、盒式磁带录像机、摄像放像机、数码相机、MP3(运动图像专家组，音频层3)播放器、视频游戏、表等)及类似物。
NAND存储器装置中的电荷存储装置可在读取操作期间经受读取干扰压力。发明者已发现，上文所述的挑战以及其它挑战可借助(举例来说)耦合到一个或一个以上源极选择装置与衬底中的阱之间的串的源极栅极装置解决。读取干扰压力可通过以下方式实质上减小：在读取操作期间关断取消选择的串中的源极选择装置以实质上电隔离所述取消选择的串与衬底中的阱以实质上防止所述取消选择的串与所述阱之间的导电。耦合到衬底的导电部件可减小对衬底中的阱中的电流的电阻。
本发明已描述制作半导体装置的实例性结构及方法。虽然已描述特定实施例，但将显而易见，可对这些实施例做出各种修改及改变。因此，应将说明书及图式视为具有说明性意义而非限制性意义。
发明摘要经提供以符合需要允许读者迅速确定技术性发明的本质的摘要的37C.F.R.§1.72(b)。在理解本发明摘要将不用于解释或限制权利要求书的情况下提交本发明摘要。另外，在前述具体实施方式中，可看出，出于简化本发明的目的而将各种特征共同分组于单个实施例中。本发明的此方法不应解释为限制权利要求书。因此，特此将所附权利要求书并入到具体实施方式中，其中每一权利要求独立地作为单独实施例。

Claims (27)

1.一种设备，其包括：
电荷存储装置串，其与包括半导体材料的柱相关联；
源极栅极装置；及
源极选择装置，其耦合于所述电荷存储装置串与所述源极栅极装置之间。
2.根据权利要求1所述的设备，其进一步包括耦合于所述电荷存储装置串与数据线之间的漏极选择装置。
3.根据权利要求1所述的设备，其中所述设备包括存储器装置。
4.根据权利要求1所述的设备，其中所述设备包括系统。
5.根据权利要求1所述的设备，其进一步包括源极，其中所述源极栅极装置耦合到所述源极。
6.根据权利要求1所述的设备，其中每一电荷存储装置包括浮动栅极晶体管。
7.根据权利要求1所述的设备，其中每一电荷存储装置包括电荷陷阱晶体管。
8.根据权利要求1所述的设备，其中所述柱从数据线延伸到衬底中的阱。
9.根据权利要求1所述的设备，其中所述柱包括多晶硅。
10.根据权利要求1所述的设备，其中：
所述串为多个串中的一者；且
所述源极选择装置为多个源极选择装置中的一者，其中所述多个源极选择装置中的每一者在所述多个串中的对应一者与所述源极栅极装置之间。
11.根据权利要求1所述的设备，其中：
所述串为多个串中的一者；且
所述源极选择装置耦合于所述多个串与所述源极栅极装置之间。
12.一种设备，其包括：
多个电荷存储装置串，每一串包括与包括半导体材料的一相应柱相关联的相应多个电荷存储装置；
漏极选择栅极，其至少部分地环绕所述多个串的所述相应柱，其中所述漏极选择栅极在所述多个电荷存储装置串与相应数据线之间；
源极栅极，其至少部分地环绕所述多个串的所述相应柱；及
源极选择栅极，其至少部分地环绕所述多个串的所述相应柱，其中所述源极选择栅极在所述多个电荷存储装置串与所述源极栅极之间。
13.根据权利要求12所述的设备，其中：
所述多个串包括两个串；且
其中所述漏极选择栅极、所述源极栅极及所述源极选择栅极中的每一者至少部分地环绕与所述两个串相关联的两个柱。
14.根据权利要求12所述的设备，其中所述多个串包括串块的子块，其中所述子块通过扩散区域而与所述串块的相邻子块分离。
15.根据权利要求12所述的设备，其中：
所述漏极选择栅极包括漏极选择装置的一部分；且
所述源极选择栅极包括源极选择装置的一部分。
16.根据权利要求12所述的设备，其中所述源极栅极包括源极栅极装置的一部分。
17.一种设备，其包括：
多个块，每一块包括多个串，每一串包括与从衬底延伸的一相应柱相关联的多个电荷存储装置，所述柱包括半导体材料；及
导电部件，其耦合到所述衬底在所述块之间，其中所述导电部件经配置以偏置所述串的共用源极。
18.根据权利要求17所述的设备，其中：
所述衬底包括p型衬底；且
所述导电部件耦合到所述p型衬底中的n+型扩散区域。
19.根据权利要求18所述的设备，其进一步包括所述p型衬底中的多个n+型扩散区域，其包含所述n+型扩散区域。
20.根据权利要求17所述的设备，其中所述导电部件具有从所述衬底突出的壁形状。
21.根据权利要求17所述的设备，其中所述导电部件包括半导体材料。
22.根据权利要求21所述的设备，其中所述导电部件包括多晶硅。
23.根据权利要求17所述的设备，其中所述导电部件包括金属。
24.根据权利要求17所述的设备，其针对所述柱中的相应一者进一步包括：
漏极选择装置，其与所述相应柱相关联且耦合于所述相应电荷存储装置串与数据线之间；
源极选择装置，其与所述相应柱相关联且耦合到所述相应串；及
源极栅极装置，其与所述相应柱相关联且耦合于所述源极选择装置与所述共用源极之间，其中所述源极选择装置及所述源极栅极装置经配置以实质上控制所述柱与所述共用源极之间的导电。
25.一种方法，其包括：
将第一漏极选择栅极偏置为高于0伏的第一电压，所述第一漏极选择栅极至少部分地环绕第一多个电荷存储装置串的相应柱，其中所述第一漏极选择栅极在所述第一多个串与相应数据线之间；
将第二漏极选择栅极偏置为大致0伏，所述第二漏极选择栅极至少部分地环绕第二多个电荷存储装置串的相应柱，所述第二漏极选择栅极在所述第二多个串与所述数据线之间，每一串包括与从共用源极延伸的包括半导体材料的一相应柱相关联的相应多个电荷存储装置；
将所述共用源极偏置为大致0伏；
将源极栅极偏置为高于所述第一电压的第二电压，所述源极栅极至少部分地环绕所述第一多个串及所述第二多个串的所述相应柱，其中所述源极栅极在所述电荷存储装置与所述共用源极之间；
将第一源极选择栅极偏置为所述第一电压，所述第一源极选择栅极至少部分地环绕所述第一多个串的所述相应柱，其中所述第一源极选择栅极在所述第一多个串与所述源极栅极之间；
将第二源极选择栅极偏置为大致0伏，所述第二源极选择栅极至少部分地环绕所述第二多个串的所述相应柱，其中所述第二源极选择栅极在所述第二多个串与所述源极栅极之间；
将多个第一存取线偏置为高于所述第二电压的第三电压，所述第一存取线至少部分地环绕所述第一多个串的所述相应柱，其中所述第一存取线在所述第一漏极选择栅极与所述第一源极选择栅极之间；
将第一存取线中的选定一者偏置为介于0伏与所述第一电压之间以读取至少部分地由所述选定第一存取线环绕的所述第一多个串中的电荷存储装置；及
将多个第二存取线偏置为所述第三电压，所述第二存取线至少部分地环绕所述第二多个串的所述相应柱，其中所述第二存取线在所述第二漏极选择栅极与所述第二源极选择栅极之间。
26.一种方法，其包括：
将第一漏极选择栅极偏置为高于0伏的第一电压，所述第一漏极选择栅极至少部分地环绕第一多个电荷存储装置串的相应柱，其中所述第一漏极选择栅极在所述第一多个串与相应数据线之间；
将第二漏极选择栅极偏置为大致0伏，所述第二漏极选择栅极至少部分地环绕第二多个电荷存储装置串的相应柱，所述第二漏极选择栅极在所述第二多个串与所述数据线之间，每一串包括与从共用源极延伸的包括半导体材料的一相应柱相关联的相应多个电荷存储装置；
将所述共用源极偏置为介于0伏与所述第一电压之间；
将源极栅极偏置为大致0伏，所述源极栅极至少部分地环绕所述第一多个串及所述第二多个串的所述相应柱，其中所述源极栅极在所述电荷存储装置与所述共用源极之间；
将第一源极选择栅极偏置为介于0伏与所述第一电压之间，所述第一源极选择栅极至少部分地环绕所述第一多个串的所述相应柱，其中所述第一源极选择栅极在所述第一多个串与所述源极栅极之间；
将第二源极选择栅极偏置为介于0伏与所述第一电压之间，所述第二源极选择栅极至少部分地环绕所述第二多个串的所述相应柱，其中所述第二源极选择栅极在所述第二多个串与所述源极栅极之间；
将多个第一存取线偏置为高于所述第一电压的第二电压，所述第一存取线至少部分地环绕所述第一多个串的所述相应柱，其中所述第一存取线在所述第一漏极选择栅极与所述第一源极选择栅极之间；
将第一存取线中的选定一者偏置为高于所述第二电压的第三电压以将至少部分地由所述选定第一存取线环绕的所述第一多个串中的电荷存储装置编程；及
将多个第二存取线偏置为所述第二电压，所述第二存取线至少部分地环绕所述第二多个串的所述相应柱，其中所述第二存取线在所述第二漏极选择栅极与所述第二源极选择栅极之间。
27.一种方法，其包括：
允许第一漏极选择栅极浮动，所述第一漏极选择栅极至少部分地环绕第一多个电荷存储装置串的相应柱，其中所述第一漏极选择栅极在所述第一多个串与相应数据线之间；
允许第二漏极选择栅极浮动，所述第二漏极选择栅极至少部分地环绕第二多个电荷存储装置串的相应柱，所述第二漏极选择栅极在所述第二多个串与所述数据线之间，每一串包括与从衬底中的共用源极延伸的包括半导体材料的相应柱相关联的相应多个电荷存储装置；
将所述衬底偏置为高于0伏的擦除电压；
允许所述共用源极浮动；
允许源极栅极浮动，所述源极栅极至少部分地环绕所述第一多个串及所述第二多个串的所述相应柱，其中所述源极栅极在所述电荷存储装置与所述共用源极之间；
允许第一源极选择栅极浮动，所述第一源极选择栅极至少部分地环绕所述第一多个串的所述相应柱，其中所述第一源极选择栅极在所述第一多个串与所述源极栅极之间；
允许第二源极选择栅极浮动，所述第二源极选择栅极至少部分地环绕所述第二多个串的所述相应柱，其中所述第二源极选择栅极在所述第二多个串与所述源极栅极之间；
将多个第一存取线偏置为大致0伏，所述第一存取线至少部分地环绕所述第一多个串的所述相应柱以擦除所述第一多个串中的电荷存储装置，其中所述第一存取线在所述第一漏极选择栅极与所述第一源极选择栅极之间；及
将多个第二存取线偏置为大致0伏，所述第二存取线至少部分地环绕所述第二多个串的所述相应柱以擦除所述第二多个串中的电荷存储装置，其中所述第二存取线在所述第二漏极选择栅极与所述第二源极选择栅极之间。
CN201280043709.9A 2011-08-15 2012-08-14 包含源极栅极的设备及方法 Active CN103782344B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/210,194 US8797806B2 (en) 2011-08-15 2011-08-15 Apparatus and methods including source gates
US13/210,194 2011-08-15
PCT/US2012/050783 WO2013025710A1 (en) 2011-08-15 2012-08-14 Apparatus and methods including source gates

Publications (2)

Publication Number Publication Date
CN103782344A true CN103782344A (zh) 2014-05-07
CN103782344B CN103782344B (zh) 2015-08-19

Family

ID=47712555

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280043709.9A Active CN103782344B (zh) 2011-08-15 2012-08-14 包含源极栅极的设备及方法

Country Status (6)

Country Link
US (7) US8797806B2 (zh)
EP (2) EP3706127B1 (zh)
JP (1) JP5875687B2 (zh)
KR (2) KR102212154B1 (zh)
CN (1) CN103782344B (zh)
WO (1) WO2013025710A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9378839B2 (en) 2011-08-15 2016-06-28 Micron Technology, Inc. Apparatus and methods including source gates
CN108288483A (zh) * 2017-01-10 2018-07-17 力旺电子股份有限公司 非易失性存储器
US10541029B2 (en) 2012-08-01 2020-01-21 Micron Technology, Inc. Partial block memory operations

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8742481B2 (en) * 2011-08-16 2014-06-03 Micron Technology, Inc. Apparatuses and methods comprising a channel region having different minority carrier lifetimes
US9430735B1 (en) * 2012-02-23 2016-08-30 Micron Technology, Inc. Neural network in a memory device
KR102002802B1 (ko) 2012-09-05 2019-07-23 삼성전자주식회사 반도체 장치
JP2014063952A (ja) * 2012-09-24 2014-04-10 Toshiba Corp 不揮発性半導体記憶装置
US9318199B2 (en) 2012-10-26 2016-04-19 Micron Technology, Inc. Partial page memory operations
JP2015172990A (ja) * 2014-03-12 2015-10-01 株式会社東芝 不揮発性半導体記憶装置
JP2015176623A (ja) * 2014-03-14 2015-10-05 株式会社東芝 半導体記憶装置及びメモリコントローラ
US9318200B2 (en) 2014-08-11 2016-04-19 Micron Technology, Inc. Methods and apparatuses including a string of memory cells having a first select transistor coupled to a second select transistor
US9613973B2 (en) * 2014-10-03 2017-04-04 Micron Technology, Inc. Memory having a continuous channel
US9633719B2 (en) * 2015-05-29 2017-04-25 Micron Technology, Inc. Programming memory cells to be programmed to different levels to an intermediate level from a lowest level
US10103162B2 (en) * 2015-07-30 2018-10-16 Snu R&Db Foundation Vertical neuromorphic devices stacked structure and array of the structure
US9779829B2 (en) 2015-11-17 2017-10-03 Micron Technology, Inc. Erasing memory segments in a memory block of memory cells using select gate control line voltages
US9972397B2 (en) * 2016-06-24 2018-05-15 SK Hynix Inc. Semiconductor memory device and operating method thereof
CN108074618A (zh) * 2016-11-15 2018-05-25 旺宏电子股份有限公司 存储器阵列的操作方法
US11271002B2 (en) * 2019-04-12 2022-03-08 Micron Technology, Inc. Methods used in forming a memory array comprising strings of memory cells

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060261404A1 (en) * 2003-12-17 2006-11-23 Micron Technology, Inc. Vertical NROM NAND flash memory array
US20090180324A1 (en) * 2008-01-15 2009-07-16 Ramaswamy D V Nirmal Semiconductor Constructions, NAND Unit Cells, Methods Of Forming Semiconductor Constructions, And Methods Of Forming NAND Unit Cells
US20090230454A1 (en) * 2008-03-13 2009-09-17 Pekny Theodore T Memory array with a pair of memory-cell strings to a single conductive pillar

Family Cites Families (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994014196A1 (en) 1992-12-08 1994-06-23 National Semiconductor Corporation High density contactless flash eprom array using channel erase
US5835396A (en) 1996-10-17 1998-11-10 Zhang; Guobiao Three-dimensional read-only memory
US6870769B1 (en) 1996-12-28 2005-03-22 Hyundai Electronics Industries Co., Ltd. Decoder circuit used in a flash memory device
JP3890647B2 (ja) * 1997-01-31 2007-03-07 ソニー株式会社 不揮発性半導体記憶装置
JP3805867B2 (ja) 1997-09-18 2006-08-09 株式会社東芝 不揮発性半導体記憶装置
US6272044B2 (en) 1998-10-26 2001-08-07 Rohm Co., Ltd. Semiconductor storage device and method of driving thereof
DE69937559T2 (de) 1999-09-10 2008-10-23 Stmicroelectronics S.R.L., Agrate Brianza Nicht-flüchtige Speicher mit Erkennung von Kurzschlüssen zwischen Wortleitungen
US6307781B1 (en) 1999-09-30 2001-10-23 Infineon Technologies Aktiengesellschaft Two transistor flash memory cell
KR100399363B1 (ko) * 2001-01-11 2003-09-26 삼성전자주식회사 반도체 장치 및 그 형성 방법
JP2002245786A (ja) 2001-02-16 2002-08-30 Sharp Corp 半導体集積回路装置およびその制御方法
US7233522B2 (en) 2002-12-31 2007-06-19 Sandisk 3D Llc NAND memory array incorporating capacitance boosting of channel regions in unselected memory cells and method for operation of same
JP2004220740A (ja) 2003-01-17 2004-08-05 Seiko Epson Corp 強誘電体記憶装置
JP2004326864A (ja) 2003-04-22 2004-11-18 Toshiba Corp 不揮発性半導体メモリ
US7023739B2 (en) 2003-12-05 2006-04-04 Matrix Semiconductor, Inc. NAND memory array incorporating multiple write pulse programming of individual memory cells and method for operation of same
US20050128807A1 (en) * 2003-12-05 2005-06-16 En-Hsing Chen Nand memory array incorporating multiple series selection devices and method for operation of same
KR100559714B1 (ko) * 2004-04-19 2006-03-10 주식회사 하이닉스반도체 낸드 플래시 메모리 소자 및 이의 프로그램 방법
US7599228B1 (en) * 2004-11-01 2009-10-06 Spansion L.L.C. Flash memory device having increased over-erase correction efficiency and robustness against device variations
US7196930B2 (en) * 2005-04-27 2007-03-27 Micron Technology, Inc. Flash memory programming to reduce program disturb
US8032688B2 (en) 2005-06-30 2011-10-04 Intel Corporation Micro-tile memory interfaces
US7259991B2 (en) 2005-09-01 2007-08-21 Micron Technology, Inc. Operation of multiple select gate architecture
JP3976774B1 (ja) 2006-03-10 2007-09-19 株式会社Ｇｅｎｕｓｉｏｎ 不揮発性半導体記憶装置およびその制御方法
JP5016832B2 (ja) 2006-03-27 2012-09-05 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
US7561469B2 (en) * 2006-03-28 2009-07-14 Micron Technology, Inc. Programming method to reduce word line to word line breakdown for NAND flash
US7440321B2 (en) 2006-04-12 2008-10-21 Micron Technology, Inc. Multiple select gate architecture with select gates of different lengths
US7433231B2 (en) 2006-04-26 2008-10-07 Micron Technology, Inc. Multiple select gates with non-volatile memory cells
US7450422B2 (en) * 2006-05-11 2008-11-11 Micron Technology, Inc. NAND architecture memory devices and operation
US7626866B2 (en) 2006-07-28 2009-12-01 Micron Technology, Inc. NAND flash memory programming
KR101258983B1 (ko) 2006-09-19 2013-04-29 삼성전자주식회사 가변저항 소자를 이용한 반도체 메모리 장치 및 그 동작방법
US7778086B2 (en) 2007-01-25 2010-08-17 Micron Technology, Inc. Erase operation control sequencing apparatus, systems, and methods
US7804718B2 (en) 2007-03-07 2010-09-28 Mosaid Technologies Incorporated Partial block erase architecture for flash memory
KR101448169B1 (ko) 2008-01-02 2014-10-13 삼성전자주식회사 멀티-플레인 구조의 3차원 메모리 장치
KR20090106869A (ko) 2008-04-07 2009-10-12 삼성전자주식회사 3차원 메모리 장치 및 그것의 구동 방법
KR101539697B1 (ko) * 2008-06-11 2015-07-27 삼성전자주식회사 수직형 필라를 활성영역으로 사용하는 3차원 메모리 장치,그 제조 방법 및 그 동작 방법
US8134868B2 (en) * 2008-11-06 2012-03-13 Micron Technology, Inc. Memory device biasing method and apparatus
JP2010118580A (ja) * 2008-11-14 2010-05-27 Toshiba Corp 不揮発性半導体記憶装置
US8040744B2 (en) 2009-01-05 2011-10-18 Sandisk Technologies Inc. Spare block management of non-volatile memories
JP2010192569A (ja) * 2009-02-17 2010-09-02 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
US8169827B2 (en) * 2009-02-20 2012-05-01 Hynix Semiconductor Inc. NAND flash memory string apparatus and methods of operation thereof
JP4856203B2 (ja) * 2009-03-23 2012-01-18 株式会社東芝 不揮発性半導体記憶装置
US8832353B2 (en) 2009-04-07 2014-09-09 Sandisk Technologies Inc. Host stop-transmission handling
CN102341865B (zh) * 2009-04-30 2014-07-16 力晶股份有限公司 Nand闪存装置的编程方法
KR101624980B1 (ko) 2009-06-19 2016-05-27 삼성전자주식회사 비휘발성 메모리 소자
KR101635504B1 (ko) 2009-06-19 2016-07-04 삼성전자주식회사 3차원 수직 채널 구조를 갖는 불 휘발성 메모리 장치의 프로그램 방법
KR101066696B1 (ko) * 2009-06-29 2011-09-21 주식회사 하이닉스반도체 불휘발성 메모리 소자
WO2011019794A2 (en) 2009-08-11 2011-02-17 Texas Memory Systems, Inc. Method and apparatus for addressing actual or predicted failures in a flash-based storage system
US8320181B2 (en) 2009-08-25 2012-11-27 Micron Technology, Inc. 3D memory devices decoding and routing systems and methods
JP2011049206A (ja) * 2009-08-25 2011-03-10 Toshiba Corp 半導体装置の製造方法及び半導体装置
KR101113767B1 (ko) * 2009-10-19 2012-02-27 주식회사 하이닉스반도체 3차원 구조의 비휘발성 메모리 소자, 그 동작 방법 및 제조 방법
US8223525B2 (en) 2009-12-15 2012-07-17 Sandisk 3D Llc Page register outside array and sense amplifier interface
KR101658479B1 (ko) * 2010-02-09 2016-09-21 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
US8542534B2 (en) * 2010-04-08 2013-09-24 Micron Technology, Inc. Select gate programming in a memory device
KR20110132820A (ko) 2010-06-03 2011-12-09 삼성전자주식회사 다수개의 반도체 레이어가 적층 된 반도체 메모리 장치 및 시스템
US20110297912A1 (en) 2010-06-08 2011-12-08 George Samachisa Non-Volatile Memory Having 3d Array of Read/Write Elements with Vertical Bit Lines and Laterally Aligned Active Elements and Methods Thereof
US8237213B2 (en) * 2010-07-15 2012-08-07 Micron Technology, Inc. Memory arrays having substantially vertical, adjacent semiconductor structures and the formation thereof
KR101732585B1 (ko) * 2010-08-26 2017-05-04 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
US8559229B2 (en) 2010-09-30 2013-10-15 Samsung Electronics Co., Ltd. Flash memory device and wordline voltage generating method thereof
JP5092005B2 (ja) 2010-10-08 2012-12-05 株式会社小松製作所 建設機械のキャブ
KR101771619B1 (ko) * 2011-02-09 2017-08-28 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 구동 방법
JP2013004123A (ja) 2011-06-14 2013-01-07 Toshiba Corp 不揮発性半導体記憶装置
US8797806B2 (en) 2011-08-15 2014-08-05 Micron Technology, Inc. Apparatus and methods including source gates
US9171627B2 (en) * 2012-04-11 2015-10-27 Aplus Flash Technology, Inc. Non-boosting program inhibit scheme in NAND design
US10541029B2 (en) 2012-08-01 2020-01-21 Micron Technology, Inc. Partial block memory operations
KR20140020628A (ko) * 2012-08-10 2014-02-19 에스케이하이닉스 주식회사 반도체 메모리 장치
US9318199B2 (en) 2012-10-26 2016-04-19 Micron Technology, Inc. Partial page memory operations
US9147493B2 (en) * 2013-06-17 2015-09-29 Micron Technology, Inc. Shielded vertically stacked data line architecture for memory
US9252148B2 (en) * 2014-01-22 2016-02-02 Micron Technology, Inc. Methods and apparatuses with vertical strings of memory cells and support circuitry
US9318200B2 (en) * 2014-08-11 2016-04-19 Micron Technology, Inc. Methods and apparatuses including a string of memory cells having a first select transistor coupled to a second select transistor
US9620217B2 (en) * 2014-08-12 2017-04-11 Macronix International Co., Ltd. Sub-block erase
KR102524923B1 (ko) * 2018-06-20 2023-04-26 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060261404A1 (en) * 2003-12-17 2006-11-23 Micron Technology, Inc. Vertical NROM NAND flash memory array
US20090180324A1 (en) * 2008-01-15 2009-07-16 Ramaswamy D V Nirmal Semiconductor Constructions, NAND Unit Cells, Methods Of Forming Semiconductor Constructions, And Methods Of Forming NAND Unit Cells
US20090230454A1 (en) * 2008-03-13 2009-09-17 Pekny Theodore T Memory array with a pair of memory-cell strings to a single conductive pillar

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9378839B2 (en) 2011-08-15 2016-06-28 Micron Technology, Inc. Apparatus and methods including source gates
US9779816B2 (en) 2011-08-15 2017-10-03 Micron Technology, Inc. Apparatus and methods including source gates
US10783967B2 (en) 2011-08-15 2020-09-22 Micron Technology, Inc. Apparatus and methods including source gates
US11211126B2 (en) 2011-08-15 2021-12-28 Micron Technology, Inc. Apparatus and methods including source gates
US10541029B2 (en) 2012-08-01 2020-01-21 Micron Technology, Inc. Partial block memory operations
US11626162B2 (en) 2012-08-01 2023-04-11 Micron Technology, Inc. Partial block memory operations
CN108288483A (zh) * 2017-01-10 2018-07-17 力旺电子股份有限公司 非易失性存储器
CN108288483B (zh) * 2017-01-10 2021-01-12 力旺电子股份有限公司 非易失性存储器

Also Published As

Publication number Publication date
KR20140059233A (ko) 2014-05-15
US20180122481A1 (en) 2018-05-03
EP2745295A4 (en) 2016-02-24
JP5875687B2 (ja) 2016-03-02
US10783967B2 (en) 2020-09-22
US20130044549A1 (en) 2013-02-21
US20140340963A1 (en) 2014-11-20
EP2745295B1 (en) 2020-04-22
JP2014529889A (ja) 2014-11-13
US8797806B2 (en) 2014-08-05
CN103782344B (zh) 2015-08-19
EP3706127A1 (en) 2020-09-09
KR101866236B1 (ko) 2018-06-12
KR102212154B1 (ko) 2021-02-05
US20190279715A1 (en) 2019-09-12
US20160343438A1 (en) 2016-11-24
US11211126B2 (en) 2021-12-28
US9779816B2 (en) 2017-10-03
US10170189B2 (en) 2019-01-01
EP3706127B1 (en) 2023-03-08
EP2745295A1 (en) 2014-06-25
KR20180064571A (ko) 2018-06-14
US9378839B2 (en) 2016-06-28
US20210174874A1 (en) 2021-06-10
WO2013025710A1 (en) 2013-02-21
US20220189552A1 (en) 2022-06-16

Similar Documents

Publication Publication Date Title
CN103782344B (zh) 包含源极栅极的设备及方法
US9030882B2 (en) Apparatuses and methods including memory array data line selection
CN102148059B (zh) 非易失性存储器件、其操作方法和包括其的存储系统
KR102116668B1 (ko) 불 휘발성 메모리 장치 및 불 휘발성 메모리 장치의 동작 방법
JP2019522307A (ja) 複数の選択ゲートと異なるバイアス条件を有するメモリ素子
CN103620781A (zh) 具有多个层叠的半导体设备及方法
CN109256165B (zh) 存储装置及其操作方法
KR20140071792A (ko) 3차원 구조의 메모리 셀 어레이를 포함하는 불휘발성 메모리
KR20150116515A (ko) 불 휘발성 메모리 장치
US8508993B2 (en) Method and apparatus of performing an erase operation on a memory integrated circuit
US20090251964A1 (en) Nonvolatile semiconductor memory device
JP6836122B2 (ja) 半導体記憶装置、集積回路装置、及び、電子機器
TWI762210B (zh) 記憶體裝置之操作方法
KR102263175B1 (ko) 전압 생성 회로를 포함하는 메모리 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant