KR20150116515A - 불 휘발성 메모리 장치 - Google Patents

불 휘발성 메모리 장치 Download PDF

Info

Publication number
KR20150116515A
KR20150116515A KR1020140041155A KR20140041155A KR20150116515A KR 20150116515 A KR20150116515 A KR 20150116515A KR 1020140041155 A KR1020140041155 A KR 1020140041155A KR 20140041155 A KR20140041155 A KR 20140041155A KR 20150116515 A KR20150116515 A KR 20150116515A
Authority
KR
South Korea
Prior art keywords
memory
pass
length
transistors
block
Prior art date
Application number
KR1020140041155A
Other languages
English (en)
Other versions
KR102242037B1 (ko
Inventor
박안수
김인모
황정석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020140041155A priority Critical patent/KR102242037B1/ko
Priority to US14/578,632 priority patent/US9576612B2/en
Publication of KR20150116515A publication Critical patent/KR20150116515A/ko
Application granted granted Critical
Publication of KR102242037B1 publication Critical patent/KR102242037B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1657—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2253—Address circuits or decoders
    • G11C11/2257—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0028—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

본 발명에 따른 불 휘발성 메모리 장치는 제 1 워드 라인들에 연결되는 제 1 메모리 블록, 상기 제 1 메모리 블록과 수직 방향으로 배열되고, 제 2 워드 라인들에 연결되는 제 2 메모리 블록, 상기 제 1 워드 라인들을 인에이블하기 위한 제 1 패스 트랜지스터들, 그리고 상기 제 2 워드 라인들을 인에이블하기 위한 제 2 패스 트랜지스터들을 포함하되, 상기 제 1 및 제 2 패스 트랜지스터들은 상기 제 1 및 제 2 메모리 블록들과 수평 방향으로 배열된다.

Description

불 휘발성 메모리 장치{NONVOLATILE MEMORY DEVICE}
본 발명은 반도체 메모리에 관한 것으로, 좀 더 구체적으로는 불 휘발성 메모리 장치에 관한 것이다.
반도체 메모리 장치(semiconductor memory device)는 실리콘(Si, silicon), 게르마늄(Ge, Germanium), 비화 갈륨(GaAs, gallium arsenide), 인화인듐(InP, indium phospide) 등과 같은 반도체를 이용하여 구현되는 기억장치이다. 반도체 메모리 장치는 크게 휘발성 메모리 장치(Volatile memory device)와 불휘발성 메모리 장치(Nonvolatile memory device)로 구분된다.
휘발성 메모리 장치는 전원 공급이 차단되면 저장하고 있던 데이터가 소멸되는 메모리 장치이다. 휘발성 메모리 장치에는 SRAM (Static RAM), DRAM (Dynamic RAM), SDRAM (Synchronous DRAM) 등이 있다. 불휘발성 메모리 장치는 전원 공급이 차단되어도 저장하고 있던 데이터를 유지하는 메모리 장치이다. 불휘발성 메모리 장치에는 ROM (Read Only Memory), PROM (Programmable ROM), EPROM (Electrically Programmable ROM), EEPROM (Electrically Erasable and Programmable ROM), 플래시 메모리 장치, PRAM (Phase-change RAM), MRAM (Magnetic RAM), RRAM (Resistive RAM), FRAM (Ferroelectric RAM) 등이 있다. 플래시 메모리 장치는 크게 노어 타입과 낸드 타입으로 구분된다.
최근에, 반도체 메모리 장치의 집적도를 향상시키기 위하여, 3차원 어레이 구조를 갖는 반도체 메모리 장치가 연구되고 있다.
본 발명의 목적은 집적도가 향상된 불 휘발성 메모리 장치를 제공하는 데에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 불 휘발성 메모리 장치는 제 1 워드 라인들에 연결되는 제 1 메모리 블록; 상기 제 1 메모리 블록과 수직 방향으로 배열되고, 제 2 워드 라인들에 연결되는 제 2 메모리 블록; 상기 제 1 워드 라인들을 인에이블하기 위한 제 1 패스 트랜지스터들; 그리고 상기 제 2 워드 라인들을 인에이블하기 위한 제 2 패스 트랜지스터들을 포함하되, 상기 제 1 및 제 2 패스 트랜지스터들은 상기 제 1 및 제 2 메모리 블록들과 수평 방향으로 배열된다.
실시 예로서, 상기 제 1 워드 라인들을 인에이블하기 위한 제 3 패스 트랜지스터들; 그리고 상기 제 2 워드 라인들을 인에이블하기 위한 제 4 패스 트랜지스터들을 더 포함하되, 상기 제 3 및 제 4 패스 트랜지스터들은 상기 제 1 및 제 2 메모리 블록들과 수평 방향으로 배열된다.
실시 예로서, 상기 제 3 및 제 4 패스 트랜지스터들은 상기 제 1 및 제 2 메모리 블록들을 기준으로 상기 제 1 및 제 2 패스 트랜지스터들과 반대 방향에 위치한다.
실시 예로서, 상기 제 1 및 제 2 메모리 블록들은 제 1 방향으로 제 1 길이를 가지고, 상기 제 1 패스 트랜지스터들을 포함하는 제 1 패스 회로부 또는 상기 제 2 패스 트랜지스터들을 포함하는 제 2 패스 회로부는 상기 제 1 방향으로 상기 제 1 길이의 2배인 제 2 길이를 가진다.
실시 예로서, 상기 제 1 또는 제 2 패스 트랜지스터들은 상기 제 1 방향으로 나란하게 배열된다.
실시 예로서, 상기 제 1 패스 트랜지스터들은 상기 제 2 패스 트랜지스터들과 상기 제 1 메모리 블록들 사이에 위치한다.
상기 목적을 달성하기 위한 본 발명에 따른 복수의 워드 라인들과 연결되는 복수의 메모리 블록들; 및 각각의 메모리 블록을 인에이블하기 위한 복수의 패스 트랜지스터부들을 포함하되, 상기 각각의 메모리 블록을 인에이블하기 위한 각각의 패스 트랜지스터부는 상기 복수의 메모리 블록들과 수평 방향으로 배열된다.
실시 예로서, 상기 복수의 패스 트랜지스터부들은 상기 복수의 메모리 블록들 중 제 1 내지 제 4 메모리 블록들 각각의 워드 라인들과 연결되는 제 1 내지 제 4 패스 트랜지스터부들을 포함하고, 상기 제 1 내지 제 3 패스 트랜지스터부들은 상기 제 4 패스 트랜지스터부와 상기 복수의 메모리 블록들 사이에 배치된다.
실시 예로서, 상기 복수의 메모리 블록들은 제 1 방향으로 배열되고, 상기 제 1 내지 제 3 패스 트랜지스터부들은 상기 제 1 방향으로 배열된다.
실시 예로서, 상기 제 1 내지 제 4 패스 트랜지스터부들 각각에 포함된 패스 트랜지스터들은 상기 제 1 방향으로 나란하게 배열된다.
실시 예로서, 상기 복수의 패스 트랜지스터부들은 상기 복수의 메모리 블록들 중 제 1 내지 제 4 메모리 블록들 각각의 워드 라인들과 연결되는 제 5 내지 제 8 패스 트랜지스터부들을 더 포함하고, 상기 제 5 내지 제 7 패스 트랜지스터부들은 상기 제 8 패스 트랜지스터부와 상기 복수의 메모리 블록들 사이에 배치된다.
실시 예로서, 상기 제 5 내지 제 8 패스 트랜지스터부들은 상기 복수의 메모리 블록들을 기준으로 상기 제 1 내지 제 4 패스 트랜지스터부들과 반대 방향에 배치된다.
실시 예로서, 상기 복수의 메모리 블록들은 제 1 방향으로 배열되고, 상기 제 5 내지 제 7 패스 트랜지스터부들은 상기 제 1 방향으로 배열된다.
실시 예로서, 상기 제 5 내지 제 8 패스 트랜지스터부들 각각에 포함된 패스 트랜지스터들은 상기 제 1 방향으로 나란하게 배열된다.
실시 예로서, 상기 복수의 메모리 블록들은 제 1 방향으로 배열되고, 상기 복수의 메모리 블록들 각각은 상기 제 1 방향으로 제 1 길이를 가지고, 상기 제 1 내지 제 3 패스 회로들 각각은 상기 제 1 방향으로 상기 제 1 길이보다 크고 상기 제 1 길이의 2배보다 작은 제 2 길이를 가진다.
이상과 같은 본 발명의 실시 예에 따르면, 블록 게이팅부가 차지하는 면적이 감소한다. 따라서, 향상된 집적도를 갖는 불 휘발성 메모리 장치가 제공될 수 있다.
도 1은 본 발명의 실시 예에 따른 불 휘발성 메모리 장치를 보여주는 블록도이다.
도 2는 도 1의 메모리 셀 어레이 및 블록 게이팅부를 예시적으로 보여주는 블록도이다.
도 3은 도 1의 메모리 셀 어레이 및 블록 게이팅부를 보여주는 사시도이다.
도 4는 도 2 및 도 3의 메모리 블록들(BLK1~BLKz) 중 하나의 메모리 블록(BLKa)의 일부를 보여주는 실시 예에 따른 평면도이다.
도 5는 도 4의 메모리 블록(BLKa)의 Ⅰ-Ⅰ' 선에 따른 사시단면도이다.
도 6은 도 4의 Ⅰ-Ⅰ' 선에 따른 단면도이다.
도 7은 도 6의 셀 트랜지스터들(MT) 중 하나를 보여주는 확대도이다.
도 8은 메모리 블록(BLKa)의 실시 예에 따른 등가 회로(BLKa)를 보여주는 회로도이다.
도 9는 도 2의 패스 회로들(PC11~PCz1) 중 하나(PCk1)를 보여주는 회로도이다.
도 10은 도 2의 패스 회로들(PC12~PCz2) 중 하나(PCk2)를 보여주는 회로도이다.
도 11은 도 2의 메모리 셀 어레이 및 블록 게이팅부를 예시적으로 보여주는 실시 예에 따른 평면도이다.
도 12는 도 11의 패스 회로들(PC11a~PC41a)을 자세히 보여주는 평면도이다.
도 13은 도 2의 메모리 셀 어레이 및 블록 게이팅부를 예시적으로 보여주는 다른 실시 예에 따른 평면도이다.
도 14는 도 13의 패스 회로들(PC11b~PC41b)을 자세히 보여주는 평면도이다.
도 15는 도 2의 메모리 셀 어레이 및 블록 게이팅부를 예시적으로 보여주는 또 다른 실시 예에 따른 평면도이다.
도 16은 도 15의 패스 회로들(PC11c~PC41c)을 자세히 보여주는 평면도이다.
도 17은 본 발명의 실시 예에 따른 메모리 시스템을 보여주는 블록도이다.
도 18은 본 발명의 다른 실시 예에 따른 메모리 시스템을 보여주는 블록도이다.
도 19는 본 발명의 실시 예에 따른 메모리 카드를 보여준다.
도 20은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD, Solid State Drive)를 보여준다.
도 21은 본 발명의 실시 예에 따른 컴퓨팅 장치를 보여주는 블록도이다.
앞의 일반적인 설명 및 다음의 상세한 설명 모두 예시적이라는 것이 이해되어야 하며, 청구된 발명의 부가적인 설명이 제공되는 것으로 여겨져야 한다. 참조 부호들이 본 발명의 바람직한 실시 예들에 상세히 표시되어 있으며, 그것의 예들이 참조 도면들에 표시되어 있다. 가능한 어떤 경우에도, 동일한 참조 번호들이 동일한 또는 유사한 부분을 참조하기 위해서 설명 및 도면들에 사용된다.
이하에서는, 불 휘발성 메모리 장치가 본 발명의 특징 및 기능을 설명하기 위한 저장 장치 또는 전자 장치의 한 예로서 사용될 것이다. 또한, 이동되는 데이터 단위를 섹터 단위로 가정하여 본 발명의 특징이 설명되었으나, 데이터 단위가 섹터 단위에만 국한되지 않는다. 하지만, 이 기술 분야에 정통한 사람은 여기에 기재된 내용에 따라 본 발명의 다른 이점들 및 성능을 쉽게 이해할 수 있을 것이다. 또한, 저장 매체로서 낸드 플래시 메모리를 예로 들어 설명되었으나, 또 다른 불 휘발성 메모리 장치들로 구성될 수 있다. 예를 들면, 저장 매체로서 PRAM, MRAM, ReRAM, FRAM, NOR 플래시 메모리 등이 사용될 수 있으며, 이종의 메모리 장치들이 혼용되는 메모리 시스템에도 적용될 수 있다.
본 발명은 다른 실시 예들을 통해 구현되거나 적용될 수 있을 것이다. 게다가, 상세한 설명은 본 발명의 범위, 기술적 사상 그리고 다른 목적으로부터 상당히 벗어나지 않고 관점 및 응용에 따라 수정되거나 변경될 수 있다. 이하, 본 발명에 따른 실시 예를 첨부된 도면을 참조하여 상세히 설명한다.
도 1은 본 발명의 실시 예에 따른 불 휘발성 메모리 장치를 보여주는 블록도이다. 도 1을 참조하면, 불 휘발성 메모리 장치(100)는 메모리 셀 어레이(110), 블록 게이팅부(120), 어드레스 디코더(130), 읽기 및 쓰기 회로(140), 그리고 제어 로직(150)을 포함할 수 있다.
메모리 셀 어레이(110)는 복수의 메모리 블록들을 포함할 수 있다. 각 메모리 블록은 기판상에 행 및 열 방향을 따라 배치된 복수의 메모리 셀들을 포함할 수 있다. 각 셀 스트링은 기판과 수직한 방향을 따라 적층된 복수의 메모리 셀들을 포함할 수 있다. 즉, 메모리 셀들은 기판상에서 행 및 열을 따라 제공되며, 기판과 수직한 방향으로 적층되어 3차원 구조를 형성할 수 있다. 예시적으로, 메모리 셀 어레이(110)는 셀 당 하나 또는 그 이상의 비트를 저장할 수 있는 복수의 메모리 셀들을 포함할 수 있다.
블록 게이팅부(120)는 스트링 선택 라인들(SSL), 워드 라인들(WL), 그리고 접지 선택 라인들(GSL)을 통해 메모리 셀 어레이(110)와 연결될 수 있다. 블록 게이팅부(120)는 스트링 라인들(SS), 선택 라인들(S), 그리고 접지 라인들(GS)을 통해 어드레스 디코더(130)에 연결될 수 있다. 블록 게이팅부(120)는 어드레스 디코더(130)로부터 블록 선택 신호(BSS)를 수신할 수 있다.
블록 게이팅부(120)는 블록 선택 신호(BSS)에 응답하여 메모리 셀 어레이(110)의 메모리 블록을 선택할 수 있다. 블록 게이팅부(120)는 선택된 메모리 블록의 스트링 선택 라인들(SSL), 워드 라인들(WL), 그리고 접지 선택 라인 또는 접지 선택 라인들(GSL)을 스트링 라인들(SS), 선택 라인들(S), 그리고 접지 라인 또는 접지 라인들(GS)과 전기적으로 연결할 수 있다.
어드레스 디코더(130)는 스트링 라인들(SS), 선택 라인들(S), 그리고 접지 라인 또는 접지 라인들(GS)을 통해 블록 게이팅부(120)에 연결될 수 있다. 어드레스 디코더(130)는 제어 로직(150)의 제어에 응답하여 동작하도록 구성될 수 있다. 어드레스 디코더(130)는 외부로부터 어드레스(ADDR)를 수신할 수 있다.
어드레스 디코더(130)는 수신된 어드레스(ADDR) 중 행 어드레스를 디코딩하도록 구성될 수 있다. 어드레스 디코더(130)는 디코딩된 행 어드레스 중 디코딩된 블록 어드레스에 기반하여 블록 선택 신호(BSS)를 출력할 수 있다. 어드레스 디코더(130)는 선택 라인들(S) 중 디코딩된 행 어드레스에 대응하는 선택 라인을 선택하도록 구성될 수 있다. 어드레스 디코더(130)는 스트링 라인들(SS), 그리고 접지 라인 또는 접지 라인들(GS) 중 디코딩된 행 어드레스에 대응하는 스트링 라인 및 접지 라인을 선택하도록 구성될 수 있다.
어드레스 디코더(130)는 수신된 어드레스(ADDR) 중 열 어드레스를 디코딩하도록 구성될 수 있다. 어드레스 디코더(130)는 디코딩된 열 어드레스(DCA)를 읽기 및 쓰기 회로(140)에 전달할 수 있다.
예를 들면, 어드레스 디코더(130)는 행 어드레스를 디코딩하는 행 디코더, 열 어드레스를 디코딩하는 열 디코더, 수신된 어드레스(ADDR)를 저장하는 어드레스 버퍼를 포함할 수 있다.
읽기 및 쓰기 회로(140)는 비트 라인들(BL)을 통해 메모리 셀 어레이(110)에 연결될 수 있다. 읽기 및 쓰기 회로(140)는 외부와 데이터(DATA)를 교환하도록 구성될 수 있다. 읽기 및 쓰기 회로(140)는 제어 로직(150)의 제어에 응답하여 동작할 수 있다. 읽기 및 쓰기 회로(140)는 어드레스 디코더(130)로부터 디코딩된 열 어드레스(DCA)를 수신할 수 있다. 디코딩된 열 어드레스(DCA)에 응답하여, 읽기 및 쓰기 회로(140)는 비트 라인들(BL)을 선택할 수 있다.
예를 들면, 읽기 및 쓰기 회로(140)는 외부로부터 데이터(DATA)를 수신하고, 수신된 데이터(DATA)를 메모리 셀 어레이(110)에 기입할 수 있다. 읽기 및 쓰기 회로(140)는 메모리 셀 어레이(110)로부터 데이터(DATA)를 읽고, 외부로 출력할 수 있다. 읽기 및 쓰기 회로(140)는 메모리 셀 어레이(110)의 제 1 저장 영역으로부터 데이터를 읽고, 읽어진 데이터를 메모리 셀 어레이(110)의 제 2 저장 영역에 기입할 수 있다. 즉, 읽기 및 쓰기 회로(140)는 카피-백(copy-back) 동작을 수행할 수 있다.
예시적으로, 읽기 및 쓰기 회로(140)는 페이지 버퍼(또는 페이지 레지스터), 열 선택 회로, 데이터 버퍼 등과 같은 구성 요소들을 포함할 수 있다. 또한, 읽기 및 쓰기 회로(140)는 감지 증폭기, 쓰기 드라이버, 열 선택 회로, 데이터 버퍼 등과 같은 구성 요소들을 포함할 수 있다.
제어 로직(150)은 어드레스 디코더(130)와 읽기 및 쓰기 회로(140)에 연결될 수 있다. 제어 로직(150)은 불 휘발성 메모리 장치(100)의 제반 동작을 제어하도록 구성될 수 있다.
도 2는 도 1의 메모리 셀 어레이 및 블록 게이팅부를 예시적으로 보여주는 블록도이다. 도 2를 참조하면, 메모리 셀 어레이(110)는 복수의 메모리 블록들(BLK1~BLKz)을 포함할 수 있다. 각 메모리 블록은 복수의 스트링 선택 라인들(SSL), 복수의 워드 라인들(WL), 그리고 하나 또는 복수의 접지 선택 라인(GSL)을 통해 블록 게이팅부에 연결될 수 있다. 블록 게이팅부는 메모리 셀 어레이(110)를 중심으로 양쪽에 배치될 수 있다. 예를 들면, 홀수 번째 워드 라인들은 제 1 블록 게이팅부(120_1)에 연결될 수 있다. 제 1 블록 게이팅부(120_1)는 제 1 어드레스 디코더(130_1)와 연결될 수 있다. 짝수 번째 워드 라인들은 제 2 블록 게이팅부(120_2)에 연결될 수 있다. 제 2 블록 게이팅부(120_2)는 제 2 어드레스 디코더(130_2)와 연결될 수 있다.
제 1 블록 게이팅부(120_1)는 복수의 패스 회로들(PC11~PCz1)을 포함할 수 있다. 복수의 패스 회로들(PC11~PCz1)은 복수의 메모리 블록들(BLK1~BLKz)에 각각 대응할 수 있다. 제 2 블록 게이팅부(120_1)는 복수의 패스 회로들(PC12~PCz2)을 포함할 수 있다. 복수의 패스 회로들(PC12~PCz2)은 복수의 메모리 블록들(BLK1~BLKz)에 각각 대응할 수 있다. 패스 회로들(PC11, PC12)은 제 1 메모리 블록(BLK1)에 대응한다. 패스 회로들(PC21, PC22)은 제 2 메모리 블록(BLK2)에 대응한다. 패스 회로들(PCz1, PCz2)은 제 z 메모리 블록(BLKz)에 대응한다.
패스 회로들(PC11~PCz1, PC12~PCz2) 중 선택된 메모리 블록에 대응하는 패스 회로는 블록 선택 신호(BSS)에 응답하여, 메모리 블록들(BLK1~BLKz) 중 선택된 메모리 블록의 스트링 선택 라인들(SSL), 워드 라인들(WL), 그리고 접지 선택 라인(GSL)을 스트링 라인들(SS), 선택 라인들(S), 그리고 접지 라인(GS)과 전기적으로 연결할 수 있다.
도 3은 도 1의 메모리 셀 어레이 및 블록 게이팅부를 보여주는 사시도이다. 도 3을 참조하면, 메모리 셀 어레이(110)는 3차원 구조(또는 수직 구조)를 가질 수 있다. 예를 들면, 메모리 블록들(BLK1~BLKz)은 제 1 및 제 3 방향들을 따라 신장된 평면 상에, 제 2 방향을 따라 적층된 구조물로서 형성될 수 있다.
블록 게이팅부(120)는 평면 구조를 가질 수 있다. 블록 게이팅부(120)는 제 1 및 제 3 방향들을 따라 신장된 평면 상에 형성될 수 있다.
메모리 셀 어레이(110) 및 블록 게이팅부(120)는 금속층(ML, Metal Layers)을 통해 서로 연결될 수 있다. 금속층(ML)은 메모리 셀 어레이(110) 및 블록 게이팅부(120) 상에 형성될 수 있다. 메모리 셀 어레이(110)는 셀 플러그들(CPLG)을 통해 금속층(ML)과 연결될 수 있다. 블록 게이팅부(120)는 주변 플러그들(PPLG)을 통해 금속층(ML)과 연결될 수 있다.
도 3에서, 메모리 셀 어레이(110) 및 블록 게이팅부(120)의 일부에 셀 플러그들(CPLG) 및 주변 플러그들(PPLG)이 도시되어 있다. 그러나, 셀 플러그들(CPLG) 및 주변 플러그들(PPLG)은 메모리 셀 어레이(110) 및 블록 게이팅부(120)의 상단 어느 부분에도 제공될 수 있다.
도 4는 도 2 및 도 3의 메모리 블록들(BLK1~BLKz) 중 하나의 메모리 블록(BLKa)의 일부를 보여주는 실시 예에 따른 평면도이다. 예시적으로, 메모리 블록(BLKa)의 도전층들의 평면도가 도 4에 도시되어 있다. 도 5는 도 4의 메모리 블록(BLKa)의 Ⅰ-Ⅰ' 선에 따른 사시단면도이다. 도 6은 도 4의 Ⅰ-Ⅰ' 선에 따른 단면도이다.
도 4 내지 도 6을 참조하면, 메모리 블록(BLKa)은 제 1 내지 제 3 방향들을 따라 신장된 구조물들을 포함할 수 있다.
기판(111)이 제공된다. 예시적으로, 기판(111)은 제 1 도전형(conductive type)을 갖는 웰(well) 일 수 있다. 예를 들면, 기판(111)은 붕소(B, Boron)와 같은 3족 원소가 주입되어 형성된 P 웰 일 수 있다. 예를 들면, 기판(111)은 N 웰 내에 제공되는 포켓 P 웰 일 수 있다. 이하에서, 기판(111)은 P 웰(또는 포켓 P 웰)인 것으로 가정한다. 그러나, 기판(111)은 P 도전형을 갖는 것으로 한정되지 않는다.
기판(111) 상에, 제 1 방향을 따라 신장된 복수의 도핑 영역들(311~313)이 제공된다. 복수의 도핑 영역들(311~313)은 기판(111) 상에서 제 3 방향을 따라 특정 거리만큼 이격되어 제공된다. 도 4 내지 도 6에 도시된 복수의 도핑 영역들(311~313)은 순차적으로 제 1 도핑 영역(311), 제 2 도핑 영역(312), 그리고 제 3 도핑 영역(313)으로 정의된다.
제 1 내지 제 3 도핑 영역들(311~313)은 기판(111)과 상이한 제 2 도전형(conductive type)을 갖는다. 예를 들면, 제 1 내지 제 3 도핑 영역들(311~313)은 N 도전형을 가질 수 있다. 이하에서, 제 1 내지 제 3 도핑 영역들(311~313)은 N 도전형을 갖는 것으로 가정한다. 그러나, 제 1 내지 제 3 도핑 영역들(311~313)은 N 도전형을 갖는 것으로 한정되지 않는다.
제 1 내지 제 3 도핑 영역들(311~313) 중 인접한 두 개의 도핑 영역들 사이에서, 복수의 절연 물질들(112, 112a)이 제 2 방향(즉, 기판과 수직한 방향)을 따라 기판(111) 상에 순차적으로 제공된다. 복수의 절연 물질들(112, 112a)은 제 2 방향을 따라 특정 거리 만큼 이격되어 제공된다. 복수의 절연 물질들(112, 112a)은 제 1 방향을 따라 신장된다. 예시적으로, 복수의 절연 물질들(112, 112a)은 실리콘 산화막과 같은 절연 물질을 포함할 수 있다. 예시적으로, 복수의 절연 물질들(112, 112a) 중 기판(111)과 접촉하는 절연 물질(112a)의 두께는 다른 절연 물질들(112)의 두께보다 얇을 수 있다.
제 1 내지 제 3 도핑 영역들(311~313) 중 인접한 두 개의 도핑 영역들 사이에서, 제 1 방향을 따라 순차적으로 배치되며 제 2 방향을 따라 복수의 절연 물질들(112, 112a)을 관통하는 복수의 필라들(PL11, PL12, PL21, PL22)이 제공된다. 예시적으로, 복수의 필라들(PL11, PL12, PL21, PL22)은 절연 물질들(112, 112a)을 관통하여 기판(111)과 접촉할 수 있다.
예시적으로, 복수의 필라들(PL11, PL12, PL21, PL22) 각각은 다층으로 구성될 수 있다. 복수의 필라들(PL11, PL12, PL21, PL22)은 채널막들(114) 및 내부 물질들(115)을 포함할 수 있다. 복수의 필라들(PL11, PL12, PL21, PL22) 각각에서, 내부 물질 및 내부 물질을 둘러싸는 채널막이 제공될 수 있다.
채널막들(114)은 제 1 도전형을 갖는 반도체 물질(예를 들면, 실리콘)을 포함할 수 있다. 예를 들면, 채널막들(114)은 기판(111)과 동일한 도전형 갖는 반도체 물질(예를 들면, 실리콘)을 포함할 수 있다. 이하에서, 채널막들(114)은 P 타입 실리콘을 포함하는 것으로 가정한다. 그러나, 채널막들(114)은 P 타입 실리콘을 포함하는 것으로 한정되지 않는다. 예를 들면, 채널막들(114)은 도전형을 갖지 않는 진성 반도체(intrinsic semiconductor)를 포함할 수 있다.
내부 물질들(115)은 절연 물질을 포함한다. 예를 들면, 내부 물질들(115)은 실리콘 산화물(Silicon Oxide)과 같은 절연 물질을 포함할 수 있다. 예를 들면, 내부 물질들(115)은 에어 갭(air gap)을 포함할 수 있다.
제 1 내지 제 3 도핑 영역들(311~313) 중 인접한 두 개의 도핑 영역들 사이에서, 복수의 절연 물질들(112, 112a) 및 복수의 필라들(PL11, PL12, PL21, PL22)의 노출된 표면들 상에 정보 저장막들(116)이 제공된다. 예시적으로, 정보 저장막들(116)의 두께는 절연 물질들(112, 112a) 사이의 거리보다 작을 수 있다.
제 1 내지 제 3 도핑 영역들(311~313) 중 인접한 두 개의 도핑 영역들 사이에서, 정보 저장막들(116)의 노출된 표면들 상에 도전 물질들(CM1~CM8)이 제공된다. 더 상세하게는, 절연 물질들(112, 112a) 중 상층의 절연 물질의 하부면에 제공된 정보 저장막과 하층의 절연 물질의 상부면에 제공된 정보 저장막 사이에, 제 1 방향을 따라 신장되는 도전 물질들(CM1~CM8)이 제공된다.
도핑 영역들(311~313) 상에서, 도전 물질들(CM1~CM8) 및 절연 물질들(112, 112a)은 워드 라인 컷(WL cut)에 의해 분리될 수 있다. 예시적으로, 도전 물질들(CM1~CM8)은 금속성 도전 물질을 포함 수 있다. 도전 물질들(CM1~CM8)은 폴리 실리콘 등과 같은 비금속성 도전 물질을 포함할 수 있다.
복수의 필라들(PL11, PL12, PL21, PL22) 상에 복수의 드레인들(320)이 제공된다. 예시적으로, 드레인들(320)은 제 2 도전형을 갖는 반도체 물질(예를 들면, 실리콘)을 포함할 수 있다. 예를 들면, 드레인들(320)은 N 도전형을 갖는 반도체 물질(예를 들면, 실리콘)을 포함할 수 있다. 이하에서, 드레인들(320)은 N 타입 실리콘을 포함하는 것으로 가정한다. 그러나, 드레인들(320)은 N 타입 실리콘을 포함하는 것으로 한정되지 않는다. 예시적으로, 드레인들(320)은 필라들(PL11, PL12, PL21, PL22)의 채널막들(114)의 상부로 확장될 수 있다.
드레인들(320) 상에, 제 3 방향으로 신장되며, 제 1 방향을 따라 특정 거리만큼 이격된 비트 라인들(BL1, BL2)이 제공된다. 비트 라인들(BL1, BL2)은 드레인들(320)과 연결된다. 예시적으로, 드레인들(320) 및 비트 라인들(BL1, BL2)은 콘택 플러그들(미도시)을 통해 연결될 수 있다. 예시적으로, 비트 라인들(BL1, BL2)은 금속성 도전 물질들을 포함할 수 있다. 예시적으로, 비트 라인들(BL1, BL2)은 폴리 실리콘 등과 같은 비금속성 도전 물질들을 포함할 수 있다.
이하에서, 메모리 블록(BLKa)의 필라들(PL11, PL12, PL21, PL22)의 행들 및 열들이 정의된다. 예시적으로, 도전 물질들(CM1~CM8)의 분리 여부에 따라, 필라들(PL11, PL12, PL21, PL22)의 행들이 정의된다. 도 4 내지 도 6에서, 도전 물질들(CM1~CM8)은 제 2 도핑 영역(312)을 중심으로 분리되어 있다.
제 1 도핑 영역(311) 및 제 2 도핑 영역(312) 사이에 제공되는 도전 물질들(CM1~CM8)과 정보 저장막들(116)을 통해 결합된 필라들(PL11, PL12)이 제 1 행의 필라들로 정의된다. 제 2 도핑 영역(312) 및 제 3 도핑 영역(313) 사이에 제공되는 도전 물질들(CM1~CM8)과 정보 저장막들(116)을 통해 결합된 필라들(PL21, PL22)이 제 2 행의 필라들로 정의된다.
비트 라인들(BL1, BL2)에 따라, 필라들(PL11, PL12, PL21, PL22)의 열들이 정의된다. 제 1 비트 라인(BL1)과 드레인(320)을 통해 연결된 필라들(PL11, PL21)이 제 1 열의 필라들로 정의된다. 제 2 비트 라인(BL2)과 드레인(320)을 통해 연결된 필라들(PL12, PL22)이 제 2 열의 필라들로 정의된다.
이하에서, 도전 물질들(CM1~CM8)의 높이들이 정의된다. 도전 물질들(CM1~CM8)은 기판(111)으로부터의 순서에 따라, 제 1 내지 제 8 높이를 갖는 것으로 정의된다. 기판(111)과 가장 인접한 제 1 도전 물질들(CM1)은 제 1 높이를 갖는다. 비트 라인들(BL1, BL2)과 가장 인접한 제 8 도전 물질들(CM8)은 제 8 높이를 갖는다.
필라들(PL11, PL12, PL21, PL22) 각각은 인접한 정보 저장막들(116), 그리고 인접한 도전 물질들(CM1~CM8)과 함께 하나의 셀 스트링을 구성한다. 즉, 필라들(PL11, PL12, PL21, PL22)은 정보 저장막들(116) 및 복수의 도전 물질들(CM1~CM8)과 함께 복수의 셀 스트링들을 형성한다.
셀 스트링들 각각은 기판과 수직한 방향으로 적층된 복수의 셀 트랜지스터들(MT)을 포함한다. 셀 트랜지스터들(MT)은 도 7을 참조하여 더 상세하게 설명된다.
도 7은 도 6의 셀 트랜지스터들(MT) 중 하나를 보여주는 확대도이다. 예시적으로, 제 1 행 제 1 열의 필라(PL11)에 대응하는 복수의 셀 트랜지스터들(MT) 중 제 5 높이를 갖는 셀 트랜지스터가 도시되어 있다.
도 4 내지 도 7을 참조하면, 셀 트랜지스터는 제 5 도전 물질(CM5), 제 5 도전 물질(CM5)에 인접한 필라(PL11)의 부분, 그리고 제 5 도전 물질(CM5)과 필라(PL11) 사이에 제공되는 정보 저장막으로 구성된다.
정보 저장막들(116)은 도전 물질들(CM1~CM8) 및 필라(PL11, PL12, PL21, PL22)의 사이로부터 도전 물질들(CM1~CM8)의 상면들 및 하면들로 신장된다. 정보 저장막들(116)은 제 1 내지 제 3 서브 절연막들(117, 118, 119)을 포함한다.
셀 트랜지스터들(MT)에서, 필라들(PL11, PL12, PL21, PL22)의 채널막들(114)은 기판(111)과 동일한 P 타입 실리콘을 포함할 수 있다. 채널막들(114)은 셀 트랜지스터들(MT)에서 바디(body)로 동작한다. 채널막들(114)은 기판(111)과 수직한 방향으로 형성되어 있다. 따라서, 필라들(PL11, PL12, PL21, PL22)의 채널막들(114)은 수직 바디로 동작하는 것으로 정의된다. 또한, 필라들(PL11, PL12, PL21, PL22)의 채널막들(114)에 형성되는 채널들은 수직 채널들인 것으로 정의된다.
필라들(PL11, PL12, PL21, PL22)에 인접한 제 1 서브 절연막들(117)은 터널링 절연막들로 동작한다. 예를 들면, 필라들(PL11, PL12, PL21, PL22)에 인접한 제 1 서브 절연막들(117)은 열산화막을 포함할 수 있다. 제 1 서브 절연막들(117)은 실리콘 산화막을 포함할 수 있다.
제 2 서브 절연막들(118)은 전하 저장막들로 동작한다. 예를 들면, 제 2 서브 절연막들(118)은 전하 포획막들로 동작할 수 있다. 예를 들면, 제 2 서브 절연막들(118)은 질화막 또는 금속 산화막(예를 들면, 알루미늄 산화막, 하프늄 산화막 등)을 포함할 수 있다. 제 2 서브 절연막들(118)은 실리콘 질화막을 포함할 수 있다.
도전 물질들(CM1~CM8)에 인접한 제 3 서브 절연막들(119)은 블로킹 절연막들로 동작한다. 예시적으로, 제 3 서브 절연막들(119)은 단일층 또는 다층으로 형성될 수 있다. 제 3 서브 절연막들(119)은 제 1 및 제 2 서브 절연막들(117, 118) 보다 높은 유전상수를 갖는 고유전막(예를 들면, 알루미늄 산화막, 하프늄 산화막 등)일 수 있다. 제 3 서브 절연막들(119)은 실리콘 산화막을 포함할 수 있다. 예시적으로, 제 1 내지 제 3 서브 절연막들(117~119)은 ONO (oxide-nitride-oxide)를 구성할 수 있다.
복수의 도전 물질들(CM1~CM8)은 게이트들(또는 제어 게이트들)로 동작한다. 즉, 게이트(또는 제어 게이트)로 동작하는 복수의 도전 물질들(CM1~CM8), 블로킹 절연막들로 동작하는 제 3 서브 절연막들(119), 전하 저장막들로 동작하는 제 2 서브 절연막들(118), 터널링 절연막들로 동작하는 제 1 서브 절연막들(117), 그리고 수직 바디로 동작하는 채널막들(114)은 셀 트랜지스터들(MT)로 동작한다. 예시적으로, 셀 트랜지스터들(MT)은 전하 포획형 셀 트랜지스터들일 수 있다.
셀 트랜지스터들(MT)은 높이에 따라 상이한 용도로 사용될 수 있다. 예를 들면, 셀 트랜지스터들(MT) 중 상부에 제공되는 적어도 하나의 셀 트랜지스터는 스트링 선택 트랜지스터(SST)로 사용될 수 있다. 셀 트랜지스터들(MT) 중 하부에 제공되는 적어도 하나의 셀 트랜지스터는 접지 선택 트랜지스터(GST)로 사용될 수 있다. 나머지 셀 트랜지스터들은 메모리 셀 및 더미 메모리 셀로 사용될 수 있다.
도전 물질들(CM1~CM8)은 행 방향(제 1 방향)을 따라 신장되어 복수의 필라들(PL11, PL12 또는 PL21, PL22)에 결합된다. 즉, 도전 물질들(CM1~CM8)은 동일한 행의 필라들(PL11, PL12 또는 PL21, PL22)의 셀 트랜지스터들(MT)을 서로 연결하는 도전 라인들을 구성한다.
예시적으로, 도전 물질들(CM1~CM8)은 높이에 따라 스트링 선택 라인(SSL), 접지 선택 라인(GSL), 워드 라인(WL), 또는 더미 워드 라인(DWL)으로 사용될 수 있다.
도 8은 메모리 블록(BLKa)의 실시 예에 따른 등가 회로(BLKa)를 보여주는 회로도이다. 도 4 내지 도 8을 참조하면, 제 1 비트 라인(BL1) 및 공통 소스 라인(CSL) 사이에 셀 스트링들(CS11, CS21)이 제공된다. 제 2 비트 라인(BL2) 및 공통 소스 라인(CSL) 사이에 셀 스트링들(CS12, CS22)이 제공된다. 셀 스트링들(CS11, CS21, CS12, CS22)은 필라들(PL11, PL21, PL12, PL22)에 각각 대응한다.
제 1 행 제 1 열의 필라(PL11)는 도전 물질들(CM1~CM8) 및 정보 저장막들(116)과 함께 제 1 행 제 1 열의 셀 스트링(CS11)을 구성한다. 제 1 행 제 2 열의 필라(PL12)는 도전 물질들(CM1~CM8) 및 정보 저장막들(116)과 함께 제 1 행 제 2 열의 셀 스트링(CS12)을 구성한다. 제 2 행 제 1 열의 필라(PL21)는 도전 물질들(CM1~CM8) 및 정보 저장막들(116)과 함께 제 2 행 제 1 열의 셀 스트링(CS21)을 구성한다. 제 2 행 제 2 열의 필라(PL22)는 도전 물질들(CM1~CM8) 및 정보 저장막들(116)과 함께 제 2 행 제 2 열의 셀 스트링(CS22)을 구성한다.
예시적으로, 셀 스트링들(CS11, CS21, CS12, CS22)에서 제 1 높이의 셀 트랜지스터들은 접지 선택 트랜지스터들(GST)로 동작한다. 동일한 행의 셀 스트링들은 접지 선택 라인(GSL)을 공유한다. 상이한 행의 셀 스트링들은 접지 선택 라인(GSL)을 공유한다. 예시적으로, 제 1 도전 물질들(CM1)이 서로 연결되어 접지 선택 라인(GSL)을 형성할 수 있다.
예시적으로, 셀 스트링들(CS11, CS21, CS12, CS22)에서 제 2 내지 제 6 높이의 셀 트랜지스터들은 제 1 내지 제 6 메모리 셀들(MC1~MC6)로 동작한다. 제 1 내지 제 6 메모리 셀들(MC1~MC6)은 제 1 내지 제 6 워드 라인들(WL1~WL6)에 각각 연결된다. 동일한 높이를 가지며 동일한 행에 대응하는 메모리 셀들은 워드 라인을 공유한다. 동일한 높이를 가지며 상이한 행에 대응하는 메모리 셀들은 워드 라인을 공유한다. 즉, 동일한 높이의 메모리 셀들(MC)은 워드 라인을 공유한다.
예시적으로, 제 2 도전 물질들(CM2)이 공통으로 연결되어 제 1 워드 라인(WL1)을 형성한다. 제 3 도전 물질들(CM3)이 공통으로 연결되어 제 2 워드 라인(WL2)을 형성한다. 제 4 도전 물질들(CM4)이 공통으로 연결되어 제 3 워드 라인(WL3)을 형성한다. 제 5 도전 물질들(CM5)이 공통으로 연결되어 제 4 워드 라인(WL4)을 형성한다. 제 6 도전 물질들(CM6)이 공통으로 연결되어 제 5 워드 라인(WL5)을 형성한다. 제 7 도전 물질들(CM7)이 공통으로 연결되어 제 6 워드 라인(WL6)을 형성한다.
예시적으로, 셀 스트링들(CS11, CS21, CS12, CS22)에서 제 8 높이의 셀 트랜지스터들은 스트링 선택 트랜지스터들(SST)로 동작한다. 스트링 선택 트랜지스터들(SST)은 제 1 및 제 2 스트링 선택 라인들(SSL1, SSL2)에 연결된다. 동일한 행의 셀 스트링들은 스트링 선택 라인을 공유한다. 상이한 행의 셀 스트링들은 상이한 스트링 선택 라인들에 각각 연결된다. 제 1 및 제 2 스트링 선택 라인들(SSL1, SSL2)은 각각 제 8 도전 물질들(CM8)에 대응한다. 즉, 필라들(PL11, PL12, PL21, PL22), 즉 셀 스트링들(CS11, CS12, CS21, CS22)의 행들은 제 1 및 제 2 스트링 선택 라인들(SSL1, SSL2)에 의해 정의되는 것으로 이해될 수 있다.
공통 소스 라인(CSL)은 셀 스트링들(CS11, CS12, CS21, CS22)에 공통으로 연결된다. 예를 들면, 제 1 내지 제 3 도핑 영역들(311~313)이 서로 연결되어 공통 소스 라인(CSL)을 형성할 수 있다(도 4 내지 도 6 참조).
상술된 바와 같이, 선택된 메모리 블록의 스트링 선택 라인들(SSL1, SSL2), 워드 라인들(WL1~WL6), 그리고 접지 선택 라인(GSL)은 선택된 메모리 블록에 대응하는 블록 게이팅부(120)의 패스 회로를 통해 어드레스 디코더(130)에 연결된다. 어드레스 디코더(130)는 선택된 메모리 블록의 스트링 선택 라인들(SSL1, SSL2), 워드 라인들(WL1~WL6), 그리고 접지 선택 라인(GSL)을 선택한다.
동일한 높이의 메모리 셀들은 하나의 워드 라인에 공통으로 연결되어 있다. 따라서, 특정 높이의 워드 라인이 선택될 때, 선택된 워드 라인에 연결된 모든 셀 스트링들(CS11, CS12, CS21, CS22)이 선택된다.
상이한 행의 셀 스트링들은 상이한 스트링 선택 라인들에 각각 연결되어 있다. 따라서, 제 1 및 제 2 스트링 선택 라인들(SSL1, SSL2)을 선택 및 비선택함으로써, 동일한 워드 라인에 연결된 셀 스트링들(CS11, CS12, CS21, CS22) 중 비선택된 행의 셀 스트링들(CS11 및 CS12, 또는 CS21 및 CS22)이 비트 라인들(BL1, BL2)로부터 전기적으로 분리된다. 그리고, 선택된 행의 셀 스트링들(예를 들면, CS21 및 CS22, 또는 CS11 및 CS12)이 비트 라인들(BL1, BL2)에 전기적으로 연결될 수 있다.
즉, 제 1 및 제 2 스트링 선택 라인들(SSL1, SSL2)을 선택 및 비선택함으로써, 셀 스트링들(CS11, CS12, CS21, CS22)의 행들이 선택될 수 있다. 그리고, 비트 라인들(BL1, BL2)을 선택함으로써, 선택된 행의 셀 스트링들의 열들이 선택될 수 있다.
도 4 내지 도 8에서, 메모리 블록(BLKa)은 제 1 내지 제 8 높이를 가지며, 2행 2열의 셀 스트링들을 포함하는 것으로 설명되었다. 그러나, 메모리 블록(BLKa)의 높이와 셀 스트링들의 수는 비례할 수 있다.
예시적으로, 메모리 블록(BLKa)이 제 1 내지 제 8 높이들을 가질때, 메모리 블록(BLKa)은 제 1 내지 제 8 행들과 제 1 내지 제 8 열들에 걸쳐 제공되는 셀 스트링들을 포함할 수 있다. 이때, 메모리 블록(BLKa)에 8개의 스트링 선택 라인들 및 1개의 접지 선택 라인이 연결될 수 있다.
메모리 블록(BLKa)이 제 1 내지 제 16 높이들을 가질때, 메모리 블록(BLKa)은 제 1 내지 제 16 행들과 제 1 내지 제 16 열들에 걸쳐 제공되는 셀 스트링들을 포함할 수 있다. 이때, 메모리 블록(BLKa)에 16개의 스트링 선택 라인들 및 1개의 접지 선택 라인이 연결될 수 있다.
이하에서, 메모리 블록(BLKa)은 n개의 스트링 선택 라인들에 연결되고, 그리고 1개의 접지 선택 라인에 연결되는 것으로 가정한다. 또한, 메모리 블록(BLKa)은 2m 개의 워드 라인들에 연결되는 것으로 가정한다.
도 9는 도 2의 패스 회로들(PC11~PCz1) 중 하나(PCk1)를 보여주는 회로도이다. 도 9를 참조하면, 패스 회로(PCk1)는 복수의 패스 트랜지스터들을 포함할 수 있다. 패스 회로(PCk1)는 홀수 번째 워드 라인들(WL1~WL2m-1)을 대응하는 선택 라인들(S1~S2m-1)에 연결할 수 있다.
복수의 패스 트랜지스터들은 블록 선택 신호(BSSk1)에 응답하여, 스트링 선택 라인들(SSL1~SSLn), 워드 라인들(WL1~WL2m-1), 그리고 접지 선택 라인(GSL)을 스트링 라인들(SS1~SSn), 선택 라인들(S1~S2m-1), 그리고 접지 라인(GS)에 각각 연결할 수 있다. 예시적으로, 패스 트랜지스터들은 고전압 트랜지스터들일 수 있다.
복수의 메모리 블록들(BLK1~BLKz) 중 선택된 메모리 블록에 대응하는 패스 회로에 활성화된 블록 선택 신호(BSSk1)가 공급될 수 있다. 즉, 선택된 메모리 블록의 스트링 선택 라인들(SSL1~SSLn), 워드 라인들(WL1~WL2m-1), 그리고 접지 선택 라인(GSL)은 어드레스 디코더(130)에 연결될 수 있다. 도면에 도시되진 않았지만, 비선택된 메모리 블록들의 스트링 선택 라인들(SSL1~SSLn) 및 접지 선택 라인(GSL)에 접지 전압(VSS)이 공급되고, 워드 라인들(WL1~WL2m-1)은 플로팅될 수 있다. 따라서, 비선택된 메모리 블록들은 비트 라인들(BL) 및 공통 소스 라인(CSL)으로부터 분리될 수 있다.
도 10은 도 2의 패스 회로들(PC12~PCz2) 중 하나(PCk2)를 보여주는 회로도이다. 도 10을 참조하면, 패스 회로(PCk2)는 복수의 패스 트랜지스터들을 포함할 수 있다. 패스 회로(PCk2)는 짝수 번째 워드 라인들(WL2~WL2m)을 대응하는 선택 라인들(S2~S2m)에 연결할 수 있다.
복수의 패스 트랜지스터들은 블록 선택 신호(BSSk2)에 응답하여, 스트링 선택 라인들(SSL1~SSLn), 워드 라인들(WL2~WL2m), 그리고 접지 선택 라인(GSL)을 스트링 라인들(SS1~SSn), 선택 라인들(S2~S2m), 그리고 접지 라인(GS)에 각각 연결할 수 있다. 예시적으로, 패스 트랜지스터들은 고전압 트랜지스터들일 수 있다.
복수의 메모리 블록들(BLK1~BLKz) 중 선택된 메모리 블록에 대응하는 패스 회로에 활성화된 블록 선택 신호(BSSk2)가 공급될 수 있다. 즉, 선택된 메모리 블록의 스트링 선택 라인들(SSL1~SSLn), 워드 라인들(WL2~WL2m), 그리고 접지 선택 라인(GSL)은 어드레스 디코더(130)에 연결될 수 있다. 도면에 도시되진 않았지만, 비선택된 메모리 블록들의 스트링 선택 라인들(SSL1~SSLn) 및 접지 선택 라인(GSL)에 접지 전압(VSS)이 공급되고, 워드 라인들(WL2~WL2m)은 플로팅될 수 있다. 따라서, 비선택된 메모리 블록들은 비트 라인들(BL) 및 공통 소스 라인(CSL)으로부터 분리될 수 있다.
도 11은 도 2의 메모리 셀 어레이 및 블록 게이팅부를 예시적으로 보여주는 실시 예에 따른 평면도이다. 도 12는 도 11의 패스 회로들(PC11a~PC41a)을 자세히 보여주는 평면도이다.
도 11 및 도 12를 참조하면, 패스 회로들(PC11a~PC41a, PC12a~PC42a)은 메모리 셀 어레이(110a)를 중심으로 양쪽으로 배치될 수 있다. 도 11 및 도 12에서는 4개의 메모리 블록(BLK1a~BLK4a)을 포함하는 메모리 셀 어레이(110a)를 예시적으로 설명한다. 하지만, 메모리 셀 어레이(110a)는 이것에 한정되지 않는다. 메모리 셀 어레이(110a)는 더 많은 메모리 블록들을 포함할 수 있다.
메모리 블록들(BLK1a~BLK4a) 각각은 대응하는 패스 회로들(PC11a~PC14a, PC12a~PC42a) 각각과 연결될 수 있다. 예를 들면, 제 1 메모리 블록(BLK1a)은 패스 회로들(PC11a, PC12a)과 연결될 수 있다. 제 2 메모리 블록(BLK2a)은 패스 회로들(PC21a, PC22a)과 연결될 수 있다. 제 3 메모리 블록(BLK3a)은 패스 회로들(PC31a, PC32a)과 연결될 수 있다. 제 4 메모리 블록(BLK4a)은 패스 회로들(PC41a, PC42a)과 연결될 수 있다. 배선은 도시되지 않았지만, 메모리 블록들(BLK1a~BLK4a)과 패스 회로들(PC11a~PC41a, PC12a~PC42a)은 일반적은 방법으로 연결될 수 있다.
메모리 블록들(BLK1a~BLK4a) 각각은 제 3 방향으로 제 1 길이(L1)를 가질 수 있다. 패스 회로들(PC11a~PC41a, PC12a~PC42a) 각각도 제 3 방향으로 제 1 길이(L1)를 가질 수 있다. 패스 회로들(PC11a~PC41a, PC12a~PC42a) 각각은 제 1 방향으로 제 2 길이(L2)를 가질 수 있다. 4개의 메모리 블록들(BLK1a~BLK4a)은 제 3 방향으로 제 3 길이(L3)를 가질 수 있다. 제 3 길이(L3)는 제 1 길이(L1)의 4배일 수 있다.
도 12에서, 패스 회로들(PC11a~PC41a) 각각에 포함된 패스 트랜지스터들(PTa)은 제 1 방향으로 일렬로 배치될 수 있다. 각각의 패스 트랜지스터(PTa)는 활성 영역(ACT) 및 활성 영역(ACT)을 제 1 방향으로 가로지르는 게이트 전극(Gate)을 포함할 수 있다. 활성 영역(ACT)은 각각의 패스 트랜지스터(PTa)의 소스(Source) 또는 드레인(Drain)을 포함할 수 있다. 활성 영역(ACT)은 제 3 방향으로 제 1 활성 영역 길이(AL1)를 가질 수 있다. 활성 영역(ACT)은 제 1 방향으로 제 2 활성 영역 길이(AL2)를 가질 수 있다.
서로 다른 패스 회로에 포함되는 패스 트랜지스터들(PTa)은 일정한 거리를 유지하여 배열될 수 있다. 예를 들면, 패스 회로(PC11a)에 포함된 패스 트랜지스터(PTa)와 패스 회로(PC21a)에 포함된 패스 트랜지스터(PTa)는 일정한 거리를 유지하여 배열될 수 있다. 패스 회로(PC11a)에 포함된 패스 트랜지스터(PTa)와 패스 회로(PC21a)에 포함된 패스 트랜지스터(PTa)가 일정한 거리 이하로 가까워지면, 브레이크 다운 전압(Breakdown Voltage) 특성으로 인한 오류가 발생할 수 있다. 따라서, 브레이크 다운 전압(Breakdown Voltage) 특성으로 인한 오류를 방지하기 위하여, 패스 회로들(PC11a~PC41a, PC12a~PC42a) 각각에 포함된 패스 트랜지스터들(PTa)은 제 1 방향으로 일렬로 배열될 수 있다.
다만, 패스 회로들(PC21a, PC31a)에서 인접한 패스 트랜지스터들(PTa)은, 소스(Source)와 드레인(Drain)을 공유하고 있으므로, 일정한 거리를 유지할 필요가 없다. 또한, 패스 회로들(PC11a~PC41a)의 패스 트랜지스터들(PTa)은 어드레스 디코더(130, 도 1 참조)로부터 동일한 게이트 전압을 공급받을 수 있다.
이상에서 설명한 배치 방식은 패스 회로들(PC12a~PC42a)에도 동일하게 적용될 수 있다.
도 13은 도 2의 메모리 셀 어레이 및 블록 게이팅부를 예시적으로 보여주는 다른 실시 예에 따른 평면도이다. 도 14는 도 13의 패스 회로들(PC11b~PC41b)을 자세히 보여주는 평면도이다.
도 13 및 도 14를 참조하면, 패스 회로들(PC11b~PC41b, PC12b~PC42b)은 메모리 셀 어레이(110b)를 중심으로 양쪽으로 배치될 수 있다. 도 13 및 도 14에서는 4개의 메모리 블록(BLK1b~BLK4b)을 포함하는 메모리 셀 어레이(110b)를 예시적으로 설명한다. 하지만, 메모리 셀 어레이(110b)는 이것에 한정되지 않는다. 메모리 셀 어레이(110b)는 더 많은 메모리 블록들을 포함할 수 있다.
메모리 블록들(BLK1b~BLK4b) 각각은 대응하는 패스 회로들(PC11b~PC14b, PC12b~PC42b) 각각과 연결될 수 있다. 예를 들면, 제 1 메모리 블록(BLK1b)은 패스 회로들(PC11b, PC12b)과 연결될 수 있다. 제 2 메모리 블록(BLK2b)은 패스 회로들(PC21b, PC22b)과 연결될 수 있다. 제 3 메모리 블록(BLK3b)은 패스 회로들(PC31b, PC32b)과 연결될 수 있다. 제 4 메모리 블록(BLK4b)은 패스 회로들(PC41b, PC42b)과 연결될 수 있다. 배선은 도시되지 않았지만, 메모리 블록들(BLK1b~BLK4b)과 패스 회로들(PC11b~PC41b, PC12b~PC42b)은 일반적은 방법으로 연결될 수 있다.
메모리 블록들(BLK1b~BLK4b) 각각은, 도 11의 메모리 블록들(BLK1a~BLK4a)과 마찬가지로, 제 3 방향으로 제 1 길이(L1)를 가질 수 있다. 패스 회로들(PC11b~PC41b, PC12b~PC42b) 각각은 제 3 방향으로 제 5 길이(L5)를 가질 수 있다. 제 5 길이(L5)는 제 1 길이(L1)의 2배일 수 있다. 제 5 길이(L5)의 2배는 도 11의 제 3 길이(L3)와 같을 수 있다.
패스 회로들(PC11b~PC41b, PC12b~PC42b) 각각은 제 1 방향으로 제 4 길이(L4)를 가질 수 있다. 제 4 길이(L4)의 2배는 제 6 길이(L6)일 수 있다. 본 발명의 실시 예에 따르면, 제 6 길이(L6)는 도 11의 제 2 길이(L2)보다 짧아질 수 있다. 이하에서 자세히 설명한다.
패스 회로들(PC11b~PC41b, PC12b~PC42b)은 도 11의 패스 회로들(PC11a~PC41a, PC12a~PC42a)과 다른 위치에 배치될 수 있다. 예를 들면, 패스 회로(PC11b)는 패스 회로(PC21b)와 메모리 셀 어레이(110b) 사이에 배치될 수 있다. 패스 회로(PC41b)는 패스 회로(PC31b)와 메모리 셀 어레이(110b) 사이에 배치될 수 있다. 패스 회로(PC12b)는 패스 회로(PC22b)와 메모리 셀 어레이(110b) 사이에 배치될 수 있다. 패스 회로(PC42b)는 패스 회로(PC32b)와 메모리 셀 어레이(110b) 사이에 배치될 수 있다.
도 14에서, 패스 회로들(PC11b~PC41b) 각각에서 패스 트랜지스터들(PTb)은 제 1 방향으로 2열로 배치될 수 있다. 각각의 패스 트랜지스터(PTb)는 활성 영역(ACT) 및 활성 영역(ACT)을 제 1 방향으로 가로지르는 게이트 전극(Gate)을 포함할 수 있다. 활성 영역(ACT)은 각각의 패스 트랜지스터(PTb)의 소스(Source) 또는 드레인(Drain)을 포함할 수 있다. 활성 영역(ACT)은 제 3 방향으로 제 3 활성 영역 길이(AL3)를 가질 수 있다. 활성 영역(ACT)은 제 1 방향으로 제 4 활성 영역 길이(AL4)를 가질 수 있다.
도 14에서, 패스 트랜지스터들(PTb)은 동일한 패스 회로 내에서 2열로 배치될 수 있다. 그래서, 제 3 방향으로 인접한 패스 트랜지스터들(PTb)은 동일한 패스 회로 내에 속할 수 있다. 브레이크 다운 전압(Breakdown Voltage) 특성에 의한 오류를 방지하기 위해서, 동일한 메모리 블록에 대응하는 패스 트랜지스터들 사이의 거리는 서로 다른 블록에 대응하는 패스 트랜지스터들 사이의 거리보다 가깝게 유지될 수 있다. 따라서, 패스 트랜지스터들(PTb)은 도 12의 패스 트랜지스터들(PTa)에 비하여 제 3 방향으로 더 가깝게 인접하도록 배치될 수 있다. 결국, 제 5 길이(L5)가 도 12의 제 1 길이(L1)의 2배인 경우, 제 3 활성 영역 길이(AL3)는 도 12의 제 1 활성 영역 길이(AL1)보다 길어질 수 있다. 제 3 활성 영역 길이(AL3)가 제 1 활성 영역 길이(AL1)보다 길어지면, 제 4 활성 영역 길이(AL4)는 도 12의 제 2 활성 영역 길이(AL2)보다 짧아질 수 있다. 그러면, 도 12 및 도 14의 패스 트랜지스터들(PTa, PTb)은 동일한 채널을 형성할 수 있다.
제 4 활성 영역 길이(AL4)가 줄어들면, 패스 회로들(PC11b~PC41b) 각각의 제 1 방향의 길이는 감소할 수 있다. 따라서, 제 6 길이(L6)는 도 11의 제 2 길이(L2)보다 짧아질 수 있다. 결국, 제 3 길이(L3)와 제 6 길이(L6)에 의해 결정되는 블록 게이팅부(120b)의 면적은 제 3 길이(L3)와 제 2 길이(L2)에 의해 결정되는 도 11의 블록 게이팅부(120a)의 면적보다 감소할 수 있다.
다만, 패스 회로들(PC11b, PC41b) 사이 또는 패스 회로들(PC21b, PC31b) 사이에서 인접한 패스 트랜지스터들(PTb)은, 소스(Source)와 드레인(Drain)을 공유하고 있으므로, 일정한 거리를 유지할 필요가 없다. 또한, 패스 회로들(PC11b~PC41b)의 패스 트랜지스터들(PTb)은 어드레스 디코더(130, 도 1 참조)로부터 동일한 게이트 전압을 공급받을 수 있다.
이상에서 설명한 배치 방식은 패스 회로들(PC12b~PC42b)에도 동일하게 적용될 수 있다.
도 15는 도 2의 메모리 셀 어레이 및 블록 게이팅부를 예시적으로 보여주는 또 다른 실시 예에 따른 평면도이다. 도 16은 도 15의 패스 회로들(PC11c~PC41c)을 자세히 보여주는 평면도이다.
도 15 및 도 16을 참조하면, 패스 회로들(PC11c~PC41c, PC12c~PC42c)은 메모리 셀 어레이(110c)를 중심으로 양쪽으로 배치될 수 있다. 도 15 및 도 16에서는 4개의 메모리 블록(BLK1c~BLK4c)을 포함하는 메모리 셀 어레이(110c)를 예시적으로 설명한다. 하지만, 메모리 셀 어레이(110c)는 이것에 한정되지 않는다. 메모리 셀 어레이(110c)는 더 많은 메모리 블록들을 포함할 수 있다.
메모리 블록들(BLK1c~BLK4c) 각각은 대응하는 패스 회로들(PC11c~PC14c, PC12c~PC42c) 각각과 연결될 수 있다. 예를 들면, 제 1 메모리 블록(BLK1c)은 패스 회로들(PC11c, PC12c)과 연결될 수 있다. 제 2 메모리 블록(BLK2c)은 패스 회로들(PC21c, PC22c)과 연결될 수 있다. 제 3 메모리 블록(BLK3c)은 패스 회로들(PC31c, PC32c)과 연결될 수 있다. 제 4 메모리 블록(BLK4c)은 패스 회로들(PC41c, PC42c)과 연결될 수 있다. 배선은 도시되지 않았지만, 메모리 블록들(BLK1c~BLK4c)과 패스 회로들(PC11c~PC41c, PC12c~PC42c)은 일반적은 방법으로 연결될 수 있다.
메모리 블록들(BLK1c~BLK4c) 각각은, 도 11의 메모리 블록들(BLK1a~BLK4a)과 마찬가지로, 제 3 방향으로 제 1 길이(L1)를 가질 수 있다. 패스 회로들(PC11c~PC31c, PC12c~PC32c) 각각은 제 3 방향으로 제 7 길이(L7)를 가질 수 있다. 제 7 길이(L7)의 3배는 도 11의 제 3 길이(L3)와 같을 수 있다. 패스 회로들(PC41c, PC42c)은 제 3 방향으로 도 11의 제 3 길이(L3)를 가질 수 있다.
패스 회로들(PC11c~PC31c, PC12c~PC32c) 각각은 제 1 방향으로 제 8 길이(L8)를 가질 수 있다. 제 8 길이(L8)의 2배는 도 11의 제 2 길이(L2)와 같을 수 있다. 패스 회로들(PC41c, PC42c)은 제 1 방향으로 제 9 길이(L9)를 가질 수 있다. 제 9 길이(L9)의 2배는 제 8 길이(L8)와 같을 수 있다. 제 10 길이(L10)는 제 8 길이(L8) 및 제 9 길이(L9)의 합과 같을 수 있다. 본 발명의 실시 예에 따르면, 제 10 길이(L10)는 도 11의 제 2 길이(L2)보다 짧아질 수 있다. 이하에서 자세히 설명한다.
패스 회로들(PC11c~PC41c, PC12c~PC42c)은 도 11의 패스 회로들(PC11a~PC41a, PC12a~PC42a)과 다른 위치에 배치될 수 있다. 예를 들면, 패스 회로들(PC11c~PC31c)은 패스 회로(PC41c)와 메모리 셀 어레이(110c) 사이에 배치될 수 있다. 패스 회로들(PC11c~PC31c)은 제 3 방향으로 서로 인접하도록 배치될 수 있다. 패스 회로들(PC12c~PC32c)은 패스 회로(PC42c)와 메모리 셀 어레이(110c) 사이에 배치될 수 있다. 패스 회로들(PC12c~PC32c)은 제 3 방향으로 서로 인접하도록 배치될 수 있다.
도 16에서, 패스 회로들(PC11c~PC31c) 각각에서 패스 트랜지스터들(PTc)은 제 1 방향으로 2열로 배치될 수 있다. 각각의 패스 트랜지스터(PTc)는 활성 영역(ACT) 및 활성 영역(ACT)을 제 1 방향으로 가로지르는 게이트 전극(Gate)을 포함할 수 있다. 활성 영역(ACT)은 각각의 패스 트랜지스터(PTc)의 소스(Source) 또는 드레인(Drain)을 포함할 수 있다. 활성 영역(ACT)은, 도 11의 패스 트랜지스터(PTa)와 마찬가지로, 제 3 방향으로 제 1 활성 영역 길이(AL1)를 가질 수 있다. 활성 영역(ACT)은, 도 11의 패스 트랜지스터(PTa)와 마찬가지로, 제 1 방향으로 제 2 활성 영역 길이(AL2)를 가질 수 있다.
도 16에서, 패스 회로들(PC11c~PC31c)에 포함된 패스 트랜지스터들(PTc)은 동일한 패스 회로 내에서 2열로 배치될 수 있다. 제 3 방향으로 인접한 패스 트랜지스터들(PTb)은 동일한 패스 회로 내에 속할 수 있다. 브레이크 다운 전압(Breakdown Voltage) 특성에 의한 오류를 방지하기 위해서, 동일한 메모리 블록에 대응하는 패스 트랜지스터들 사이의 거리는 서로 다른 블록에 대응하는 패스 트랜지스터들 사이의 거리보다 가깝게 유지될 수 있다. 따라서, 패스 트랜지스터들(PTc)은 도 12의 패스 트랜지스터들(PTa)에 비하여 제 3 방향으로 더 가깝게 인접하도록 배치될 수 있다. 결국, 패스 트랜지스터들(PTc)의 크기가 도 12의 패스 트랜지스터들(PTa)의 크기와 동일한 경우, 제 7 길이(L7)는 제 1 길이(L1)의 2배보다 작아질 수 있다. 패스 회로들(PC11c~PC31c) 각각에서 패스 트랜지스터들(PTc)을 2열로 배열하면, 제 8 길이(L8)는 제 2 길이(L2)의 절반이 될 수 있다.
도 16에서, 패스 회로(PC41)에 포함된 패스 트랜지스터들(PTc)은 4열로 배열될 수 있다. 패스 트랜지스터들(PTc)의 크기가 도 12의 패스 트랜지스터들(PTa)의 크기와 동일한 경우, 제 3 방향으로 패스 트랜지스터들(PTc) 사이의 거리는 브레이크 다운 전압(Breakdown Voltage) 특성에 의한 오류가 발생하지 않을 정도로 충분히 확보될 수 있다. 또한, 패스 트랜지스터들(PTc)이 4열로 배열되면, 제 9 길이(L9)는 제 8 길이(L8)의 절반이 될 수 있다. 제 9 길이(L9)는 도 11의 제 2 길이(L2)의 1/4이 될 수 있다. 따라서, 제 10 길이(L10)는 도 11의 제 2 길이(L2)보다 짧아질 수 있다.
제 3 길이(L3)와 제 10 길이(L10)에 의해 결정되는 블록 게이팅부(120c)의 면적은 제 3 길이(L3)와 제 2 길이(L2)에 의해 결정되는 도 11의 블록 게이팅부(120a)의 면적보다 감소할 수 있다.
다만, 패스 회로들(PC11c, PC21c) 사이 또는 패스 회로들(PC21c, PC31c) 사이에서 인접한 패스 트랜지스터들(PTc)은, 소스(Source)와 드레인(Drain)을 공유하고 있으므로, 일정한 거리를 유지할 필요가 없다. 또한, 패스 회로들(PC11c~PC41c)의 패스 트랜지스터들(PTc)은 어드레스 디코더(130, 도 1 참조)로부터 동일한 게이트 전압을 공급받을 수 있다.
이상에서 설명한 배치 방식은 패스 회로들(PC12c~PC42c)에도 동일하게 적용될 수 있다.
도 17은 본 발명의 실시 예에 따른 메모리 시스템을 보여주는 블록도이다. 도 17을 참조하면, 메모리 시스템(1000)은 불 휘발성 메모리 장치(1100) 및 컨트롤러(1200)를 포함한다.
예시적으로, 불 휘발성 메모리 장치(1100)는 도 1 내지 도 16을 참조하여 설명된 불 휘발성 메모리 장치(100)일 수 있다. 도 1 내지 도 16을 참조하여 설명된 바와 같이, 불 휘발성 메모리 장치(1100)는 메모리 블록들 각각에 대응하는 패스 회로들의 배치를 변경하여 차지하는 면적이 감소된 블록 게이팅부를 포함할 수 있다. 따라서, 불 휘발성 메모리 장치(1100)의 면적은 감소할 수 있다.
불 휘발성 메모리 장치(1100)는 EPROM (Electrically Erasable and Programmable ROM), 플래시 메모리, PRAM (Phase-change RAM), RRAM (Resistive RAM), FRAM (Ferroelectric RAM) 등과 같은 다양한 불 휘발성 메모리 장치들 중 적어도 하나를 포함할 수 있다.
컨트롤러(1200)는 불 휘발성 메모리 장치(1100)에 연결된다. 컨트롤러(1200)는 불 휘발성 메모리 장치(1100)를 액세스하도록 구성된다. 예를 들면, 컨트롤러(1200)는 불 휘발성 메모리 장치(1100)의 읽기, 쓰기, 소거, 그리고 배경(background) 동작을 제어하도록 구성된다. 컨트롤러(1200)는 불 휘발성 메모리 장치(1100) 및 호스트(Host) 사이에 인터페이스를 제공하도록 구성된다. 컨트롤러(1200)는 불 휘발성 메모리 장치(1100)를 제어하기 위한 펌웨어(firmware)를 구동하도록 구성된다.
예시적으로, 컨트롤러(1200)는 램(RAM, Random Access Memory), 프로세싱 유닛(processing unit), 호스트 인터페이스(host interface), 메모리 인터페이스(memory interface), 에러 정정부와 같은 구성 요소들을 포함할 수 있다.
컨트롤러(1200)는 특정한 통신 규격에 따라 외부 장치(예를 들어, 호스트)와 통신할 수 있다. 예시적으로, 컨트롤러(1200)는 USB (Universal Serial Bus), MMC (multimedia card), PCI (peripheral component interconnection), PCI-E (PCI-express), ATA (Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI (small computer small interface), ESDI (enhanced small disk interface), IDE (Integrated Drive Electronics), 그리고 파이어와이어(Firewire) 등과 같은 다양한 통신 규격들 중 적어도 하나를 통해 외부 장치와 통신하도록 구성된다.
컨트롤러(1200) 및 불 휘발성 메모리 장치(1100)는 하나의 반도체 장치로 집적될 수 있다. 예시적으로, 컨트롤러(1200) 및 불 휘발성 메모리 장치(1100)는 하나의 반도체 장치로 집적되어 솔리드 스테이트 드라이브(SSD, Solid State Drive)를 구성할 수 있다. 컨트롤러(1200) 및 불 휘발성 메모리 장치(1100)는 하나의 반도체 장치로 집적되어, 메모리 카드를 구성할 수 있다. 예를 들면, 컨트롤러(1200) 및 불 휘발성 메모리 장치(1100)는 하나의 반도체 장치로 집적되어 PC 카드(PCMCIA, personal computer memory card international association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
컨트롤러(1200) 및 불 휘발성 메모리 장치(1100)는 하나의 반도체 장치로 집적되어 솔리드 스테이트 드라이브(SSD, Solid State Drive)를 구성할 수 있다. 솔리드 스테이트 드라이브(SSD)는 반도체 메모리에 데이터를 저장하도록 구성되는 저장 장치를 포함한다. 메모리 시스템(1000)이 솔리드 스테이트 드라이브(SSD)로 이용되는 경우, 메모리 시스템(1000)에 연결된 호스트(Host)의 동작 속도는 획기적으로 개선된다.
다른 예로서, 메모리 시스템(1000)은 컴퓨터, UMPC (Ultra Mobile PC), 워크스테이션, 넷북(net-book), PDA (Personal Digital Assistants), 포터블(portable) 컴퓨터, 웹 타블렛(web tablet), 태블릿 컴퓨터(tablet computer), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 스마트폰(smart phone), e-북(e-book), PMP(portable multimedia player), 휴대용 게임기, 네비게이션(navigation) 장치, 블랙박스(black box), 디지털 카메라(digital camera), DMB (Digital Multimedia Broadcasting) 재생기, 3차원 텔레비전(3-dimensional television), 스마트 텔레비전(smart television), 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player), 데이터 센터를 구성하는 스토리지, 정보를 무선 환경에서 송수신할 수 있는 장치, 홈 네트워크를 구성하는 다양한 전자 장치들 중 하나, 컴퓨터 네트워크를 구성하는 다양한 전자 장치들 중 하나, 텔레매틱스 네트워크를 구성하는 다양한 전자 장치들 중 하나, RFID 장치, 또는 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나 등을 구성할 수 있다.
예시적으로, 불 휘발성 메모리 장치(1100) 또는 메모리 시스템(1000)은 다양한 형태의 패키지로 실장될 수 있다. 예를 들면, 불 휘발성 메모리 장치(1100) 또는 메모리 시스템(1000)은 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), Thin Quad Flatpack(TQFP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP) 등과 같은 방식으로 패키지화되어 실장될 수 있다.
도 18은 본 발명의 다른 실시 예에 따른 메모리 시스템을 보여주는 블록도이다. 도 18을 참조하면, 메모리 시스템(2000)은 불 휘발성 메모리 장치(2100) 및 컨트롤러(2200)를 포함한다. 불 휘발성 메모리 장치(2100)는 복수의 불 휘발성 메모리 칩들을 포함한다. 복수의 불 휘발성 메모리 칩들은 복수의 그룹들로 분할된다. 복수의 불 휘발성 메모리 칩들의 각 그룹은 하나의 공통 채널을 통해 컨트롤러(2200)와 통신하도록 구성된다. 예시적으로, 복수의 불 휘발성 메모리 칩들은 제 1 내지 제 k 채널들(CH1~CHk)을 통해 컨트롤러(2200)와 통신하는 것으로 도시되어 있다.
예시적으로, 불 휘발성 메모리 칩들 각각은 도 1 내지 도 16을 참조하여 설명된 불 휘발성 메모리 장치(100)일 수 있다. 도 1 내지 도 16을 참조하여 설명된 바와 같이, 불 휘발성 메모리 칩들 각각은 메모리 블록들 각각에 대응하는 패스 회로들의 배치를 변경하여 차지하는 면적이 감소된 블록 게이팅부를 포함할 수 있다. 따라서, 불 휘발성 메모리 칩들 각각의 면적은 감소할 수 있다.
도 18에서, 하나의 채널에 복수의 불 휘발성 메모리 칩들이 연결되는 것으로 설명되었다. 그러나 하나의 채널에 하나의 불 휘발성 메모리 칩이 연결되도록 메모리 시스템(2000)이 변경될 수 있다.
도 19는 본 발명의 실시 예에 따른 메모리 카드를 보여준다. 도 19를 참조하면, 메모리 카드(3000)는 불 휘발성 메모리 장치(3100), 컨트롤러(3200), 그리고 커넥터(3300)를 포함한다.
불 휘발성 메모리 장치(3100)는 도 1 내지 도 16을 참조하여 설명된 불 휘발성 메모리 장치(100)일 수 있다. 도 1 내지 도 16을 참조하여 설명된 바와 같이, 불 휘발성 메모리 장치(3100)는 메모리 블록들 각각에 대응하는 패스 회로들의 배치를 변경하여 차지하는 면적이 감소된 블록 게이팅부를 포함할 수 있다. 따라서, 불 휘발성 메모리 장치(3100)의 면적은 감소할 수 있다.
커넥터(3300)는 메모리 카드(3000)와 외부 장치(예를 들어, 호스트)를 전기적으로 연결할 수 있다.
메모리 카드(3000)는 PC 카드(PCMCIA, personal computer memory card international association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억장치(UFS) 등과 같은 메모리 카드들을 구성할 수 있다.
도 20은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD, Solid State Drive)를 보여준다. 도 20을 참조하면, 솔리드 스테이트 드라이브(4000)는 복수의 불 휘발성 메모리 장치들(4100), 컨트롤러(4200), 그리고 커넥터(4300)를 포함한다.
불 휘발성 메모리 장치(4100)는 도 1 내지 도 16을 참조하여 설명된 불 휘발성 메모리 장치(100)일 수 있다. 도 1 내지 도 16을 참조하여 설명된 바와 같이, 불 휘발성 메모리 장치(4100)는 메모리 블록들 각각에 대응하는 패스 회로들의 배치를 변경하여 차지하는 면적이 감소된 블록 게이팅부를 포함할 수 있다. 따라서, 불 휘발성 메모리 장치(4100)의 면적은 감소할 수 있다.
커넥터(4300)는 솔리드 스테이트 드라이브(4000)와 외부 장치(예를 들어, 호스트)를 전기적으로 연결할 수 있다.
도 21은 본 발명의 실시 예에 따른 컴퓨팅 장치를 보여주는 블록도이다. 도 21을 참조하면, 컴퓨팅 장치(5000)는 프로세서(5100), 메모리(5200), 스토리지(5300), 모뎀(5400), 그리고 사용자 인터페이스(5500)를 포함한다.
프로세서(5100)는 컴퓨팅 장치(5000)의 제반 동작을 제어하고, 논리 연산을 수행할 수 있다. 예를 들어, 프로세서(5100)는 시스템-온-칩(SoC, System-on-Chip)으로 구성될 수 있다. 프로세서(5100)는 범용 프로세서 또는 어플리케이션 프로세서일 수 있다.
메모리(5200)는 프로세서(5100)와 통신할 수 있다. 메모리(5200)는 프로세서(5100) 또는 컴퓨팅 장치(5000)의 동작 메모리(또는 메인 메모리)일 수 있다. 메모리(5200)는 SRAM (Static RAM), DRAM (Dynamic RAM), SDRAM (Synchronous DRAM) 등과 같은 휘발성 메모리, 또는 플래시 메모리, PRAM (Phase-change RAM), MRAM (Magnetic RAM), RRAM (Resistive RAM), FRAM (Ferroelectric RAM) 등과 같은 불 휘발성 메모리 장치를 포함할 수 있다.
스토리지(5300)는 컴퓨팅 장치(5000)에서 장기적으로 저장하고자 하는 데이터를 저장할 수 있다. 스토리지(5300)는 하드 디스크 드라이브(HDD, Hard Disk Drive) 또는 플래시 메모리, PRAM (Phase-change RAM), MRAM (Magnetic RAM), RRAM (Resistive RAM), FRAM (Ferroelectric RAM) 등과 같은 불 휘발성 메모리 장치를 포함할 수 있다.
스토리지(5300)는 도 1 내지 도 16을 참조하여 설명된 불 휘발성 메모리 장치(100)일 수 있다. 도 1 내지 도 16을 참조하여 설명된 바와 같이, 스토리지(5300)는 메모리 블록들 각각에 대응하는 패스 회로들의 배치를 변경하여 차지하는 면적이 감소된 블록 게이팅부를 포함할 수 있다. 따라서, 스토리지(5300)의 면적은 감소할 수 있다.
예시적으로, 메모리(5200) 및 스토리지(5300)는 동일한 종류의 불 휘발성 메모리 장치로 구성될 수 있다. 이때, 메모리(5200) 및 스토리지(5300)는 하나의 반도체 집적 회로로 구성될 수 있다.
모뎀(5400)은 프로세서(5100)의 제어에 따라 외부 장치와 통신을 수행할 수 있다. 예를 들어, 모뎀(5400)은 외부 장치와 유선 또는 무선 통신을 수행할 수 있다. 모뎀(5400)은 LTE (Long Term Evolution), 와이맥스(WiMax), GSM (Global System for Mobile communication), CDMA (Code Division Multiple Access), 블루투스(Bluetooth), NFC (Near Field Communication), 와이파이(WiFi), RFID (Radio Frequency IDentification) 등과 같은 다양한 무선 통신 방식들, 또는 USB (Universal Serial Bus), SATA (Serial AT Attachment), SCSI (Small Computer Small Interface), 파이어와이어(Firewire), PCI (Peripheral Component Interconnection) 등과 같은 다양한 유선 통신 방식들 중 적어도 하나에 기반하여 통신을 수행할 수 있다.
사용자 인터페이스(5500)는 프로세서(5100)의 제어에 따라 사용자와 통신할 수 있다. 예를 들어, 사용자 인터페이스(5500)는 키보드, 키패드, 버튼, 터치 패널, 터치 스크린, 터치 패드, 터치 볼, 카메라, 마이크, 자이로스코프 센서, 진동 센서, 등과 같은 사용자 입력 인터페이스들을 포함할 수 있다. 사용자 인터페이스(5500)는 LCD (Liquid Crystal Display), OLED (Organic Light Emitting Diode) 표시 장치, AMOLED (Active Matrix OLED) 표시 장치, LED, 스피커, 모터 등과 같은 사용자 출력 인터페이스들을 포함할 수 있다.
이상에서와 같이 도면과 명세서에서 최적 실시 예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
100: 불 휘발성 메모리 장치
110: 메모리 셀 어레이
120: 블록 게이팅부
130: 어드레스 디코더
140: 읽기 및 쓰기 회로
150: 제어 로직
1000, 2000: 메모리 시스템
3000: 메모리 카드
4000: SSD
5000: 컴퓨팅 장치

Claims (10)

  1. 제 1 워드 라인들에 연결되는 제 1 메모리 블록;
    상기 제 1 메모리 블록과 수직 방향으로 배열되고, 제 2 워드 라인들에 연결되는 제 2 메모리 블록;
    상기 제 1 워드 라인들을 인에이블하기 위한 제 1 패스 트랜지스터들; 그리고
    상기 제 2 워드 라인들을 인에이블하기 위한 제 2 패스 트랜지스터들을 포함하되,
    상기 제 1 및 제 2 패스 트랜지스터들은 상기 제 1 및 제 2 메모리 블록들과 수평 방향으로 배열되는 불 휘발성 메모리 장치.
  2. 제 1 항에 있어서,
    상기 제 1 워드 라인들을 인에이블하기 위한 제 3 패스 트랜지스터들; 그리고
    상기 제 2 워드 라인들을 인에이블하기 위한 제 4 패스 트랜지스터들을 더 포함하되,
    상기 제 3 및 제 4 패스 트랜지스터들은 상기 제 1 및 제 2 메모리 블록들과 수평 방향으로 배열되는 불 휘발성 메모리 장치.
  3. 제 2 항에 있어서,
    상기 제 3 및 제 4 패스 트랜지스터들은 상기 제 1 및 제 2 메모리 블록들을 기준으로 상기 제 1 및 제 2 패스 트랜지스터들과 반대 방향에 위치하는 불 휘발성 메모리 장치.
  4. 제 1 항에 있어서,
    상기 제 1 및 제 2 메모리 블록들은 제 1 방향으로 제 1 길이를 가지고,
    상기 제 1 패스 트랜지스터들을 포함하는 제 1 패스 회로부 또는 상기 제 2 패스 트랜지스터들을 포함하는 제 2 패스 회로부는 상기 제 1 방향으로 상기 제 1 길이의 2배인 제 2 길이를 가지는 불 휘발성 메모리 장치.
  5. 제 4 항에 있어서,
    상기 제 1 또는 제 2 패스 트랜지스터들은 상기 제 1 방향으로 나란하게 배열되는 불 휘발성 메모리 장치.
  6. 제 1 항에 있어서,
    상기 제 1 패스 트랜지스터들은 상기 제 2 패스 트랜지스터들과 상기 제 1 메모리 블록들 사이에 위치하는 불 휘발성 메모리 장치.
  7. 복수의 워드 라인들과 연결되는 복수의 메모리 블록들; 그리고
    각각의 메모리 블록을 인에이블하기 위한 복수의 패스 트랜지스터부들을 포함하되,
    상기 각각의 메모리 블록을 인에이블하기 위한 각각의 패스 트랜지스터부는 상기 복수의 메모리 블록들과 수평 방향으로 배열되는 불 휘발성 메모리 장치.
  8. 제 7 항에 있어서,
    상기 복수의 패스 트랜지스터부들은 상기 복수의 메모리 블록들 중 제 1 내지 제 4 메모리 블록들 각각의 워드 라인들과 연결되는 제 1 내지 제 4 패스 트랜지스터부들을 포함하고,
    상기 제 1 내지 제 3 패스 트랜지스터부들은 상기 제 4 패스 트랜지스터부와 상기 복수의 메모리 블록들 사이에 배치되는 불 휘발성 메모리 장치.
  9. 제 8 항에 있어서,
    상기 복수의 메모리 블록들은 제 1 방향으로 배열되고,
    상기 제 1 내지 제 3 패스 트랜지스터부들은 상기 제 1 방향으로 배열되는 불 휘발성 메모리 장치.
  10. 제 9 항에 있어서,
    상기 제 1 내지 제 4 패스 트랜지스터부들 각각에 포함된 패스 트랜지스터들은 상기 제 1 방향으로 나란하게 배열되는 불 휘발성 메모리 장치.
KR1020140041155A 2014-04-07 2014-04-07 불 휘발성 메모리 장치 KR102242037B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140041155A KR102242037B1 (ko) 2014-04-07 2014-04-07 불 휘발성 메모리 장치
US14/578,632 US9576612B2 (en) 2014-04-07 2014-12-22 Nonvolatile memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140041155A KR102242037B1 (ko) 2014-04-07 2014-04-07 불 휘발성 메모리 장치

Publications (2)

Publication Number Publication Date
KR20150116515A true KR20150116515A (ko) 2015-10-16
KR102242037B1 KR102242037B1 (ko) 2021-04-21

Family

ID=54210313

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140041155A KR102242037B1 (ko) 2014-04-07 2014-04-07 불 휘발성 메모리 장치

Country Status (2)

Country Link
US (1) US9576612B2 (ko)
KR (1) KR102242037B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170047843A (ko) * 2015-10-26 2017-05-08 에스케이하이닉스 주식회사 비휘발성 메모리 장치
KR20170070921A (ko) * 2015-12-14 2017-06-23 삼성전자주식회사 스토리지 장치 및 스토리지 장치의 동작 방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10446193B2 (en) * 2014-04-14 2019-10-15 HangZhou HaiCun Information Technology Co., Ltd. Mixed three-dimensional memory
KR102442933B1 (ko) * 2017-08-21 2022-09-15 삼성전자주식회사 3차원 반도체 장치
KR20220050665A (ko) 2020-10-16 2022-04-25 삼성전자주식회사 패스 트랜지스터 회로를 포함하는 메모리 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100192630B1 (ko) * 1993-12-21 1999-06-15 니시무로 타이죠 반도체 메모리장치
KR20090080337A (ko) * 2008-01-21 2009-07-24 삼성전자주식회사 하나의 고전압 레벨 쉬프터를 공유하는 로우 디코더를 갖는플래쉬 메모리 장치
KR20120062506A (ko) * 2010-12-06 2012-06-14 삼성전자주식회사 불휘발성 메모리 장치
KR20120091686A (ko) * 2011-02-09 2012-08-20 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 구동 방법
KR20120115011A (ko) * 2011-04-08 2012-10-17 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 행 디코더
KR20140020153A (ko) * 2012-08-08 2014-02-18 에스케이하이닉스 주식회사 어드레스 디코더, 그것의 포함하는 반도체 메모리 장치, 그리고 그것의 동작 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5777924A (en) 1997-06-05 1998-07-07 Aplus Integrated Circuits, Inc. Flash memory array and decoding architecture
JP4503809B2 (ja) 2000-10-31 2010-07-14 株式会社東芝 半導体記憶装置
JP2005039016A (ja) 2003-07-18 2005-02-10 Toshiba Corp 不揮発性半導体記憶装置、電子カード及び電子装置
JP2005100538A (ja) 2003-09-25 2005-04-14 Toshiba Corp 不揮発性半導体記憶装置及びこれを用いた電子装置
JP2005191413A (ja) 2003-12-26 2005-07-14 Toshiba Corp 不揮発性半導体記憶装置
KR100723770B1 (ko) 2004-12-28 2007-05-30 주식회사 하이닉스반도체 비휘발성 메모리 소자
JP5091788B2 (ja) 2008-07-15 2012-12-05 株式会社東芝 Ｎａｎｄ型フラッシュメモリ
JP2011044222A (ja) 2009-07-22 2011-03-03 Toshiba Corp Ｎａｎｄ型フラッシュメモリ
JP5524158B2 (ja) 2011-09-26 2014-06-18 株式会社東芝 不揮発性半導体記憶装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100192630B1 (ko) * 1993-12-21 1999-06-15 니시무로 타이죠 반도체 메모리장치
KR20090080337A (ko) * 2008-01-21 2009-07-24 삼성전자주식회사 하나의 고전압 레벨 쉬프터를 공유하는 로우 디코더를 갖는플래쉬 메모리 장치
KR20120062506A (ko) * 2010-12-06 2012-06-14 삼성전자주식회사 불휘발성 메모리 장치
KR20120091686A (ko) * 2011-02-09 2012-08-20 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 구동 방법
KR20120115011A (ko) * 2011-04-08 2012-10-17 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 행 디코더
KR20140020153A (ko) * 2012-08-08 2014-02-18 에스케이하이닉스 주식회사 어드레스 디코더, 그것의 포함하는 반도체 메모리 장치, 그리고 그것의 동작 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170047843A (ko) * 2015-10-26 2017-05-08 에스케이하이닉스 주식회사 비휘발성 메모리 장치
KR20170070921A (ko) * 2015-12-14 2017-06-23 삼성전자주식회사 스토리지 장치 및 스토리지 장치의 동작 방법

Also Published As

Publication number Publication date
US20150287437A1 (en) 2015-10-08
US9576612B2 (en) 2017-02-21
KR102242037B1 (ko) 2021-04-21

Similar Documents

Publication Publication Date Title
KR102116668B1 (ko) 불 휘발성 메모리 장치 및 불 휘발성 메모리 장치의 동작 방법
TWI518693B (zh) 非揮發性記憶體裝置、其操作方法以及包含該些標的之記憶體系統
KR102179284B1 (ko) 불 휘발성 메모리 장치 및 그것의 소거 방법
KR101772572B1 (ko) 불휘발성 메모리 장치
CN107068182B (zh) 非易失性存储装置、擦除方法及包括该装置的存储系统
KR20150118648A (ko) 불 휘발성 메모리 장치
KR102243497B1 (ko) 불 휘발성 메모리 장치 및 그것의 프로그램 방법
KR101868393B1 (ko) 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 프로그램 방법
KR101916718B1 (ko) 불휘발성 메모리 장치 및 그것의 메모리 관리 방법
KR101736454B1 (ko) 불휘발성 메모리 장치
KR101917192B1 (ko) 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 읽기 방법
JP6320010B2 (ja) ３次元構造のメモリセルアレイを含む不揮発性メモリ
KR20130035553A (ko) 불휘발성 메모리 및 그것의 소거 방법
KR20130080205A (ko) 비휘발성 메모리 장치, 그리고 그것을 포함하는 메모리 시스템
KR20130095964A (ko) 비휘발성 메모리 장치 및 그것의 접지 선택 트랜지스터의 문턱전압 조절 방법
KR102127296B1 (ko) 메모리 시스템 및 그것의 동작 방법
KR102242037B1 (ko) 불 휘발성 메모리 장치
KR20130085155A (ko) 불휘발성 메모리 장치, 그리고 그것을 포함하는 메모리 시스템
KR101736455B1 (ko) 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
KR20130059007A (ko) 불휘발성 메모리 및 그것을 포함하는 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant