CN101866857B - 半导体器件及其制造方法 - Google Patents
半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN101866857B CN101866857B CN2010101673176A CN201010167317A CN101866857B CN 101866857 B CN101866857 B CN 101866857B CN 2010101673176 A CN2010101673176 A CN 2010101673176A CN 201010167317 A CN201010167317 A CN 201010167317A CN 101866857 B CN101866857 B CN 101866857B
- Authority
- CN
- China
- Prior art keywords
- silicon layer
- layer
- conduction type
- film
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 354
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 331
- 239000010703 silicon Substances 0.000 claims abstract description 331
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 329
- 150000001875 compounds Chemical class 0.000 claims abstract description 31
- 239000010410 layer Substances 0.000 claims description 729
- 238000000034 method Methods 0.000 claims description 155
- 150000004767 nitrides Chemical class 0.000 claims description 57
- 229910052751 metal Inorganic materials 0.000 claims description 55
- 239000002184 metal Substances 0.000 claims description 55
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 43
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 43
- 229920005591 polysilicon Polymers 0.000 claims description 43
- 238000005530 etching Methods 0.000 claims description 41
- 239000000758 substrate Substances 0.000 claims description 38
- 239000012535 impurity Substances 0.000 claims description 30
- 239000000463 material Substances 0.000 claims description 24
- 238000001312 dry etching Methods 0.000 claims description 23
- 238000005516 engineering process Methods 0.000 claims description 22
- 239000006117 anti-reflective coating Substances 0.000 claims description 18
- 238000013459 approach Methods 0.000 claims description 14
- 238000001259 photo etching Methods 0.000 claims description 14
- 239000000126 substance Substances 0.000 claims description 14
- 238000000151 deposition Methods 0.000 claims description 12
- 230000008021 deposition Effects 0.000 claims description 12
- 125000006850 spacer group Chemical group 0.000 claims description 11
- 238000002347 injection Methods 0.000 claims description 10
- 239000007924 injection Substances 0.000 claims description 10
- 238000003701 mechanical milling Methods 0.000 claims description 10
- 239000007772 electrode material Substances 0.000 claims description 9
- 238000001039 wet etching Methods 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 238000012940 design transfer Methods 0.000 claims description 8
- 230000003647 oxidation Effects 0.000 claims description 7
- 238000007254 oxidation reaction Methods 0.000 claims description 7
- 239000011229 interlayer Substances 0.000 claims description 6
- 150000002500 ions Chemical class 0.000 claims description 6
- 238000000227 grinding Methods 0.000 claims description 5
- 229910052799 carbon Inorganic materials 0.000 claims description 4
- 150000001721 carbon Chemical group 0.000 claims description 3
- 238000012360 testing method Methods 0.000 claims description 3
- 150000003376 silicon Chemical class 0.000 claims description 2
- 238000004544 sputter deposition Methods 0.000 claims description 2
- 238000009792 diffusion process Methods 0.000 description 49
- 230000004888 barrier function Effects 0.000 description 10
- BGGALFIXXQOTPY-NRFANRHFSA-N C1(=C(C2=C(C=C1)N(C(C#N)=C2)C[C@@H](N1CCN(CC1)S(=O)(=O)C)C)C)CN1CCC(CC1)NC1=NC(=NC2=C1C=C(S2)CC(F)(F)F)NC Chemical compound C1(=C(C2=C(C=C1)N(C(C#N)=C2)C[C@@H](N1CCN(CC1)S(=O)(=O)C)C)C)CN1CCC(CC1)NC1=NC(=NC2=C1C=C(S2)CC(F)(F)F)NC BGGALFIXXQOTPY-NRFANRHFSA-N 0.000 description 7
- 230000003071 parasitic effect Effects 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 238000005457 optimization Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 208000005189 Embolism Diseases 0.000 description 1
- 230000003667 anti-reflective effect Effects 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 239000001996 bearing alloy Substances 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000006396 nitration reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
- H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66666—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78642—Vertical transistors
Abstract
本发明为一种半导体器件及制造方法，该方法包括：在衬底上形成第一柱状半导体层，并在位于该第一柱状半导体层下面的衬底上部形成第一平面半导体层；在该第一柱状半导体层的下部以及第一平面半导体层的全部或上部形成第一半导体层；围绕第一柱状半导体层的下侧壁以及在第一平面半导体层上方形成第一绝缘膜；围绕该第一柱状半导体层形成栅极绝缘膜和栅极电极；形成侧壁状第二绝缘膜，其围绕第一柱状半导体层的上侧壁并接触栅极电极的上表面，以及围绕栅极电极的侧壁；在第一柱状半导体层的上部形成第二半导体层，并在第一半导体层和第二半导体层之间形成半导体层；以及在第一半导体层的上表面以及第二半导体层的上表面分别形成金属半导体化合物。
Description
技术领域
本发明涉及半导体器件及其制造方法。
背景技术
半导体集成电路，尤其是使用MOS晶体管的集成电路的集成(integration)程度越来越高。伴随高度集成化，高度集成电路的MOS晶体管的小型化已进入纳米级。由于需要确保必要的电流量，故MOS晶体管的小型化存在有难以抑制漏电流以及在缩小电路占用面积上受到限制等问题。为解决这些问题，提出了一种环绕式栅极晶体管(surrounding gate transistor；SGT)结构，其中，源极、栅极和漏极相对于衬底垂直设置，并且该栅极围绕一个柱状半导体层(例如参见下述专利文献1至3)。
[专利文献1]JP02-071556A
[专利文献2]JP02-188966A
[专利文献3]JP02-145761A
在该环绕式栅极晶体管中，所形成的沟道区域围绕该柱状半导体的侧表面，从而在较小的占用面积内实现较大的栅极宽度。这意味着需要允许大导通电流(ON current)流过该较小的占用面积。这种情况下，如果源极和漏极具有高电阻，该大导通电流将导致难以向源极和漏极施加期望的电压。因此，需要提供一种环绕式栅极晶体管的制造方法(包括设计技术)来降低源极和漏极的电阻。大导通电流也使得降低接触电阻成为必要。
传统MOS晶体管中，形成栅极电极的方法包括：沉积栅极材料，通过光刻将栅极图案转移至衬底上的抗蚀层(resist)以形成掩模，并利用该掩模蚀刻该栅极材料。即，传统MOS晶体管中，栅极长度的设计基于栅极图案。相反地，在环绕式栅极晶体管中，由于柱状半导体的侧表面充当沟道区域，因此电流相对于衬底垂直流动。即，在环绕式栅极晶体管中，栅极长度的设计基于制造方法而不是基于栅极图案，因此，栅极长度及其变化由该制造方法决定。
在环绕式栅极晶体管中，需要缩小柱状半导体的直径以抑制伴随晶体管小型化而产生的漏电流增加。此外，有必要提供一种能够最佳化源极和漏极以抑制短沟道效应、进而抑制漏电流的制造方法。
此外，在环绕式栅极晶体管中，有必要降低寄生电容以将功率消耗降到最小。因此，需要提供一种能够降低寄生电容的制造方法。
与传统MOS晶体管一样，环绕式栅极晶体管也需要降低制造成本。为此目的，需要减小工艺步骤的数目。
发明内容
本发明的目的在于提供一种环绕式栅极晶体管制造方法，通过该方法所获得的结构可降低源极和漏极的电阻，降低寄生电容，获得期望的栅极长度和期望的源极和漏极的结构，并使柱状半导体具有期望的直径。
为实现此目的，依据本发明的第一方式提供一种半导体器件的制造方法，包括：在衬底上形成第一柱状半导体层，并在位于该第一柱状半导体层下面的衬底上部形成第一平面半导体层；在该第一柱状半导体层的下部以及该第一平面半导体层的全部或上部形成第二导电类型的第一半导体层；围绕该第一柱状半导体层的下侧壁以及在该第一平面半导体层上方形成第一绝缘膜；围绕该第一柱状半导体层形成栅极绝缘膜和栅极电极；形成侧壁状第二绝缘膜，其围绕该第一柱状半导体层的上侧壁并接触该栅极电极的上表面，以及围绕该栅极电极和第一绝缘膜的侧壁；在该第一柱状半导体层的上部形成第二导电类型的第二半导体层，位于该第二导电类型的该第一半导体层和该第二导电类型的该第二半导体层之间的部分第一柱状半导体层形成为主体部分，其为第一导电类型的半导体层；以及在第二导电类型的第一半导体层的上表面以及第二导电类型的第二半导体层的上表面分别形成金属半导体化合物，其中，该第一绝缘膜的厚度大于围绕该第一柱状半导体层形成的栅极绝缘膜的厚度；该第一柱状半导体层的中心轴与该第二导电类型的第一半导体层的长度大于该第一柱状半导体层的中心轴与该第一柱状半导体层的侧壁之间的长度、栅极绝缘膜厚度、栅极电极厚度以及围绕该栅极电极和第一绝缘膜的侧壁形成的侧壁状第二绝缘膜的厚度的总和。
优选地，在本发明的上述方法中，该栅极电极的厚度大于围绕第一柱状半导体层的上侧壁并接触栅极电极的上表面形成的侧壁状第二绝缘膜的厚度。
优选地，本发明的方法中的第一平面半导体层为第一平面硅层，第一柱状半导体层为第一柱状硅层，第一导电类型的半导体层为第一导电类型的硅层，第二导电类型的第一半导体层为第二导电类型的第一硅层，第二导电类型的第二半导体层为第二导电类型的第二硅层。
在上述方法中，第一导电类型的半导体层可为p型硅层或非掺杂硅层。此外，第二导电类型的第一半导体层可为n型硅层，以及第二导电类型的第二半导体层可为n型硅层。
或者，第一导电类型的半导体层可为n型硅层或非掺杂硅层。此外，第二导电类型的第一半导体层可为p型硅层，以及第二导电类型的第二半导体层可为p型硅层。
优选地，上述方法包括：在该衬底上形成衬垫氧化膜；在该衬垫氧化膜上形成第一氮化膜，以在形成第一柱状硅层时用作掩模；在该第一氮化膜上形成第一非晶硅或多晶硅膜；在该第一非晶硅或多晶硅膜上敷设抗蚀层，并通过光刻将第一柱状层图案转移至该抗蚀层，从而形成对应于该第一柱状层图案的第一抗蚀层；以及依序蚀刻该第一非晶硅或多晶硅膜和第一氮化膜，以形成第一硬掩模。
优选地，上述方法还包括通过利用该第一硬掩模的干蚀刻工艺形成该第一柱状半导体层的步骤。
优选地，在上述方法中，在干蚀刻期间，完全地蚀刻用作第一硬掩模的第一非晶硅或多晶硅膜以使等离子发射强度(plasma emission intensity)发生改变，其中，该等离子发射强度可由干蚀刻器件检测，且其中形成第一柱状硅层的步骤包括检测该等离子发射强度的变化，并基于该检测结果决定该干蚀刻工艺的终止时间，以控制该第一柱状硅层的高度尺寸。
优选地，在上述方法中，在该干蚀刻工艺之前的第一非晶硅或多晶硅膜的高度尺寸小于该第一柱状硅层的高度尺寸。
优选地，上述方法还包括牺牲氧化(sacrificially oxidizing)位于衬底上的第一柱状硅层的表面的步骤，以通过该步骤降低充当沟道区的第一柱状硅层的侧壁的不规则性，同时移除该第一柱状硅层中具有在该干蚀刻工艺中注入的碳原子的表面部分，并保护该第一柱状硅层不受包括后续干蚀刻工艺中产生的副产物在内污染。
优选地，上述方法还包括：在具有该第一柱状硅层的衬底上敷设抗蚀层，并通过光刻将第一平面硅层图案转移至该抗蚀层，从而形成对应于该第一平面硅层图案的第二抗蚀层；以及蚀刻该衬底以形成第一平面硅层，并移除该第二抗蚀层。
优选地，上述方法还包括：在该第一平面硅层和具有第一柱状硅层的衬底上沉积填充氧化膜；平坦化该填充氧化膜；以及蚀刻该填充氧化膜，以暴露该第一平面硅层上部的表面。
优选地，上述方法还包括在该第一柱状硅层的侧壁上形成偏移间隔物(offset spacer)的步骤。
优选地，上述方法中，通过包含杂质注入工艺的杂质引入工艺，在该第一平面硅层中引入第二导电类型的杂质，从而在该第一柱状硅层下部和第一平面硅层的全部或上部形成第二导电类型的第一硅层。然后，蚀刻该偏移间隔物。
优选地，在上述方法中，在所述在该第一柱状半导体层的下部以及该第一平面半导体层的全部或上部形成该第二导电类型的该第一半导体层的步骤中，通过形成于该第一柱状硅层上方的作为第一硬掩模的该氮化膜阻止杂质注入该第一柱状硅层的上部，且于该第一柱状硅层的下部形成该第二导电类型的该第一硅层。
优选地，上述方法还包括：在第一平面硅层上的上方、第一柱状硅层的上方以及围绕该第一柱状硅层沉积第一绝缘膜材料，以使沉积在该第一平面硅层的上方、第一柱状硅层上方、以及围绕该第一柱状硅层下侧壁所沉积的第一绝缘膜材料的厚度大于围绕第一柱状硅层中间侧壁及上侧壁所沉积的第一绝缘膜材料的厚度；以及蚀刻围绕第一柱状硅层中间侧壁及上侧壁的第一绝缘膜材料，以使该第一绝缘膜形成在第一柱状硅层上方以及围绕第一柱状硅层下侧壁，且其厚度大于后续围绕第一柱状硅层形成的栅极绝缘膜的厚度。
优选地，在上述方法中，在形成于第一平面硅层上的第一柱状硅层的侧壁上形成栅极绝缘膜，其中，该第一柱状硅层上具有由氮化膜构成的该第一硬掩模，该方法还包括：在形成栅极绝缘膜的步骤所获得的结构(In-ProcessStructure)上形成第二非晶硅或多晶硅膜作为栅极电极材料，使第一柱状硅层嵌入在内；以及通过化学机械研磨工艺研磨该第二非晶硅或多晶硅膜，使其具有平坦的上表面，其中，作为第一硬掩模的氮化膜用作化学机械研磨终止层，从而控制研磨量。
优选地，上述方法还包括：回蚀作为栅极电极材料的第二非晶硅或多晶硅膜，使栅极电极形成所期望的栅极长度；以及在回蚀第二非晶硅或多晶硅膜的步骤所获得的结构上沉积第一氧化膜，由此，该第一氧化膜可保护栅极电极的上表面不受后续执行的湿蚀刻或干蚀刻工艺的影响，以抑制栅极长度的变化或参差不齐，并防止栅极绝缘膜受到栅极电极的上表面的影响而损坏。
优选地，上述方法还包括：在第一氧化膜上形成第二氮化膜；回蚀该第二氮化膜且蚀刻该第一氧化膜以形成第三绝缘膜侧壁；在回蚀该第二氮化膜步骤所获得的结构上敷设底部抗反射涂层(bottom anti-reflective coating；BARC)，在该底部抗反射涂层上敷设抗蚀层，并通过光刻将栅极配线图案转移至该抗蚀层，从而形成对应于该栅极配线图案的第三抗蚀层；将该第三抗蚀层作为掩模，蚀刻底部抗反射涂层以及作为栅极电极材料的第二非晶硅或多晶硅膜，以形成栅极电极体和栅极配线，该栅极电极体和栅极配线组成栅极电极；通过干蚀刻或湿蚀刻而部分移除第一绝缘膜，以暴露位于第一柱状硅层下面的第二导电类型的第一硅层的表面；移除抗蚀层和底部抗反射涂层；在栅极电极的暴露表面以及位于第一柱状硅层下面的第二导电类型的第一硅层的表面上形成第四氧化层；通过蚀刻工艺移除所述位于第一柱状硅层上方的第一氮化膜以及围绕第一柱状硅层的第二氮化膜；以及移除衬垫氧化膜、第一氧化膜和第四氧化层。
优选地，上述方法还包括：在形成于第一平面硅层上的第一柱状硅层上以及围绕第一柱状硅层的栅极电极上形成第三氮化膜，回蚀该第三氮化膜以分别暴露位于第一柱状硅层下面的第二导电类型的第一硅层的上表面以及第一柱状硅层的上部的上表面，以形成第二绝缘膜侧壁作为侧壁状第二绝缘膜，以围绕第一柱状硅层的上侧壁并接触栅极电极的上表面，以及围绕栅极电极的侧壁；通过包含杂质注入工艺的杂质引入工艺，在第一柱状半导体层的上部引入第二导电类型的杂质，从而在第一柱状硅层上部形成第二导电类型的第二硅层，并在第二导电类型的第一硅层与第二导电类型的第二硅层之间形成第一导电类型的硅层；以及通过溅镀过程在第二导电类型的第一硅层和栅极电极的暴露表面上以及第二导电类型的第二硅层的上表面分别形成第一金属膜，例如镍(Ni)膜或钴(Co)膜，并对该第一金属膜进行热处理，然后移除经热处理的膜上未反应的部分，从而在第二导电类型的第一硅层和第二导电类型的第二硅层上分别形成金属半导体化合物。
优选地，上述方法还包括：在形成于第一平面硅层上的第一柱状硅层上以及围绕该第一柱状硅层的栅极电极上形成接触终止层，例如氮化膜；在该接触终止层上形成第三氧化膜作为层间绝缘膜，并通过化学机械研磨工艺平坦化该第三氧化膜；通过蚀刻工艺在形成于第一柱状硅层上部的第二导电类型的第二硅层的上侧位置处的第三氧化膜上形成接触孔；通过蚀刻工艺在形成于第一柱状硅层下面的第一平面硅层的全部或上部的第二导电类型的第一硅层的上侧位置以及栅极电极的上侧位置处的第三氧化膜上分别形成接触孔；以及蚀刻该接触终止层的分别对应于所述各接触孔的部分。
依据本发明的第二个方式提供一种半导体器件，包括：第一平面半导体层，形成于衬底上；第一柱状半导体层，形成于该第一平面半导体层上；第二导电类型的第一半导体层，形成于第一柱状半导体层下部以及第一平面半导体层的全部或上部；第二导电类型的第二半导体层，形成于第一柱状半导体层的上部；第一导电类型的半导体层，形成于第一柱状半导体层下部上所形成的第二导电类型的第一半导体层与第一柱状半导体层上部上所形成的第二导电类型的第二半导体层之间；栅极绝缘膜和栅极电极，围绕第一柱状半导体层形成；第一绝缘膜，形成于栅极电极和第一平面半导体层之间；侧壁状第二绝缘膜，形成为围绕第一柱状硅层的上侧壁并接触栅极电极的上表面，以及围绕栅极电极和第一绝缘膜的侧壁；以及金属半导体化合物，分别形成于第一平面半导体层的全部或上部上所形成的第二导电类型的第一半导体层的上表面以及第一柱状半导体层上部上所形成的第二导电类型的第二半导体层的上表面，其中，形成于栅极电极和第一平面半导体层之间的第一绝缘膜的厚度大于围绕第一柱状半导体层而形成的栅极绝缘膜的厚度。
依据本发明的第三个方式提供一种半导体器件，包括：第一平面半导体层，形成于衬底上；第一柱状半导体层，形成于该第一平面半导体层上；第二导电类型的第一半导体层，形成于第一柱状半导体层下部以及第一平面半导体层的全部或上部；第二导电类型的第二半导体层，形成于第一柱状半导体层的上部；第一导电类型的半导体层，形成于第一柱状半导体层下部上所形成的第二导电类型的第一半导体层与第一柱状半导体层上部上所形成的第二导电类型的第二半导体层之间；栅极绝缘膜和栅极电极，围绕第一柱状半导体层形成；第一绝缘膜，形成于栅极电极和第一平面半导体层之间；侧壁状第二绝缘膜，形成为围绕第一柱状半导体层的上侧壁并接触所述栅极电极的上表面，以及围绕栅极电极和第一绝缘膜的侧壁；以及金属半导体化合物，分别形成于第一平面半导体层的全部或上部上所形成的第二导电类型的第一半导体层的上表面以及第一柱状半导体层上部上所形成的第二导电类型的第二半导体层的上表面，其中，形成于栅极电极和第一平面半导体层之间的第一绝缘膜的厚度大于围绕第一柱状半导体层形成的栅极绝缘膜的厚度；以及在第一柱状半导体层的中心轴与该第一柱状半导体层的边缘之间的长度大于该第一柱状半导体层的中心轴与该第一柱状半导体层的侧壁之间的长度、栅极绝缘膜厚度、栅极电极厚度以及围绕该栅极电极和第一绝缘膜的侧壁形成的侧壁状第二绝缘膜的厚度的总和。
依据本发明的第四个方式提供一种半导体器件，包括：第一平面半导体层，形成于衬底上；第一柱状半导体层，形成于该第一平面半导体层上；第二导电类型的第一半导体层，形成于第一柱状半导体层下部以及第一平面半导体层的全部或上部；第二导电类型的第二半导体层，形成于第一柱状半导体层的上部；第一导电类型的半导体层，形成于第一柱状半导体层下部上所形成的第二导电类型的第一半导体层和第一柱状半导体层的上部上所形成的第二导电类型的第二半导体层之间；栅极绝缘膜和栅极电极，围绕第一柱状半导体层形成；第一绝缘膜，形成于栅极电极和第一平面半导体层之间；侧壁状第二绝缘膜，形成为围绕第一柱状半导体层的上侧壁并接触栅极电极的上表面，以及围绕栅极电极的侧壁；以及金属半导体化合物，分别形成于第一平面半导体层的全部或上部上所形成的第二导电类型的第一半导体层的上表面以及第一柱状半导体层上部上所形成的第二导电类型的第二半导体层的上表面，其中，形成于栅极电极和第一平面半导体层之间的第一绝缘膜的厚度大于围绕第一柱状半导体层形成的栅极绝缘膜的厚度；以及栅极电极的厚度大于形成为围绕第一柱状半导体层的上侧壁并接触栅极电极的上表面的侧壁状第二绝缘膜的厚度。
如上所述，依据本发明的第一个方式的方法包括：在衬底上形成第一柱状半导体层，并在位于该第一柱状半导体层下面的衬底上部形成第一平面半导体层；在该第一柱状半导体层的下部以及该第一平面半导体层的全部或上部形成第二导电类型的第一半导体层；围绕第一柱状半导体层的下侧壁以及在第一平面半导体层上方形成第一绝缘膜；围绕该第一柱状半导体层形成栅极绝缘膜和栅极电极；形成侧壁状第二绝缘膜，其围绕第一柱状半导体层的上侧壁并接触栅极电极的上表面，以及围绕栅极电极和第一绝缘膜的侧壁；在第一柱状半导体层的上部形成第二导电类型的第二半导体层，并在第二导电类型的第一半导体层和第二导电类型的第二半导体层之间形成第一导电类型的半导体层；以及在第二导电类型的第一半导体层的上表面以及第二导电类型的第二半导体层的上表面分别形成金属半导体化合物，其中，第一绝缘膜的厚度大于围绕第一柱状半导体层形成的栅极绝缘膜的厚度。
本发明的上述特征得以提供一种环绕式栅极晶体管的制造方法，通过该方法获得的结构可降低源极和漏极的电阻，降低寄生电容，获得期望的栅极长度和期望的源极和漏极结构，并使柱状半导体具有期望的直径。
在依据本发明的一个较佳实施例的方法中，第一柱状半导体层的中心轴与边缘之间的长度大于中心轴与侧壁之间的长度、栅极绝缘膜厚度、栅极电极厚度以及围绕该栅极电极和第一绝缘膜的侧壁形成的侧壁状第二绝缘膜的厚度的总和。此特征有助于在第一柱状半导体层下面的第一平面半导体层的全部或上部中所形成的第二导电类型的第一半导体层上充分形成金属半导体化合物，以降低在第一柱状半导体层下面的第一平面半导体层的全部或上部中所形成的该第二导电类型的第一半导体层的电阻。
依据本发明的一个较佳实施例的方法中，栅极电极的厚度大于围绕第一柱状半导体层的上侧壁并接触栅极电极的上表面的侧壁状第二绝缘膜的厚度。此特征有助于根据需要而在栅极电极上充分形成金属半导体化合物，以降低栅极电极的电阻。
依据本发明的一个较佳实施例，上述方法还包括：在衬底上形成衬垫氧化膜；在该衬垫氧化膜上形成第一氮化膜，以在形成第一柱状硅层时用作为掩模；在该第一氮化膜上形成第一非晶硅或多晶硅膜；在该第一非晶硅或多晶硅膜上敷设抗蚀层，并通过光刻将第一柱状层图案转移至该抗蚀层，从而形成对应于该第一柱状层图案的第一抗蚀层；以及依序蚀刻该第一非晶硅或多晶硅膜和第一氮化膜，以形成第一硬掩模。此特征有助于在后续步骤决定干蚀刻过程的终止时间，从而依据在后续步骤中的干蚀刻工艺的终止时间的决定而控制第一柱状硅层的高度。
依据本发明的一个较佳实施例，上述方法还包括通过利用第一硬掩模的干蚀刻工艺形成第一柱状半导体层的步骤。在此干蚀刻过程中，完全地蚀刻用作为第一硬掩模的第一非晶硅或多晶硅膜以使等离子发射强度发生改变，其中，该等离子发射强度可由干蚀刻器件检测。因此，可检测该等离子发射强度的变化，以基于该检测结果决定干蚀刻工艺的终止时间，从而控制第一柱状硅层的高度尺寸。
在依据本发明的一个较佳实施例的方法中，在干蚀刻工艺之前的第一非晶硅或多晶硅膜的高度尺寸小于第一柱状硅层的高度尺寸。此特征有助于充分决定干蚀刻工艺的终止时间。
依据本发明的一个较佳实施例，上述方法还包括牺牲氧化位于衬底上的第一柱状硅层的表面的步骤。此特征有助于降低充当沟道区的第一柱状硅层的侧壁的不规则性，同时移除该第一柱状硅层中具有干蚀刻过程中注入的碳原子的表面部分，并保护该第一柱状硅层不受包括后续干蚀刻过程中产生的副产物在内的污染。
依据本发明的一个较佳实施例，上述方法还包括：在具有第一柱状硅层的衬底上敷设抗蚀层，并通过光刻将第一平面硅层图案转移至该抗蚀层，从而形成对应于该第一平面硅层图案的第二抗蚀层；以及蚀刻该衬底以形成第一平面硅层，并移除第二抗蚀层。此特征有助于充分实现元件间的隔离。
依据本发明的一个较佳实施例，上述方法还包括：在第一平面硅层和具有第一柱状硅层的衬底上沉积填充氧化膜；平坦化该填充氧化膜；以及蚀刻该填充氧化膜，以暴露第一平面硅层上部的表面。此特征有助于充分实现元件间的隔离。
依据本发明的一个较佳实施例，上述方法还包括在第一柱状硅层的侧壁上形成偏移间隔物的步骤。此特征有助于防止杂质注入工艺中自第一柱状硅层的侧壁注入杂质。
在依据本发明的一个较佳实施例的方法中，通过包含杂质注入工艺的杂质引入工艺，在第一平面硅层中引入第二导电类型的杂质，其中，第一柱状硅层具有偏移间隔物，从而在第一柱状硅层下部和第一平面硅层的全部或上部形成第二导电类型的第一硅层，接着蚀刻偏移间隔物。此特征有助于有效形成第二导电类型的第一硅层。
在依据本发明的一个较佳实施例的方法中，第二导电类型的第一硅层形成于第一柱状硅层的下部，而该第一柱状硅层的上部未注入任何杂质。此特征有利于最佳化第一柱状硅层上部和横卧第一柱状硅层的第一平面硅层分别进行杂质注入工艺的条件，以抑制短沟道效应，减少漏电流。
依据本发明的一个较佳实施例，上述方法还包括：在形成于第一平面硅层上的第一柱状硅层的上方以及围绕该第一柱状硅层沉积第一绝缘膜材料，以使沉积在第一柱状硅层上方以及围绕该第一柱状硅层下侧壁所沉积的第一绝缘膜材料的厚度大于围绕第一柱状硅层的中间侧壁/上侧壁所沉积的第一绝缘膜材料的厚度；以及蚀刻围绕第一柱状硅层的中间侧壁/上侧壁的第一绝缘膜材料，以在第一柱状硅层上方以及围绕第一柱状硅层下侧壁形成第一绝缘膜，其厚度大于后续围绕第一柱状硅层形成的栅极绝缘膜的厚度。此特征有助于降低栅极-源极寄生电容。
在依据本发明的一个较佳实施例的方法中，在形成于第一平面硅层上的第一柱状硅层的侧壁上形成栅极绝缘膜，其中，该第一柱状硅层具有由氮化膜构成的第一硬掩模，该方法还包括：在形成栅极绝缘膜的步骤所获得的结构上形成第二非晶硅或多晶硅膜作为栅极电极材料，使第一柱状硅层嵌入在内；以及通过化学机械研磨工艺研磨该第二非晶硅或多晶硅膜，使其具有平坦的上表面。根据此特征，作为第一硬掩模的氮化膜用作为化学机械研磨的终止层，从而控制研磨量。
依据本发明的一个较佳实施例，上述方法还包括：回蚀作为栅极电极材料的第二非晶硅或多晶硅膜，使所述栅极电极形成所期望的栅极长度；以及在回蚀第二非晶硅或多晶硅膜的步骤所获得的结构上沉积第一氧化膜。根据此特征，该第一氧化膜可保护栅极电极的上表面不受后续执行的湿蚀刻或干蚀刻工艺的影响，以抑制栅极长度的变化或参差不齐，并防止栅极绝缘膜受栅极电极的上表面的影响而损坏。
依据本发明的一个较佳实施例，上述方法还包括：在第一氧化膜上形成第二氮化膜；回蚀该第二氮化膜以形成第三绝缘膜侧壁，并蚀刻第一氧化膜；在回蚀该第二氮化膜步骤所获得的结构上敷设底部抗反射涂层(bottomanti-reflective coating；BARC)，在该底部抗反射涂层上敷设抗蚀层，并通过光刻将栅极配线图案转移至该抗蚀层，从而形成对应于该栅极配线图案的第三抗蚀层；将该第三抗蚀层作为掩模，蚀刻底部抗反射涂层以及作为栅极电极材料的第二非晶硅或多晶硅膜，以形成栅极电极体和栅极配线，该栅极电极体和栅极配线组成栅极电极；通过干蚀刻或湿蚀刻而部分移除第一绝缘膜，以暴露位于第一柱状硅层下面的第二导电类型的第一硅层的表面；移除抗蚀层和底部抗反射涂层；在栅极电极的暴露表面以及位于第一柱状硅层下面的第二导电类型的第一硅层的表面上形成第四氧化层；通过蚀刻工艺移除位于第一柱状硅层上方的第一氮化膜以及围绕第一柱状硅层的第二氮化膜；以及移除第一氧化膜和第四氧化层。此特征有助于围绕第一柱状硅层形成栅极电极。
依据本发明的一个较佳实施例，上述方法还包括：在形成于第一平面硅层上的第一柱状硅层上以及围绕第一柱状硅层的栅极电极上形成第三氮化膜，回蚀该第三氮化膜以分别暴露位于第一柱状硅层下面的第二导电类型的第一硅层的上表面以及第一柱状硅层的上部的上表面，并形成第二绝缘膜侧壁作为侧壁状第二绝缘膜，以围绕第一柱状硅层的上侧壁并接触栅极电极的上表面，以及围绕栅极电极的侧壁；通过包含杂质注入工艺的杂质引入工艺，在第一柱状硅层的上部引入第二导电类型的杂质，从而在第一柱状硅层上部形成第二导电类型的第二硅层，并在第二导电类型的第一硅层与第二导电类型的第二硅层之间形成第一导电类型的硅层；以及通过溅镀过程在第二导电类型的第一硅层和栅极电极的暴露表面上以及第二导电类型的第二硅层的上表面分别形成第一金属膜，并对该第一金属膜进行热处理，移除经热处理的膜上未反应的部分，从而在第二导电类型的第一硅层和第二导电类型的第二硅层上分别形成金属半导体化合物。依据此特征，栅极电极以及形成于第一柱状硅层下面的第二导电类型的第一硅层和形成于第一柱状硅层上部的第二导电类型的第二硅层彼此通过第二绝缘膜侧壁而隔离，以防止彼此之间由于金属半导体化合物而发生短路。此外，第一柱状硅层的上侧壁由第二绝缘膜侧壁覆盖，以防止金属半导体化合物形成于该第一柱状硅层的上侧壁上。
依据本发明的一个较佳实施例，上述方法还包括：在形成于第一平面硅层上的第一柱状硅层上以及围绕该第一柱状硅层的栅极电极上形成接触终止层；在该接触终止层上形成第三氧化膜作为层间绝缘膜，并通过化学机械研磨工艺平坦化该第三氧化膜；通过蚀刻工艺在形成于第一柱状硅层上部的第二导电类型的第二硅层的上侧位置处的该第三氧化膜上形成接触孔；通过蚀刻工艺在形成于第一柱状硅层下面的第一平面硅层的全部或上部的第二导电类型的第一硅层的上侧位置以及栅极电极的上侧位置处的该第三氧化膜上分别形成接触孔；以及蚀刻对应于个别的接触孔的接触终止层的部分。此特征有助于降低接触电阻。
依据本发明的第二个方式的半导体器件包括：第一平面半导体层，形成于衬底上；第一柱状半导体层，形成于该第一平面半导体层上；第二导电类型的第一半导体层，形成于第一柱状半导体层下部以及第一平面半导体层的全部或上部；第二导电类型的第二半导体层，形成于第一柱状半导体层的上部；第一导电类型的半导体层，形成于第一柱状半导体层下部上所形成的第二导电类型的第一半导体层与第一柱状半导体层上部上所形成的第二导电类型的第二半导体层之间；栅极绝缘膜和栅极电极，围绕第一柱状硅层形成；第一绝缘膜，形成于栅极电极和第一平面半导体层之间；侧壁状第二绝缘膜，形成为围绕第一柱状半导体层的上侧壁并接触栅极电极的上表面，以及围绕栅极电极和第一绝缘膜的侧壁；以及金属半导体化合物，分别形成于第一平面半导体层的全部或上部上所形成的第二导电类型的第一半导体层上所形成的上表面以及第一柱状半导体层上部上所形成的第二导电类型的第二半导体层的上表面，其中，形成于栅极电极和第一平面半导体层之间的第一绝缘膜的厚度大于围绕第一柱状半导体层形成的栅极绝缘膜的厚度；以及第一柱状半导体层的中心轴与第二导电类型的第一半导体层边缘之间的长度大于该第一柱状半导体层的中心轴与该第一柱状半导体层的侧壁之间的长度、栅极绝缘膜厚度、栅极电极厚度以及围绕该栅极电极和第一绝缘膜的侧壁形成的侧壁状第二绝缘膜的厚度的总和。
在依据本发明的第二方式的半导体器件中，除上述依据本发明第二方式的半导体器件的优点外，金属半导体化合物可充分形成在横卧于第一柱状半导体层下面的第一平面半导体层的全部或上部的第二导电类型的第一半导体层上，以降低该第二导电类型的第一半导体层的电阻。
依据本发明的第三方式的半导体器件包括：第一平面半导体层，形成于衬底上；第一柱状半导体层，形成于该第一平面半导体层上；第二导电类型的第一半导体层，形成于第一柱状半导体层下部以及第一平面半导体层的全部或上部；第二导电类型的第二半导体层，形成于第一柱状硅层的上部；第一导电类型的半导体层，形成于第一柱状半导体层下部上所形成的第二导电类型的第一半导体层和第一柱状半导体层的上部上所形成的第二导电类型的第二半导体层之间；栅极绝缘膜和栅极电极，形成为围绕第一柱状硅层形成；第一绝缘膜，形成于栅极电极和第一平面半导体层之间；侧壁状第二绝缘膜，围绕第一柱状硅层的上侧壁并接触栅极电极的上表面，以及围绕栅极电极的侧壁；以及金属半导体化合物，分别形成于第一平面半导体层的全部或上部上所形成的第二导电类型的第一半导体层的上表面以及第一柱状半导体层上部上所形成的第二导电类型的第二半导体层的上表面，其中，形成于栅极电极和第一平面半导体层之间的第一绝缘膜的厚度大于围绕第一柱状硅层形成的栅极绝缘膜的厚度；以及栅极电极的厚度大于形成为围绕第一柱状半导体层的上侧壁并接触栅极电极上表面的侧壁状第二绝缘膜的厚度。
在依据本发明的第三方式的半导体器件中，除上述依据本发明的第二方式的半导体器件的优点外，该半导体器件的金属半导体化合物可根据需要充分形成于栅极电极上，以降低该栅极电极的电阻。
附图说明
图1(a)为依据本发明一个实施例的半导体器件的制造方法中的一个步骤的俯视图。
图1(b)为图1(a)沿A-A′的剖视图。
图2(a)为所述方法中一个步骤的俯视图。
图2(b)为图2(a)沿A-A′的剖视图。
图3(a)为所述方法中一个步骤的俯视图。
图3(b)为图3(a)沿A-A′的剖视图。
图4(a)为所述方法中一个步骤的俯视图。
图4(b)为图4(a)沿A-A′的剖视图。
图5(a)为所述方法中一个步骤的俯视图。
图5(b)为图5(a)沿A-A′的剖视图。
图6(a)为所述方法中一个步骤的俯视图。
图6(b)为图6(a)沿A-A′的剖视图。
图7(a)为所述方法中一个步骤的俯视图。
图7(b)为图7(a)沿A-A′的剖视图。
图8(a)为所述方法中一个步骤的俯视图。
图8(b)为图8(a)沿A-A′的剖视图。
图9(a)为所述方法中一个步骤的俯视图。
图9(b)为图9(a)沿A-A′的剖视图。
图10(a)为所述方法中一个步骤的俯视图。
图10(b)为图10(a)沿A-A′的剖视图。
图11(a)为所述方法中一个步骤的俯视图。
图11(b)为图11(a)沿A-A′的剖视图。
图12(a)为所述方法中一个步骤的俯视图。
图12(b)为图12(a)沿A-A′的剖视图。
图13(a)为所述方法中一个步骤的俯视图。
图13(b)为图13(a)沿A-A′的剖视图。
图14(a)为所述方法中一个步骤的俯视图。
图14(b)为图14(a)沿A-A′的剖视图。
图15(a)为所述方法中一个步骤的俯视图。
图15(b)为图15(a)沿A-A′的剖视图。
图16(a)为所述方法中一个步骤的俯视图。
图16(b)为图16(a)沿A-A′的剖视图。
图17(a)为所述方法中一个步骤的俯视图。
图17(b)为图17(a)沿A-A′的剖视图。
图18(a)为所述方法中一个步骤的俯视图。
图18(b)为图18(a)沿A-A′的剖视图。
图19(a)为所述方法中一个步骤的俯视图。
图19(b)为图19(a)沿A-A′的剖视图。
图20(a)为所述方法中一个步骤的俯视图。
图20(b)为图20(a)沿A-A′的剖视图。
图21(a)为所述方法中一个步骤的俯视图。
图21(b)为图21(a)沿A-A′的剖视图。
图22(a)为所述方法中一个步骤的俯视图。
图22(b)为图22(a)沿A-A′的剖视图。
图23(a)为所述方法中一个步骤的俯视图。
图23(b)为图23(a)沿A-A′的剖视图。
图24(a)为所述方法中一个步骤的俯视图。
图24(b)为图24(a)沿A-A′的剖视图。
图25(a)为所述方法中一个步骤的俯视图。
图25(b)为图25(a)沿A-A′的剖视图。
图26(a)为所述方法中一个步骤的俯视图。
图26(b)为图26(a)沿A-A′的剖视图。
图27(a)为所述方法中一个步骤的俯视图。
图27(b)为图27(a)沿A-A′的剖视图。
图28(a)为所述方法中一个步骤的俯视图。
图28(b)为图28(a)沿A-A′的剖视图。
图29(a)为所述方法中一个步骤的俯视图。
图29(b)为图29(a)沿A-A′的剖视图。
图30(a)为所述方法中一个步骤的俯视图。
图30(b)为图30(a)沿A-A′的剖视图。
图31(a)为所述方法中一个步骤的俯视图。
图31(b)为图31(a)沿A-A′的剖视图。
图32(a)为所述方法中一个步骤的俯视图。
图32(b)为图32(a)沿A-A′的剖视图。
图33(a)为所述方法中一个步骤的俯视图。
图33(b)为图33(a)沿A-A′的剖视图。
图34(a)为所述方法中一个步骤的俯视图。
图34(b)为图34(a)沿A-A′的剖视图。
图35(a)为所述方法中一个步骤的俯视图。
图35(b)为图35(a)沿A-A′的剖视图。
图36(a)为所述方法中一个步骤的俯视图。
图36(b)为图36(a)沿A-A′的剖视图。
图37(a)为所述方法中一个步骤的俯视图。
图37(b)为图37(a)沿A-A′的剖视图。
图38(a)为所述方法中一个步骤的俯视图。
图38(b)为图38(a)沿A-A′的剖视图。
图39(a)为通过所述方法获得的半导体器件的俯视图。
图39(b)为图39(a)沿A-A′的剖视图。
图40(a)为通过所述方法获得的半导体器件的俯视图。
图40(b)为图40(a)沿A-A′的剖视图。
图41(a)为通过所述方法获得的半导体器件的俯视图。
图41(b)为图41(a)沿A-A′的剖视图。
图42为图41(a)沿B-B′的剖视图。
具体实施方式
图41(a)为显示依据本发明一实施例通过环绕式栅极晶体管制造方法获得的NMOS(N-channel metal oxide semiconductor；N沟道金属氧化物半导体)型环绕式栅极晶体管的俯视图，图41(b)为图41(a)沿A-A′的剖视图。下面参照图41(a)和图41(b)描述NMOS型环绕式栅极晶体管的结构。
第一平面硅层112为第一平面半导体层，形成于硅衬底110上，第一柱状硅层113为第一柱状半导体层，形成于第一平面硅层112上。源极扩散层200为第二导电类型的第一半导体层，形成于第一柱状硅层113的下部和平面硅层112的上部(或全部)，漏极扩散层201为第二导电类型的第二半导体层，形成于柱状硅层113的上部。
主体部分309为第一导电类型的半导体层，形成于源极扩散层200与漏极扩散层201之间，其中，该源极扩散层200形成于第一柱状硅层113的下部和平面硅层112的上部(或全部)，该漏极扩散层201形成于柱状硅层113的上部。
栅极绝缘膜124和栅极电极141(围绕主体部分309的栅极电极体141a以及自该栅极电极体141a延伸的栅极配线141b)围绕第一柱状硅层113形成。
另外，第一绝缘层303形成于栅极电极141和源极扩散层200之间，由厚度大于栅极绝缘膜124的氧化膜构成。通过在栅极电极141和源极扩散层200之间形成第一绝缘层303，即厚度大于栅极绝缘膜124的氧化膜，可降低栅极-源极寄生电容。
第二绝缘膜侧壁134，即侧壁状第二绝缘膜，围绕第一柱状硅层113的上侧壁并接触栅极电极141(栅极电极体141a)的上表面而形成；而第二绝缘膜侧壁133，即侧壁状第二绝缘膜，围绕栅极电极141的侧壁而形成。
金属半导体化合物153形成于源极扩散层200的上表面，而金属半导体化合物152形成于漏极扩散层201的上表面。另外，金属半导体化合物151形成于栅极电极141的上表面。
接触174形成于源极扩散层200(金属半导体化合物153)上，接触173形成于漏极扩散层201(金属半导体化合物152)上。另外，接触172形成于栅极配线141b(金属半导体化合物151)上。
图42为图41(a)沿B-B′的剖视图。金属半导体化合物153可用来降低源极区的电阻。为了在源极扩散层200中形成金属半导体化合物153，图42的结构需满足下列条件方程式(1)：
Wa＞Wp+Wox+Wg+Ws (1)
其中，Wa为第一柱状硅层113的中心轴与源极扩散层200的边缘之间的距离；
Wp为第一柱状硅层113的中心轴与侧壁之间的距离；
Wox为栅极绝缘膜124的厚度(第一柱状硅层113)；
Wg为栅极电极141的宽度(厚度)(栅极电极体141a)；以及
Ws为第二绝缘膜侧壁133(即第二绝缘膜)的宽度(厚度)。
金属半导体化合物151可用于降低栅极区的电阻。为了在栅极电极141中形成金属半导体化合物151，图42的结构需满足下列条件方程式(2)：
Wg＞Ws (2)
其中，Wg为栅极电极141(栅极电极体141a)的宽度，Ws为第二绝缘膜侧壁134(即第二绝缘膜)的宽度。
满足条件方程式(1)和(2)的结构可形成金属半导体化合物151、152、153，以降低栅极电极、漏极区和源极区的电阻，而增加导通电流。
在源极扩散层200和漏极扩散层201分别连接至接地(GND)电位和电源(Vcc)电位之前提下，通过将0至Vcc的电位施加于栅极电极141，该环绕式栅极晶体管可执行晶体管操作。
在第一柱状硅层113上部形成的扩散层以及在第一柱状硅层113下部和平面硅层112的上部(或全部)形成的扩散层可分别是源极扩散层和漏极扩散层。
参照图1(a)至图41(b)，以下将描述依据本发明的一个实施例的环绕式栅极晶体管制造方法。图1(a)至图41(b)分别显示依据该实施例的方法的各个步骤，其中，图1至图41中后缀为(a)的图为俯视图，后缀为(b)的图为相应后缀为(a)的图沿A-A′的剖视图。图1(a)至图41(b)中，相同的元件以相同元件符号或代码定义。下面的描述中，将图1(a)和图1(b)的组合直至图41(a)和图41(b)的组合分别称作“图1”至“图41”。
请参照图1，在硅衬底110上形成衬垫氧化膜121。
请参照图2，在衬垫氧化膜121上形成第一氮化膜130，接着在第一氮化膜130上形成第一非晶硅或多晶硅膜140。
请参照图3，在第一非晶硅或多晶硅膜140上敷设抗蚀层，并通过光刻将第一柱状层图案转移至该抗蚀层，从而形成对应于该第一柱状层图案的第一抗蚀层301。
请参照图4，依序蚀刻第一非晶硅或多晶硅膜140和第一氮化膜130，以形成第一硬掩模，接着蚀刻衬垫氧化膜121。
请参照图5，移除第一抗蚀层301。
请参照图6，利用由第一非晶硅或多晶硅膜140和第一氮化膜130的个别剩余部分组成的第一硬掩模干蚀刻硅衬底110，从而形成第一柱状硅层113。在该干蚀刻期间还蚀刻第一非晶硅或多晶硅膜140。在此情况下，当完全蚀刻第一非晶硅或多晶硅膜140时，可由干蚀刻器件检测的等离子发射强度(plasma emission intensity)发生改变。因此，干蚀刻工艺的终止时间可通过检测等离子发射强度的变化来确定，以稳定地控制第一柱状硅层113的高度尺寸，而与蚀刻速率无关。
为利用上述终止时间检测技术，在用以形成第一柱状硅层113的干蚀刻工艺之前的第一非晶硅或多晶硅膜140的厚度(高度尺寸)须小于第一柱状硅层113的厚度。
请参照图7，分别牺牲氧化第一柱状硅层113和硅衬底110的表面以形成牺牲氧化膜123，从而降低充当沟道区域的第一柱状硅层113的侧壁的不规则性，并移除第一柱状硅层113和硅衬底110上具有干蚀刻工艺中注入的碳以及其他原子的表面部分(即硅表面)。
请参照图8，在图7的结构上敷设抗蚀层，并通过光刻将第一平面硅层图案转移至该抗蚀层，从而形成对应于该第一平面硅层图案的第二抗蚀层150。上述通过牺牲氧化作用形成于第一柱状硅层113和硅衬底110上的牺牲氧化膜123可保护硅表面不受污染，例如不会被随后的干蚀刻工艺中产生的副产品污染。
请参照图9，干蚀刻硅衬底110以形成第一平面硅层112。
请参照图10，移除第二抗蚀层150。
请参照图11，在图10的结构上沉积填充氧化膜120，并将其平坦化以使其表面与第一氮化膜130的上表面齐平。
请参照图12，蚀刻填充氧化膜120以暴露第一平面硅层112的上部表面。
请参照图13，在第一柱状硅层113的侧壁上形成偏移间隔物(offsetspacer)307，以在源极注入(source implant)中保护该第一柱状硅层。请参照图14，在第一平面硅层112中注入杂质例如砷(As)或磷(P)，以在第一柱状硅层113的下部和第一平面硅层112的上部(或全部)形成源极扩散层200，该源极扩散层200为第二导电类型的硅层。
此步骤中，形成于第一柱状硅层113上方的第一氮化膜130阻止杂质注入第一柱状硅层113的上部。用于在第一平面硅层112的上部(或全部)形成源极扩散层200而进行的杂质注入和用于在第一柱状硅层113的上部形成漏极扩散层201而进行的杂质注入为彼此独立执行，以方便各杂质注入条件的最佳化，从而限制短沟道效应，减少漏电流。
请参照图15，蚀刻偏移间隔物307。
请参照图16，在图15的结构上沉积第一绝缘膜材料303，例如氧化膜。更具体地说，围绕第一柱状硅层113的下侧壁以及在源极扩散层200上方和第一柱状硅层113上方形成的第一绝缘膜材料303的厚度较厚，而围绕第一柱状硅层113的中间侧壁/上侧壁形成的第一绝缘膜材料303的厚度较薄。
请参照图17，蚀刻围绕第一柱状硅层113的中间侧壁/上侧壁的第一绝缘膜材料303。优选地，此蚀刻工艺为等向性蚀刻(isotropic etching)工艺。如前面所述，围绕第一柱状硅层113的下侧壁以及在源极扩散层200上方和第一柱状硅层113上方形成的第一绝缘膜材料303的厚度较厚，而围绕第一柱状硅层113的中间侧壁/上侧壁形成的第一绝缘膜材料303的厚度较薄。因此，即使在蚀刻工艺之后，仍会留下部分围绕第一柱状硅层113的下侧壁以及位于源极扩散层200上方和第一柱状硅层113上方的第一绝缘膜材料303(将第一柱状硅层113上方存留的第一绝缘膜材料303部分称作“绝缘膜306”)。所保留的围绕第一柱状硅层113的下侧壁以及位于源极扩散层200上方的第一绝缘膜材料303的厚度大于后续形成于源极扩散层200和栅极电极141之间的栅极绝缘膜124的厚度。此第一绝缘膜材料303可降低在源极扩散层200与随后形成的栅极电极141之间的寄生电容。
可通过在图15的结构上沉积绝缘膜并平坦化该绝缘膜，使其与第一氮化膜130的上表面齐平并蚀刻该绝缘膜，从而形成位于第一平面硅层112(源极扩散层200)和后续形成的栅极电极141之间的第一绝缘膜303。
请参照图18，在衬垫氧化膜121的侧壁和第一柱状硅层113的中间侧壁/上侧壁上形成栅极绝缘膜124，例如氧化膜或氮氧化硅膜。请参照图19，形成第二非晶硅或多晶硅膜141，使第一柱状硅层113嵌入其中，该第二非晶硅或多晶硅膜141为栅极导电膜。
请参照图20，通过化学机械研磨(chemical mechanical polishing；CMP)工艺研磨第二非晶硅或多晶硅膜141，使其具有与第一氮化膜130的上表面齐平的平坦上表面。在该化学机械研磨工艺中，可利用第一氮化膜130，即第一硬掩模，作为化学机械研磨终止层，以提升可重现性(reproducibility)控制研磨量。
请参照图21，回蚀(etch back)第二非晶硅或多晶硅膜141，即栅极导电膜，以确定栅极长度。
请参照图22，在图21的结构上沉积第一氧化膜125，并在第一氧化膜125上沉积第二氮化膜131。第一氧化膜125将保护随后形成的栅极电极141的上表面不受后续步骤中执行的湿蚀刻或干蚀刻工艺的影响，以抑制栅极长度的变化并防止栅极绝缘膜124受随后形成的栅极电极141的上表面的影响而损坏。
请参照图23，回蚀第二氮化膜131以形成第三绝缘膜侧壁。在此工艺中，还蚀刻第一氧化膜125。该第三绝缘膜侧壁的厚度将决定随后形成的栅极电极体141a的厚度。因此，可通过调整第二氮化膜131的厚度和回蚀工艺的条件而使随后形成的栅极电极主体141a获得期望的厚度。
请参照图24，在第二非晶硅或多晶硅膜141，即栅极导电膜中注入杂质，例如磷(P)。
请参照图25，在图24的结构上敷设底部抗反射涂层(bottomanti-reflective coating；BARC)161。接着，在底部抗反射涂层161上敷设抗蚀层，并通过光刻将栅极配线图案转移至该抗蚀层，从而形成对应于该栅极配线图案的第三抗蚀层160。
请参照图26，利用第三抗蚀层160作为掩模来蚀刻底部抗反射抗蚀层161以及第二非晶硅或多晶硅膜141(即栅极导电膜)，从而形成由栅极电极体141a和栅极配线141b组成的栅极电极141。
请参照图27，通过干蚀刻或湿蚀刻工艺而部分移除第一绝缘层303，以暴露源极扩散层200。
请参照图28，移除第三抗蚀层160和底部抗反射涂层161，在栅极电极141和源极扩散层的暴露表面上形成第四氧化层305，以在随后移除第一氮化膜130和第二氮化膜131的工艺中保护栅极电极141。
请参照图29，通过干蚀刻或湿蚀刻工艺移除第一柱状硅层113上方的第一氮化膜130和围绕第一柱状硅层113的第二氮化膜131。
请参照图30，移除衬垫氧化膜121、第一氧化膜125和第四氧化层305。
请参照图31，在图30的结构上形成第三氮化膜132。
请参照图32，回蚀第三氮化膜132，以分别暴露出源极扩散层200和第一柱状硅层113的上表面，并围绕栅极电极141的侧壁和第一柱状硅层113的上侧壁分别形成第二绝缘膜侧壁133和第二绝缘膜侧壁134，即侧壁状第二绝缘膜。第二绝缘膜侧壁133、134隔离栅极电极141与源极扩散层200以及后续形成于第一柱状硅层113上部的漏极扩散层201，以防止栅极电极141与源极扩散层200以及漏极扩散层201之间由于后面将提到的金属半导体化合物而发生短路。此外，覆盖第一柱状硅层113的上侧壁的第二绝缘膜侧壁134可避免后续步骤中在第一柱状硅层113的上侧壁形成金属半导体化合物。
请参照图33，通过包含杂质注入工艺的杂质引入工艺而将磷(P)或砷(As)等杂质引入第一柱状硅层113的上部，从而在第一柱状硅层113的上部形成漏极扩散层201。位于源极扩散层200和漏极扩散层201之间的部分第一柱状硅层113形成为主体部分309，其为第一导电类型的半导体层。
请参照图34，通过溅镀工艺在源极扩散层200和栅极电极141的暴露表面上以及漏极扩散层201的上表面上分别形成第一金属膜，例如镍(Ni)膜或钴(Co)膜。接着，热处理该第一金属膜，并移除未反应的部分，从而在栅极电极141、漏极扩散层201和源极扩散层200上分别形成金属半导体化合物151、金属半导体化合物152和金属半导体化合物153。
在围绕第一柱状硅层113的栅极电极141上形成的金属半导体化合物151可降低栅极电极141的电阻。只要栅极电极141的宽度Wg和第二绝缘膜侧壁134的宽度Ws满足条件：Wg＞Ws，并且栅极电极141的上表面暴露，就可在栅极电极141上形成金属半导体化合物151。
请参照图35，在图34的结构上形成接触终止层135，例如氮化层。
请参照图36，在图35的结构上形成层间绝缘膜126，即第三氧化膜，然后通过化学机械研磨工艺将其平坦化。
请参照图37，通过蚀刻工艺在第一柱状硅层113上部的漏极扩散层201的上侧位置处的层间绝缘膜126中形成接触孔。接触孔的蚀刻工艺由接触终止层135终止。
请参照图38，通过蚀刻工艺在栅极配线141b和源极扩散层200的上侧位置处的层间绝缘膜126中形成两个接触孔。各接触孔的蚀刻工艺由接触终止层135终止。
请参照图39，蚀刻对应于各接触孔的接触终止层135的部分。
请参照图40，在各接触孔的内周表面上形成阻挡金属膜171，例如钽(Ta)膜或氮化钽(TaN)膜。接着，通过溅镀或电镀工艺在阻挡金属层171上形成金属膜，例如铜(Cu)膜，并经过化学机械研磨工艺形成三个分别对应于栅极配线141b、漏极扩散层201和源极扩散层200的接触部(接触栓塞)172、173、174。阻挡金属膜171可采用钛(Ti)膜或氮化钛(TiN)膜，也可使用钨(W)膜，另外还可使用含铜合金膜。
请参照图41，在图40的结构上形成阻挡金属膜175，例如钽(Ta)膜或氮化钽(TaN)膜。接着，在阻挡金属膜175上形成金属膜176。然后，光刻阻挡金属膜175和金属膜176，从而形成三个分别对应于接触部172、173、174的第一层配线177、178、179。阻挡金属膜175可采用钛(Ti)膜或氮化钛(TiN)膜，也可使用钨(W)膜。
Claims (23)
1.一种半导体器件的制造方法，其特征在于，包括如下步骤：
在衬底上形成第一柱状半导体层，并在位于该第一柱状半导体层下面的该衬底的上部形成第一平面半导体层；
在该第一柱状半导体层的下部以及该第一平面半导体层的全部或上部形成第二导电类型的第一半导体层；
围绕该第一柱状半导体层的下侧壁以及在该第一平面半导体层上方形成第一绝缘膜；
围绕该第一柱状半导体层形成栅极绝缘膜和栅极电极；
形成侧壁状第二绝缘膜，其围绕该第一柱状半导体层的上侧壁并接触该栅极电极的上表面，以及围绕该栅极电极和该第一绝缘膜的侧壁；
在该第一柱状半导体层的上部形成该第二导电类型的第二半导体层，位于该第二导电类型的该第一半导体层和该第二导电类型的该第二半导体层之间的部分第一柱状半导体层形成为主体部分，其为第一导电类型的半导体层；以及
在该第二导电类型的该第一半导体层的上表面以及该第二导电类型的该第二半导体层的上表面分别形成金属半导体化合物，
其中，该第一绝缘膜的厚度大于围绕该第一柱状半导体层形成的该栅极绝缘膜的厚度；
该第一柱状半导体层的中心轴与该第二导电类型的第一半导体层的边缘之间的长度大于该第一柱状半导体层的该中心轴与该第一柱状半导体层的侧壁之间的长度、该栅极绝缘膜的厚度、该栅极电极的厚度以及围绕该栅极电极和该第一绝缘膜的该侧壁形成的该侧壁状第二绝缘膜的厚度的总和。
2.如权利要求1所述的方法，其特征在于，该栅极电极的厚度大于围绕该第一柱状半导体层的上侧壁并接触该栅极电极的上表面而形成的该侧壁状第二绝缘膜的厚度。
3.如权利要求1所述的方法，其特征在于：
该第一平面半导体层为第一平面硅层；
该第一柱状半导体层为第一柱状硅层；
该第一导电类型的该半导体层为该第一导电类型的硅层；
该第二导电类型的该第一半导体层为该第二导电类型的第一硅层；以及
该第二导电类型的该第二半导体层为该第二导电类型的第二硅层。
4.如权利要求3所述的方法，其特征在于：
该第一导电类型的该半导体层为p型硅层或非掺杂硅层；
该第二导电类型的该第一半导体层为n型硅层；以及
该第二导电类型的该第二半导体层为n型硅层。
5.如权利要求3所述的方法，其特征在于：
该第一导电类型的该半导体层为n型硅层或非掺杂硅层；
该第二导电类型的该第一半导体层为p型硅层；以及
该第二导电类型的该第二半导体层为p型硅层。
6.如权利要求3所述的方法，其特征在于，包括如下步骤：
在该衬底上形成衬垫氧化膜；
在该衬垫氧化膜上形成第一氮化膜，以在形成该第一柱状硅层时用作为掩模；
在该第一氮化膜上形成第一非晶硅或多晶硅膜；
在该第一非晶硅或多晶硅膜上敷设抗蚀层，并通过光刻将第一柱状层图案转移至该抗蚀层，从而形成对应于该第一柱状层图案的第一抗蚀层；以及
依序蚀刻该第一非晶硅或多晶硅膜和该第一氮化膜，以形成第一硬掩模。
7.如权利要求6所述的方法，其特征在于，包括通过利用该第一硬掩模的干蚀刻工艺形成该第一柱状硅层的步骤。
8.如权利要求7所述的方法，其特征在于，在该干蚀刻期间，完全地蚀刻用作为该第一硬掩模的该第一非晶硅或多晶硅膜以使等离子发射强度发生改变，其中，该等离子发射强度可由干蚀刻器件检测，且其中形成该第一柱状硅层的步骤包括检测该等离子发射强度的变化，并基于该检测结果决定该干蚀刻工艺的终止时间，以控制该第一柱状硅层的高度尺寸。
9.如权利要求8所述的方法，其特征在于，在该干蚀刻工艺之前的该第一非晶硅或多晶硅膜的高度尺寸小于该第一柱状硅层的高度尺寸。
10.如权利要求7所述的方法，其特征在于，包括牺牲氧化位于该衬底上的该第一柱状硅层的表面的步骤，以通过该步骤降低充当沟道区的该第一柱状硅层的侧壁的不规则性，移除该第一柱状硅层中具有于该干蚀刻工艺中注入的碳原子的表面部分，并保护该第一柱状硅层不受包括后续干蚀刻工艺中产生的副产物在内的污染。
11.如权利要求3所述的方法，其特征在于，包括如下步骤：
在具有该第一柱状硅层的该衬底上敷设抗蚀层，并通过光刻将第一平面硅层图案转移至该抗蚀层，从而形成对应于该第一平面硅层图案的第二抗蚀层；以及
蚀刻该衬底以形成该第一平面硅层，并移除该第二抗蚀层。
12.如权利要求3所述的方法，其特征在于，包括如下步骤：
在该第一平面硅层和具有该第一柱状硅层的衬底上沉积填充氧化膜；
平坦化该填充氧化膜；以及
蚀刻该填充氧化膜，以暴露该第一平面硅层的上部的表面。
13.如权利要求3所述的方法，其特征在于，包括在该第一柱状硅层的该侧壁上形成偏移间隔物的步骤。
14.如权利要求13所述的方法，其特征在于，通过包含杂质注入工艺的杂质引入工艺，在该第一平面硅层中引入该第二导电类型的杂质，从而在该第一柱状硅层的下部和该第一平面硅层的全部或上部形成该第二导电类型的该第一硅层，接着蚀刻该偏移间隔物。
15.如权利要求7所述的方法，其特征在于，在所述在该第一柱状半导体层的下部以及该第一平面半导体层的全部或上部形成该第二导电类型的该第一半导体层的步骤中，通过形成于该第一柱状硅层上方的作为第一硬掩模的该氮化膜阻止杂质注入该第一柱状硅层的上部，且于该第一柱状硅层的下部形成该第二导电类型的该第一硅层。
16.如权利要求3所述的方法，其特征在于，包括如下步骤：
在该第一平面硅层的上方、该第一柱状硅层的上方、以及围绕该第一柱状硅层沉积第一绝缘膜材料，以使沉积在该第一平面硅层的上方、该第一柱状硅层的上方、以及围绕该第一柱状硅层的下侧壁所沉积的该第一绝缘膜材料的厚度大于围绕该第一柱状硅层的中间侧壁及上侧壁所沉积的该第一绝缘膜材料的厚度；以及
蚀刻围绕该第一柱状硅层的该中间侧壁及上侧壁的该第一绝缘膜材料，以使该第一绝缘膜形成在该第一柱状硅层上方以及围绕该第一柱状硅层的该下侧壁，且使该第一绝缘膜的厚度大于后续围绕该第一柱状硅层形成的该栅极绝缘膜的厚度。
17.如权利要求7所述的方法，其特征在于，在形成于该第一平面硅层上的该第一柱状硅层的侧壁上形成该栅极绝缘膜，其中，该第一柱状硅层上具有由氮化膜构成的该第一硬掩模，该方法包括如下步骤：
在形成该栅极绝缘膜的步骤所获得的结构上形成第二非晶硅或多晶硅膜作为栅极电极材料，使该第一柱状硅层嵌入在内；以及
通过化学机械研磨工艺研磨该第二非晶硅或多晶硅膜，使其具有平坦的上表面，其中，作为该第一硬掩模的该氮化膜用作为化学机械研磨工艺的终止层，从而控制研磨量。
18.如权利要求17所述的方法，其特征在于，包括如下步骤：
回蚀作为该栅极电极材料的该第二非晶硅或多晶硅膜，使该栅极电极形成所期望的栅极长度；以及
在回蚀该第二非晶硅或多晶硅膜的步骤所获得的结构上沉积第一氧化膜，由此，该第一氧化膜可保护该栅极电极的上表面不受后续步骤执行的湿蚀刻或干蚀刻工艺的影响，以抑制该栅极长度的变化或参差不齐并防止该栅极绝缘膜受该栅极电极的上表面的影响而损坏。
19.如权利要求18所述的方法，其特征在于，包括如下步骤：
在该第一氧化膜上形成第二氮化膜；
回蚀该第二氮化膜且蚀刻该第一氧化膜以形成第三绝缘膜侧壁；
在回蚀该第二氮化膜步骤所获得的结构上敷设底部抗反射涂层，在该底部抗反射涂层上敷设抗蚀层，并通过光刻将栅极配线图案转移至该抗蚀层，从而形成对应于该栅极配线图案的第三抗蚀层；
将该第三抗蚀层作为掩模，蚀刻该底部抗反射涂层以及作为该栅极电极材料的该第二非晶硅或多晶硅膜，以形成栅极电极体和栅极配线，该栅极电极体和该栅极配线组成该栅极电极；
通过干蚀刻或湿蚀刻而部分移除该第一绝缘膜，以暴露位于该第一柱状硅层下面的该第二导电类型的该第一硅层的表面；
移除该抗蚀层和该底部抗反射涂层；
在该栅极电极的暴露表面以及位于该第一柱状硅层下面的该第二导电类型的该第一硅层的表面上形成第四氧化层；
通过蚀刻工艺移除位于该第一柱状硅层上方的该第一氮化膜以及围绕该第一柱状硅层的该第二氮化膜；以及
移除该第一氧化膜和该第四氧化层。
20.如权利要求3所述的方法，其特征在于，包括如下步骤：
在形成于该第一平面硅层上的该第一柱状硅层上以及围绕该第一柱状硅层的该栅极电极上形成第三氮化膜，回蚀该第三氮化膜以分别暴露位于该第一柱状硅层下面的该第二导电类型的该第一硅层的上表面以及该第一柱状硅层的上部的上表面，以形成第二绝缘膜侧壁做为该侧壁状第二绝缘膜，以围绕该第一柱状硅层的上侧壁并接触该栅极电极的上表面，以及围绕该栅极电极的侧壁；
通过包含杂质注入工艺的杂质引入工艺，在该第一柱状硅层的上部引入该第二导电类型的杂质，从而在该第一柱状硅层的上部形成该第二导电类型的该第二硅层，并在该第二导电类型的该第一硅层与该第二导电类型的该第二硅层之间形成该第一导电类型的该硅层；以及
通过溅镀工艺在该第二导电类型的该第一硅层和该栅极电极的暴露表面上以及该第二导电类型的该第二硅层的上表面分别形成第一金属膜，并对该第一金属膜进行热处理，移除经该热处理的膜上未反应的部分，从而在该第二导电类型的该第一硅层和该第二导电类型的该第二硅层上分别形成金属半导体化合物。
21.如权利要求3所述的方法，其特征在于，包括如下步骤：
在形成于该第一平面硅层上的该第一柱状硅层上以及围绕该第一柱状硅层的该栅极电极上形成接触终止层；
在该接触终止层上形成第三氧化膜作为层间绝缘膜，并通过化学机械研磨工艺平坦化该第三氧化膜；
通过蚀刻工艺在形成于该第一柱状硅层上部的该第二导电类型的该第二硅层的上侧位置处的该第三氧化膜上形成接触孔；
通过蚀刻工艺在形成于该第一柱状硅层下面的该第一平面硅层的全部或上部的该第二导电类型的该第一硅层的上侧位置以及该栅极电极的上侧位置处的该第三氧化膜上分别形成接触孔；以及
蚀刻该接触终止层的分别对应于所述各接触孔的部分。
22.一种半导体器件，其特征在于，包括：
第一平面半导体层，形成于衬底上；
第一柱状半导体层，形成于该第一平面半导体层上；
第二导电类型的第一半导体层，形成于该第一柱状半导体层的下部以及该第一平面半导体层的全部或上部；
该第二导电类型的第二半导体层，形成于该第一柱状半导体层的上部；
第一导电类型的半导体层，形成于该第一柱状半导体层的下部上所形成的该第二导电类型的该第一半导体层与该第一柱状半导体层的上部上所形成的该第二导电类型的该第二半导体层之间；
栅极绝缘膜和栅极电极，围绕该第一柱状半导体层形成；
第一绝缘膜，形成于该栅极电极和该第一平面半导体层之间；
侧壁状第二绝缘膜，形成为围绕该第一柱状半导体层的上侧壁并接触该栅极电极的上表面，以及围绕该栅极电极和该第一绝缘膜的侧壁；以及
金属半导体化合物，分别形成于该第一平面半导体层的全部或上部上所形成的该第二导电类型的该第一半导体层的上表面以及该第一柱状半导体层的上部上所形成的该第二导电类型的该第二半导体层的上表面，
其中，形成于该栅极电极和该第一平面半导体层之间的该第一绝缘膜的厚度大于围绕该第一柱状半导体层而形成的该栅极绝缘膜的厚度；以及
该第一柱状半导体层的中心轴与该第二导电类型的第一半导体层的边缘之间的长度大于该第一柱状半导体层的该中心轴与该第一柱状半导体层的侧壁之间的长度、该栅极绝缘膜的厚度、该栅极电极的厚度以及围绕该栅极电极和该第一绝缘膜的该侧壁形成的该侧壁状第二绝缘膜的厚度的总和。
23.一种半导体器件，其特征在于，包括：
第一平面半导体层，形成于衬底上；
第一柱状半导体层，形成于该第一平面半导体层上；
第二导电类型的第一半导体层，形成于该第一柱状半导体层的下部以及该第一平面半导体层的全部或上部；
该第二导电类型的第二半导体层，形成于该第一柱状半导体层的上部；
第一导电类型的半导体层，形成于该第一柱状半导体层的下部上所形成的该第二导电类型的该第一半导体层和该第一柱状半导体层的上部上所形成的该第二导电类型的该第二半导体层之间；
栅极绝缘膜和栅极电极，围绕该第一柱状半导体层形成；
第一绝缘膜，形成于该栅极电极和该第一平面半导体层之间；
侧壁状第二绝缘膜，形成为围绕该第一柱状半导体层的上侧壁并接触该栅极电极的上表面，以及围绕该栅极电极的侧壁；以及
金属半导体化合物，分别形成于该第一平面半导体层的全部或上部上所形成的该第二导电类型的该第一半导体层的上表面以及该第一柱状半导体层的上部上所形成的该第二导电类型的该第二半导体层的上表面，
其中，形成于该栅极电极和该第一平面半导体层之间的该第一绝缘膜的厚度大于围绕该第一柱状半导体层而形成的该栅极绝缘膜的厚度；以及
该栅极电极的厚度大于形成为围绕该第一柱状半导体层的上侧壁并接触该栅极电极的上表面的该侧壁状第二绝缘膜的厚度。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009119233A JP4577592B2 (ja) | 2009-04-20 | 2009-04-20 | 半導体装置の製造方法 |
| JP2009-119233 | 2009-04-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101866857A CN101866857A (zh) | 2010-10-20 |
| CN101866857B true CN101866857B (zh) | 2012-11-28 |
Family
ID=42272574
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2010101673176A Active CN101866857B (zh) | 2009-04-20 | 2010-04-20 | 半导体器件及其制造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US8080458B2 (zh) |
| EP (1) | EP2244298B1 (zh) |
| JP (1) | JP4577592B2 (zh) |
| KR (1) | KR101230745B1 (zh) |
| CN (1) | CN101866857B (zh) |
| SG (2) | SG176456A1 (zh) |
| TW (1) | TW201039394A (zh) |
Families Citing this family (68)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8378425B2 (en) * | 2008-01-29 | 2013-02-19 | Unisantis Electronics Singapore Pte Ltd. | Semiconductor storage device |
| JP4577592B2 (ja) | 2009-04-20 | 2010-11-10 | 日本ユニサンティスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| CN103201842A (zh) * | 2011-11-09 | 2013-07-10 | 新加坡优尼山帝斯电子私人有限公司 | 半导体器件的制造方法及半导体器件 |
| US10438836B2 (en) | 2011-11-09 | 2019-10-08 | Unisantis Electronics Singapore Pte. Ltd. | Method for manufacturing a semiconductor device |
| US8759178B2 (en) | 2011-11-09 | 2014-06-24 | Unisantis Electronics Singapore Pte. Ltd. | Method for manufacturing semiconductor device and semiconductor device |
| WO2013080378A1 (ja) * | 2011-12-02 | 2013-06-06 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置の製造方法と半導体装置 |
| US9117690B2 (en) | 2011-12-02 | 2015-08-25 | Unisantis Electronics Singapore Pte. Ltd. | Method for producing semiconductor device and semiconductor device |
| US8735971B2 (en) | 2011-12-02 | 2014-05-27 | Unisantis Electronics Singapore Pte. Ltd. | Method for producing semiconductor device and semiconductor device |
| WO2013088520A1 (ja) * | 2011-12-13 | 2013-06-20 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置の製造方法、及び、半導体装置 |
| US8664063B2 (en) | 2011-12-13 | 2014-03-04 | Unisantis Electronics Singapore Pte. Ltd. | Method of producing a semiconductor device and semiconductor device |
| US9373675B2 (en) | 2012-02-06 | 2016-06-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Capacitor structure and method of forming the same |
| KR20130104200A (ko) * | 2012-03-13 | 2013-09-25 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조 방법 |
| US9252237B2 (en) | 2012-05-09 | 2016-02-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Transistors, semiconductor devices, and methods of manufacture thereof |
| US9012981B2 (en) | 2012-05-17 | 2015-04-21 | Unisantis Electronics Singapore Pte. Ltd. | Semiconductor device |
| WO2013171873A1 (ja) * | 2012-05-17 | 2013-11-21 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置 |
| US9166043B2 (en) | 2012-05-17 | 2015-10-20 | Unisantis Electronics Singapore Pte. Ltd. | Semiconductor device |
| US8829601B2 (en) | 2012-05-17 | 2014-09-09 | Unisantis Electronics Singapore Pte. Ltd. | Semiconductor device |
| CN103548125A (zh) * | 2012-05-18 | 2014-01-29 | 新加坡优尼山帝斯电子私人有限公司 | 半导体装置的制造方法以及半导体装置 |
| US8697511B2 (en) | 2012-05-18 | 2014-04-15 | Unisantis Electronics Singapore Pte. Ltd. | Method for producing semiconductor device and semiconductor device |
| US8877578B2 (en) | 2012-05-18 | 2014-11-04 | Unisantis Electronics Singapore Pte. Ltd. | Method for producing semiconductor device and semiconductor device |
| WO2014024266A1 (ja) * | 2012-08-08 | 2014-02-13 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置の製造方法、及び、半導体装置 |
| US9865716B2 (en) * | 2012-08-24 | 2018-01-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | System and method for a vertical tunneling field-effect transistor cell |
| US9041106B2 (en) * | 2012-09-27 | 2015-05-26 | Intel Corporation | Three-dimensional germanium-based semiconductor devices formed on globally or locally isolated substrates |
| US9082838B2 (en) * | 2012-09-28 | 2015-07-14 | Unisantis Electronics Singapore Pte. Ltd. | Method for producing a semiconductor device and semiconductor device |
| US9190484B2 (en) * | 2013-01-18 | 2015-11-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Vertical tunneling field-effect transistor cell and fabricating the same |
| US9159826B2 (en) * | 2013-01-18 | 2015-10-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Vertical tunneling field-effect transistor cell and fabricating the same |
| JP5646116B1 (ja) * | 2013-01-24 | 2014-12-24 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． | 半導体装置の製造方法、及び、半導体装置 |
| US9041095B2 (en) | 2013-01-24 | 2015-05-26 | Unisantis Electronics Singapore Pte. Ltd. | Vertical transistor with surrounding gate and work-function metal around upper sidewall, and method for manufacturing the same |
| WO2014170949A1 (ja) | 2013-04-16 | 2014-10-23 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置の製造方法、及び、半導体装置 |
| JP5670603B1 (ja) * | 2013-04-26 | 2015-02-18 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． | 半導体装置の製造方法及び半導体装置 |
| JP5731073B1 (ja) | 2013-06-17 | 2015-06-10 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． | 半導体装置の製造方法、及び、半導体装置 |
| JP5872054B2 (ja) * | 2013-06-17 | 2016-03-01 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． | 半導体装置の製造方法、及び、半導体装置 |
| JP5740535B1 (ja) * | 2013-07-19 | 2015-06-24 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． | 半導体装置の製造方法、及び、半導体装置 |
| US9231055B2 (en) * | 2013-08-19 | 2016-01-05 | SK Hynix Inc. | Semiconductor device having fin gate, resistive memory device including the same, and method of manufacturing the same |
| KR20150020845A (ko) | 2013-08-19 | 2015-02-27 | 에스케이하이닉스 주식회사 | 수직 채널을 갖는 반도체 장치, 그를 포함하는 저항 변화 메모리 장치 및 그 제조방법 |
| JP5658425B1 (ja) * | 2013-09-26 | 2015-01-28 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． | 半導体装置、及び半導体装置の製造方法 |
| WO2015049773A1 (ja) * | 2013-10-03 | 2015-04-09 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置、及び、半導体装置の製造方法 |
| WO2015075819A1 (ja) * | 2013-11-22 | 2015-05-28 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置、及び半導体装置の製造方法 |
| JP5657151B1 (ja) | 2014-01-23 | 2015-01-21 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． | 半導体装置、及び半導体装置の製造方法 |
| WO2015121921A1 (ja) * | 2014-02-12 | 2015-08-20 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置、及び半導体装置の製造方法 |
| JP5779739B1 (ja) * | 2014-02-18 | 2015-09-16 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． | 半導体装置の製造方法、及び、半導体装置 |
| JP5838530B1 (ja) * | 2014-03-05 | 2016-01-06 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． | 半導体装置の製造方法、及び、半導体装置 |
| US10026658B2 (en) * | 2014-04-14 | 2018-07-17 | Taiwan Semiconductor Manufacturing Company Limited | Methods for fabricating vertical-gate-all-around transistor structures |
| US9614091B2 (en) | 2014-06-20 | 2017-04-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Gate structure and method for fabricating the same |
| US9985026B2 (en) | 2014-08-15 | 2018-05-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Transistor, integrated circuit and method of fabricating the same |
| US9893159B2 (en) | 2014-08-15 | 2018-02-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Transistor, integrated circuit and method of fabricating the same |
| US9865682B2 (en) | 2014-09-04 | 2018-01-09 | Globalfoundries Inc. | Directed self-assembly material etch mask for forming vertical nanowires |
| US9698025B2 (en) * | 2014-09-04 | 2017-07-04 | Globalfoundries Inc. | Directed self-assembly material growth mask for forming vertical nanowires |
| US10186577B2 (en) | 2014-09-04 | 2019-01-22 | Globalfoundries Inc. | Multiple directed self-assembly material mask patterning for forming vertical nanowires |
| JP5926354B2 (ja) * | 2014-10-31 | 2016-05-25 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． | 半導体装置 |
| JP5986618B2 (ja) * | 2014-12-04 | 2016-09-06 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． | 半導体装置 |
| JP5917673B2 (ja) * | 2014-12-17 | 2016-05-18 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． | 半導体装置の製造方法及び半導体装置 |
| US10903210B2 (en) * | 2015-05-05 | 2021-01-26 | International Business Machines Corporation | Sub-fin doped bulk fin field effect transistor (FinFET), Integrated Circuit (IC) and method of manufacture |
| JP5926423B2 (ja) * | 2015-05-20 | 2016-05-25 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． | 半導体装置 |
| US10141426B2 (en) * | 2016-02-08 | 2018-11-27 | International Business Macahines Corporation | Vertical transistor device |
| US11018254B2 (en) * | 2016-03-31 | 2021-05-25 | International Business Machines Corporation | Fabrication of vertical fin transistor with multiple threshold voltages |
| JP6230648B2 (ja) * | 2016-04-21 | 2017-11-15 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． | 半導体装置 |
| JP6284585B2 (ja) * | 2016-07-15 | 2018-02-28 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． | 半導体装置の製造方法及び半導体装置 |
| JP6235662B2 (ja) * | 2016-08-05 | 2017-11-22 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． | 半導体装置 |
| US10199278B2 (en) | 2017-05-30 | 2019-02-05 | International Business Machines Corporation | Vertical field effect transistor (FET) with controllable gate length |
| US10672888B2 (en) | 2017-08-21 | 2020-06-02 | International Business Machines Corporation | Vertical transistors having improved gate length control |
| US10297507B2 (en) | 2017-10-17 | 2019-05-21 | International Business Machines Corporation | Self-aligned vertical field-effect transistor with epitaxially grown bottom and top source drain regions |
| US10211288B1 (en) | 2017-10-20 | 2019-02-19 | International Business Machines Corporation | Vertical transistors with multiple gate lengths |
| US10263122B1 (en) * | 2017-11-30 | 2019-04-16 | Globalfoundries Inc. | Methods, apparatus, and manufacturing system for self-aligned patterning of contacts in a vertical field effect transistor |
| US11081569B2 (en) * | 2017-12-15 | 2021-08-03 | International Business Machines Corporation | Resistor loaded inverter structures |
| JP7210344B2 (ja) | 2019-03-18 | 2023-01-23 | キオクシア株式会社 | 半導体装置及びその製造方法 |
| US10964792B1 (en) | 2019-11-22 | 2021-03-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Dual metal capped via contact structures for semiconductor devices |
| CN113451133B (zh) * | 2020-03-26 | 2023-03-28 | 中芯国际集成电路制造（天津）有限公司 | 半导体结构及其形成方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1251207A (zh) * | 1997-03-19 | 2000-04-19 | 西门子公司 | 制造纵向mos晶体管的方法 |
Family Cites Families (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2703970B2 (ja) | 1989-01-17 | 1998-01-26 | 株式会社東芝 | Ｍｏｓ型半導体装置 |
| JP3057661B2 (ja) | 1988-09-06 | 2000-07-04 | 株式会社東芝 | 半導体装置 |
| JPH02145761A (ja) | 1988-11-28 | 1990-06-05 | Matsushita Electric Ind Co Ltd | 薄膜超電導体の製造方法 |
| JP2950558B2 (ja) | 1989-11-01 | 1999-09-20 | 株式会社東芝 | 半導体装置 |
| JP2748072B2 (ja) * | 1992-07-03 | 1998-05-06 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| JPH0831576B2 (ja) * | 1993-02-05 | 1996-03-27 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JPH07245291A (ja) * | 1994-03-03 | 1995-09-19 | Sony Corp | シリコン系基板のエッチング方法及びエッチング装置 |
| JPH07263677A (ja) * | 1994-03-18 | 1995-10-13 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JPH08227997A (ja) * | 1995-02-20 | 1996-09-03 | Hitachi Ltd | 半導体装置とその製造方法 |
| JPH11297984A (ja) | 1998-04-07 | 1999-10-29 | Seiko Epson Corp | Ｌｄｄ型ｍｏｓトランジスタの構造および形成方法 |
| US6229161B1 (en) * | 1998-06-05 | 2001-05-08 | Stanford University | Semiconductor capacitively-coupled NDR device and its applications in high-density high-speed memories and in power switches |
| JP3376302B2 (ja) * | 1998-12-04 | 2003-02-10 | 株式会社東芝 | 半導体装置及びその製造方法 |
| KR20010028692A (ko) * | 1999-09-22 | 2001-04-06 | 이계안 | 파이프 테스터기 |
| JP2001284598A (ja) | 2000-03-31 | 2001-10-12 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US6461900B1 (en) * | 2001-10-18 | 2002-10-08 | Chartered Semiconductor Manufacturing Ltd. | Method to form a self-aligned CMOS inverter using vertical device integration |
| US7348243B2 (en) * | 2003-12-27 | 2008-03-25 | Dongbu Electronics Co., Ltd. | Semiconductor device and method for fabricating the same |
| EP1711966B1 (en) * | 2004-01-22 | 2012-02-22 | International Business Machines Corporation | Vertical fin-fet mos devices |
| JP2005268418A (ja) * | 2004-03-17 | 2005-09-29 | Fujio Masuoka | 半導体記憶装置及びその製造方法 |
| US7442976B2 (en) | 2004-09-01 | 2008-10-28 | Micron Technology, Inc. | DRAM cells with vertical transistors |
| JP4997694B2 (ja) * | 2004-10-07 | 2012-08-08 | 富士電機株式会社 | 半導体装置およびその製造方法 |
| JP2006310651A (ja) * | 2005-04-28 | 2006-11-09 | Toshiba Corp | 半導体装置の製造方法 |
| JP4720307B2 (ja) * | 2005-06-15 | 2011-07-13 | 富士電機システムズ株式会社 | 半導体装置の製造方法 |
| KR100739532B1 (ko) | 2006-06-09 | 2007-07-13 | 삼성전자주식회사 | 매몰 비트라인 형성 방법 |
| JP2008066562A (ja) * | 2006-09-08 | 2008-03-21 | Toshiba Corp | 半導体装置およびその製造方法 |
| US8058683B2 (en) | 2007-01-18 | 2011-11-15 | Samsung Electronics Co., Ltd. | Access device having vertical channel and related semiconductor device and a method of fabricating the access device |
| JP2008218514A (ja) * | 2007-02-28 | 2008-09-18 | Toshiba Corp | 磁気ランダムアクセスメモリ及びその製造方法 |
| JP5466816B2 (ja) * | 2007-08-09 | 2014-04-09 | ピーエスフォー ルクスコ エスエイアールエル | 縦型ｍｏｓトランジスタの製造方法 |
| JP2009081163A (ja) * | 2007-09-25 | 2009-04-16 | Elpida Memory Inc | 半導体装置およびその製造方法 |
| JP4316658B2 (ja) | 2008-01-29 | 2009-08-19 | 日本ユニサンティスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP5317343B2 (ja) | 2009-04-28 | 2013-10-16 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置及びその製造方法 |
| JP4487221B1 (ja) | 2009-04-17 | 2010-06-23 | 日本ユニサンティスエレクトロニクス株式会社 | 半導体装置 |
| JP4577592B2 (ja) | 2009-04-20 | 2010-11-10 | 日本ユニサンティスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP5066590B2 (ja) | 2010-06-09 | 2012-11-07 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置とその製造方法 |
| JP5087655B2 (ja) | 2010-06-15 | 2012-12-05 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置及びその製造方法 |
-
2009
- 2009-04-20 JP JP2009119233A patent/JP4577592B2/ja active Active
-
2010
- 2010-04-09 SG SG2011081254A patent/SG176456A1/en unknown
- 2010-04-09 SG SG201002510-4A patent/SG166065A1/en unknown
- 2010-04-14 EP EP10003947.8A patent/EP2244298B1/en active Active
- 2010-04-16 US US12/761,735 patent/US8080458B2/en active Active
- 2010-04-16 KR KR1020100035336A patent/KR101230745B1/ko active IP Right Grant
- 2010-04-20 CN CN2010101673176A patent/CN101866857B/zh active Active
- 2010-04-20 TW TW099112266A patent/TW201039394A/zh unknown
-
2011
- 2011-11-04 US US13/289,742 patent/US8519475B2/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1251207A (zh) * | 1997-03-19 | 2000-04-19 | 西门子公司 | 制造纵向mos晶体管的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP2244298A3 (en) | 2010-12-15 |
| TW201039394A (en) | 2010-11-01 |
| SG176456A1 (en) | 2011-12-29 |
| EP2244298B1 (en) | 2015-09-23 |
| US8519475B2 (en) | 2013-08-27 |
| CN101866857A (zh) | 2010-10-20 |
| JP4577592B2 (ja) | 2010-11-10 |
| KR20100115711A (ko) | 2010-10-28 |
| JP2010251678A (ja) | 2010-11-04 |
| KR101230745B1 (ko) | 2013-02-07 |
| US20120049252A1 (en) | 2012-03-01 |
| EP2244298A2 (en) | 2010-10-27 |
| US8080458B2 (en) | 2011-12-20 |
| SG166065A1 (en) | 2010-11-29 |
| US20100264485A1 (en) | 2010-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101866857B (zh) | 半导体器件及其制造方法 | |
| TWI548096B (zh) | 於鰭式場效電晶體半導體裝置上形成接觸結構的方法及其所產生的裝置 | |
| TWI488289B (zh) | 高電壓裝置 | |
| US8847306B2 (en) | Direct contact in trench with three-mask shield gate process | |
| US7791136B1 (en) | Trench MOSFET having trench contacts integrated with trench Schottky rectifiers having planar contacts | |
| US8709895B2 (en) | Manufacturing method power semiconductor device | |
| US7208364B2 (en) | Methods of fabricating high voltage devices | |
| CN102376538A (zh) | 形成多晶硅电阻装置的方法以及半导体装置 | |
| US9041095B2 (en) | Vertical transistor with surrounding gate and work-function metal around upper sidewall, and method for manufacturing the same | |
| TWI710011B (zh) | 雙閘極ｌｄｍｏｓ及其形成的製程 | |
| TWI455283B (zh) | 用於製造包含每單位面積有高電容之電容器之半導體組件之方法 | |
| TWI409948B (zh) | 製造具有不同高度接觸線之高密集度ｍｏｓｆｅｔ電路的結構與方法 | |
| US20150102406A1 (en) | Lateral double diffused metal-oxide-semiconductor device and method for fabricating the same | |
| US7192822B2 (en) | Method of fabricating CMOS type semiconductor device having dual gates | |
| US8409956B1 (en) | Methods of forming integrated circuit devices using self-aligned contact formation techniques | |
| US20080048229A1 (en) | Method for fabricating metallic bit-line contacts | |
| WO2014174672A1 (ja) | 半導体装置の製造方法及び半導体装置 | |
| WO2014115287A1 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
| US7999316B2 (en) | Semiconductor device and method for manufacturing the same | |
| JP2012044067A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: UNISANTIS ELECTRONICS SINGAPORE PTE. LTD. Free format text: FORMER OWNER: UNISANTIS ELECTRONICS JAPAN LIMITED Effective date: 20111115 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20111115 Address after: Peninsular Plaza, Singapore Applicant after: Unisantis Electronics Singapore Pte. Ltd. Address before: Tokyo, Japan, Japan Applicant before: Unisantis Electronics JP Ltd. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |