WO2015121921A1 - 半導体装置、及び半導体装置の製造方法 - Google Patents

半導体装置、及び半導体装置の製造方法 Download PDF

Info

Publication number
WO2015121921A1
WO2015121921A1 PCT/JP2014/053170 JP2014053170W WO2015121921A1 WO 2015121921 A1 WO2015121921 A1 WO 2015121921A1 JP 2014053170 W JP2014053170 W JP 2014053170W WO 2015121921 A1 WO2015121921 A1 WO 2015121921A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor layer
insulating film
columnar semiconductor
columnar
gate
Prior art date
Application number
PCT/JP2014/053170
Other languages
English (en)
French (fr)
Inventor
舛岡　富士雄
広記 中村
Original Assignee
ユニサンティス エレクトロニクス シンガポール プライベート リミテッド
舛岡　富士雄
広記 中村
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ユニサンティス エレクトロニクス シンガポール プライベート リミテッド, 舛岡　富士雄, 広記 中村 filed Critical ユニサンティス エレクトロニクス シンガポール プライベート リミテッド
Priority to JP2015520743A priority Critical patent/JP5885050B2/ja
Priority to PCT/JP2014/053170 priority patent/WO2015121921A1/ja
Publication of WO2015121921A1 publication Critical patent/WO2015121921A1/ja
Priority to US15/093,981 priority patent/US9620564B2/en
Priority to US15/391,978 priority patent/US9640585B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices

Abstract

　セル面積を小さくすることができる、磁気トンネル接合記憶素子を有するメモリの構造及び製造方法を提供する。　半導体装置は、第１の柱状半導体層と、前記第１の柱状半導体層の周囲に形成された第１のゲート絶縁膜と、前記第１のゲート絶縁膜の周囲に形成された第１のゲート配線と、前記第１の柱状半導体層上に形成された第１の磁気トンネル接合記憶素子と、を有する第１のメモリセルと、前記第１のメモリセルが一行に４個以上配置されるのであって、前記第１の柱状半導体層の下部を相互に接続する第１のソース線と、前記第１のゲート配線に直交する方向に延在する前記第１の磁気トンネル接合記憶素子の上部に接続された第１のビット線と、前記第１のソース線に直交する方向に延在する第２のソース線を有する。

Description

半導体装置、及び半導体装置の製造方法
　本発明は半導体装置、及び半導体装置の製造方法に関する。
　近年、磁気抵抗メモリが開発されている（例えば、特許文献１を参照）。
　特許文献１図６Ｂに示されているようなＳＴＴ－ＭＲＡＭアレイの従来の構成では、ソース・ライン（ＳＬ）は、ワード・ラインに対して平行でありかつビット・ライン（ＢＬ）に対して直交である。この構成を平面トランジスタを用いて形成すると、特許文献１図６Ｂに示されるように、メモリセル２個に対して一本ソース・ラインが必要になり、ワード・ライン間にソース・ラインを一本配置するレイアウトとなり、ビット・セル・アレイに対して使用される面積を増大させ、そして大きいビット・セル寸法となる。
　基板に対してソース、ゲート、ドレインが垂直方向に柱状に配置され（柱状半導体層）、ゲート電極がこの柱状半導体層を取り囲む構造のSurrounding Gate Transistor（以下、「ＳＧＴ」という。）が提案されている。（例えば、特許文献２を参照）。
特開２０１３－９３５９２号公報 特開２００４－３５６３１４号公報
　本発明は、セル面積を小さくすることができる、磁気トンネル接合記憶素子を有するメモリの構造及び製造方法を提供することを目的とする。
　本発明の半導体装置は、第１の柱状半導体層と、前記第１の柱状半導体層の周囲に形成された第１のゲート絶縁膜と、前記第１のゲート絶縁膜の周囲に形成された第１のゲート配線と、前記第１の柱状半導体層上に形成された第１の磁気トンネル接合記憶素子と、を有する第１のメモリセルと、前記第１のメモリセルは一行上に４個以上配置され、前記第１の柱状半導体層の下部を相互に接続する第１のソース線と、前記第１のゲート配線に直交する方向に延在する前記第１の磁気トンネル接合記憶素子の上部に接続された第１のビット線と、前記第１のソース線に直交する方向に延在する第２のソース線を有することを特徴とする。
　また、前記第１のメモリセルが配置される行上に配置された第２の柱状半導体層と、前記第２の柱状半導体層の周囲に形成された第２のゲート絶縁膜と、前記第２のゲート絶縁膜の周囲に形成された第２のゲート配線と、前記第２の柱状半導体層の下部は前記第１のソース線に接続され、前記第２の柱状半導体層の上部は前記第２のソース線に接続されることを特徴とする。
　また、半導体基板上に形成された第１のフィン状半導体層と、前記第１のフィン状半導体層の周囲に形成された第１の絶縁膜と、前記第１のフィン状半導体層上に形成された前記第１の柱状半導体層と、前記第１のフィン状半導体層上に形成された前記第２の柱状半導体層と、前記第１の柱状半導体層の下部に形成された第２の拡散層と、前記第２の柱状半導体層の下部に形成された前記第２の拡散層と、前記第２の拡散層は前記第１のフィン状半導体層に更に形成されることを特徴とし、前記第２の拡散層は前記第１のソース線として機能することを特徴とする。
　また、前記第１の柱状半導体層の上部に形成された第１の拡散層と、前記第２の柱状半導体層の上部に形成された第３の拡散層と、を有することを特徴とする。
　また、前記第１のゲート配線と前記第２のゲート配線とは、金属からなることを特徴とする。
　また、前記第１のフィン状半導体層に直交する方向の前記第１の柱状半導体層の幅は前記第１のフィン状半導体層に直交する方向の前記第１のフィン状半導体層の幅と同じであることを特徴とする。
　また、前記第１のゲート配線の周囲と底部に前記第１のゲート絶縁膜をさらに有することを特徴とする。
　また、前記第１の柱状半導体層上に形成された第１の磁気トンネル接合記憶素子の断面積は、前記第１の柱状半導体の断面積と同じ形状を有することを特徴とする。
　また、本発明の半導体装置の製造方法は、半導体基板上に第１のフィン状半導体層を形成し、前記第１のフィン状半導体層の周囲に第１の絶縁膜を形成する第１工程と、前記第１工程の後、前記第１のフィン状半導体層の周囲に第２の絶縁膜を形成し、前記第２の絶縁膜の上に第１のポリシリコンを堆積し平坦化し、第１と第２のゲート配線と第１の柱状半導体層と第２の柱状半導体層を形成するための第２のレジストを、前記第１のフィン状半導体層の方向に対して垂直の方向に形成し、前記第１のポリシリコンと前記第２の絶縁膜と前記第１のフィン状半導体層をエッチングすることにより、第１の柱状半導体層と前記第１のポリシリコンによる第１のダミーゲートと第２の柱状半導体層と前記第１のポリシリコンによる第２のダミーゲートを形成する第２工程と、前記第２工程の後、前記第１の柱状半導体層前記第２の柱状半導体層と前記第１のダミーゲートと前記第２のダミーゲートの周囲に第４の絶縁膜を形成し、前記第４の絶縁膜の周囲に第２のポリシリコンを堆積し、エッチングをすることにより、前記第１のダミーゲートと前記第１の柱状半導体層と前記第２のダミーゲートと前記第２の柱状半導体層の側壁に残存させ、第３のダミーゲートと第４のダミーゲートを形成する第３工程と、前記第１のフィン状半導体層上部と前記第１の柱状半導体層下部と前記第２の柱状半導体層下部に第２の拡散層を形成し、前記第３のダミーゲートと前記第４のダミーゲートとの周囲に、第５の絶縁膜を形成し、エッチングをし、サイドウォール状に残存させ、前記第５の絶縁膜からなるサイドウォールを形成し、前記第２の拡散層上に金属と半導体の化合物を形成し、ソース線を形成する第４工程と、前記第４の工程の後、層間絶縁膜を堆積し平坦化し、前記第１のダミーゲートと前記第２のダミーゲートと前記第３のダミーゲートと前記第４のダミーゲートとの上部を露出し、前記第１のダミーゲートと前記第２のダミーゲートと前記第３のダミーゲートと前記第４のダミーゲートとを除去し、前記第２の絶縁膜と前記第４の絶縁膜を除去し、第１と第２のゲート絶縁膜となるゲート絶縁膜を前記第１の柱状半導体層の周囲と前記第２の柱状半導体層の周囲と前記第５の絶縁膜の内側に形成し、金属を堆積し、エッチバックを行い、前記第１の柱状半導体層の周囲に第１のゲート配線を形成し、前記第２の柱状半導体層の周囲に第２のゲート配線を形成する第５工程と、前記第５工程の後、第２の層間絶縁膜を堆積し、平坦化し、前記第１の柱状半導体層上部と前記第２の柱状半導体層上部を露出し、前記第１の柱状半導体層の上部に第１の磁気トンネル接合記憶素子を形成する第６工程と、前記第２の柱状半導体層の上部に第２のソース線を形成する第７工程と、を有することを特徴とする。
　また、前記第２の絶縁膜の上に第１のポリシリコンを堆積し平坦化後、前記第１のポリシリコン上に第３の絶縁膜を形成することをさらに含むことを特徴とする。
　また、前記第１の柱状半導体層と前記第１のダミーゲートと前記第２の柱状半導体層と前記第２のダミーゲートの周囲に第４の絶縁膜を形成後、第３のレジストを形成し、エッチバックを行い、前記第１の柱状半導体層上部と前記第２の柱状半導体層上部を露出し、前記第１の柱状半導体層上部に第１の拡散層を形成し、前記第２の柱状半導体層上部に第３の拡散層を形成することを特徴とする。
　本発明によれば、セル面積を小さくすることができる、磁気トンネル接合記憶素子を有するメモリの構造及び製造方法を提供することができる。
　第１の柱状半導体層と、前記第１の柱状半導体層の周囲に形成された第１のゲート絶縁膜と、前記ゲート絶縁膜の周囲に形成された第１のゲート配線と、前記第１の柱状半導体層上に形成された第１の磁気トンネル接合記憶素子と、を有することを特徴とする半導体装置により、セル面積を小さくすることができ、第１のソース線と第１のビット線を異なる階層に形成することができる。前記第１のソース線に直交する方向に延在する第２のソース線を有することにより、第１のメモリセル４個以上に対して一本の第２のソース線を有することになり、第２のソース線を４個以上の第１のメモリセルで共有することにより、セル面積を小さくすることができる。一本の第２のソース線は、４、８、１６、３２、６４、１２８個の第１のメモリセルで共有することが好ましい。
　また、前記第１のメモリセルが配置される行上に配置された第２の柱状半導体層と、前記第２の柱状半導体層の周囲に形成された第２のゲート絶縁膜と、前記第２のゲート絶縁膜の周囲に形成された第２のゲート配線と、前記第２の柱状半導体層の下部は前記第１のソース線に接続され、前記第２の柱状半導体層の上部は前記第２のソース線に接続されることを特徴とすることにより、第１のソース線を、第２の柱状半導体層で形成されるトランジスタを介して第２のソース線に接続することができる。従って、柱状半導体層上部からフィン状半導体層までの深いコンタクトの形成が不要となる。
　また、第１の絶縁膜により隣接するフィン状半導体層を分離することができ、第１のフィン状半導体層に形成された第２の拡散層を用いて、各第１のメモリセルのソースを相互に接続することができ、第２の拡散層は第１のソース線として機能することができる。
　前記第１のゲート配線と前記第２のゲート配線とは、金属からなることにより、高速動作を行うことができる。
　前記第１のフィン状半導体層に直交する方向の前記第１の柱状半導体層の幅は前記第１のフィン状半導体層に直交する方向の前記第１のフィン状半導体層の幅と同じであることにより、フィン状半導体層と柱状半導体層とゲート配線とが、直交する二枚のマスクにて形成されたものであり、合わせずれを回避することができる。
　前記第１のゲート配線の周囲と底部に前記第１のゲート絶縁膜をさらに有することを特徴とすることにより、本半導体装置がゲートラストにより形成され、ゲート配線とフィン状半導体層との絶縁を確かなものとすることができる。
　前記第１の柱状半導体層上に形成された第１の磁気トンネル接合記憶素子の断面積は、前記第１の柱状半導体の断面積と同じ形状を有することを特徴とすることにより、磁気トンネル接合記憶素子と柱状半導体層とを一体化して形成した場合、工程数を削減することができる。
（ａ）は本発明に係る半導体装置の平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。
　本発明の実施形態に係る半導体装置の構造を図１に示す。
　一行一列目には、半導体基板１０１上に形成された第１のフィン状半導体層１０３と、前記第１のフィン状半導体層１０３の周囲に形成された第１の絶縁膜１０４と、前記第１のフィン状半導体層１０３上に形成された第１の柱状半導体層１１３と、前記第１の柱状半導体層１１３の周囲に形成された第１のゲート絶縁膜１３２ａと、前記第１のゲート絶縁膜１３２ａの周囲に形成され、前記第１のフィン状半導体層１０３に直交する方向に延在する第１のゲート配線１３３ａと、前記第１の柱状半導体層１１３の下部に形成された第２の拡散層１２６と、前記第１の柱状半導体層１１３の上部に形成された第１の拡散層１２０と、前記第１の柱状半導体層１１３上に形成された第１の磁気トンネル接合記憶素子（１３６ａ、１３７ａ、１３８ａ）と、を有する第１のメモリセル２０１を有する。
　第１の磁気トンネル接合記憶素子は、固定相１３６ａ、トンネル障壁層１３７ａ、自由層１３８ａからなる。固定相１３６ａと第１の柱状半導体層１１３との間に下部電極１３５ａを有する。自由層１３８ａ上部に上部電極１３９ａを有する。
　一行二列目には、前記第１のフィン状半導体層１０３上に形成された第１の柱状半導体層１１４と、前記第１の柱状半導体層１１４の周囲に形成された第１のゲート絶縁膜１３２ｂと、前記第１のゲート絶縁膜１３２ｂの周囲に形成された第１のゲート配線１３３ｂと、前記第１の柱状半導体層１１４の下部に形成された第２の拡散層１２６と、前記第１の柱状半導体層１１４の上部に形成された第１の拡散層１２１と、前記第１の柱状半導体層１１４上に形成された第１の磁気トンネル接合記憶素子（１３６ｂ、１３７ｂ、１３８ｂ）と、を有する第１のメモリセル２０２を有する。
　第１の磁気トンネル接合記憶素子は、固定相１３６ｂ、トンネル障壁層１３７ｂ、自由層１３８ｂからなる。固定相１３６ｂと第１の柱状半導体層１１４との間に下部電極１３５ｂを有する。自由層１３８ｂ上部に上部電極１３９ｂを有する。
　一行四列目には、前記第１のフィン状半導体層１０３上に形成された第１の柱状半導体層１１６と、前記第１の柱状半導体層１１６の周囲に形成された第１のゲート絶縁膜１３２ｄと、前記第１のゲート絶縁膜１３２ｄの周囲に形成された第１のゲート配線１３３ｄと、前記第１の柱状半導体層１１６の下部に形成された第２の拡散層１２６と、前記第１の柱状半導体層１１６の上部に形成された第１の拡散層１２３と、前記第１の柱状半導体層１１６上に形成された第１の磁気トンネル接合記憶素子（１３６ｃ、１３７ｃ、１３８ｃ）と、を有する第１のメモリセル２０３を有する。
　第１の磁気トンネル接合記憶素子は、固定相１３６ｃ、トンネル障壁層１３７ｃ、自由層１３８ｃからなる。固定相１３６ｃと第１の柱状半導体層１１６との間に下部電極１３５ｃを有する。自由層１３８ｃ上部に上部電極１３９ｃを有する。
　一行五列目には、前記第１のフィン状半導体層１０３上に形成された第１の柱状半導体層１１７と、前記第１の柱状半導体層１１７の周囲に形成された第１のゲート絶縁膜１３２ｅと、前記第１のゲート絶縁膜１３２ｅの周囲に形成された第１のゲート配線１３３ｅと、前記第１の柱状半導体層１１７の下部に形成された第２の拡散層１２６と、前記第１の柱状半導体層１１７の上部に形成された第１の拡散層１２４と、前記第１の柱状半導体層１１７上に形成された第１の磁気トンネル接合記憶素子（１３６ｄ、１３７ｄ、１３８ｄ）と、を有する第１のメモリセル２０４を有する。
　第１の磁気トンネル接合記憶素子は、固定相１３６ｄ、トンネル障壁層１３７ｄ、自由層１３８ｄからなる。固定相１３６ｄと第１の柱状半導体層１１７との間に下部電極１３５ｄを有する。自由層１３８ｄ上部に上部電極１３９ｄを有する。
　前記第２の拡散層１２６は前記第１のフィン状半導体層１０３に更に形成され、前記第２の拡散層１２６は前記第１のソース線として機能する。
　前記第１のメモリセル２０１、２０２、２０３、２０４が一行上に４個配置されている。前記第１の柱状半導体層１１３、１１４、１１６、１１７の下部は、第２の拡散層１２６により相互に接続され、第１のソース線として機能する。本実施例では第１のメモリセルを４個配置したが、８、１６、３２、６４、１２８個の第１のメモリセルを配置してもよい。
　上部電極１３９ａ、１３９ｂ、１３９ｃ、１３９ｄは、前記第１のゲート配線１３３ａ、１３３ｂ、１３３ｃ、１３３ｄに直交する方向に延在する第１のビット線１４９ａにより、接続される。
　前記第１のフィン状半導体層１０３上に形成された前記第２の柱状半導体層１１５と、前記第２の柱状半導体層１１５の周囲に形成された第２のゲート絶縁膜１３２ｃと、前記第２のゲート絶縁膜１３２ｃの周囲に形成され、前記第１のフィン状半導体層１０３に直交する方向に延在する第２のゲート配線１３３ｃと、前記第２の柱状半導体層１１５の下部に形成された前記第２の拡散層１２６と、前記第２の柱状半導体層１１５の上部に形成された第３の拡散層１２２と、を有する。
　前記第２の柱状半導体層１１５の下部に形成された第２の拡散層は、第１のフィン状半導体層１０３に形成された第２の拡散層１２６に接続され、従って、前記第１のソース線に接続される。
　前記第２の柱状半導体層１１５の上部に形成された第３の拡散層１２２は第２のソース線１４７ａに接続される。
　第２のソース線１４７ａは、前記第１のソース線としての第２の拡散層１２６に直交する方向に延在する。
　第２の拡散層１２６上には、シリサイド１２８ａ、１２８ｂ、１２８ｃ、１２８ｄが形成される。
　前記第１のゲート配線１３３ａ、１３３ｂ、１３３ｄ、１３３ｅと前記第２のゲート配線１３３ｃとは、金属からなることが好ましい。
　また、図４８に示すように、前記第１の柱状半導体層上に形成された第１の磁気トンネル接合記憶素子の断面積は、前記第１の柱状半導体の断面積と同じ形状を有してもよい。磁気トンネル接合記憶素子と柱状半導体層とを一体化して形成した場合、工程数を削減することができる。
　以下に、本発明の実施形態に係る半導体装置の構造を形成するための製造工程を、図２～図４７を参照して説明する。
　まず、半導体基板上に第１のフィン状半導体層を形成し、前記第１のフィン状半導体層の周囲に第１の絶縁膜を形成する第１工程を示す。本実施例では、シリコン基板としたが、半導体であればよい。
　図２に示すように、シリコン基板１０１上にフィン状シリコン層を形成するための第１のレジスト１０２を形成する。
　図３に示すように、シリコン基板１０１をエッチングし、第１のフィン状シリコン層１０３、を形成する。今回はレジストをマスクとしてフィン状シリコン層を形成したが、酸化膜や窒化膜といったハードマスクを用いてもよい。
　図４に示すように、第１のレジスト１０２を除去する。
　図５に示すように、第１のフィン状シリコン層１０３の周囲に第１の絶縁膜１０４を堆積する。第１の絶縁膜として高密度プラズマによる酸化膜や低圧CVD(Chemical Vapor Deposition)による酸化膜を用いてもよい。
　図６に示すように、第１の絶縁膜１０４をエッチバックし、第１のフィン状シリコン層１０３、の上部を露出する。
　以上により半導体基板上に第１のフィン状半導体層を形成し、前記第１のフィン状半導体層の周囲に第１の絶縁膜を形成する第１工程が示された。
　次に、前記第１のフィン状半導体層の周囲に第２の絶縁膜を形成し、前記第２の絶縁膜の上に第１のポリシリコンを堆積し平坦化し、第１及び第２のゲート配線と第１の柱状半導体層と第２の柱状半導体層を形成するための第２のレジストを、前記第１のフィン状半導体層の方向に対して垂直の方向に形成し、前記第１のポリシリコンと前記第２の絶縁膜と前記第１のフィン状半導体層をエッチングすることにより、第１の柱状半導体層と前記第１のポリシリコンによる第１のダミーゲートと第２の柱状半導体層と前記第１のポリシリコンによる第２のダミーゲートを形成する第２工程を示す。
　図７に示すように、前記第１のフィン状シリコン層１０３の周囲に第２の絶縁膜１０５を形成する。第２の絶縁膜１０５は、酸化膜が好ましい。
　図８に示すように、前記第２の絶縁膜１０５の上に第１のポリシリコン１０６を堆積し平坦化する。
　図９に示すように、前記第１のポリシリコン１０６上に第３の絶縁膜１０７を形成する。第３の絶縁膜１０７は、窒化膜が好ましい。
　図１０に示すように、第１と第２のゲート配線と第１の柱状半導体層と第２の柱状半導体層を形成するための第２のレジスト１０８、１０９、１１０、１１１、１１２を、前記第１のフィン状シリコン層１０３の方向に対して垂直の方向に形成する。
　図１１に示すように、前記第３の絶縁膜１０７と前記第１のポリシリコン１０６と前記第２の絶縁膜１０５と前記第１のフィン状シリコン層１０３をエッチングすることにより、第１の柱状シリコン層１１３、１１４、１１６、１１７と前記第１のポリシリコンによる第１のダミーゲート１０６ａ、１０６ｂ、１０６ｄ、１０６ｅと第２の柱状シリコン層１１５と前記第１のポリシリコンによる第２のダミーゲート１０６ｃを形成する。このとき、第３の絶縁膜１０７は、分離され、第３の絶縁膜１０７ａ、１０７ｂ、１０７ｃ、１０７ｄ、１０７ｅとなる。また、第２の絶縁膜１０５は分離され、第２の絶縁膜１０５ａ、１０５ｂ、１０５ｃ、１０５ｄ、１０５ｅとなる。このとき、第２のレジスト１０８、１０９、１１０、１１１、１１２がエッチング中に除去された場合、第３の絶縁膜１０７ａ、１０７ｂ、１０７ｃ、１０７ｄ、１０７ｅがハードマスクとして機能する。第２のレジストがエッチング中に除去されないとき、第３の絶縁膜を使用しなくてもよい。
　図１２に示すように、第２のレジスト１０８、１０９、１１０、１１１、１１２を除去する。
　以上により、前記第１のフィン状半導体層の周囲に第２の絶縁膜を形成し、前記第２の絶縁膜の上に第１のポリシリコンを堆積し平坦化し、第１及び第２のゲート配線と第１の柱状半導体層と第２の柱状半導体層を形成するための第２のレジストを、前記第１のフィン状半導体層の方向に対して垂直の方向に形成し、前記第１のポリシリコンと前記第２の絶縁膜と前記第１のフィン状半導体層をエッチングすることにより、第１の柱状半導体層と前記第１のポリシリコンによる第１のダミーゲートと第２の柱状半導体層と前記第１のポリシリコンによる第２のダミーゲートを形成する第２工程が示された。
　次に、前記第１の柱状半導体層と前記第２の柱状半導体層と前記第１のダミーゲートと前記第２のダミーゲートの周囲に第４の絶縁膜を形成し、前記第４の絶縁膜の周囲に第２のポリシリコンを堆積し、エッチングをすることにより、前記第１のダミーゲートと前記第１の柱状半導体層と前記第２のダミーゲートと前記第２の柱状半導体層の側壁に残存させ、第３のダミーゲートと第４のダミーゲートを形成する第３工程を示す。
　図１３に示すように、前記第１の柱状シリコン層１１３、１１４、１１６、１１７と前記第２の柱状シリコン層１１５と前記第１のダミーゲート１０６ａ、１０６ｂ、１０６ｄ、１０６ｅと前記第２のダミーゲート１０６ｃの周囲に第４の絶縁膜１１８を形成する。第４の絶縁膜１１８は、酸化膜が好ましい。
　図１４に示すように、第３のレジスト１１９を形成し、エッチバックを行い、前記第１の柱状シリコン層１１３、１１４、１１６、１１７上部と前記第２の柱状シリコン層１１５上部を露出する。
　図１５に示すように、不純物を導入し、前記第１の柱状シリコン層１１３、１１４、１１６、１１７上部に第１の拡散層１２０、１２１、１２３、１２４を形成する。また、第２の柱状シリコン層１１５上部に第３の拡散層１２２を形成する。ｎ型拡散層のときは、砒素やリンを導入することが好ましい。ｐ型拡散層のときは、ボロンを導入することが好ましい。
　図１６に示すように、第３のレジスト１１９を除去する。
　図１７に示すように、第４の絶縁膜１１８の周囲に第２のポリシリコン１２５を堆積する。
　図１８に示すように、第２のポリシリコン１２５をエッチングをすることにより、前記第１のダミーゲート１０６ａ、１０６ｂ、１０６ｄ、１０６ｅと前記第１の柱状シリコン層１１３、１１４、１１６、１１７と前記第２のダミーゲート１０６ｃと前記第２の柱状シリコン層１１５の側壁に残存させ、第３のダミーゲート１２５ａ、１２５ｂ、１２５ｄ、１２５ｅと第４のダミーゲート１２５ｃを形成する。このとき、第４の絶縁膜１１８は分離され、第４の絶縁膜１１８ａ、１１８ｂ、１１８ｃ、１１８ｄ、１１８ｅとなってもよい。
　以上により、前記第１の柱状半導体層と前記第２の柱状半導体層と前記第１のダミーゲートと前記第２のダミーゲートの周囲に第４の絶縁膜を形成し、前記第４の絶縁膜の周囲に第２のポリシリコンを堆積し、エッチングをすることにより、前記第１のダミーゲートと前記第１の柱状半導体層と前記第２のダミーゲートと前記第２の柱状半導体層の側壁に残存させ、第３のダミーゲートと第４のダミーゲートを形成する第３工程が示された。
　次に、前記第１のフィン状半導体層上部と前記第１の柱状半導体層下部と前記第２の柱状半導体層下部に第２の拡散層を形成し、前記第３のダミーゲートと前記第４のダミーゲートとの周囲に、第５の絶縁膜を形成し、エッチングをし、サイドウォール状に残存させ、前記第５の絶縁膜からなるサイドウォールを形成し、前記第２の拡散層上に金属と半導体の化合物を形成し、ソース線を形成する第４工程を示す。
　図１９に示すように、不純物を導入し、前記第１の柱状シリコン層１１３、１１４、１１６、１１７下部と前記第２の柱状シリコン層１１５下部と第１のフィン状シリコン層１０３上部に第２の拡散層１２６を形成する。ｎ型拡散層のときは、砒素やリンを導入することが好ましい。ｐ型拡散層のときは、ボロンを導入することが好ましい。拡散層形成は、後述の第５の絶縁膜からなるサイドウォール形成後に行ってもよい。
　図２０に示すように、前記第３のダミーゲート１２５ａ、１２５ｂ、１２５ｄ、１２５ｅと前記第４のダミーゲート１２５ｃとの周囲に、第５の絶縁膜１２７を形成する。第５の絶縁膜１２６は、窒化膜が好ましい。
　図２１に示すように、第５の絶縁膜１２７をエッチングをし、サイドウォール状に残存させ、前記第５の絶縁膜からなるサイドウォール１２７ａ、１２７ｂ、１２７ｃ、１２７ｄ、１２７ｅを形成する。
　図２２に示すように、前記第２の拡散層１２６上に金属と半導体の化合物１２８ａ、１２８ｂ、１２８ｃ、１２８ｄを形成する。このとき、第３のダミーゲート１２５ａ、１２５ｂ、１２５ｄ、１２５ｅ上部、第４のダミーゲート１２５ｃ上部にも金属と半導体の化合物１２９ａ、１２９ｂ、１２９ｃ、１２９ｄ、１２９ｅが形成されてもよい。
　以上により、前記第１のフィン状半導体層上部と前記第１の柱状半導体層下部と前記第２の柱状半導体層下部に第２の拡散層を形成し、前記第３のダミーゲートと前記第４のダミーゲートとの周囲に、第５の絶縁膜を形成し、エッチングをし、サイドウォール状に残存させ、前記第５の絶縁膜からなるサイドウォールを形成し、前記第２の拡散層上に金属と半導体の化合物を形成し、ソース線を形成する第４工程が示された。
　次に、層間絶縁膜を堆積し平坦化し、前記第１のダミーゲートと前記第２のダミーゲートと前記第３のダミーゲートと前記第４のダミーゲートとの上部を露出し、前記第１のダミーゲートと前記第２のダミーゲートと前記第３のダミーゲートと前記第４のダミーゲートとを除去し、前記第２の絶縁膜と前記第４の絶縁膜を除去し、第１及び第２のゲート絶縁膜となるゲート絶縁膜を前記第１の柱状半導体層の周囲と前記第２の柱状半導体層の周囲と前記第５の絶縁膜の内側に形成し、金属を堆積し、エッチバックを行い、前記第１の柱状半導体層の周囲に第１のゲート配線を形成し、前記第２の柱状半導体層の周囲に第２のゲート配線を形成する第５工程を示す。
　図２３に示すように、窒化膜１３０を堆積し、層間絶縁膜１３１を堆積する。
　図２４に示すように、化学機械研磨し、前記第１のダミーゲート１０６ａ、１０６ｂ、１０６ｄ、１０６ｅと前記第２のダミーゲート１０６ｃと前記第３のダミーゲート１２５ａ、１２５ｂ、１２５ｄ、１２５ｅと前記第４のダミーゲート１２５ｃとの上部を露出する。このとき、第３のダミーゲート１２５ａ、１２５ｂ、１２５ｄ、１２５ｅ上部、第４のダミーゲート１２５ｃ上部の金属と半導体の化合物１２９ａ、１２９ｂ、１２９ｃ、１２９ｄ、１２９ｅを除去する。
　図２５に示すように、前記第１のダミーゲート１０６ａ、１０６ｂ、１０６ｄ、１０６ｅと前記第２のダミーゲート１０６ｃと前記第３のダミーゲート１２５ａ、１２５ｂ、１２５ｄ、１２５ｅと前記第４のダミーゲート１２５ｃとを除去する。
　図２６に示すように、前記第２の絶縁膜１０５ａ、１０５ｂ、１０５ｃ、１０５ｄ、１０５ｅと前記第４の絶縁膜１１８ａ、１１８ｂ、１１８ｃ、１１８ｄ、１１８ｅを除去する。
　図２７に示すように、第１及び第２のゲート絶縁膜となるゲート絶縁膜１３２を前記第１の柱状シリコン層１１３、１１４、１１６、１１７の周囲と前記第２の柱状シリコン層１１５の周囲と前記第５の絶縁膜１２７ａ、１２７ｂ、１２７ｃ、１２７ｄ、１２７ｅの内側に形成する。
　図２８に示すように、金属１３３を堆積する。
　図２９に示すように、金属１３３のエッチバックを行い、前記第１の柱状シリコン層１１３、１１４、１１６、１１７の周囲に第１のゲート配線１３３ａ、１３３ｂ、１３３ｄ、１３３ｅを形成し、前記第２の柱状シリコン層１１５の周囲に第２のゲート配線１３３ｃを形成する。
　以上により、層間絶縁膜を堆積し平坦化し、前記第１のダミーゲートと前記第２のダミーゲートと前記第３のダミーゲートと前記第４のダミーゲートとの上部を露出し、前記第１のダミーゲートと前記第２のダミーゲートと前記第３のダミーゲートと前記第４のダミーゲートとを除去し、前記第２の絶縁膜と前記第４の絶縁膜を除去し、第１及び第２のゲート絶縁膜となるゲート絶縁膜を前記第１の柱状半導体層の周囲と前記第２の柱状半導体層の周囲と前記第５の絶縁膜の内側に形成し、金属を堆積し、エッチバックを行い、前記第１の柱状半導体層の周囲に第１のゲート配線を形成し、前記第２の柱状半導体層の周囲に第２のゲート配線を形成する第５工程が示された。
　次に、第２の層間絶縁膜を堆積し、平坦化し、前記第１の柱状半導体層上部と前記第２の柱状半導体層上部を露出し、前記第１の柱状半導体層の上部と前記第２の柱状半導体層の上部に第１と第２の磁気トンネル接合記憶素子を形成する第６工程を示す。
　図３０に示すように、第２の層間絶縁膜１３４を堆積する。
　図３１に示すように、第２の層間絶縁膜１３４をエッチバックし、第１の柱状シリコン層１１３、１１４、１１６、１１７上部と、第２の柱状シリコン層１１５上部を露出する。このときゲート絶縁膜１３２は分離され、第１のゲート絶縁膜１３２ａ、１３２ｂ、１３２ｄ、１３２ｅ、第２のゲート絶縁膜１３２ｃとなる。また、第２の層間絶縁膜１３４は分離され、第２の層間絶縁膜１３４ａ、１３４ｂ、１３４ｃ、１３４ｄ、１３４ｅとなる。
　図３２に示すように、下部電極のための金属１３５と固定相のための膜１３６、トンネル障壁層のための膜１３７、自由層のための膜１３８、上部電極のための金属１３９を堆積する。固定相のための膜１３６は、ＣｏＦｅＢが好ましい。また、トンネル障壁層のための膜１３７は、ＭｇＯが好ましい。また、自由層のための膜１３８は、ＣｏＦｅＢが好ましい。また、２重ＭｇＯ自由層層構造としてもよい。
　図３３に示すように、第１と第２の磁気トンネル接合記憶素子を形成するための第５のレジスト１４０、１４１、１４２、１４３を形成する。
　図３４に示すように、下部電極のための金属１３５と固定相のための膜１３６、トンネル障壁層のための膜１３７、自由層のための膜１３８、上部電極のための金属１３９をエッチングする。金属１３５は、分離され、下部電極１３５ａ、１３５ｂ、１３５ｃ、１３５ｄとなる。また、固定相のための膜１３６は、分離され、固定相１３６ａ、１３６ｂ、１３６ｃ、１３６ｄとなる。また、トンネル障壁層のための膜１３７は分離され、トンネル障壁層１３７ａ、１３７ｂ、１３７ｃ、１３７ｄとなる。自由層のための膜１３８は分離され、自由層１３８ａ、１３８ｂ、１３８ｃ、１３８ｄとなる。また、上部電極のための金属１３９は分離され、上部電極１３９ａ、１３９ｂ、１３９ｃ、１３９ｄとなる。
　図３５に示すように、第５のレジスト１４０、１４１、１４２、１４３を除去する。
　以上により、第２の層間絶縁膜を堆積し、平坦化し、前記第１の柱状半導体層上部と前記第２の柱状半導体層上部を露出し、前記第１の柱状半導体層の上部と前記第２の柱状半導体層の上部に第１と第２の磁気トンネル接合記憶素子を形成する第６工程が示された。
　次に、前記第２の柱状半導体層の上部に第２のソース線を形成する第７工程を示す。
　図３６に示すように、第３の層間絶縁膜１４４を堆積する。
　図３７に示すように、第６のレジスト１４５を形成する。
　図３８に示すように、第３の層間絶縁膜１４４をエッチングし、ソース線溝１４６を形成する。
　図３９に示すように、第６のレジスト１４５を除去する。
　図４０に示すように、金属１４７を堆積する。
　図４１に示すように、金属１４７をエッチバックし、第２のソース線１４７ａを形成する。
　以上により、前記第２の柱状半導体層の上部に第２のソース線を形成する第７工程が示された。
　次に第１のビット線を形成する工程を示す。
　図４２に示すように、第４の層間絶縁膜１４８を堆積する。
　図４３に示すように、第４の層間絶縁膜１４８をエッチバックし、上部電極１３９ａ、１３９ｂ、１３９ｃ、１３９ｄ上部を露出する。第４の層間絶縁膜１４８は、ソース線溝１４６に残存し、第４の層間絶縁膜１４８ａとなる。
　図４４に示すように、金属１４９を堆積する。
　図４５に示すように、ビット線を形成するため第７のレジスト１５０を形成する。
　図４６に示すように、金属１４９をエッチングし、第１のビット線１４９ａを形成する。
　図４７に示すように、第７のレジスト１５０を除去する。
　以上により、第１のビット線を形成する工程が示された。
　以上により、本発明の実施形態に係る半導体装置の構造を形成するための製造工程が示された。
　なお、本発明は、本発明の広義の精神と範囲を逸脱することなく、様々な実施形態及び変形が可能とされるものである。また、上述した実施形態は、本発明の一実施例を説明するためのものであり、本発明の範囲を限定するものではない。
　例えば、上記実施例において、ｐ型（ｐ+型を含む。）とｎ型（ｎ+型を含む。）とをそれぞれ反対の導電型とした半導体装置の製造方法、及び、それにより得られる半導体装置も当然に本発明の技術的範囲に含まれる。
１０１．シリコン基板
１０２．第１のレジスト
１０３．第１のフィン状シリコン層
１０４．第１の絶縁膜
１０５．第２の絶縁膜
１０５ａ．第２の絶縁膜
１０５ｂ．第２の絶縁膜
１０５ｃ．第２の絶縁膜
１０５ｄ．第２の絶縁膜
１０５ｅ．第２の絶縁膜
１０６．第１のポリシリコン
１０６ａ．第１のダミーゲート
１０６ｂ．第１のダミーゲート
１０６ｃ．第２のダミーゲート
１０６ｄ．第１のダミーゲート
１０６ｅ．第１のダミーゲート
１０７．第３の絶縁膜
１０７ａ．第３の絶縁膜
１０７ｂ．第３の絶縁膜
１０７ｃ．第３の絶縁膜
１０７ｄ．第３の絶縁膜
１０７ｅ．第３の絶縁膜
１０８．第２のレジスト
１０９．第２のレジスト
１１０．第２のレジスト
１１１．第２のレジスト
１１２．第２のレジスト
１１３．第１の柱状シリコン層
１１４．第１の柱状シリコン層
１１５．第２の柱状シリコン層
１１６．第１の柱状シリコン層
１１７．第１の柱状シリコン層
１１８．第４の絶縁膜
１１８ａ．第４の絶縁膜
１１８ｂ．第４の絶縁膜
１１８ｃ．第４の絶縁膜
１１８ｄ．第４の絶縁膜
１１８ｅ．第４の絶縁膜
１１９．第３のレジスト
１２０．第１の拡散層
１２１．第１の拡散層
１２２．第３の拡散層
１２３．第１の拡散層
１２４．第１の拡散層
１２５．第２のポリシリコン
１２５ａ．第３のダミーゲート
１２５ｂ．第３のダミーゲート
１２５ｃ．第４のダミーゲート
１２５ｄ．第３のダミーゲート
１２５ｅ．第３のダミーゲート
１２６．第２の拡散層
１２７．第５の絶縁膜
１２７ａ．第５の絶縁膜からなるサイドウォール
１２７ｂ．第５の絶縁膜からなるサイドウォール
１２７ｃ．第５の絶縁膜からなるサイドウォール
１２７ｄ．第５の絶縁膜からなるサイドウォール
１２７ｅ．第５の絶縁膜からなるサイドウォール
１２８ａ．金属と半導体の化合物
１２８ｂ．金属と半導体の化合物
１２８ｃ．金属と半導体の化合物
１２８ｄ．金属と半導体の化合物
１２９ａ．金属と半導体の化合物
１２９ｂ．金属と半導体の化合物
１２９ｃ．金属と半導体の化合物
１２９ｄ．金属と半導体の化合物
１２９ｅ．金属と半導体の化合物
１３０．窒化膜
１３１．層間絶縁膜
１３２．ゲート絶縁膜
１３２ａ．第１のゲート絶縁膜
１３２ｂ．第１のゲート絶縁膜
１３２ｃ．第２のゲート絶縁膜
１３２ｄ．第１のゲート絶縁膜
１３２ｅ．第１のゲート絶縁膜
１３３．金属
１３３ａ．第１のゲート配線
１３３ｂ．第１のゲート配線
１３３ｃ．第２のゲート配線
１３３ｄ．第１のゲート配線
１３３ｅ．第１のゲート配線
１３４．第２の層間絶縁膜
１３４ａ．第２の層間絶縁膜
１３４ｂ．第２の層間絶縁膜
１３４ｃ．第２の層間絶縁膜
１３４ｄ．第２の層間絶縁膜
１３４ｅ．第２の層間絶縁膜
１３５．下部電極のための金属
１３５ａ．下部電極
１３５ｂ．下部電極
１３５ｃ．下部電極
１３５ｄ．下部電極
１３６．固定相のための膜
１３６ａ．固定相
１３６ｂ．固定相
１３６ｃ．固定相
１３６ｄ．固定相
１３７．トンネル障壁層のための膜
１３７ａ．トンネル障壁層
１３７ｂ．トンネル障壁層
１３７ｃ．トンネル障壁層
１３７ｄ．トンネル障壁層
１３８．自由層のための膜
１３８ａ．自由層
１３８ｂ．自由層
１３８ｃ．自由層
１３８ｄ．自由層
１３９．上部電極のための金属
１３９ａ．上部電極
１３９ｂ．上部電極
１３９ｃ．上部電極
１３９ｄ．上部電極
１４０．第５のレジスト
１４１．第５のレジスト
１４２．第５のレジスト
１４３．第５のレジスト
１４４．第３の層間絶縁膜
１４５．第６のレジスト
１４６．ソース線溝
１４７．金属
１４７ａ．第２のソース線
１４８．第４の層間絶縁膜
１４８ａ．第４の層間絶縁膜
１４９．金属
１４９ａ．第１のビット線
１５０．第７のレジスト
２０１．第１のメモリセル
２０２．第１のメモリセル
２０３．第１のメモリセル
２０４．第１のメモリセル

Claims (11)

  1. 　第１の柱状半導体層と、
    　前記第１の柱状半導体層の周囲に形成された第１のゲート絶縁膜と、
    　前記第１のゲート絶縁膜の周囲に形成された第１のゲート配線と、
    　前記第１の柱状半導体層上に形成された第１の磁気トンネル接合記憶素子と、
    　を有する第１のメモリセルと、
    　前記第１のメモリセルは一行上に４個以上配置され、
    　前記第１の柱状半導体層の下部を相互に接続する第１のソース線と、
    　前記第１のゲート配線に直交する方向に延在する前記第１の磁気トンネル接合記憶素子の上部に接続された第１のビット線と、
    　前記第１のソース線に直交する方向に延在する第２のソース線と、
    　を有することを特徴とする半導体装置。
  2. 　前記第１のメモリセルが配置される行上に配置された第２の柱状半導体層と、
    　前記第２の柱状半導体層の周囲に形成された第２のゲート絶縁膜と、
    　前記第２のゲート絶縁膜の周囲に形成された第２のゲート配線と、
    　前記第２の柱状半導体層の下部は前記第１のソース線に接続され、
    　前記第２の柱状半導体層の上部は前記第２のソース線に接続されることを特徴とする請求項１に記載の半導体装置。
  3. 　半導体基板上に形成された第１のフィン状半導体層と、
    　前記第１のフィン状半導体層の周囲に形成された第１の絶縁膜と、
    　前記第１のフィン状半導体層上に形成された前記第１の柱状半導体層と、
    　前記第１のフィン状半導体層上に形成された前記第２の柱状半導体層と、
    　前記第１の柱状半導体層の下部に形成された第２の拡散層と、
    　前記第２の柱状半導体層の下部に形成された前記第２の拡散層と、
    　前記第２の拡散層は前記第１のフィン状半導体層に更に形成されることを特徴とし、
    　前記第２の拡散層は前記第１のソース線として機能することを特徴とする請求項２に記載の半導体装置。
  4. 　前記第１の柱状半導体層の上部に形成された第１の拡散層と、
    　前記第２の柱状半導体層の上部に形成された第３の拡散層と、
    　を有することを特徴とする請求項３に記載の半導体装置。
  5. 　前記第１のゲート配線と前記第２のゲート配線とは、金属からなることを特徴とする請求項３に記載の半導体装置。
  6. 　前記第１のフィン状半導体層に直交する方向の前記第１の柱状半導体層の幅は前記第１のフィン状半導体層に直交する方向の前記第１のフィン状半導体層の幅と同じであることを特徴とする請求項３に記載の半導体装置。
  7. 　前記第１のゲート配線の周囲と底部に前記第１のゲート絶縁膜をさらに有することを特徴とする請求項３に記載の半導体装置。
  8. 　前記第１の柱状半導体層上に形成された第１の磁気トンネル接合記憶素子の断面積は、前記第１の柱状半導体の断面積と同じ形状を有することを特徴とする請求項１に記載の半導体装置。
  9. 　半導体基板上に第１のフィン状半導体層を形成し、前記第１のフィン状半導体層の周囲に第１の絶縁膜を形成する第１工程と、
    　前記第１工程の後、
    　前記第１のフィン状半導体層の周囲に第２の絶縁膜を形成し、
    　前記第２の絶縁膜の上に第１のポリシリコンを堆積し平坦化し、
    　第１と第２のゲート配線と第１の柱状半導体層と第２の柱状半導体層を形成するための第２のレジストを、前記第１のフィン状半導体層の方向に対して垂直の方向に形成し、
    　前記第１のポリシリコンと前記第２の絶縁膜と前記第１のフィン状半導体層をエッチングすることにより、第１の柱状半導体層と前記第１のポリシリコンによる第１のダミーゲートと第２の柱状半導体層と前記第１のポリシリコンによる第２のダミーゲートを形成する第２工程と、
    　前記第２工程の後、前記第１の柱状半導体層前記第２の柱状半導体層と前記第１のダミーゲートと前記第２のダミーゲートの周囲に第４の絶縁膜を形成し、前記第４の絶縁膜の周囲に第２のポリシリコンを堆積し、エッチングをすることにより、前記第１のダミーゲートと前記第１の柱状半導体層と前記第２のダミーゲートと前記第２の柱状半導体層の側壁に残存させ、第３のダミーゲートと第４のダミーゲートを形成する第３工程と、
    　前記第１のフィン状半導体層上部と前記第１の柱状半導体層下部と前記第２の柱状半導体層下部に第２の拡散層を形成し、前記第３のダミーゲートと前記第４のダミーゲートとの周囲に、第５の絶縁膜を形成し、エッチングをし、サイドウォール状に残存させ、前記第５の絶縁膜からなるサイドウォールを形成し、前記第２の拡散層上に金属と半導体の化合物を形成し、ソース線を形成する第４工程と、
    　前記第４の工程の後、層間絶縁膜を堆積し平坦化し、前記第１のダミーゲートと前記第２のダミーゲートと前記第３のダミーゲートと前記第４のダミーゲートとの上部を露出し、前記第１のダミーゲートと前記第２のダミーゲートと前記第３のダミーゲートと前記第４のダミーゲートとを除去し、前記第２の絶縁膜と前記第４の絶縁膜を除去し、第１と第２のゲート絶縁膜となるゲート絶縁膜を前記第１の柱状半導体層の周囲と前記第２の柱状半導体層の周囲と前記第５の絶縁膜の内側に形成し、金属を堆積し、エッチバックを行い、前記第１の柱状半導体層の周囲に第１のゲート配線を形成し、前記第２の柱状半導体層の周囲に第２のゲート配線を形成する第５工程と、
    　前記第５工程の後、
    　第２の層間絶縁膜を堆積し、平坦化し、前記第１の柱状半導体層上部と前記第２の柱状半導体層上部を露出し、
    　前記第１の柱状半導体層の上部に第１の磁気トンネル接合記憶素子を形成する第６工程と、
    　前記第２の柱状半導体層の上部に第２のソース線を形成する第７工程と、
    　を有することを特徴とする半導体装置の製造方法。
  10. 　前記第２の絶縁膜の上に第１のポリシリコンを堆積し平坦化後、前記第１のポリシリコン上に第３の絶縁膜を形成することをさらに含むことを特徴とする請求項９に記載の半導体装置の製造方法。
  11. 　前記第１の柱状半導体層と前記第１のダミーゲートと前記第２の柱状半導体層と前記第２のダミーゲートの周囲に第４の絶縁膜を形成後、第３のレジストを形成し、エッチバックを行い、前記第１の柱状半導体層上部と前記第２の柱状半導体層上部を露出し、前記第１の柱状半導体層上部に第１の拡散層を形成し、前記第２の柱状半導体層上部に第３の拡散層を形成することを特徴とする請求項９に記載の半導体装置の製造方法。
PCT/JP2014/053170 2014-02-12 2014-02-12 半導体装置、及び半導体装置の製造方法 WO2015121921A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2015520743A JP5885050B2 (ja) 2014-02-12 2014-02-12 半導体装置、及び半導体装置の製造方法
PCT/JP2014/053170 WO2015121921A1 (ja) 2014-02-12 2014-02-12 半導体装置、及び半導体装置の製造方法
US15/093,981 US9620564B2 (en) 2014-02-12 2016-04-08 Semiconductor device and method for producing a semiconductor device
US15/391,978 US9640585B1 (en) 2014-02-12 2016-12-28 Method of producing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/053170 WO2015121921A1 (ja) 2014-02-12 2014-02-12 半導体装置、及び半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US15/093,981 Continuation US9620564B2 (en) 2014-02-12 2016-04-08 Semiconductor device and method for producing a semiconductor device

Publications (1)

Publication Number Publication Date
WO2015121921A1 true WO2015121921A1 (ja) 2015-08-20

Family

ID=53799691

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/053170 WO2015121921A1 (ja) 2014-02-12 2014-02-12 半導体装置、及び半導体装置の製造方法

Country Status (3)

Country Link
US (2) US9620564B2 (ja)
JP (1) JP5885050B2 (ja)
WO (1) WO2015121921A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190207098A1 (en) * 2017-12-29 2019-07-04 Spin Memory, Inc. Vertical compound semiconductor for use with a perpendicular magnetic tunnel junction (pmtj)
US10797223B2 (en) * 2018-01-29 2020-10-06 Globalfoundries Singapore Pte. Ltd. Integrated circuits with magnetic random access memory (MRAM) devices and methods for fabricating such devices

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002329846A (ja) * 2001-03-28 2002-11-15 Hynix Semiconductor Inc マグネチックラムおよびその形成方法
JP2003218328A (ja) * 2002-01-08 2003-07-31 Samsung Electronics Co Ltd 高集積磁性体メモリ素子及びその駆動方法
JP2010114143A (ja) * 2008-11-04 2010-05-20 Toshiba Corp 半導体記憶装置および半導体記憶装置の製造方法
JP2010251678A (ja) * 2009-04-20 2010-11-04 Unisantis Electronics Japan Ltd 半導体装置の製造方法
WO2010140615A1 (ja) * 2009-06-03 2010-12-09 株式会社日立製作所 半導体記憶装置
WO2013038553A1 (ja) * 2011-09-15 2013-03-21 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置の製造方法、及び、半導体装置
WO2013093988A1 (ja) * 2011-12-19 2013-06-27 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置の製造方法と半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4108537B2 (ja) 2003-05-28 2008-06-25 富士雄 舛岡 半導体装置
JP5051342B2 (ja) * 2006-07-12 2012-10-17 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 不揮発性半導体メモリ及びその駆動方法
US8144509B2 (en) 2008-06-27 2012-03-27 Qualcomm Incorporated Write operation for spin transfer torque magnetoresistive random access memory with reduced bit cell size
KR101567976B1 (ko) * 2009-07-23 2015-11-11 삼성전자주식회사 반도체 소자

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002329846A (ja) * 2001-03-28 2002-11-15 Hynix Semiconductor Inc マグネチックラムおよびその形成方法
JP2003218328A (ja) * 2002-01-08 2003-07-31 Samsung Electronics Co Ltd 高集積磁性体メモリ素子及びその駆動方法
JP2010114143A (ja) * 2008-11-04 2010-05-20 Toshiba Corp 半導体記憶装置および半導体記憶装置の製造方法
JP2010251678A (ja) * 2009-04-20 2010-11-04 Unisantis Electronics Japan Ltd 半導体装置の製造方法
WO2010140615A1 (ja) * 2009-06-03 2010-12-09 株式会社日立製作所 半導体記憶装置
WO2013038553A1 (ja) * 2011-09-15 2013-03-21 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置の製造方法、及び、半導体装置
WO2013093988A1 (ja) * 2011-12-19 2013-06-27 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置の製造方法と半導体装置

Also Published As

Publication number Publication date
US9640585B1 (en) 2017-05-02
US9620564B2 (en) 2017-04-11
JPWO2015121921A1 (ja) 2017-03-30
US20160225820A1 (en) 2016-08-04
JP5885050B2 (ja) 2016-03-15
US20170110510A1 (en) 2017-04-20

Similar Documents

Publication Publication Date Title
JP5657151B1 (ja) 半導体装置、及び半導体装置の製造方法
KR102031182B1 (ko) 반도체 메모리 소자 및 그 제조방법
US9299716B2 (en) Methods of manufacturing a semiconductor device
US10515979B2 (en) Three-dimensional semiconductor devices with inclined gate electrodes
US10121735B2 (en) Method of designing a layout of a semiconductor device, and a semiconductor device including a fin
WO2023011085A1 (zh) Nor型存储器件及其制造方法及包括存储器件的电子设备
JP5676786B1 (ja) 半導体装置、及び半導体装置の製造方法
WO2023011084A1 (zh) Nor型存储器件及其制造方法及包括存储器件的电子设备
JP5819570B1 (ja) 半導体装置
JP5885050B2 (ja) 半導体装置、及び半導体装置の製造方法
JP5867951B2 (ja) 半導体装置、及び半導体装置の製造方法
US20190333872A1 (en) Semiconductor device and method of manufacturing the same
KR20130126027A (ko) 수직 채널 트랜지스터를 구비하는 반도체 장치 및 그 제조 방법
KR20210014828A (ko) 반도체 메모리 소자 및 이의 제조 방법
KR102640872B1 (ko) 3차원 반도체 장치
JP5658382B1 (ja) 半導体装置、及び半導体装置の製造方法
JP6235686B2 (ja) 半導体装置、及び半導体装置の製造方法
JP5928962B2 (ja) 半導体装置、及び半導体装置の製造方法
JP6153507B2 (ja) 半導体装置、及び半導体装置の製造方法
TWI827462B (zh) 記憶體件及其製造方法及包括記憶體件的電子設備
KR20100077565A (ko) 수직 채널 트랜지스터를 구비하는 반도체 소자 및 그 제조 방법
US20210104536A1 (en) Non-volatile memory device and method of manufacturing the non-volatile memory device
WO2015083287A1 (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2015520743

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14882297

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14882297

Country of ref document: EP

Kind code of ref document: A1