JP5819570B1 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5819570B1 JP5819570B1 JP2015520445A JP2015520445A JP5819570B1 JP 5819570 B1 JP5819570 B1 JP 5819570B1 JP 2015520445 A JP2015520445 A JP 2015520445A JP 2015520445 A JP2015520445 A JP 2015520445A JP 5819570 B1 JP5819570 B1 JP 5819570B1
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor layer
- columnar semiconductor
- surrounding
- columnar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 381
- 238000003860 storage Methods 0.000 claims abstract description 127
- 229910052751 metal Inorganic materials 0.000 claims description 35
- 239000002184 metal Substances 0.000 claims description 35
- 238000009792 diffusion process Methods 0.000 claims description 25
- 230000006870 function Effects 0.000 claims description 23
- 239000000758 substrate Substances 0.000 claims description 15
- 150000004767 nitrides Chemical class 0.000 claims description 13
- 238000002955 isolation Methods 0.000 claims description 9
- 150000002739 metals Chemical class 0.000 claims description 2
- 238000009413 insulation Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 482
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 101
- 229910052710 silicon Inorganic materials 0.000 description 101
- 239000010703 silicon Substances 0.000 description 101
- 238000004519 manufacturing process Methods 0.000 description 51
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 15
- 229920005591 polysilicon Polymers 0.000 description 13
- 239000011229 interlayer Substances 0.000 description 6
- 238000005530 etching Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
- H01L29/7926—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
- H01L29/42332—Gate electrodes for transistors with a floating gate with the floating gate formed by two or more non connected parts, e.g. multi-particles flating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
- H01L29/42344—Gate electrodes for transistors with charge trapping gate insulator with at least one additional gate, e.g. program gate, erase gate or select gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7889—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
- H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
102.第1のレジスト
103.第1のレジスト
104.第1のフィン状シリコン層
105.第2のフィン状シリコン層
106.第1の素子分離膜
107.第2の絶縁膜
107a.第2の絶縁膜
107b.第2の絶縁膜
108.第2の絶縁膜
108a.第2の絶縁膜
108b.第2の絶縁膜
109.第1のポリシリコン
109a.第1のダミーゲート
109b.第1のダミーゲート
109c.第1のダミーゲート
109d.第1のダミーゲート
110.第3の絶縁膜
110a.第3の絶縁膜
110b.第3の絶縁膜
110c.第3の絶縁膜
110d.第3の絶縁膜
111.第2のレジスト
112.第2のレジスト
113.第2のレジスト
114.第2のレジスト
115.第1の柱状シリコン層
116.第2の柱状シリコン層
117.第3の柱状シリコン層
118.第4の柱状シリコン層
119.第4の絶縁膜
119a.第4の絶縁膜
119b.第4の絶縁膜
120.第4の絶縁膜
120a.第4の絶縁膜
120b.第4の絶縁膜
126.第2のポリシリコン
126a.第2のダミーゲート
126b.第2のダミーゲート
126c.第2のダミーゲート
126d.第2のダミーゲート
127.第1の拡散層
128.第2の拡散層
129.第5の絶縁膜
130.層間絶縁膜
131.電荷蓄積層を有する層
131a.第3の選択ゲート絶縁膜
131b.第1の電荷蓄積層を有する層
131c.第3の電荷蓄積層を有する層
131d.第4の選択ゲート絶縁膜
132.ゲート導電膜
132a.第3の選択ゲート
132b.第1の制御ゲート
132c.第3の制御ゲート
132d.第4の選択ゲート
133.電荷蓄積層を有する層
133a.第1の選択ゲート絶縁膜
133b.第2の電荷蓄積層を有する層
133c.第4の電荷蓄積層を有する層
133d.第2の選択ゲート絶縁膜
134.ゲート導電膜
134a.第1の選択ゲート
134b.第2の制御ゲート
134c.第4の制御ゲート
134d.第2の選択ゲート
135.ゲート絶縁膜
135a.第1のゲート絶縁膜
135b.第2のゲート絶縁膜
135c.第3のゲート絶縁膜
135d.第4のゲート絶縁膜
136.金属
136a.第1のコンタクト電極線
136b.第2のコンタクト電極線
136c.第3のコンタクト電極線
136d.第4のコンタクト電極線、第4のコンタクト電極
137.金属
137a.第1のビット線
137b.上部内部配線
137c.第1のソース線
138.第3のレジスト
139.第3のレジスト
140.第3のレジスト
141a.第1のコンタクト電極
141b.第2のコンタクト電極
141c.第3のコンタクト電極
142.第2の層間絶縁膜
143.第4のレジスト
144.コンタクト孔
145.金属
145a.第2のビット線
146.コンタクト
147.第5のレジスト
201.第1の柱状半導体層
202.第2の柱状半導体層
203.第5の柱状半導体層
204.第6の柱状半導体層
205.第7の柱状半導体層
206.第8の柱状半導体層
207.第3の柱状半導体層
208.第4の柱状半導体層
209.第1の下部内部配線
211.第4の下部内部配線
210.第3の下部内部配線
212.第2の下部内部配線
213.第3の選択ゲート絶縁膜
214.第1の電荷蓄積層を有する層
215.第5の電荷蓄積層を有する層
216.第7の電荷蓄積層を有する層
217.第9の電荷蓄積層を有する層
218.第11の電荷蓄積層を有する層
219.第3の電荷蓄積層を有する層
220.第4の選択ゲート絶縁膜
221.第1の選択ゲート絶縁膜
222.第2の電荷蓄積層を有する層
223.第6の電荷蓄積層を有する層
224.第8の電荷蓄積層を有する層
225.第10の電荷蓄積層を有する層
226.第12の電荷蓄積層を有する層
227.第4の電荷蓄積層を有する層
228.第2の選択ゲート絶縁膜
229.第3の選択ゲート
230.第1の制御ゲート
231.第5の制御ゲート
232.第7の制御ゲート
233.第9の制御ゲート
234.第11の制御ゲート
235.第3の制御ゲート
236.第4の選択ゲート
237.第1の選択ゲート
238.第2の制御ゲート
239.第6の制御ゲート
240.第8の制御ゲート
241.第10の制御ゲート
242.第12の制御ゲート
243.第4の制御ゲート
244.第2の選択ゲート
245.第1のビット線
246.第1の上部内部配線
247.第3の上部内部配線
248.第2の上部内部配線
249.第1のソース線
250.第1のゲート絶縁膜
251.第2のゲート絶縁膜
252.第5のゲート絶縁膜
253.第6のゲート絶縁膜
254.第7のゲート絶縁膜
255.第8のゲート絶縁膜
256.第3のゲート絶縁膜
257.第4のゲート絶縁膜
258.第1のコンタクト電極
259.第2のコンタクト電極
260.第5のコンタクト電極
261.第6のコンタクト電極
262.第7のコンタクト電極
263.第8のコンタクト電極
264.第3のコンタクト電極
265.第4のコンタクト電極
Claims (24)
- mは2以上の偶数であって、
m+2本の柱状半導体層と、
1番目の柱状半導体層は第1の柱状半導体層であって、
2番目の柱状半導体層は第2の柱状半導体層であって、
m+2番目の柱状半導体層は第4の柱状半導体層であって、
m+1番目の柱状半導体層は第3の柱状半導体層であって、
nは2以上m+1以下の整数であって、
nが偶数のときn番目の柱状半導体層の上部はn+1番目の柱状半導体層の上部と接続し、
nが偶数のときn番目の柱状半導体層の下部はn−1番目の柱状半導体層の下部と接続し、
nが奇数のときn番目の柱状半導体層の上部はn−1番目の柱状半導体層の上部と接続し、
nが奇数のときn番目の柱状半導体層の下部はn+1番目の柱状半導体層の下部と接続するのであって、
前記第1の柱状半導体層と、
前記第1の柱状半導体層を取り囲む第1の選択ゲート絶縁膜と、
前記第1の選択ゲート絶縁膜を取り囲む第1の選択ゲートと、
前記第1の柱状半導体層上部を取り囲む第1のゲート絶縁膜と、
前記第1のゲート絶縁膜を取り囲む第1のコンタクト電極と、
前記第1の柱状半導体層上部と前記第1のコンタクト電極上部に接続された第1のビット線と、
前記第2の柱状半導体層と、
前記第2の柱状半導体層を取り囲む第1の電荷蓄積層を有する層と、
前記第1の電荷蓄積層を有する層を取り囲む第1の制御ゲートと、
前記第1の制御ゲートの上方に形成された前記第2の柱状半導体層を取り囲む第2の電荷蓄積層を有する層と、
前記第2の電荷蓄積層を有する層を取り囲む第2の制御ゲートと、
前記第2の柱状半導体層上部を取り囲む第2のゲート絶縁膜と、
前記第2のゲート絶縁膜を取り囲み、上部が前記第2の柱状半導体層の上部と接続された第2のコンタクト電極と、
前記第1の柱状半導体層の下部と前記第2の柱状半導体層の下部を接続する第1の下部内部配線と、
前記第3の柱状半導体層と、
前記第3の柱状半導体層を取り囲む第3の電荷蓄積層を有する層と、
前記第3の電荷蓄積層を有する層を取り囲む第3の制御ゲートと、
前記第3の制御ゲートの上方に形成された前記第3の柱状半導体層を取り囲む第4の電荷蓄積層を有する層と、
前記第4の電荷蓄積層を有する層を取り囲む第4の制御ゲートと、
前記第3の柱状半導体層上部を取り囲む第3のゲート絶縁膜と、
前記第3のゲート絶縁膜を取り囲み、上部が前記第3の柱状半導体層上部と接続された第3のコンタクト電極と、
前記第4の柱状半導体層と、
前記第4の柱状半導体層を取り囲む第2の選択ゲート絶縁膜と、
前記第2の選択ゲート絶縁膜を取り囲む第2の選択ゲートと、
前記第4の柱状半導体層上部を取り囲む第4のゲート絶縁膜と、
前記第4のゲート絶縁膜を取り囲む第4のコンタクト電極と、
前記第4の柱状半導体層上部と前記第4のコンタクト電極とに接続された第1のソース線と、
前記第3の柱状半導体層の下部と前記第4の柱状半導体層の下部を接続する第2の下部内部配線と、
を有することを特徴とする半導体装置。 - 前記第2の制御ゲートと前記第4の制御ゲートとは基板に対して垂直方向に複数配置されていることを特徴とする請求項1に記載の半導体装置。
- 前記mは6以上の偶数であって、
3番目の柱状半導体層は第5の柱状半導体層であって、
4番目の柱状半導体層は第6の柱状半導体層であって、
前記第5の柱状半導体層と、
前記第5の柱状半導体層を取り囲む第5の電荷蓄積層を有する層と、
前記第5の電荷蓄積層を有する層を取り囲む第5の制御ゲートと、
前記第5の制御ゲートの上方に形成された前記第5の柱状半導体層を取り囲む第6の電荷蓄積層を有する層と、
前記第6の電荷蓄積層を有する層を取り囲む第6の制御ゲートと、
前記第5の柱状半導体層上部を取り囲む第5のゲート絶縁膜と、
前記第5のゲート絶縁膜を取り囲み、上部が前記第5の柱状半導体層上部と接続された第5のコンタクト電極と、
前記第6の柱状半導体層と、
前記第6の柱状半導体層を取り囲む第7の電荷蓄積層を有する層と、
前記第7の電荷蓄積層を有する層を取り囲む第7の制御ゲートと、
前記第7の制御ゲートの上方に形成された前記第6の柱状半導体層を取り囲む第8の電荷蓄積層を有する層と、
前記第8の電荷蓄積層を有する層を取り囲む第8の制御ゲートと、
前記第6の柱状半導体層上部を取り囲む第6のゲート絶縁膜と、
前記第6のゲート絶縁膜を取り囲み、上部が前記第6の柱状半導体層上部と接続された第6のコンタクト電極と、
前記第5の柱状半導体層の下部と前記第6の柱状半導体層の下部を接続する第3の下部内部配線と、
前記第2の柱状半導体層の上部と前記第2のコンタクト電極上部と前記第5の柱状半導体層の上部と前記第5のコンタクト電極上部を接続する第1の上部内部配線と、
を有することを特徴とする請求項1に記載の半導体装置。 - 前記第6の制御ゲートと前記第8の制御ゲートは基板に対して垂直方向に複数配置されていることを特徴とする請求項3に記載の半導体装置。
- 前記mは6以上の偶数であって、
m番目の柱状半導体層は第8の柱状半導体層であって、
m−1番目の柱状半導体層は第7の柱状半導体層であって、
前記第7の柱状半導体層と、
前記第7の柱状半導体層を取り囲む第9の電荷蓄積層を有する層と、
前記第9の電荷蓄積層を有する層を取り囲む第9の制御ゲートと、
前記第9の制御ゲートの上方に形成された前記第7の柱状半導体層を取り囲む第10の電荷蓄積層を有する層と、
前記第10の電荷蓄積層を有する層を取り囲む第10の制御ゲートと、
前記第7の柱状半導体層上部を取り囲む第7のゲート絶縁膜と、
前記第7のゲート絶縁膜を取り囲み、上部が前記第7の柱状半導体層上部と接続された第7のコンタクト電極と、
前記第8の柱状半導体層と、
前記第8の柱状半導体層を取り囲む第11の電荷蓄積層を有する層と、
前記第11の電荷蓄積層を有する層を取り囲む第11の制御ゲートと、
前記第11の制御ゲートの上方に形成された前記第8の柱状半導体層を取り囲む第12の電荷蓄積層を有する層と、
前記第12の電荷蓄積層を有する層を取り囲む第12の制御ゲートと、
前記第8の柱状半導体層上部を取り囲む第8のゲート絶縁膜と、
前記第8のゲート絶縁膜を取り囲み、上部が前記第8の柱状半導体層上部接続された第8のコンタクト電極と、
前記第7の柱状半導体層の下部と前記第8の柱状半導体層の下部を接続する第4の下部内部配線と、
前記第3の柱状半導体層の上部と前記第3のコンタクト電極上部と前記第8の柱状半導体層の上部と前記第8のコンタクト電極上部とを接続する第2の上部内部配線と、
を有することを特徴とする請求項1に記載の半導体装置。 - 前記第10の制御ゲートと前記第12の制御ゲートは基板に対して垂直方向に複数配置されていることを特徴とする請求項5に記載の半導体装置。
- 前記第1の柱状半導体層と前記第2の柱状半導体層下に形成された第1のフィン状半導体層と、を有し、
前記第1の下部内部配線は、前記第1のフィン状半導体層に形成され、
前記第3の柱状半導体層と前記第4の柱状半導体層下に形成された第2のフィン状半導体層と、を有し、
前記第2の下部内部配線は、前記第2のフィン状半導体層に形成されていることを特徴とする請求項1に記載の半導体装置。 - 前記第5の柱状半導体層と前記第6の柱状半導体層下に形成された第3のフィン状半導体層と、を有し、
前記第3の下部内部配線は、前記第3のフィン状半導体層に形成されていることを特徴とする請求項3に記載の半導体装置。 - 前記第7の柱状半導体層と前記第8の柱状半導体層下に形成された第4のフィン状半導体層と、を有し、
前記第4の下部内部配線は、前記第4のフィン状半導体層に形成されていることを特徴とする請求項5に記載の半導体装置。 - 前記第1のフィン状半導体層と、前記第2のフィン状半導体層の周囲に、第1の素子分離膜が形成されていることを特徴とする請求項7に記載の半導体装置。
- 前記第1の選択ゲート下方に、第3の選択ゲートが形成されていることを特徴とする請求項1に記載の半導体装置。
- 前記第2の選択ゲート下方に、第4の選択ゲートが形成されていることを特徴とする請求項1に記載の半導体装置。
- 前記第1の選択ゲート下方に、第13の制御ゲートが形成されていることを特徴とする請求項1に記載の半導体装置。
- 前記第2の選択ゲート下方に、第14の制御ゲートが形成されていることを特徴とする請求項1に記載の半導体装置。
- 前記第1の下部内部配線は、第1の拡散層であり、前記第2の下部内部配線は、第2の拡散層であることを特徴とする請求項7に記載の半導体装置。
- 前記第3の下部内部配線は、第3の拡散層であることを特徴とする請求項8に記載の半導体装置。
- 前記第4の下部内部配線は、第4の拡散層であることを特徴とする請求項9に記載の半導体装置。
- 前記第1のコンタクト電極、前記第2のコンタクト電極、前記第3のコンタクト電極、前記第4のコンタクト電極の金属の仕事関数は、4.0eVから4.2eVの間であることを特徴とする請求項1に記載の半導体装置。
- 前記第1のコンタクト電極、前記第2のコンタクト電極、前記第3のコンタクト電極、前記第4のコンタクト電極の金属の仕事関数は、5.0eVから5.2eVの間であることを特徴とする請求項1に記載の半導体装置。
- 前記第5のコンタクト電極、前記第6のコンタクト電極の金属の仕事関数は、4.0eVから4.2eVの間であることを特徴とする請求項3に記載の半導体装置。
- 前記第5のコンタクト電極、前記第6のコンタクト電極の金属の仕事関数は、5.0eVから5.2eVの間であることを特徴とする請求項3に記載の半導体装置。
- 前記第7のコンタクト電極、前記第8のコンタクト電極の金属の仕事関数は、4.0eVから4.2eVの間であることを特徴とする請求項5に記載の半導体装置。
- 前記第7のコンタクト電極、前記第8のコンタクト電極の金属の仕事関数は、5.0eVから5.2eVの間であることを特徴とする請求項5に記載の半導体装置。
- 前記第1の電荷蓄積層を有する層は、電荷蓄積層として窒化膜を含むことを特徴とする請求項1に記載の半導体装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2014/055261 WO2015132851A1 (ja) | 2014-03-03 | 2014-03-03 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015194579A Division JP2016021594A (ja) | 2015-09-30 | 2015-09-30 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP5819570B1 true JP5819570B1 (ja) | 2015-11-24 |
JPWO2015132851A1 JPWO2015132851A1 (ja) | 2017-03-30 |
Family
ID=54054696
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015520445A Active JP5819570B1 (ja) | 2014-03-03 | 2014-03-03 | 半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (2) | US9530793B2 (ja) |
JP (1) | JP5819570B1 (ja) |
WO (1) | WO2015132851A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015132851A1 (ja) * | 2014-03-03 | 2015-09-11 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置 |
US9627531B1 (en) * | 2015-10-30 | 2017-04-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Field-effect transistor with dual vertical gates |
JP6306233B1 (ja) * | 2017-02-28 | 2018-04-04 | ウィンボンド エレクトロニクス コーポレーション | フラッシュメモリおよびその製造方法 |
KR101999902B1 (ko) * | 2017-11-15 | 2019-10-01 | 도실리콘 씨오., 엘티디. | 페이싱바를 가지는 낸드 플래쉬 메모리 장치 및 그의 제조 방법 |
WO2021176600A1 (ja) * | 2020-03-04 | 2021-09-10 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 柱状半導体装置の製造方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08116060A (ja) * | 1994-10-18 | 1996-05-07 | Furontetsuku:Kk | 電界効果トランジスタ |
JP2003078044A (ja) * | 2001-06-23 | 2003-03-14 | Fujio Masuoka | 半導体記憶装置及びその製造方法 |
JP2009027134A (ja) * | 2007-06-21 | 2009-02-05 | Tokyo Electron Ltd | Mos型半導体メモリ装置 |
WO2009096468A1 (ja) * | 2008-01-29 | 2009-08-06 | Unisantis Electronics (Japan) Ltd. | 半導体記憶装置およびメモリ混載半導体装置、並びにそれらの製造方法 |
JP2011029586A (ja) * | 2009-07-23 | 2011-02-10 | Samsung Electronics Co Ltd | メモリ半導体装置、その製造方法、及び動作方法 |
JP2013239622A (ja) * | 2012-05-16 | 2013-11-28 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11297984A (ja) | 1998-04-07 | 1999-10-29 | Seiko Epson Corp | Ldd型mosトランジスタの構造および形成方法 |
JP4226205B2 (ja) * | 2000-08-11 | 2009-02-18 | 富士雄 舛岡 | 半導体記憶装置の製造方法 |
KR100483035B1 (ko) | 2001-03-30 | 2005-04-15 | 샤프 가부시키가이샤 | 반도체 기억장치 및 그 제조방법 |
JP3963664B2 (ja) * | 2001-06-22 | 2007-08-22 | 富士雄 舛岡 | 半導体記憶装置及びその製造方法 |
US6933556B2 (en) * | 2001-06-22 | 2005-08-23 | Fujio Masuoka | Semiconductor memory with gate at least partially located in recess defined in vertically oriented semiconductor layer |
US6891234B1 (en) | 2004-01-07 | 2005-05-10 | Acorn Technologies, Inc. | Transistor with workfunction-induced charge layer |
JP4108537B2 (ja) | 2003-05-28 | 2008-06-25 | 富士雄 舛岡 | 半導体装置 |
JP5016832B2 (ja) | 2006-03-27 | 2012-09-05 | 株式会社東芝 | 不揮発性半導体記憶装置及びその製造方法 |
JP2008159612A (ja) | 2006-12-20 | 2008-07-10 | Toshiba Corp | 半導体記憶装置 |
JP2009070975A (ja) | 2007-09-12 | 2009-04-02 | Elpida Memory Inc | 半導体装置およびその製造方法 |
KR101176263B1 (ko) * | 2007-12-26 | 2012-08-22 | 유니산티스 일렉트로닉스 싱가포르 프라이빗 리미티드 | 고체촬상소자, 고체촬상장치 및 그 제조방법 |
US8212298B2 (en) | 2008-01-29 | 2012-07-03 | Unisantis Electronics Singapore Pte Ltd. | Semiconductor storage device and methods of producing it |
JP5237974B2 (ja) | 2008-01-29 | 2013-07-17 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体記憶装置およびメモリ混載半導体装置、並びにそれらの製造方法 |
US8541832B2 (en) | 2009-07-23 | 2013-09-24 | Samsung Electronics Co., Ltd. | Integrated circuit memory devices having vertical transistor arrays therein and methods of forming same |
JP5323610B2 (ja) | 2009-08-18 | 2013-10-23 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置とその製造方法 |
JP5085688B2 (ja) * | 2010-06-10 | 2012-11-28 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 不揮発性半導体メモリトランジスタ、不揮発性半導体メモリ、および、不揮発性半導体メモリの製造方法 |
JP5550604B2 (ja) | 2011-06-15 | 2014-07-16 | 株式会社東芝 | 三次元半導体装置及びその製造方法 |
JP5595619B2 (ja) | 2012-08-08 | 2014-09-24 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置の製造方法、及び、半導体装置 |
JP5676786B1 (ja) * | 2014-01-15 | 2015-02-25 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドUnisantis Electronics Singapore Pte Ltd. | 半導体装置、及び半導体装置の製造方法 |
WO2015132851A1 (ja) * | 2014-03-03 | 2015-09-11 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置 |
-
2014
- 2014-03-03 WO PCT/JP2014/055261 patent/WO2015132851A1/ja active Application Filing
- 2014-03-03 JP JP2015520445A patent/JP5819570B1/ja active Active
-
2016
- 2016-06-02 US US15/171,433 patent/US9530793B2/en active Active
- 2016-11-03 US US15/342,496 patent/US9711658B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08116060A (ja) * | 1994-10-18 | 1996-05-07 | Furontetsuku:Kk | 電界効果トランジスタ |
JP2003078044A (ja) * | 2001-06-23 | 2003-03-14 | Fujio Masuoka | 半導体記憶装置及びその製造方法 |
JP2009027134A (ja) * | 2007-06-21 | 2009-02-05 | Tokyo Electron Ltd | Mos型半導体メモリ装置 |
WO2009096468A1 (ja) * | 2008-01-29 | 2009-08-06 | Unisantis Electronics (Japan) Ltd. | 半導体記憶装置およびメモリ混載半導体装置、並びにそれらの製造方法 |
JP2011029586A (ja) * | 2009-07-23 | 2011-02-10 | Samsung Electronics Co Ltd | メモリ半導体装置、その製造方法、及び動作方法 |
JP2013239622A (ja) * | 2012-05-16 | 2013-11-28 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JPWO2015132851A1 (ja) | 2017-03-30 |
US20170077315A1 (en) | 2017-03-16 |
US9530793B2 (en) | 2016-12-27 |
WO2015132851A1 (ja) | 2015-09-11 |
US9711658B2 (en) | 2017-07-18 |
US20160276366A1 (en) | 2016-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9466612B2 (en) | Semiconductor memory devices and methods of forming the same | |
US10804194B2 (en) | Semiconductor device and method of manufacturing the same | |
US8872183B2 (en) | Three-dimensional semiconductor devices | |
US20180358374A1 (en) | Vertical memory device | |
US10636808B2 (en) | Vertical memory device having an epitaxial layer in contact with a channel layer | |
KR102362622B1 (ko) | 서로 다른 종류의 메모리 셀들을 갖는 반도체 소자 | |
JP5819570B1 (ja) | 半導体装置 | |
US8980731B2 (en) | Methods of forming a semiconductor device | |
JP2012146861A (ja) | 半導体記憶装置 | |
JP2011003833A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
CN111276490A (zh) | 一种三维存储器及其制作方法 | |
US11069702B2 (en) | Semiconductor device and manufacturing method thereof | |
US11417675B2 (en) | Three-dimensional semiconductor memory devices | |
JP5676786B1 (ja) | 半導体装置、及び半導体装置の製造方法 | |
US11791287B2 (en) | Semiconductor device including a cutting region having a height greater than a height of a channel structure | |
JP5676787B1 (ja) | 半導体装置 | |
JP6556277B2 (ja) | 半導体装置 | |
JP2016021594A (ja) | 半導体装置 | |
JP5928963B2 (ja) | 半導体装置 | |
US20240196624A1 (en) | Method of manufacturing ferroelectric-based 3-dimensional flash memory | |
US11588035B2 (en) | Semiconductor devices | |
JP5928962B2 (ja) | 半導体装置、及び半導体装置の製造方法 | |
KR20230128432A (ko) | 반도체 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150902 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150930 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5819570 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |