WO2009096468A1 - 半導体記憶装置およびメモリ混載半導体装置、並びにそれらの製造方法 - Google Patents
半導体記憶装置およびメモリ混載半導体装置、並びにそれらの製造方法 Download PDFInfo
- Publication number
- WO2009096468A1 WO2009096468A1 PCT/JP2009/051463 JP2009051463W WO2009096468A1 WO 2009096468 A1 WO2009096468 A1 WO 2009096468A1 JP 2009051463 W JP2009051463 W JP 2009051463W WO 2009096468 A1 WO2009096468 A1 WO 2009096468A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- impurity region
- contact
- forming
- mos transistor
- transistor
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 204
- 238000000034 method Methods 0.000 title claims description 39
- 239000012535 impurity Substances 0.000 claims abstract description 140
- 230000002093 peripheral effect Effects 0.000 claims abstract description 100
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 85
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 85
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 238000004519 manufacturing process Methods 0.000 claims description 47
- 230000001681 protective effect Effects 0.000 claims description 11
- 239000010410 layer Substances 0.000 description 317
- 238000009792 diffusion process Methods 0.000 description 101
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 56
- 229910052710 silicon Inorganic materials 0.000 description 56
- 239000010703 silicon Substances 0.000 description 56
- 229910052581 Si3N4 Inorganic materials 0.000 description 23
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 23
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 229920005591 polysilicon Polymers 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 101100489717 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) GND2 gene Proteins 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
- H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/50—Peripheral circuit region structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823885—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78642—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
図34(a)の平面図を参照すると、埋め込み酸化膜層701上に形成されたビット線702とその上部に形成されたワード線703の交点上に柱状シリコン層704が形成され、この柱状シリコン層704を用いて選択トランジスタが形成される。また、各選択トランジスタの上部に容量素子が形成される。メモリセルはビット線とワード線の全ての交点に存在し、クロスポイント型セルを構成している。
図34(b)の断面図を参照すると、ビット線は埋め込み酸化膜701上のN+拡散層702によって形成され、ワード線703はポリシリコン配線によって形成される。柱状シリコン層704はワード線の上部から形成されたコンタクトホールの中にゲート絶縁膜及びシリコン膜を成膜させることによって形成され、選択トランジスタを構成する。また、選択トランジスタの上部には従来のスタック型DRAMと同様の容量素子が下部電極705、容量絶縁膜706及び上部電極707により形成される。
本従来例においては、SOI基板を使用しているためウェルを形成する必要がないので、ソース拡散層(802a、802b)をエッチングにより分離するだけで素子分離幅を形成することができ、回路面積を小さくすることが可能である。
第1に、DRAMの周辺回路部やDRAM混載デバイスのロジック部のトランジスタには高い性能が要求されるため、寄生抵抗を低減するために、ソースドレイン拡散層をシリサイド化することが考えられる。しかし本従来例においてソース拡散層にシリサイド層を形成するには、トランジスタを形成する前にシリサイド層を形成しなければならない。シリサイド層の耐熱性は一般的に低いため、シリサイド層の形成後にトランジスタ形成に必要な1000℃程度の熱処理を行うと、シリサイド層は高抵抗化する。したがって、上記従来例においては、ソース拡散層上に寄生抵抗を低減するシリサイド層を形成するのは困難である。
第2に、前述の従来の製造方法においては、トランジスタを形成する柱状シリコン層はポリシリコンにより形成される。このため、単結晶のシリコンによりチャネル部が形成される従来のトランジスタに比べると著しく性能が低下する。
以上の説明により、上記の非特許文献1周辺回路部のトランジスタ構造においては、高性能が必要とされるDRAMの周辺回路部やメモリ混載ロジックデバイスのトランジスタ性能の要求を満たすことは非常に困難であることが分かる。
図3にDRAMセルアレイの平面図を示す。また、図4に、図3におけるA-A’の断面構造、図5に、図3におけるB-B’の断面構造を示す。
埋め込み酸化膜101上にはビット線BL(n)である表面がシリサイド化された下部拡散層102が横方向に配線される。下部拡散層102上にはメモリセルにアクセスするための選択トランジスタQc1が形成される。選択トランジスタQc1を構成する柱状シリコン層104を取り囲むようにゲート電極108が形成され、ワード線WL(n)であるゲート電極108から延在するゲート配線108aが縦方向に配線される。選択トランジスタQc1を構成する柱状シリコン層104の上部拡散層105上には、コンタクト109が形成され、このコンタクトを通して容量素子Cs1に接続される。
埋め込み酸化膜101上にシリコン層よりなる下部拡散層102が形成され、その表面にシリサイド層103が形成されている。下部拡散層102はビット線BL(n)であり、共通のセンスアンプを持つ複数の選択トランジスタQc1により共通化され、セルアレイ端において周辺回路に接続される。シリコン層よりなる下部拡散層102上には柱状シリコン層104が形成され、柱状シリコン層104を取り囲むようにゲート絶縁膜107およびゲート電極108が形成される。ゲート電極108より延在するゲート配線108aはワード線WL(n)であり、共通のワードドライバ回路を持つ複数の選択トランジスタQc1によって共通化されており、セルアレイ端で周辺回路に接続される。柱状シリコン層上部には上部拡散層105が形成され、その表面にはシリサイド層106が形成されている。上部拡散層105はコンタクト109に接続され、コンタクト109は容量素子Cs1の下部電極110に接続されている。容量絶縁膜111を介して存在する上部電極112が形成される。
本発明によれば、CMOS回路部の占有面積を縮小することができる。以下にCMOS回路部の一例としてCMOSインバーターを用いて本発明による占有面積縮小の例を示す。図6に本実施例におけるCMOSインバーターの等価回路を示す。また、図7に本発明におけるCMOSインバーターの平面図を示す。
埋め込み酸化膜層201の上に下部拡散層(202、212)が形成され、下部拡散層はN+下部拡散層202およびP+下部拡散層212からなり、N+下部拡散層202とP+下部拡散層212の表面にはシリサイド層203が形成され、このシリサイド層203によってN+下部拡散層202とP+下部拡散層212は互いに直接接続されている。このため、N+下部拡散層202とP+下部拡散層212を接続するためのコンタクトや素子分離が必要ないので、インバーターの占有面積を小さくすることができる。N+下部拡散層202上に形成される柱状シリコン層204によってNMOSトランジスタQn2が形成され、P+下部拡散層212上に形成される柱状シリコン層214によってPMOSトランジスタQp2が形成されている。柱状シリコン層(204、214)を取り囲むようにゲート絶縁膜207が形成され、それを取り囲むようにゲート電極208が形成されている。NMOSを形成する柱状シリコン層204の上部にN+上部拡散層205が、PMOSを形成する柱状シリコン層214の上部にP+上部拡散層215が形成され、上部拡散層(205、215)上にはシリサイド膜206が形成されている。
ゲート電極より延在するゲート配線(208a、208b)上には1層目のコンタクト(209a、209b)が形成され、2層目のコンタクト210を通して入力配線Vin2に接続される。下部拡散層上のシリサイド層203上に形成される1層目のコンタクト209cは2層目のコンタクト210を通して出力配線Vout2に接続される。NMOS柱状シリコン層上部の上部拡散層205上に形成される1層目のコンタクト209dは2層目のコンタクト210を通して接地電位配線GND2に接続される。PMOS柱状シリコン層上部の上部拡散層215上に形成される1層目のコンタクト209eは2層目のコンタクト210を通して電源電位配線Vcc2に接続される。
ここで、柱状シリコン層およびゲート電極の側壁を覆っているシリコン窒化膜(122、222)により、シリサイド層に起因するドレイン-ゲート間およびソース-ゲート間のショートを抑制することができる。
図25および図26を参照して、DRAMセル部の断面構造について説明する。図25は図3のA-A’に対応する断面図、図26は図3のB-B’に対応する断面図である。
埋め込み酸化膜401上に下部拡散層402が形成され、下部拡散層402はビット線BL(n)であり、共通のセンスアンプを持つ複数の選択トランジスタにより共通化され、セルアレイ端において周辺回路に接続される。シリコン層よりなる下部拡散層402上には柱状シリコン層404が形成され、柱状シリコン層404を取り囲むようにゲート絶縁膜407およびゲート電極408が形成される。ゲート電極408より延在するゲート配線408aはワード線WL(n)であり、共通のワードドライバ回路を持つ複数の選択トランジスタによって共通化されており、セルアレイ端で周辺回路に接続される。柱状シリコン層上部には上部拡散層405が形成され、上部拡散層405はコンタクト409に接続され、コンタクト409は容量素子Cs1の下部電極410に接続されている。容量絶縁膜411を介して存在する上部電極412が形成される。
図19のシリコン窒化膜(122、222)成膜工程までは実施例1と同一であるので、図19以降の工程について、以下に説明する。
以下に、4Fの幅に配置することが可能なレイアウトを持つそれぞれの回路の実施例について示す。
102、402:DRAMセルアレイ部下部拡散層(ビット線)
102a、202a:シリコン層
103、203、303、403、503:下部シリサイド層
104、404:DRAMセルアレイ部柱状シリコン層
105、405:DRAMセルアレイ部上部拡散層
106、206、306、406、506:上部シリサイド層
107、207、307、407、507:ゲート絶縁膜
108、208、308、408、508:ゲート電極
108a、208a、208b、308a、308b、508a、508b、606:ゲート配線
109、409:DRAM部コンタクト
110、410:容量素子下部電極
111、411:容量素子絶縁膜
112、412:容量素子上部電極
120、220:ハードマスクシリコン窒化膜
202、302、502:N+下部拡散層
204、304、504:NMOS柱状シリコン層
205、305、505:N+上部拡散層
108、208:ゲート導電膜
209a~209e、309a~309e、509a~509e:1層目コンタクト
210、310a:2層目コンタクト
310b:3層目コンタクト
212、312、512:P+下部拡散層
214、314、514:PMOS柱状シリコン層
215、315、515:P+上部拡散層
121、221:レジスト
122、222:シリコン窒化膜
124、224:シリコン窒化膜サイドウォール
601、602、603、604、621、622、625、641、642、643、644、645:コンタクト
604、605、623、624、646、647:下部拡散層
Claims (20)
- メモリセル部および周辺回路部がMOSトランジスタを用いて構成される半導体記憶装置であって、
基板と、
前記基板上の絶縁膜と、
前記基板上の絶縁膜上に形成された平面状半導体層と、
を備え、
前記メモリセル部のMOSトランジスタの少なくとも一部および前記周辺回路部のMOSトランジスタの少なくとも一部は、前記平面状半導体層に形成された第1の不純物領域、該平面状半導体層上に形成された柱状半導体層、該柱状半導体上部に形成された第2の不純物領域、及び該柱状半導体層の側壁に形成されたゲートを含み、
前記少なくとも一部の周辺回路部のMOSトランジスタが、異なる導電型の第1のMOSトランジスタと第2のMOSトランジスタを含み、該第1のMOSトランジスタの第1の不純物領域の表面の少なくとも一部と該第2のMOSトランジスタの第1の不純物領域の表面の少なくとも一部とを接続するシリサイド層が形成されていることを特徴とする半導体記憶装置。 - 前記メモリセル部のメモリセルは、選択トランジスタおよび容量素子を含むDRAMであり、該選択トランジスタは、前記平面状半導体層に形成された第1の不純物領域、該平面状半導体層上に形成された柱状半導体層、該柱状半導体上部に形成された第2の不純物領域、及び該柱状半導体層の側壁に形成されたゲートを含むMOSトランジスタであることを特徴とする請求項1に記載の半導体記憶装置。
- 前記選択トランジスタの第2の不純物領域の上面に第1のコンタクトが形成され、該第1のコンタクトの上面に前記容量素子が形成され、前記少なくとも一部の周辺回路部のMOSトランジスタの第2の不純物領域の上面に第2のコンタクトが形成され、該第2のコンタクトの上面に第3のコンタクトが形成され、前記第1のコンタクトの上面と前記第2のコンタクトの上面は同一の高さに形成されていることを特徴とする請求項2に記載の半導体記憶装置。
- 前記第3のコンタクトがさらに、複数のコンタクトから構成されていることを特徴とする請求項3に記載の半導体記憶装置。
- 1つの周辺回路部の両側に第1のメモリセル部および第2のメモリセル部が配置され、
前記1つの周辺回路部に、前記第1のメモリセル部からのビット線および第2のメモリセル部からのビット線が互い違いに接続され、
前記1つの周辺回路部に含まれるセンスアンプの各々に、前記互い違いに接続された1組の前記第1のメモリセル部からの第1のビット線および第2のメモリセル部からの第2のビット線が接続され、
前記少なくとも一部の周辺回路部のMOSトランジスタは、センスアンプのMOSトランジスタを含み、
前記センスアンプのMOSトランジスタは、第1のPMOSトランジスタおよび第1のNMOSトランジスタと第2のPMOSトランジスタおよび第2のNMOSトランジスタを含み、
前記第1のPMOSトランジスタの第1の不純物領域の表面の少なくとも一部と前記第1のNMOSトランジスタの第1の不純物領域の表面の少なくとも一部とを接続する第1のシリサイド層、および前記第2のPMOSトランジスタの第1の不純物領域の表面の少なくとも一部と前記第2のNMOSトランジスタの第1の不純物領域の表面の少なくとも一部とを接続する第2のシリサイド層が形成され、
前記第1のシリサイド層と前記第2のシリサイド層は接続されておらず、
前記第1のシリサイド層の上部に第5のコンタクトが、前記第2のシリサイド層の上部に第6のコンタクトが形成され、
前記第1のPMOSトランジスタと前記第1のNMOSトランジスタのゲート同士が第1のゲート配線により接続され、該第1のゲート配線の上部に第7のコンタクトが形成され、
前記第2のPMOSトランジスタと前記第2のNMOSトランジスタのゲート同士が第2のゲート配線により接続され、該第2のゲート配線の上部に第8のコンタクトが形成され、
前記第1のPMOSトランジスタおよび第1のNMOSトランジスタと前記第2のPMOSトランジスタおよび第2のNMOSトランジスタは、第2層配線により形成される前記第1のビット線と第2層配線により形成される前記第2のビット線との間に隣り合って配置され、
前記第1のビット線は、前記第5のコンタクトを介して前記第1のシリサイド層と、前記第8のコンタクトを介して前記第2のゲート配線と接続され、
前記第2のビット線は、前記第6のコンタクトを介して前記第2のシリサイド層と、前記第7のコンタクトを介して前記第1のゲート配線と接続され、
第1層配線により形成される電源電位配線が、前記第1のPMOSトランジスタおよび前記第2のPMOSトランジスタの前記第3のコンタクトと接続され、
第1層配線により形成される接地電位配線が、前記第1のNMOSトランジスタおよび前記第2のNMOSトランジスタの前記第3のコンタクトと接続されることを特徴とする請求項3または4に記載の半導体記憶装置。 - メモリセル部、周辺回路部およびロジック回路部がMOSトランジスタを用いて構成されるメモリ混載半導体装置であって、
基板と、
前記基板上の絶縁膜と、
前記基板上の絶縁膜上に形成された平面状半導体層と、
を備え、
前記メモリセル部のMOSトランジスタの少なくとも一部ならびに前記周辺回路部および前記ロジック回路部のMOSトランジスタの少なくとも一部は、前記平面状半導体層に形成された第1の不純物領域、該平面状半導体層上に形成された柱状半導体層、該柱状半導体上部に形成された第2の不純物領域、及び該柱状半導体層の側壁に形成されたゲートを含み、
前記少なくとも一部の周辺回路部およびロジック回路部のMOSトランジスタが、異なる導電型の第1のMOSトランジスタと第2のMOSトランジスタを含み、該第1のMOSトランジスタの第1の不純物領域の表面の少なくとも一部と該第2のMOSトランジスタの第1の不純物領域の表面の少なくとも一部とを接続するシリサイド層が形成されていることを特徴とするメモリ混載半導体装置。 - 前記メモリセル部のメモリセルは、選択トランジスタおよび容量素子を含むDRAMであり、該選択トランジスタは、前記平面状半導体層に形成された第1の不純物領域、該平面状半導体層上に形成された柱状半導体層、該柱状半導体上部に形成された第2の不純物領域、及び該柱状半導体層の側壁に形成されたゲートを含むMOSトランジスタであることを特徴とする請求項6に記載のメモリ混載半導体装置。
- 前記選択トランジスタの第2の不純物領域の上面に第1のコンタクトが形成され、該第1のコンタクトの上面に前記容量素子が形成され、前記少なくとも一部の周辺回路部およびロジック回路部のMOSトランジスタの第2の不純物領域の上面に第2のコンタクトが形成され、該第2のコンタクトの上面に第3のコンタクトが形成され、前記第1のコンタクトの上面と前記第2のコンタクトの上面は同一の高さに形成されていることを特徴とする請求項7に記載のメモリ混載半導体装置。
- 前記第3のコンタクトがさらに、複数のコンタクトから構成されていることを特徴とする請求項8に記載のメモリ混載半導体装置。
- 1つの周辺回路部の両側に第1のメモリセル部および第2のメモリセル部が配置され、
前記1つの周辺回路部に、前記第1のメモリセル部からのビット線および第2のメモリセル部からのビット線が互い違いに接続され、
前記1つの周辺回路部に含まれるセンスアンプの各々に、前記互い違いに接続された1組の前記第1のメモリセル部からの第1のビット線および第2のメモリセル部からの第2のビット線が接続され、
前記少なくとも一部の周辺回路部のMOSトランジスタは、センスアンプのMOSトランジスタを含み、
前記センスアンプのMOSトランジスタは、第1のPMOSトランジスタおよび第1のNMOSトランジスタと第2のPMOSトランジスタおよび第2のNMOSトランジスタを含み、
前記第1のPMOSトランジスタの第1の不純物領域の表面の少なくとも一部と前記第1のNMOSトランジスタの第1の不純物領域の表面の少なくとも一部とを接続する第1のシリサイド層、および前記第2のPMOSトランジスタの第1の不純物領域の表面の少なくとも一部と前記第2のNMOSトランジスタの第1の不純物領域の表面の少なくとも一部とを接続する第2のシリサイド層が形成され、
前記第1のシリサイド層と前記第2のシリサイド層は接続されておらず、
前記第1のシリサイド層の上部に第5のコンタクトが、前記第2のシリサイド層の上部に第6のコンタクトが形成され、
前記第1のPMOSトランジスタと前記第1のNMOSトランジスタのゲート同士が第1のゲート配線により接続され、該第1のゲート配線の上部に第7のコンタクトが形成され、
前記第2のPMOSトランジスタと前記第2のNMOSトランジスタのゲート同士が第2のゲート配線により接続され、該第2のゲート配線の上部に第8のコンタクトが形成され、
前記第1のPMOSトランジスタおよび第1のNMOSトランジスタと前記第2のPMOSトランジスタおよび第2のNMOSトランジスタは、第2層配線により形成される前記第1のビット線と第2層配線により形成される前記第2のビット線との間に隣り合って配置され、
前記第1のビット線は、前記第5のコンタクトを介して前記第1のシリサイド層と、前記第8のコンタクトを介して前記第2のゲート配線と接続され、
前記第2のビット線は、前記第6のコンタクトを介して前記第2のシリサイド層と、前記第7のコンタクトを介して前記第1のゲート配線と接続され、
第1層配線により形成される電源電位配線が、前記第1のPMOSトランジスタおよび前記第2のPMOSトランジスタの前記第3のコンタクトと接続され、
第1層配線により形成される接地電位配線が、前記第1のNMOSトランジスタおよび前記第2のNMOSトランジスタの前記第3のコンタクトと接続されることを特徴とする請求項8または9に記載のメモリ混載半導体装置。 - メモリセル部および周辺回路部がMOSトランジスタを用いて構成される半導体記憶装置の製造方法であって、
基板上の絶縁膜上に平面状半導体層及び複数の該平面状半導体層上の柱状半導体層を形成する工程と、
前記平面状半導体層を素子に分離する工程と、
前記平面状半導体層に第1の不純物領域を形成する工程と、
その後に表面の少なくとも一部に第1の絶縁膜を形成する工程と、
前記第1の絶縁膜上に導電膜を形成する工程と、
前記第1の絶縁膜及び前記導電膜を異方的に除去し、前記柱状半導体層側面の前記導電膜を所望の長さに形成し、ゲート電極を形成する工程と、
前記導電膜及び前記第1の絶縁膜を選択的に除去し、ゲート電極及び該ゲート電極から基板側に延びるゲート配線を形成する工程と、
前記柱状半導体層の各々の上部に、前記第1の不純物領域と同じ導電型の第2の不純物領域を形成する工程と、
前記複数の柱状半導体層の各々に対応する複数のMOSトランジスタのうち、前記周辺回路部に含まれる第1のMOSトランジスタおよび該第1のMOSトランジスタとは異なる導電型の第2のMOSトランジスタについて、該第1のMOSトランジスタの第1の不純物領域の表面の少なくとも一部と第2のMOSトランジスタの第1の不純物領域の表面の少なくとも一部とを接続するシリサイド層を形成する工程と、
前記複数の柱状半導体層の各々に対応する複数のMOSトランジスタの第2の不純物領域の上面にコンタクトを形成する工程と、
前記複数の柱状半導体層の各々に対応する複数のMOSトランジスタのうち、前記メモリセル部に含まれるMOSトランジスタの第2の不純物領域の上面に形成されたコンタクトの上面に容量素子を形成する工程と、
前記複数の柱状半導体層の各々に対応する複数のMOSトランジスタのうち、前記周辺回路部に含まれるMOSトランジスタの第2の不純物領域の上面に形成されたコンタクトの上面にさらにコンタクトを形成する工程と、
を含むことを特徴とする半導体記憶装置の製造方法。 - 前記複数の柱状半導体層の各々に対応する複数のMOSトランジスタの少なくとも一部の第2の不純物領域の表面にシリサイド層を形成する工程をさらに含むことを特徴とする請求項11に記載の半導体記憶装置の製造方法。
- メモリセル部および周辺回路部がMOSトランジスタを用いて構成される半導体記憶装置の製造方法であって、
基板上の絶縁膜上に平面状半導体層及び複数の該平面状半導体層上の柱状半導体層を形成する工程と、
前記平面状半導体層を素子に分離する工程と、
前記平面状半導体層に第1の不純物領域を形成する工程と、
その後に表面の少なくとも一部に第1の絶縁膜を形成する工程と、
前記第1の絶縁膜上に導電膜を形成する工程と、
前記第1の絶縁膜及び前記導電膜を異方的に除去し、前記柱状半導体層側面の前記導電膜を所望の長さに形成し、ゲート電極を形成する工程と、
前記導電膜及び前記第1の絶縁膜を選択的に除去し、ゲート電極及び該ゲート電極から基板側に延びるゲート配線を形成する工程と、
前記柱状半導体層の各々の上部に、前記第1の不純物領域と同じ導電型の第2の不純物領域を形成する工程と、
その後に表面に保護膜を形成する工程と、
前記周辺回路部についてのみ、前記保護膜を異方的に除去する工程と、
前記周辺回路部に含まれる第1のMOSトランジスタおよび該第1のMOSトランジスタとは異なる導電型の第2のMOSトランジスタについて、該第1のMOSトランジスタの第1の不純物領域の表面の少なくとも一部と第2のMOSトランジスタの第1の不純物領域の表面の少なくとも一部とを接続するシリサイド層を形成する工程と、
前記複数の柱状半導体層の各々に対応する複数のMOSトランジスタの第2の不純物領域の上面にコンタクトを形成する工程と、
前記複数の柱状半導体層の各々に対応する複数のMOSトランジスタのうち、前記メモリセル部に含まれるMOSトランジスタの第2の不純物領域の上面に形成されたコンタクトの上面に容量素子を形成する工程と、
前記複数の柱状半導体層の各々に対応する複数のMOSトランジスタのうち、前記周辺回路部に含まれるMOSトランジスタの第2の不純物領域の上面に形成されたコンタクトの上面にさらにコンタクトを形成する工程と、
を含むことを特徴とする半導体記憶装置の製造方法。 - 前記複数の柱状半導体層の各々に対応する複数のMOSトランジスタのうち、前記周辺回路部に含まれるMOSトランジスタの第2の不純物領域の上面に形成されたコンタクトの上面にさらにコンタクトを形成する工程は、該コンタクトを複数回に分割して形成するものであることを特徴とする請求項13に記載の半導体記憶装置の製造方法。
- 前記シリサイド層を形成する工程は、前記第1のMOSトランジスタおよび前記第2のMOSトランジスタの第2の不純物領域の表面にシリサイド層を形成する工程を含むことを特徴とする請求項13または14に記載の半導体記憶装置の製造方法。
- メモリセル部、周辺回路部およびロジック回路部がMOSトランジスタを用いて構成されるメモリ混載半導体装置の製造方法であって、
基板上の絶縁膜上に平面状半導体層及び複数の該平面状半導体層上の柱状半導体層を形成する工程と、
前記平面状半導体層を素子に分離する工程と、
前記平面状半導体層に第1の不純物領域を形成する工程と、
その後に表面の少なくとも一部に第1の絶縁膜を形成する工程と、
前記第1の絶縁膜上に導電膜を形成する工程と、
前記第1の絶縁膜及び前記導電膜を異方的に除去し、前記柱状半導体層側面の前記導電膜を所望の長さに形成し、ゲート電極を形成する工程と、
前記導電膜及び前記第1の絶縁膜を選択的に除去し、ゲート電極及び該ゲート電極から基板側に延びるゲート配線を形成する工程と、
前記柱状半導体層の各々の上部に、前記第1の不純物領域と同じ導電型の第2の不純物領域を形成する工程と、
前記複数の柱状半導体層の各々に対応する複数のMOSトランジスタのうち、前記周辺回路部およびロジック回路部に含まれる第1のMOSトランジスタおよび該第1のMOSトランジスタとは異なる導電型の第2のMOSトランジスタについて、該第1のMOSトランジスタの第1の不純物領域の表面の少なくとも一部と第2のMOSトランジスタの第1の不純物領域の表面の少なくとも一部とを接続するシリサイド層を形成する工程と、
前記複数の柱状半導体層の各々に対応する複数のMOSトランジスタの第2の不純物領域の上面にコンタクトを形成する工程と、
前記複数の柱状半導体層の各々に対応する複数のMOSトランジスタのうち、前記メモリセル部に含まれるMOSトランジスタの第2の不純物領域の上面に形成されたコンタクトの上面に容量素子を形成する工程と、
前記複数の柱状半導体層の各々に対応する複数のMOSトランジスタのうち、前記周辺回路部に含まれるMOSトランジスタの第2の不純物領域の上面に形成されたコンタクトの上面にさらにコンタクトを形成する工程と、
を含むことを特徴とするメモリ混載半導体装置の製造方法。 - 前記複数の柱状半導体層の各々に対応する複数のMOSトランジスタの少なくとも一部の第2の不純物領域の表面にシリサイド層を形成する工程をさらに含むことを特徴とする請求項16に記載のメモリ混載半導体装置の製造方法。
- メモリセル部、周辺回路部およびロジック回路部がMOSトランジスタを用いて構成されるメモリ混載半導体装置の製造方法であって、
基板上の絶縁膜上に平面状半導体層及び複数の該平面状半導体層上の柱状半導体層を形成する工程と、
前記平面状半導体層を素子に分離する工程と、
前記平面状半導体層に第1の不純物領域を形成する工程と、
その後に表面の少なくとも一部に第1の絶縁膜を形成する工程と、
前記第1の絶縁膜上に導電膜を形成する工程と、
前記第1の絶縁膜及び前記導電膜を異方的に除去し、前記柱状半導体層側面の前記導電膜を所望の長さに形成し、ゲート電極を形成する工程と、
前記導電膜及び前記第1の絶縁膜を選択的に除去し、ゲート電極及び該ゲート電極から基板側に延びるゲート配線を形成する工程と、
前記柱状半導体層の各々の上部に、前記第1の不純物領域と同じ導電型の第2の不純物領域を形成する工程と、
その後に表面に保護膜を形成する工程と、
前記周辺回路部およびロジック回路部についてのみ、前記保護膜を異方的に除去する工程と、
前記周辺回路部およびロジック回路部に含まれる第1のMOSトランジスタおよび該第1のMOSトランジスタとは異なる導電型の第2のMOSトランジスタについて、該第1のMOSトランジスタの第1の不純物領域の表面の少なくとも一部と第2のMOSトランジスタの第1の不純物領域の表面の少なくとも一部とを接続するシリサイド層を形成する工程と、
前記複数の柱状半導体層の各々に対応する複数のMOSトランジスタの第2の不純物領域の上面にコンタクトを形成する工程と、
前記複数の柱状半導体層の各々に対応する複数のMOSトランジスタのうち、前記メモリセル部に含まれるMOSトランジスタの第2の不純物領域の上面に形成されたコンタクトの上面に容量素子を形成する工程と、
前記複数の柱状半導体層の各々に対応する複数のMOSトランジスタのうち、前記周辺回路部およびロジック回路部に含まれるMOSトランジスタの第2の不純物領域の上面に形成されたコンタクトの上面にさらにコンタクトを形成する工程と、
を含むことを特徴とするメモリ混載半導体装置の製造方法。 - 前記複数の柱状半導体層の各々に対応する複数のMOSトランジスタのうち、前記周辺回路部に含まれるMOSトランジスタの第2の不純物領域の上面に形成されたコンタクトの上面にさらにコンタクトを形成する工程は、該コンタクトを複数回に分割して形成するものであることを特徴とする請求項18に記載のメモリ混載半導体装置の製造方法。
- 前記シリサイド層を形成する工程は、前記第1のMOSトランジスタおよび前記第2のMOSトランジスタの第2の不純物領域の表面にシリサイド層を形成する工程を含むことを特徴とする請求項18または19に記載のメモリ混載半導体装置の製造方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009801035081A CN101933135B (zh) | 2008-01-29 | 2009-01-29 | 半导体存储器件与存储器混载半导体器件、及其制造方法 |
EP09707027.0A EP2246883A4 (en) | 2008-01-29 | 2009-01-29 | SEMICONDUCTOR MEMORY ARRANGEMENT, SEMICONDUCTOR ARRANGEMENT WITH SAID MEMORY, AND METHOD FOR PRODUCING THE ARRANGEMENTS |
JP2009551563A JP5237974B2 (ja) | 2008-01-29 | 2009-01-29 | 半導体記憶装置およびメモリ混載半導体装置、並びにそれらの製造方法 |
KR1020127030171A KR20120132698A (ko) | 2008-01-29 | 2009-01-29 | 반도체 기억장치 및 메모리 내장 반도체 장치, 및 그들의 제조방법 |
KR1020107018204A KR101378640B1 (ko) | 2008-01-29 | 2009-01-29 | 반도체 기억장치 및 메모리 내장 반도체 장치, 및 그들의 제조방법 |
US12/704,239 US8212298B2 (en) | 2008-01-29 | 2010-02-11 | Semiconductor storage device and methods of producing it |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JPPCT/JP2008/051304 | 2008-01-29 | ||
PCT/JP2008/051304 WO2009096001A1 (ja) | 2008-01-29 | 2008-01-29 | 半導体記憶装置およびメモリ混載半導体装置、並びにそれらの製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
US12/704,239 Continuation US8212298B2 (en) | 2008-01-29 | 2010-02-11 | Semiconductor storage device and methods of producing it |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2009096468A1 true WO2009096468A1 (ja) | 2009-08-06 |
Family
ID=40912370
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2008/051304 WO2009096001A1 (ja) | 2008-01-29 | 2008-01-29 | 半導体記憶装置およびメモリ混載半導体装置、並びにそれらの製造方法 |
PCT/JP2009/051463 WO2009096468A1 (ja) | 2008-01-29 | 2009-01-29 | 半導体記憶装置およびメモリ混載半導体装置、並びにそれらの製造方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2008/051304 WO2009096001A1 (ja) | 2008-01-29 | 2008-01-29 | 半導体記憶装置およびメモリ混載半導体装置、並びにそれらの製造方法 |
Country Status (5)
Country | Link |
---|---|
EP (1) | EP2246883A4 (ja) |
KR (2) | KR101378640B1 (ja) |
CN (1) | CN101933135B (ja) |
TW (1) | TWI423427B (ja) |
WO (2) | WO2009096001A1 (ja) |
Cited By (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011154754A (ja) * | 2010-01-27 | 2011-08-11 | Elpida Memory Inc | 半導体記憶装置 |
JP2011187927A (ja) * | 2010-03-10 | 2011-09-22 | Samsung Electronics Co Ltd | 埋立ビットラインを有する半導体装置及び半導体装置の製造方法 |
WO2013088520A1 (ja) * | 2011-12-13 | 2013-06-20 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置の製造方法、及び、半導体装置 |
US8507995B2 (en) | 2009-09-16 | 2013-08-13 | Unisantis Electronics Singapore Pte Ltd. | Semiconductor memory device |
US8664063B2 (en) | 2011-12-13 | 2014-03-04 | Unisantis Electronics Singapore Pte. Ltd. | Method of producing a semiconductor device and semiconductor device |
JP5658382B1 (ja) * | 2014-01-20 | 2015-01-21 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドUnisantis Electronics Singapore Pte Ltd. | 半導体装置、及び半導体装置の製造方法 |
JP2015046621A (ja) * | 2014-10-31 | 2015-03-12 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドUnisantis Electronics Singapore Pte Ltd. | 半導体装置 |
JP5685351B1 (ja) * | 2013-12-25 | 2015-03-18 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドUnisantis Electronics Singapore Pte Ltd. | 柱状半導体装置の製造方法 |
JP5688189B1 (ja) * | 2013-10-23 | 2015-03-25 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドUnisantis Electronics Singapore Pte Ltd. | 半導体装置 |
JP2015057857A (ja) * | 2014-12-04 | 2015-03-26 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドUnisantis Electronics Singapore Pte Ltd. | 半導体装置 |
JP5719944B1 (ja) * | 2014-01-20 | 2015-05-20 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドUnisantis Electronics Singapore Pte Ltd. | 半導体装置 |
WO2015087413A1 (ja) * | 2013-12-11 | 2015-06-18 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置 |
WO2015097800A1 (ja) * | 2013-12-26 | 2015-07-02 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置 |
WO2015132851A1 (ja) * | 2014-03-03 | 2015-09-11 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置 |
WO2015162682A1 (ja) * | 2014-04-22 | 2015-10-29 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置 |
WO2015162683A1 (ja) * | 2014-04-22 | 2015-10-29 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置 |
JP2016021594A (ja) * | 2015-09-30 | 2016-02-04 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドUnisantis Electronics Singapore Pte Ltd. | 半導体装置 |
JPWO2022097251A1 (ja) * | 2020-11-06 | 2022-05-12 | ||
JP2022084703A (ja) * | 2012-02-29 | 2022-06-07 | 株式会社半導体エネルギー研究所 | 縦型のトランジスタ及び半導体装置 |
Families Citing this family (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI487118B (zh) * | 2007-03-23 | 2015-06-01 | Idemitsu Kosan Co | Semiconductor device |
US8183628B2 (en) | 2007-10-29 | 2012-05-22 | Unisantis Electronics Singapore Pte Ltd. | Semiconductor structure and method of fabricating the semiconductor structure |
TWI462208B (zh) * | 2007-11-23 | 2014-11-21 | Jusung Eng Co Ltd | 槽閥組件及其操作方法 |
US8598650B2 (en) | 2008-01-29 | 2013-12-03 | Unisantis Electronics Singapore Pte Ltd. | Semiconductor device and production method therefor |
JP5317343B2 (ja) | 2009-04-28 | 2013-10-16 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置及びその製造方法 |
JP5356970B2 (ja) * | 2009-10-01 | 2013-12-04 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置 |
WO2011111662A1 (ja) | 2010-03-08 | 2011-09-15 | 日本ユニサンティスエレクトロニクス株式会社 | 固体撮像装置 |
US8487357B2 (en) | 2010-03-12 | 2013-07-16 | Unisantis Electronics Singapore Pte Ltd. | Solid state imaging device having high sensitivity and high pixel density |
JP5066590B2 (ja) | 2010-06-09 | 2012-11-07 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置とその製造方法 |
JP5087655B2 (ja) | 2010-06-15 | 2012-12-05 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置及びその製造方法 |
WO2012121265A1 (en) | 2011-03-10 | 2012-09-13 | Semiconductor Energy Laboratory Co., Ltd. | Memory device and method for manufacturing the same |
CN102768995B (zh) * | 2011-05-06 | 2014-12-31 | 旺宏电子股份有限公司 | 具有芯片外控制器的存储器装置及其制造方法 |
JP5671413B2 (ja) * | 2011-06-07 | 2015-02-18 | ルネサスエレクトロニクス株式会社 | 不揮発性半導体記憶装置及びその製造方法 |
US8564034B2 (en) | 2011-09-08 | 2013-10-22 | Unisantis Electronics Singapore Pte. Ltd. | Solid-state imaging device |
US8669601B2 (en) | 2011-09-15 | 2014-03-11 | Unisantis Electronics Singapore Pte. Ltd. | Method for producing semiconductor device and semiconductor device having pillar-shaped semiconductor |
WO2013038553A1 (ja) * | 2011-09-15 | 2013-03-21 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置の製造方法、及び、半導体装置 |
US8916478B2 (en) | 2011-12-19 | 2014-12-23 | Unisantis Electronics Singapore Pte. Ltd. | Method for manufacturing semiconductor device and semiconductor device |
US8772175B2 (en) | 2011-12-19 | 2014-07-08 | Unisantis Electronics Singapore Pte. Ltd. | Method for manufacturing semiconductor device and semiconductor device |
US8748938B2 (en) | 2012-02-20 | 2014-06-10 | Unisantis Electronics Singapore Pte. Ltd. | Solid-state imaging device |
KR20140054975A (ko) * | 2012-10-30 | 2014-05-09 | 에스케이하이닉스 주식회사 | 가변 저항 메모리 장치 |
US10014305B2 (en) | 2016-11-01 | 2018-07-03 | Micron Technology, Inc. | Methods of forming an array comprising pairs of vertically opposed capacitors and arrays comprising pairs of vertically opposed capacitors |
US10062745B2 (en) | 2017-01-09 | 2018-08-28 | Micron Technology, Inc. | Methods of forming an array of capacitors, methods of forming an array of memory cells individually comprising a capacitor and a transistor, arrays of capacitors, and arrays of memory cells individually comprising a capacitor and a transistor |
US9935114B1 (en) | 2017-01-10 | 2018-04-03 | Micron Technology, Inc. | Methods of forming an array comprising pairs of vertically opposed capacitors and arrays comprising pairs of vertically opposed capacitors |
KR102293120B1 (ko) * | 2017-07-21 | 2021-08-26 | 삼성전자주식회사 | 반도체 소자 |
US10388658B1 (en) * | 2018-04-27 | 2019-08-20 | Micron Technology, Inc. | Transistors, arrays of transistors, arrays of memory cells individually comprising a capacitor and an elevationally-extending transistor, and methods of forming an array of transistors |
JP2021114563A (ja) * | 2020-01-20 | 2021-08-05 | キオクシア株式会社 | 半導体記憶装置 |
KR20220014517A (ko) * | 2020-07-29 | 2022-02-07 | 삼성전자주식회사 | 반도체 메모리 소자 및 그 제조 방법 |
KR20230026602A (ko) * | 2021-08-17 | 2023-02-27 | 삼성전자주식회사 | 반도체 메모리 장치 |
CN117255555A (zh) * | 2022-06-08 | 2023-12-19 | 长鑫存储技术有限公司 | 一种半导体结构及其制造方法 |
CN117835694A (zh) * | 2022-09-27 | 2024-04-05 | 长鑫存储技术有限公司 | 半导体结构及其制备方法 |
CN116193862B (zh) * | 2022-10-18 | 2024-03-08 | 北京超弦存储器研究院 | 存储单元、存储器和电子设备 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02188966A (ja) | 1989-01-17 | 1990-07-25 | Toshiba Corp | Mos型半導体装置 |
JPH07321228A (ja) * | 1994-05-26 | 1995-12-08 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JPH1187649A (ja) * | 1997-09-04 | 1999-03-30 | Hitachi Ltd | 半導体記憶装置 |
JP2000243085A (ja) * | 1999-02-22 | 2000-09-08 | Hitachi Ltd | 半導体装置 |
JP2002009257A (ja) * | 2000-06-16 | 2002-01-11 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
JP2003179160A (ja) * | 2001-10-18 | 2003-06-27 | Chartered Semiconductor Mfg Ltd | 縦形デバイスの集積化を用いて自己整合性cmosインバータを形成する方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2950558B2 (ja) * | 1989-11-01 | 1999-09-20 | 株式会社東芝 | 半導体装置 |
KR0132560B1 (ko) * | 1991-07-01 | 1998-04-20 | 아오이 죠이찌 | 다이나믹형 반도체 기억 장치 |
JP3403231B2 (ja) * | 1993-05-12 | 2003-05-06 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
JP3957774B2 (ja) * | 1995-06-23 | 2007-08-15 | 株式会社東芝 | 半導体装置 |
EP1711966B1 (en) * | 2004-01-22 | 2012-02-22 | International Business Machines Corporation | Vertical fin-fet mos devices |
JP2005310921A (ja) * | 2004-04-19 | 2005-11-04 | Okayama Prefecture | Mos型半導体装置及びその製造方法 |
US7977736B2 (en) * | 2006-02-23 | 2011-07-12 | Samsung Electronics Co., Ltd. | Vertical channel transistors and memory devices including vertical channel transistors |
JP2007250652A (ja) * | 2006-03-14 | 2007-09-27 | Sharp Corp | 半導体装置 |
JP5114968B2 (ja) * | 2007-02-20 | 2013-01-09 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
-
2008
- 2008-01-29 WO PCT/JP2008/051304 patent/WO2009096001A1/ja active Application Filing
-
2009
- 2009-01-23 TW TW098102803A patent/TWI423427B/zh active
- 2009-01-29 WO PCT/JP2009/051463 patent/WO2009096468A1/ja active Application Filing
- 2009-01-29 EP EP09707027.0A patent/EP2246883A4/en not_active Withdrawn
- 2009-01-29 CN CN2009801035081A patent/CN101933135B/zh active Active
- 2009-01-29 KR KR1020107018204A patent/KR101378640B1/ko active IP Right Grant
- 2009-01-29 KR KR1020127030171A patent/KR20120132698A/ko not_active Application Discontinuation
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02188966A (ja) | 1989-01-17 | 1990-07-25 | Toshiba Corp | Mos型半導体装置 |
JPH07321228A (ja) * | 1994-05-26 | 1995-12-08 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JPH1187649A (ja) * | 1997-09-04 | 1999-03-30 | Hitachi Ltd | 半導体記憶装置 |
JP2000243085A (ja) * | 1999-02-22 | 2000-09-08 | Hitachi Ltd | 半導体装置 |
JP2002009257A (ja) * | 2000-06-16 | 2002-01-11 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
JP2003179160A (ja) * | 2001-10-18 | 2003-06-27 | Chartered Semiconductor Mfg Ltd | 縦形デバイスの集積化を用いて自己整合性cmosインバータを形成する方法 |
Non-Patent Citations (2)
Title |
---|
S. MAEDA ET AL.: "Impact of a Vertical <D-Shape Transistor Cell for 1 Gbit DRAM and Beyond", IEEE TRANSACTIONS ON ELECTRON DEVICES, vol. 42, no. 12, December 1995 (1995-12-01), pages 2117 - 2124 |
See also references of EP2246883A4 |
Cited By (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8507995B2 (en) | 2009-09-16 | 2013-08-13 | Unisantis Electronics Singapore Pte Ltd. | Semiconductor memory device |
JP2011154754A (ja) * | 2010-01-27 | 2011-08-11 | Elpida Memory Inc | 半導体記憶装置 |
JP2011187927A (ja) * | 2010-03-10 | 2011-09-22 | Samsung Electronics Co Ltd | 埋立ビットラインを有する半導体装置及び半導体装置の製造方法 |
WO2013088520A1 (ja) * | 2011-12-13 | 2013-06-20 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置の製造方法、及び、半導体装置 |
US8664063B2 (en) | 2011-12-13 | 2014-03-04 | Unisantis Electronics Singapore Pte. Ltd. | Method of producing a semiconductor device and semiconductor device |
JP5643900B2 (ja) * | 2011-12-13 | 2014-12-17 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドUnisantis Electronics Singapore Pte Ltd. | 半導体装置の製造方法、及び、半導体装置 |
US11923372B2 (en) | 2012-02-29 | 2024-03-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP2022084703A (ja) * | 2012-02-29 | 2022-06-07 | 株式会社半導体エネルギー研究所 | 縦型のトランジスタ及び半導体装置 |
JP7470142B2 (ja) | 2012-02-29 | 2024-04-17 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US10311945B2 (en) | 2013-10-23 | 2019-06-04 | Unisantis Electronics Singapore Pte. Ltd. | Semiconductor device with a plurality of surrounding gate transistors |
JP5688189B1 (ja) * | 2013-10-23 | 2015-03-25 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドUnisantis Electronics Singapore Pte Ltd. | 半導体装置 |
WO2015059789A1 (ja) * | 2013-10-23 | 2015-04-30 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置 |
US10910039B2 (en) | 2013-10-23 | 2021-02-02 | Unisantis Electronics Singapore Pte. Ltd. | Semiconductor device with a plurality of surrounding gate transistors |
WO2015087413A1 (ja) * | 2013-12-11 | 2015-06-18 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置 |
US9224834B1 (en) | 2013-12-25 | 2015-12-29 | Unisantis Electronics Singapore Pte. Ltd. | Method for manufacturing pillar-shaped semiconductor device |
WO2015097798A1 (ja) * | 2013-12-25 | 2015-07-02 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 柱状半導体装置の製造方法 |
JP5685351B1 (ja) * | 2013-12-25 | 2015-03-18 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドUnisantis Electronics Singapore Pte Ltd. | 柱状半導体装置の製造方法 |
WO2015097800A1 (ja) * | 2013-12-26 | 2015-07-02 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置 |
JP2015138802A (ja) * | 2014-01-20 | 2015-07-30 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドUnisantis Electronics Singapore Pte Ltd. | 半導体装置 |
US9117528B2 (en) | 2014-01-20 | 2015-08-25 | Unisantis Electronics Singapore Pte. Ltd. | Semiconductor device |
JP5658382B1 (ja) * | 2014-01-20 | 2015-01-21 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドUnisantis Electronics Singapore Pte Ltd. | 半導体装置、及び半導体装置の製造方法 |
JP5719944B1 (ja) * | 2014-01-20 | 2015-05-20 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドUnisantis Electronics Singapore Pte Ltd. | 半導体装置 |
WO2015132851A1 (ja) * | 2014-03-03 | 2015-09-11 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置 |
US9530793B2 (en) | 2014-03-03 | 2016-12-27 | Unisantis Electronics Singapore Pte. Ltd. | Semiconductor device |
JP5819570B1 (ja) * | 2014-03-03 | 2015-11-24 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドUnisantis Electronics Singapore Pte Ltd. | 半導体装置 |
JP5804230B1 (ja) * | 2014-04-22 | 2015-11-04 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドUnisantis Electronics Singapore Pte Ltd. | 半導体装置 |
US9590631B2 (en) | 2014-04-22 | 2017-03-07 | Unisantis Electronics Singapore Pte. Ltd. | Semiconductor device |
US9627407B2 (en) | 2014-04-22 | 2017-04-18 | Unisantis Electronics Singapore Pte. Ltd. | Semiconductor device comprising a NOR decoder with an inverter |
JP5838488B1 (ja) * | 2014-04-22 | 2016-01-06 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドUnisantis Electronics Singapore Pte Ltd. | 半導体装置 |
WO2015162683A1 (ja) * | 2014-04-22 | 2015-10-29 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置 |
WO2015162682A1 (ja) * | 2014-04-22 | 2015-10-29 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置 |
JP2015046621A (ja) * | 2014-10-31 | 2015-03-12 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドUnisantis Electronics Singapore Pte Ltd. | 半導体装置 |
JP2015057857A (ja) * | 2014-12-04 | 2015-03-26 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドUnisantis Electronics Singapore Pte Ltd. | 半導体装置 |
JP2016021594A (ja) * | 2015-09-30 | 2016-02-04 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドUnisantis Electronics Singapore Pte Ltd. | 半導体装置 |
JPWO2022097251A1 (ja) * | 2020-11-06 | 2022-05-12 | ||
WO2022097251A1 (ja) * | 2020-11-06 | 2022-05-12 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 柱状半導体素子を用いたメモリ装置と、その製造方法 |
JP7251865B2 (ja) | 2020-11-06 | 2023-04-04 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 柱状半導体素子を用いたメモリ装置と、その製造方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2009096001A1 (ja) | 2009-08-06 |
KR101378640B1 (ko) | 2014-03-26 |
CN101933135A (zh) | 2010-12-29 |
EP2246883A4 (en) | 2013-08-14 |
TWI423427B (zh) | 2014-01-11 |
KR20120132698A (ko) | 2012-12-07 |
KR20100109958A (ko) | 2010-10-11 |
EP2246883A1 (en) | 2010-11-03 |
TW200935590A (en) | 2009-08-16 |
CN101933135B (zh) | 2013-05-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2009096468A1 (ja) | 半導体記憶装置およびメモリ混載半導体装置、並びにそれらの製造方法 | |
US8212298B2 (en) | Semiconductor storage device and methods of producing it | |
KR100724029B1 (ko) | 반도체 장치 및 트랜지스터 | |
US8174058B2 (en) | Integrated circuits with split gate and common gate FinFET transistors | |
JP3989888B2 (ja) | 垂直mosfetsramセルおよびその製造方法 | |
KR101182025B1 (ko) | 반도체 기억장치 | |
US20210210601A1 (en) | Semiconductor device and method of producing the same | |
JP2005026380A (ja) | 不揮発性メモリを含む半導体装置及びその製造方法 | |
KR101176287B1 (ko) | 반도체 기억장치 | |
KR101195804B1 (ko) | 반도체 기억장치 | |
US6429067B1 (en) | Dual mask process for semiconductor devices | |
US8105907B2 (en) | Manufacturing method of semiconductor memory device | |
JP5237974B2 (ja) | 半導体記憶装置およびメモリ混載半導体装置、並びにそれらの製造方法 | |
JP2005210052A (ja) | 半導体装置およびその製造方法 | |
TW201336052A (zh) | 半導體記憶裝置 | |
JP4834568B2 (ja) | 半導体装置及びその製造方法 | |
WO2023188002A1 (ja) | 半導体メモリ・デバイス | |
Yoshida et al. | A full FinFET DRAM core integration technology using a simple selective fin formation technique | |
JP5566697B2 (ja) | 半導体記憶装置 | |
JP2005347296A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2004349718A (ja) | 半導体集積回路装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WWE | Wipo information: entry into national phase |
Ref document number: 200980103508.1 Country of ref document: CN |
|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 09707027 Country of ref document: EP Kind code of ref document: A1 |
|
WWE | Wipo information: entry into national phase |
Ref document number: 2009551563 Country of ref document: JP |
|
WWE | Wipo information: entry into national phase |
Ref document number: 5463/DELNP/2010 Country of ref document: IN |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
ENP | Entry into the national phase |
Ref document number: 20107018204 Country of ref document: KR Kind code of ref document: A |
|
WWE | Wipo information: entry into national phase |
Ref document number: 2009707027 Country of ref document: EP |