JP6556277B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6556277B2
JP6556277B2 JP2018027000A JP2018027000A JP6556277B2 JP 6556277 B2 JP6556277 B2 JP 6556277B2 JP 2018027000 A JP2018027000 A JP 2018027000A JP 2018027000 A JP2018027000 A JP 2018027000A JP 6556277 B2 JP6556277 B2 JP 6556277B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor layer
columnar semiconductor
surrounding
charge storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018027000A
Other languages
English (en)
Other versions
JP2018110254A (ja
Inventor
舛岡 富士雄
富士雄 舛岡
広記 中村
広記 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Unisantis Electronics Singapore Pte Ltd
Original Assignee
Unisantis Electronics Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unisantis Electronics Singapore Pte Ltd filed Critical Unisantis Electronics Singapore Pte Ltd
Priority to JP2018027000A priority Critical patent/JP6556277B2/ja
Publication of JP2018110254A publication Critical patent/JP2018110254A/ja
Application granted granted Critical
Publication of JP6556277B2 publication Critical patent/JP6556277B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は半導体装置に関する。
近年、メモリの集積度を高めるために、メモリセルを三次元的に配置した半導体記憶装置が提案されている(例えば、特許文献1、特許文献2を参照)。
特許文献1によれば、複数のメモリセルが直列に垂直方向に接続され、その上方にドレイン選択ゲートが形成され、その下方にソース選択ゲートが形成されている。
特許文献2によれば、複数のメモリセルが直接に垂直方向に接続され、その上方に、ドレイン選択ゲートもしくはソース選択ゲートが形成されている。
従って、特許文献1、2によれば、メモリセルの段数分の制御ゲートに加えて、少なくとも1段または2段の選択ゲートを形成している。
ゲートの段数が増加すると製造工程が増加する。
また、柱状半導体層一本あたり少なくとも1個もしくは2個の選択ゲートを形成している。選択ゲート自身は情報を記憶しない。また、選択ゲートを駆動するための回路が、柱状半導体層一本あたり少なくとも1個もしくは2個必要となる。
シリコン柱が細くなると、シリコンの密度は5×1022個/cm3であるから、シリコン柱内に不純物を存在させることが難しくなってくる。
従来のSGTでは、チャネル濃度を1017cm-3以下と低不純物濃度とし、ゲート材料の仕事関数を変えることによってしきい値電圧を決定することが提案されている(例えば、特許文献3を参照)。
平面型MOSトランジスタにおいて、LDD領域のサイドウォールが低濃度層と同一の導電型を有する多結晶シリコンにより形成され、LDD領域の表面キャリアがその仕事関数差によって誘起され、酸化膜サイドウォールLDD型MOSトランジスタに比してLDD領域のインピーダンスが低減できることが示されている(例えば、特許文献4を参照)。その多結晶シリコンサイドウォールは電気的にゲート電極と絶縁されていることが示されている。また図中には多結晶シリコンサイドウォールとソース・ドレインとは層間絶縁膜により絶縁していることが示されている。
特開2007−266143号公報 特開2013−4690号公報 特開2004−356314号公報 特開平11−297984号公報
そこで、柱状半導体層一本あたりの選択ゲート数を減少させた半導体装置の構造を提供することを目的とする。
本発明の半導体装置は、第1の柱状半導体層と、前記第1の柱状半導体層を取り囲む第1の選択ゲート絶縁膜と、前記第1の選択ゲート絶縁膜を取り囲む第1の選択ゲートと、前記第1の柱状半導体層上部を取り囲む第1のゲート絶縁膜と、前記第1のゲート絶縁膜を取り囲む第1のコンタクト電極と、前記第1の柱状半導体層上部と前記第1のコンタクト電極上部に接続された第1のビット線と、第2の柱状半導体層と、前記第2の柱状半導体層を取り囲む第1の電荷蓄積層を有する層と、前記第1の電荷蓄積層を有する層を取り囲む第1の制御ゲートと、前記第1の制御ゲートの上方に形成された前記第2の柱状半導体層を取り囲む第2の電荷蓄積層を有する層と、前記第2の電荷蓄積層を有する層を取り囲む第2の制御ゲートと、前記第2の柱状半導体層上部を取り囲む第2のゲート絶縁膜と、前記第2のゲート絶縁膜を取り囲み、上部が前記第2の柱状半導体層上部と接続された第2のコンタクト電極と、前記第1の柱状半導体層の下部と前記第2の柱状半導体層の下部を接続する第1の下部内部配線と、第3の柱状半導体層と、前記第3の柱状半導体層を取り囲む第3の電荷蓄積層を有する層と、前記第3の電荷蓄積層を有する層を取り囲む第3の制御ゲートと、前記第3の制御ゲートの上方に形成された前記第3の柱状半導体層を取り囲む第4の電荷蓄積層を有する層と、前記第4の電荷蓄積層を有する層を取り囲む第4の制御ゲートと、前記第3の柱状半導体層上部を取り囲む第3のゲート絶縁膜と、前記第3のゲート絶縁膜を取り囲み、上部が前記第3の柱状半導体層上部と接続された第3のコンタクト電極と、第4の柱状半導体層と、前記第4の柱状半導体層を取り囲む第2の選択ゲート絶縁膜と、前記第2の選択ゲート絶縁膜を取り囲む第2の選択ゲートと、前記第4の柱状半導体層上部を取り囲む第4のゲート絶縁膜と、前記第4のゲート絶縁膜を取り囲む第4のコンタクト電極と、前記第4の柱状半導体層上部と前記第4のコンタクト電極とに接続された第1のソース線と、前記第3の柱状半導体層の下部と前記第4の柱状半導体層の下部を接続する第2の下部内部配線と、を有することを特徴とする。
また、前記第2の制御ゲートと前記第4の制御ゲートとは基板に対して垂直方向に複数配置されていることを特徴とする。
また、第5の柱状半導体層と、前記第5の柱状半導体層を取り囲む第5の電荷蓄積層を有する層と、前記第5の電荷蓄積層を有する層を取り囲む第5の制御ゲートと、前記第5の制御ゲートの上方に形成された前記第5の柱状半導体層を取り囲む第6の電荷蓄積層を有する層と、前記第6の電荷蓄積層を有する層を取り囲む第6の制御ゲートと、前記第5の柱状半導体層上部を取り囲む第5のゲート絶縁膜と、前記第5のゲート絶縁膜を取り囲み、上部が前記第5の柱状半導体層上部接続された第5のコンタクト電極と、第6の柱状半導体層と、前記第6の柱状半導体層を取り囲む第7の電荷蓄積層を有する層と、前記第7の電荷蓄積層を有する層を取り囲む第7の制御ゲートと、前記第7の制御ゲートの上方に形成された前記第6の柱状半導体層を取り囲む第8の電荷蓄積層を有する層と、前記第8の電荷蓄積層を有する層を取り囲む第8の制御ゲートと、前記第6の柱状半導体層上部を取り囲む第6のゲート絶縁膜と、前記第6のゲート絶縁膜を取り囲み、上部が前記第6の柱状半導体層上部と接続された第6のコンタクト電極と、前記第5の柱状半導体層の下部と前記第6の柱状半導体層の下部を接続する第3の下部内部配線と、前記第2の柱状半導体層の上部と前記第2のコンタクト電極上部と前記第5の柱状半導体層の上部と前記第5のコンタクト電極上部を接続する第1の上部内部配線と、を有することを特徴とする。
また、前記第6の制御ゲートと前記第8の制御ゲートは基板に対して垂直方向に複数配置されていることを特徴とする。
また、第7の柱状半導体層と、前記第7の柱状半導体層を取り囲む第9の電荷蓄積層を有する層と、前記第9の電荷蓄積層を有する層を取り囲む第9の制御ゲートと、前記第9の制御ゲートの上方に形成された前記第7の柱状半導体層を取り囲む第10の電荷蓄積層を有する層と、前記第10の電荷蓄積層を有する層を取り囲む第10の制御ゲートと、前記第7の柱状半導体層上部を取り囲む第7のゲート絶縁膜と、前記第7のゲート絶縁膜を取り囲み、上部が前記第7の柱状半導体層上部と接続された第7のコンタクト電極と、第8の柱状半導体層と、前記第8の柱状半導体層を取り囲む第11の電荷蓄積層を有する層と、前記第11の電荷蓄積層を有する層を取り囲む第11の制御ゲートと、前記第11の制御ゲートの上方に形成された前記第8の柱状半導体層を取り囲む第12の電荷蓄積層を有する層と、前記第12の電荷蓄積層を有する層を取り囲む第12の制御ゲートと、前記第8の柱状半導体層上部を取り囲む第8のゲート絶縁膜と、前記第8のゲート絶縁膜を取り囲み、上部が前記第8の柱状半導体層上部と接続された第8のコンタクト電極と、前記第7の柱状半導体層の下部と前記第8の柱状半導体層の下部を接続する第4の下部内部配線と、前記第3の柱状半導体層の上部と前記第3のコンタクト電極上部と前記第8の柱状半導体層の上部と前記第8のコンタクト電極上部とを接続する第2の上部内部配線と、を有することを特徴とする。
また、前記第10の制御ゲートと前記第12の制御ゲートは基板に対して垂直方向に複数配置されていることを特徴とする。
また、前記第1の柱状半導体層と前記第2の柱状半導体層下に形成された第1のフィン状半導体層と、を有し、前記第1の下部内部配線は、前記第1のフィン状半導体層に形成され、前記第3の柱状半導体層と前記第3の柱状半導体層下に形成された第2のフィン状半導体層と、を有し、前記第2の下部内部配線は、前記第2のフィン状半導体層に形成されていることを特徴とする。
また、前記第5の柱状半導体層と前記第6の柱状半導体層下に形成された第3のフィン状半導体層と、を有し、前記第3の下部内部配線は、前記第3のフィン状半導体層に形成されていることを特徴とする。
また、前記第7の柱状半導体層と前記第8の柱状半導体層下に形成された第4のフィン状半導体層と、を有し、前記第4の下部内部配線は、前記第4のフィン状半導体層に形成されていることを特徴とする。
また、前記第1のフィン状半導体層と、前記第2のフィン状半導体層の周囲に、第1の素子分離膜が形成されていることを特徴とする。
また、前記第1の選択ゲート下方に、第3の選択ゲートが形成されていることを特徴とする。
また、前記第2の選択ゲート下方に、第4の選択ゲートが形成されていることを特徴とする。
また、前記第1の選択ゲート下方に、第13の制御ゲートが形成されていることを特徴とする。
また、前記第2の選択ゲート下方に、第14の制御ゲートが形成されていることを特徴とする。
また、前記第1の下部内部配線は、第1の拡散層であり、前記第2の下部内部配線は、第2の拡散層であることを特徴とする。
また、前記第3の下部内部配線は、第3の拡散層であることを特徴とする。
また、前記第4の下部内部配線は、第4の拡散層であることを特徴とする。
また、前記第1のコンタクト電極、前記第2のコンタクト電極、前記第3のコンタクト電極、前記第4のコンタクト電極の金属の仕事関数は、4.0eVから4.2eVの間であることを特徴とする。
また、前記第1のコンタクト電極、前記第2のコンタクト電極、前記第3のコンタクト電極、前記第4のコンタクト電極の金属の仕事関数は、5.0eVから5.2eVの間であることを特徴とする。
また、前記第5のコンタクト電極、前記第6のコンタクト電極の金属の仕事関数は、4.0eVから4.2eVの間であることを特徴とする。
また、前記第5のコンタクト電極、前記第6のコンタクト電極の金属の仕事関数は、5.0eVから5.2eVの間であることを特徴とする。
また、前記第7のコンタクト電極、前記第8のコンタクト電極の金属の仕事関数は、4.0eVから4.2eVの間であることを特徴とする。
また、前記第7のコンタクト電極、前記第8のコンタクト電極の金属の仕事関数は、5.0eVから5.2eVの間であることを特徴とする。
また、前記第1の電荷蓄積層を有する層は、電荷蓄積層として窒化膜を含むことを特徴とする。
本発明によれば、柱状半導体層一本あたりの選択ゲート数を減少させた半導体装置の構造を提供することができる。
選択ゲートが周囲に形成された柱状半導体層と、制御ゲートのみが周囲に形成された柱状半導体層を用いる。制御ゲートのみが周囲に形成されたm本の柱状半導体層を一行に整列し、行の端に選択ゲートが周囲に形成された柱状半導体層を配置する。隣り合う柱状半導体層の下部を接続する下部内部配線と、隣り合う柱状半導体層の上部を接続する上部内部配線を用い、メモリセルが直列接続されるように柱状半導体層を接続する。従って、柱状半導体層一本あたりの選択ゲート数は2/m個となる。
mが32であれば柱状半導体層一本あたりの選択ゲート数は2/32個となり、mが64であれば柱状半導体層一本あたりの選択ゲート数は2/64個となる。従って、選択ゲートを駆動するための回路を減少することができる。
また、制御ゲートのみが周囲に形成された柱状半導体層を用いることから、ゲートの段数を1段または2段減少させることができる。従って、製造工程を減少させることができる。
メタルゲートラストプロセスをSGTに適用しようとすると、柱状半導体層上部がポリシリコンゲートに覆われるため、柱状半導体層上部に拡散層を形成することが難しい。従って、ポリシリコンゲート形成前に柱状半導体層上部に拡散層を形成することとなる。一方、本発明では、柱状半導体層上部に拡散層を形成せず、柱状半導体層上部を金属と半導体との仕事関数差によってn型半導体層もしくはp型半導体層として機能させることができる。従って、柱状半導体層上部に拡散層を形成する工程を削減することができる。
は本発明に係る半導体装置の断面図である。 (a)は本発明に係る半導体装置の平面図である。(b)は(a)のX−X’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のX−X’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のX−X’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のX−X’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のX−X’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のX−X’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のX−X’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のX−X’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のX−X’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のX−X’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のX−X’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のX−X’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のX−X’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のX−X’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のX−X’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のX−X’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のX−X’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のX−X’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のX−X’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のX−X’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のX−X’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のX−X’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のX−X’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のX−X’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のX−X’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のX−X’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のX−X’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のX−X’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のX−X’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のX−X’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のX−X’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のX−X’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のX−X’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のX−X’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のX−X’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のX−X’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のX−X’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のX−X’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のX−X’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のX−X’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のX−X’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のX−X’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のX−X’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のX−X’線での断面図である。
以下に本発明の位置実施形態に係る半導体装置の構造を図1に示す。
図1に示す半導体装置は、第1の柱状半導体層201と、前記第1の柱状半導体層201を取り囲む第1の選択ゲート絶縁膜221と、前記第1の選択ゲート絶縁膜221を取り囲む第1の選択ゲート237と、前記第1の柱状半導体層201上部を取り囲む第1のゲート絶縁膜250と、前記第1のゲート絶縁膜250を取り囲む第1のコンタクト電極258と、前記第1の柱状半導体層201上部と前記第1のコンタクト電極上部258に接続された第1のビット線245と、を有する。
前記第1の選択ゲート237下方に、前記第1の柱状半導体層201を取り囲む第3の選択ゲート絶縁膜213と、前記第3の選択ゲート絶縁膜213を取り囲む第3の選択ゲート229が形成される。
前記第1の選択ゲート237下方に形成されるゲートは、制御ゲートとしてもよい。また、第3の選択ゲート絶縁膜213の代わりに、電荷蓄積層を有する層としてもよい。
図1に示す半導体装置は、さらに、第2の柱状半導体層202と、前記第2の柱状半導体層202を取り囲む第1の電荷蓄積層を有する層214と、前記第1の電荷蓄積層を有する層214を取り囲む第1の制御ゲート230と、前記第1の制御ゲート230の上方に形成された前記第2の柱状半導体層202を取り囲む第2の電荷蓄積層を有する層222と、前記第2の電荷蓄積層を有する層222を取り囲む第2の制御ゲート238と、前記第2の柱状半導体層202上部を取り囲む第2のゲート絶縁膜251と、前記第2のゲート絶縁膜251を取り囲む第2のコンタクト電極259と、前記第1の柱状半導体層201の下部と前記第2の柱状半導体層202の下部を接続する第1の下部内部配線209と、を有する。前記第2の柱状半導体層202上部と前記第2のコンタクト電極259上部とは接続される。
電荷蓄積層を有する層は、電荷蓄積層として窒化膜を含むことが好ましい。酸化膜、窒化膜、酸化膜の積層構造にしてもよい。また、電荷蓄積膜としてポリシリコンを用いてもよい。酸化膜、ポリシリコン、酸化膜の積層構造にしてもよい。
図1に示す半導体装置は、さらに、第3の柱状半導体層207と、前記第3の柱状半導体層207を取り囲む第3の電荷蓄積層を有する層219と、前記第3の電荷蓄積層219を有する層を取り囲む第3の制御ゲート235と、前記第3の制御ゲート235の上方に形成された前記第3の柱状半導体層207を取り囲む第4の電荷蓄積層を有する層227と、前記第4の電荷蓄積層を有する層227を取り囲む第4の制御ゲート243と、前記第3の柱状半導体層207上部を取り囲む第3のゲート絶縁膜256と、前記第3のゲート絶縁膜256を取り囲む第3のコンタクト電極264と、を有する。前記第3の柱状半導体層207上部と前記第3のコンタクト電極264上部は接続される。
図1に示す半導体装置は、さらに、第4の柱状半導体層208と、前記第4の柱状半導体層208を取り囲む第2の選択ゲート絶縁膜228と、前記第2の選択ゲート絶縁膜228を取り囲む第2の選択ゲート244と、前記第4の柱状半導体層208上部を取り囲む第4のゲート絶縁膜257と、前記第4のゲート絶縁膜257を取り囲む第4のコンタクト電極265と、前記第4の柱状半導体層208上部と前記第4のコンタクト電極265とに接続された第1のソース線249と、前記第3の柱状半導体層207の下部と前記第4の柱状半導体層208の下部を接続する第2の下部内部配線212と、を有する。
前記第2の選択ゲート244下方に、前記第4の柱状半導体層208を取り囲む第4の選択ゲート絶縁膜220と、前記第4の選択ゲート絶縁膜220を取り囲む第4の選択ゲート236が形成される。
前記第2の選択ゲート244下方に形成されるゲートは、制御ゲートとしてもよい。また、第4の選択ゲート絶縁膜220の代わりに、電荷蓄積層を有する層としてもよい。
前記第2の制御ゲート238と前記第4の制御ゲート243とは基板に対して垂直方向に複数配置されてもよい。
前記第1のコンタクト電極258、前記第2のコンタクト電極259、前記第3のコンタクト電極264、前記第4のコンタクト電極265の金属の仕事関数は、トランジスタがn型のときは、4.0eVから4.2eVの間であることが好ましい。
前記第1のコンタクト電極、前記第2のコンタクト電極、前記第3のコンタクト電極、前記第4のコンタクト電極の金属の仕事関数は、トランジスタがp型のときは、5.0eVから5.2eVの間であることが好ましい。
図1に示す半導体装置は、さらに、第5の柱状半導体層203と、前記第5の柱状半導体層203を取り囲む第5の電荷蓄積層を有する層215と、前記第5の電荷蓄積層を有する層215を取り囲む第5の制御ゲート231と、前記第5の制御ゲート231の上方に形成された前記第5の柱状半導体層203を取り囲む第6の電荷蓄積層を有する層223と、前記第6の電荷蓄積層を有する層223を取り囲む第6の制御ゲート239と、前記第5の柱状半導体層203上部を取り囲む第5のゲート絶縁膜252と、前記第5のゲート絶縁膜252を取り囲む第5のコンタクト電極260と、を有する。前記第5の柱状半導体層203上部と前記第5のコンタクト電極260上部と接続される。
図1に示す半導体装置は、さらに、第6の柱状半導体層204と、前記第6の柱状半導体層204を取り囲む第7の電荷蓄積層を有する層216と、前記第7の電荷蓄積層216を有する層を取り囲む第7の制御ゲート232と、前記第7の制御ゲート232の上方に形成された前記第6の柱状半導体層204を取り囲む第8の電荷蓄積層を有する層224と、前記第8の電荷蓄積層を有する層224を取り囲む第8の制御ゲート240と、前記第6の柱状半導体層204上部を取り囲む第6のゲート絶縁膜253と、前記第6のゲート絶縁膜253を取り囲む第6のコンタクト電極261と、前記第5の柱状半導体層203の下部と前記第6の柱状半導体層204の下部を接続する第3の下部内部配線210と、前記第2の柱状半導体層202の上部と前記第2のコンタクト電極259上部と前記第5の柱状半導体層203の上部と前記第5のコンタクト電極260上部とを接続する第1の上部内部配線246と、を有する。前記第6の柱状半導体層204上部と前記第6のコンタクト電極261上部とは接続される。また、第6の柱状シリコン層204の上部と前記第6のコンタクト電極261上部と隣接する柱状シリコン層の上部とを接続する第3の上部内部配線247を有する。
前記第6の制御ゲート239と前記第8の制御ゲート240は基板に対して垂直方向に複数配置されてもよい。
前記第5のコンタクト電極、前記第6のコンタクト電極の金属の仕事関数は、トランジスタがn型のときは、4.0eVから4.2eVの間であることが好ましい。
前記第5のコンタクト電極、前記第6のコンタクト電極の金属の仕事関数は、トランジスタがp型のときは、5.0eVから5.2eVの間であることが好ましい。
図1に示す半導体装置は、さらに、第7の柱状半導体層205と、前記第7の柱状半導体層205を取り囲む第9の電荷蓄積層を有する層217と、前記第9の電荷蓄積層217を有する層を取り囲む第9の制御ゲート233と、前記第9の制御ゲート233の上方に形成された前記第7の柱状半導体層205を取り囲む第10の電荷蓄積層を有する層225と、前記第10の電荷蓄積層を有する層225を取り囲む第10の制御ゲート241と、前記第7の柱状半導体層205上部を取り囲む第7のゲート絶縁膜254と、前記第7のゲート絶縁膜254を取り囲む第7のコンタクト電極262と、を有する。前記第7の柱状半導体層上部205と前記第7のコンタクト電極262上部とは接続される。
図1に示す半導体装置は、さらに、第8の柱状半導体層206と、前記第8の柱状半導体層206を取り囲む第11の電荷蓄積層を有する層218と、前記第11の電荷蓄積層を有する層218を取り囲む第11の制御ゲート234と、前記第11の制御ゲート234の上方に形成された前記第8の柱状半導体層206を取り囲む第12の電荷蓄積層を有する層226と、前記第12の電荷蓄積層を有する層226を取り囲む第12の制御ゲート242と、前記第8の柱状半導体層206上部を取り囲む第8のゲート絶縁膜255と、前記第8のゲート絶縁膜255を取り囲む第8のコンタクト電極263と、前記第7の柱状半導体層205の下部と前記第8の柱状半導体層206の下部を接続する第4の下部内部配線211と、前記第3の柱状半導体層207の上部と前記第3のコンタクト電極264上部と前記第8の柱状半導体層206の上部と前記第3のコンタクト電極263上部とを接続する第2の上部内部配線248と、を有する。前記第8の柱状半導体層206上部と前記第8のコンタクト電極263上部とは接続される。
前記第10の制御ゲート241と前記第12の制御ゲート242は基板に対して垂直方向に複数配置されてもよい。
前記第7のコンタクト電極、前記第8のコンタクト電極の金属の仕事関数は、トランジスタがn型のときは、4.0eVから4.2eVの間であることが好ましい。
前記第7のコンタクト電極、前記第8のコンタクト電極の金属の仕事関数は、トランジスタがp型のときは、5.0eVから5.2eVの間であることが好ましい。
選択ゲートが周囲に形成された柱状半導体層は、第1の柱状半導体層201、第4の柱状半導体層208である。制御ゲートのみが周囲に形成された柱状半導体層は、第2の柱状半導体層202、第3の柱状半導体層207、第5の柱状半導体層203、第6の柱状半導体層204、第7の柱状半導体層205、第8の柱状半導体層206である。
制御ゲートのみが周囲に形成されたm本の柱状半導体層202、203、204、205、206、207を一行に整列し、行の端に選択ゲートが周囲に形成された柱状半導体層201、208を配置する。隣り合う柱状半導体層の下部を接続する下部内部配線209、210、211、212と、隣り合う柱状半導体層の上部を接続する上部内部配線246、247、248を用い、メモリセルが直列接続されるように柱状半導体層を接続する。従って、柱状半導体層一本あたりの選択ゲート数は2/m個となる。
mが32であれば柱状半導体層一本あたりの選択ゲート数は2/32個となり、mが64であれば柱状半導体層一本あたりの選択ゲート数は2/64個となる。従って、選択ゲートを駆動するための回路を減少することができる。
また、制御ゲートのみが周囲に形成された柱状半導体層を用いることから、ゲートの段数を1段または2段減少させることができる。従って、製造工程を減少させることができる。
以下に半導体装置の構造を図2に示す。半導体層としてシリコン層を用いる。半導体層として他の材料を用いてもよい。
図2に示す半導体装置は、第1の柱状シリコン層115と、前記第1の柱状シリコン層115を取り囲む第1の選択ゲート絶縁膜133aと、前記第1の選択ゲート絶縁膜133aを取り囲む第1の選択ゲート134aと、前記第1の柱状シリコン層115上部を取り囲む第1のゲート絶縁膜135aと、前記第1のゲート絶縁膜135aを取り囲む第1のコンタクト電極141aと、前記第1の柱状シリコン層115上部と前記第1のコンタクト電極141aに接続された第1のビット線137aと、を有する。
前記第1の選択ゲート134a下方に、前記第1の柱状シリコン層115を取り囲む第3の選択ゲート絶縁膜131aと、前記第3の選択ゲート絶縁膜131aを取り囲む第3の選択ゲート132aが形成される。
前記第1の選択ゲート134a下方に形成されるゲートは、制御ゲートとしてもよい。また、第3の選択ゲート絶縁膜131aの代わりに、電荷蓄積層を有する層としてもよい。
図2に示す半導体装置は、さらに、第2の柱状シリコン層116と、前記第2の柱状シリコン層116を取り囲む第1の電荷蓄積層を有する層131bと、前記第1の電荷蓄積層を有する層131bを取り囲む第1の制御ゲート132bと、前記第1の制御ゲート132bの上方に形成された前記第2の柱状シリコン層116を取り囲む第2の電荷蓄積層を有する層133bと、前記第2の電荷蓄積層を有する層133bを取り囲む第2の制御ゲート134bと、前記第2の柱状シリコン層116上部を取り囲む第2のゲート絶縁膜135bと、前記第2のゲート絶縁膜135bを取り囲む第2のコンタクト電極141bと、前記第1の柱状シリコン層115の下部と前記第2の柱状シリコン層116の下部を接続する第1の下部内部配線としての第1の拡散層127と、を有する。前記第2の柱状シリコン層116上部と前記第2のコンタクト電極141b上部とは接続される。
図2に示す半導体装置は、さらに、前記第1の柱状シリコン層115と前記第2の柱状シリコン層116下に形成された第1のフィン状シリコン層104と、を有し、前記第1の下部内部配線は、第1の拡散層127として前記第1のフィン状シリコン層104に形成されている。
図2に示す半導体装置は、さらに、第3の柱状シリコン層117と、前記第3の柱状シリコン層117を取り囲む第3の電荷蓄積層を有する層131cと、前記第3の電荷蓄積層131cを有する層を取り囲む第3の制御ゲート132cと、前記第3の制御ゲート132cの上方に形成された前記第3の柱状シリコン層117を取り囲む第4の電荷蓄積層を有する層133cと、前記第4の電荷蓄積層を有する層133cを取り囲む第4の制御ゲート134cと、前記第3の柱状シリコン層117上部を取り囲む第3のゲート絶縁膜135cと、前記第3のゲート絶縁膜135cを取り囲む第3のコンタクト電極141cと、を有する。前記第3の柱状シリコン層117上部と前記第3のコンタクト電極141c上部とは接続される。
図2に示す半導体装置は、さらに、第4の柱状シリコン層118と、前記第4の柱状シリコン層118を取り囲む第2の選択ゲート絶縁膜133dと、前記第2の選択ゲート絶縁膜133dを取り囲む第2の選択ゲート134dと、前記第4の柱状シリコン層上部を取り囲む第4のゲート絶縁膜135dと、前記第4のゲート絶縁膜135dを取り囲む第4のコンタクト電極136dと、前記第4の柱状シリコン層118上部と前記第4のコンタクト電極136d上部とに接続された第1のソース線137cと、前記第3の柱状シリコン層117の下部と前記第4の柱状シリコン層118の下部を接続する第2の下部内部配線としての第2の拡散層128と、を有する。
前記第2の選択ゲート134d下方に、前記第4の柱状シリコン層118を取り囲む第4の選択ゲート絶縁膜131dと、前記第4の選択ゲート絶縁膜131dを取り囲む第4の選択ゲート132dが形成される。
前記第2の選択ゲート134d下方に形成されるゲートは、制御ゲートとしてもよい。また、第4の選択ゲート絶縁膜131dの代わりに、電荷蓄積層を有する層としてもよい。
図2に示す半導体装置は、さらに、前記第3の柱状シリコン層117と前記第3の柱状シリコン層117下に形成された第2のフィン状シリコン層105と、を有し、前記第2の下部内部配線は、第2の拡散層128として前記第2のフィン状シリコン層105に形成されている。
前記第1のフィン状シリコン層104と、前記第2のフィン状シリコン層105の周囲に、第1の素子分離膜106が形成されている。
フィン状半導体層の周囲に形成された第1の素子分離膜106により素子分離がなされるため、メモリストリングスを形成することができる。
図2に示す半導体装置は、さらに、第2の柱状シリコン層116の上部と前記第2のコンタクト電極141b上部と第3の柱状シリコン層117の上部と前記第3のコンタクト電極141c上部を接続する上部内部配線137bを有する。
第1のビット線137aは、コンタクト146を介して第2のビット線145aに接続される。
基板上に形成されたフィン状シリコン層上に柱状シリコン層が形成されるため、柱状シリコン層は、単結晶であり、電荷の移動度が粒界により低下することを回避することができ、粒界により読み出し速度が低下することを回避することができる。
制御ゲートの周囲と底部に形成された電荷蓄積層を有する層により、制御ゲートは、柱状シリコン層とフィン状シリコン層とから絶縁をすることができる。
また、選択ゲートの周囲と底部に形成された選択ゲート絶縁膜により、選択ゲートは、柱状シリコン層と選択ゲートもしくは制御ゲートとから絶縁をすることができる。
以下に、本発明の実施形態に係る半導体装置の構造を形成するための製造工程を、図3〜図45を参照して説明する。本実施例では、シリコン基板としたが、基板はシリコン以外の半導体であってもよい。
図3に示すように、シリコン基板101上にフィン状シリコン層を形成するための第1のレジスト102、103を形成する。
図4に示すように、シリコン基板101をエッチングし、第1と第2のフィン状シリコン層104、105を形成する。今回はレジストをマスクとしてフィン状シリコン層を形成したが、酸化膜や窒化膜といったハードマスクを用いてもよい。
図5に示すように、第1のレジスト102、103を除去する。
図6に示すように、第1と第2のフィン状シリコン層104、105の周囲に第1の素子分離膜106を堆積する。第1の素子分離膜として高密度プラズマによる酸化膜や低圧CVD(Chemical Vapor Deposition)による酸化膜を用いてもよい。
図7に示すように、第1の素子分離膜106をエッチバックし、第1と第2のフィン状シリコン層104、105の上部を露出する。
図8に示すように、第1と第2のフィン状シリコン層104、105の周囲に第2の絶縁膜107、108を形成する。第2の絶縁膜107、108は、酸化膜が好ましい。
図9に示すように、第2の絶縁膜107、108の上に第1のポリシリコン109を堆積し平坦化する。
図10に示すように、第1のポリシリコン109上に第3の絶縁膜110を形成する。第3の絶縁膜110は、窒化膜が好ましい。
図11に示すように、第2のレジスト111、112、113、114を、第1と第2のフィン状シリコン層104、105の方向に対して垂直の方向に形成する。
図12に示すように、第3の絶縁膜110と第1のポリシリコン109と第2の絶縁膜107、108と第1と第2のフィン状シリコン層104、105をエッチングすることにより、第1の柱状シリコン層115、第2の柱状シリコン層116、第3の柱状シリコン層117、第4の柱状シリコン層118と第1のポリシリコンによる第1のダミーゲート109a、109b、109c、109dを形成する。このとき、第3の絶縁膜110は、分離され、第3の絶縁膜110a、110b、110c、110dとなる。また、第2の絶縁膜107、108は分離され、第2の絶縁膜107a、107b、108a、108bとなる。このとき、第2のレジスト111、112、113、114がエッチング中に除去された場合、第3の絶縁膜110a、110b、110c、110dがハードマスクとして機能する。第2のレジストがエッチング中に除去されないとき、第3の絶縁膜を使用しなくてもよい。
図13に示すように、第2のレジスト111、112、113、114を除去する。
図14に示すように、第1の柱状シリコン層115、第2の柱状シリコン層116、第3の柱状シリコン層117、第4の柱状シリコン層118と第1のダミーゲート109a、109b、109c、109dの周囲に第4の絶縁膜119、120を形成する。
図15に示すように、第4の絶縁膜119、120の周囲に第2のポリシリコン126を堆積する。
図16に示すように、第2のポリシリコン126をエッチングすることにより、第1のダミーゲート109a、109b、109c、109dと第1の柱状シリコン層115、第2の柱状シリコン層116、第3の柱状シリコン層117、第4の柱状シリコン層118の側壁に残存させ、第2のダミーゲート126a、126b、126c、126dを形成する。このとき、第4の絶縁膜119、120は分離され、第4の絶縁膜119a、119b、120a、120bとなってもよい。不純物を導入し、第1と第2のフィン状半導体層104、105上部に第1の拡散層127、第2の拡散層128を形成する。n型拡散層のときは、砒素やリンを導入することが好ましい。p型拡散層のときは、ボロンを導入することが好ましい。拡散層形成は、後述の第5の絶縁膜からなるサイドウォール形成後に行ってもよい。
図17に示すように、第2のダミーゲート126a、126b、126c、126dの周囲に、第5の絶縁膜129を形成する。第5の絶縁膜129は、窒化膜が好ましい。この後、第5の絶縁膜129をエッチングし、サイドウォール状に残存させ、第5の絶縁膜からなるサイドウォールを形成し、第1の拡散層127、第2の拡散層128上に金属と半導体の化合物層を形成してもよい。
図18に示すように、層間絶縁膜130を堆積する。コンタクトストッパ膜を用いてもよい。
図19に示すように、化学機械研磨し、第1のダミーゲート109a、109b、109c、109dと第2のダミーゲート126a、126b、126c、127dとの上部を露出する。
図20に示すように、第1のダミーゲート109a、109b、109c、109dと第2のダミーゲート126a、126b、126c、127dとを除去する。
図21に示すように、前記第2の絶縁膜107a、107b、108a、108bと前記第4の絶縁膜119a、119b、120a、120bを除去する。
図22に示すように、電荷蓄積層を有する層131を第1の柱状シリコン層115、第2の柱状シリコン層116、第3の柱状シリコン層117、第4の柱状シリコン層118の周囲と前記第5の絶縁膜129の内側に形成する。電荷蓄積層を有する層131は、窒化膜を含むことが好ましい。また、酸化膜、窒化膜、酸化膜の積層構造としてもよい。本製造方法の実施例では、電荷蓄積層を有する層として窒化膜を含む絶縁膜を用いる。絶縁膜であるから、選択ゲート絶縁膜としても用いることができる。
図23に示すように、ゲート導電膜132を堆積する。ゲート導電膜132は、金属であることが好ましい。
図24に示すように、ゲート導電膜132のエッチバックを行い、第1の柱状シリコン層115の周囲に第3の選択ゲート132aを形成し、第2の柱状シリコン層116の周囲に第1の制御ゲート132bを形成し、第3の柱状シリコン層117の周囲に第3の制御ゲート132cを形成し、第4の柱状シリコン層118の周囲に第4の選択ゲート132dを形成する。
図25に示すように、露出した電荷蓄積層を有する層131を除去する。電荷蓄積層を有する層131は分離され、第3の選択ゲート絶縁膜131a、第1の電荷蓄積層を有する層131b、第3の電荷蓄積層を有する層131c、第4の選択ゲート絶縁膜131dとなる。
図26に示すように、電荷蓄積層を有する層133を第1の柱状シリコン層115、第2の柱状シリコン層116、第3の柱状シリコン層117、第4の柱状シリコン層118の周囲と前記第5の絶縁膜129の内側に形成する。電荷蓄積層を有する層133は、窒化膜を含むことが好ましい。また、酸化膜、窒化膜、酸化膜の積層構造としてもよい。本製造方法の実施例では、電荷蓄積層を有する層として窒化膜を含む絶縁膜を用いる。絶縁膜であるから、選択ゲート絶縁膜としても用いることができる。
図27に示すように、ゲート導電膜134を堆積する。ゲート導電膜134は、金属であることが好ましい。
図28に示すように、ゲート導電膜134のエッチバックを行い、第1の柱状シリコン層115の周囲に第1の選択ゲート134aを形成し、第2の柱状シリコン層116の周囲に第2の制御ゲート134bを形成し、第3の柱状シリコン層117の周囲に第4の制御ゲート134cを形成し、第4の柱状シリコン層118の周囲に第2の選択ゲート134dを形成する。
図29に示すように、電荷蓄積層を有する層133を除去する。電荷蓄積層を有する層133は分離され、第1の選択ゲート絶縁膜133a、第2の電荷蓄積層を有する層133b、第4の電荷蓄積層を有する層133c、第2の選択ゲート絶縁膜133dとなる。
図30に示すように、第1のゲート絶縁膜、第2のゲート絶縁膜、第3のゲート絶縁膜、第4のゲート絶縁膜となるゲート絶縁膜135を、第1の柱状シリコン層115、第2の柱状シリコン層116、第3の柱状シリコン層117、第4の柱状シリコン層118の上部周囲に堆積する。
図31に示すように、第1のコンタクト電極、第2のコンタクト電極、第3のコンタクト電極、第4のコンタクト電極となる金属136を堆積する。
図32に示すように、金属136のエッチバックを行い、第1のコンタクト電極線136a、第2のコンタクト電極線136b、第3のコンタクト電極線136c、第4のコンタクト電極線136dを形成する。
図33に示すように、露出したゲート絶縁膜135を除去する。ゲート絶縁膜135は分離され、第1のゲート絶縁膜135a、第2のゲート絶縁膜135b、第3のゲート絶縁膜135c、第4のゲート絶縁膜135dとなる。
図34に示すように、金属配線のための金属137を堆積する。
図35に示すように、金属配線を形成するための第3のレジスト138、139、140を形成する。
図36に示すように、金属137と、第1のコンタクト電極線136a、第2のコンタクト電極線136b、第3のコンタクト電極線136cをエッチングし、第1のビット線137a、上部内部配線137b、第1のソース線137c、第1のコンタクト電極141a、第2のコンタクト電極141b、第3のコンタクト電極141c、第4のコンタクト電極136dを形成する。
図37に示すように、第3のレジスト138、139、140を除去する。
図38に示すように、第2の層間絶縁膜142を堆積する。
図39に示すように、コンタクトを形成するための第4のレジスト143を形成する。
図40に示すように、第2の層間絶縁膜142をエッチングし、コンタクト孔144を形成する。
図41に示すように、第4のレジスト143を除去する。
図42に示すように、金属145を堆積する。このとき、コンタクト孔144に金属が埋め込まれ、コンタクト146が形成される。
図43に示すように、第5のレジスト147を形成する。
図44に示すように、金属145をエッチングし、第2のビット線145aを形成する。
図45に示すように、第5のレジスト147を除去する。
以上により、配線層を形成する工程が示された。
以上により、本発明の実施形態に係る半導体装置の構造を形成するための製造工程が示された。
なお、本発明は、本発明の広義の精神と範囲を逸脱することなく、様々な実施形態及び変形が可能とされるものである。また、上述した実施形態は、本発明の一実施例を説明するためのものであり、本発明の範囲を限定するものではない。
例えば、上記実施例において、p型(p+型を含む。)とn型(n+型を含む。)とをそれぞれ反対の導電型とした半導体装置の製造方法、及び、それにより得られる半導体装置も当然に本発明の技術的範囲に含まれる。
101.シリコン基板
102.第1のレジスト
103.第1のレジスト
104.第1のフィン状シリコン層
105.第2のフィン状シリコン層
106.第1の素子分離膜
107.第2の絶縁膜
107a.第2の絶縁膜
107b.第2の絶縁膜
108.第2の絶縁膜
108a.第2の絶縁膜
108b.第2の絶縁膜
109.第1のポリシリコン
109a.第1のダミーゲート
109b.第1のダミーゲート
109c.第1のダミーゲート
109d.第1のダミーゲート
110.第3の絶縁膜
110a.第3の絶縁膜
110b.第3の絶縁膜
110c.第3の絶縁膜
110d.第3の絶縁膜
111.第2のレジスト
112.第2のレジスト
113.第2のレジスト
114.第2のレジスト
115.第1の柱状シリコン層
116.第2の柱状シリコン層
117.第3の柱状シリコン層
118.第4の柱状シリコン層
119.第4の絶縁膜
119a.第4の絶縁膜
119b.第4の絶縁膜
120.第4の絶縁膜
120a.第4の絶縁膜
120b.第4の絶縁膜
126.第2のポリシリコン
126a.第2のダミーゲート
126b.第2のダミーゲート
126c.第2のダミーゲート
126d.第2のダミーゲート
127.第1の拡散層
128.第2の拡散層
129.第5の絶縁膜
130.層間絶縁膜
131.電荷蓄積層を有する層
131a.第3の選択ゲート絶縁膜
131b.第1の電荷蓄積層を有する層
131c.第3の電荷蓄積層を有する層
131d.第4の選択ゲート絶縁膜
132.ゲート導電膜
132a.第3の選択ゲート
132b.第1の制御ゲート
132c.第3の制御ゲート
132d.第4の選択ゲート
133.電荷蓄積層を有する層
133a.第1の選択ゲート絶縁膜
133b.第2の電荷蓄積層を有する層
133c.第4の電荷蓄積層を有する層
133d.第2の選択ゲート絶縁膜
134.ゲート導電膜
134a.第1の選択ゲート
134b.第2の制御ゲート
134c.第4の制御ゲート
134d.第2の選択ゲート
135.ゲート絶縁膜
135a.第1のゲート絶縁膜
135b.第2のゲート絶縁膜
135c.第3のゲート絶縁膜
135d.第4のゲート絶縁膜
136.金属
136a.第1のコンタクト電極線
136b.第2のコンタクト電極線
136c.第3のコンタクト電極線
136d.第4のコンタクト電極線、第4のコンタクト電極
137.金属
137a.第1のビット線
137b.上部内部配線
137c.第1のソース線
138.第3のレジスト
139.第3のレジスト
140.第3のレジスト
141a.第1のコンタクト電極
141b.第2のコンタクト電極
141c.第3のコンタクト電極
142.第2の層間絶縁膜
143.第4のレジスト
144.コンタクト孔
145.金属
145a.第2のビット線
146.コンタクト
147.第5のレジスト
201.第1の柱状半導体層
202.第2の柱状半導体層
203.第5の柱状半導体層
204.第6の柱状半導体層
205.第7の柱状半導体層
206.第8の柱状半導体層
207.第3の柱状半導体層
208.第4の柱状半導体層
209.第1の下部内部配線
211.第4の下部内部配線
210.第3の下部内部配線
212.第2の下部内部配線
213.第3の選択ゲート絶縁膜
214.第1の電荷蓄積層を有する層
215.第5の電荷蓄積層を有する層
216.第7の電荷蓄積層を有する層
217.第9の電荷蓄積層を有する層
218.第11の電荷蓄積層を有する層
219.第3の電荷蓄積層を有する層
220.第4の選択ゲート絶縁膜
221.第1の選択ゲート絶縁膜
222.第2の電荷蓄積層を有する層
223.第6の電荷蓄積層を有する層
224.第8の電荷蓄積層を有する層
225.第10の電荷蓄積層を有する層
226.第12の電荷蓄積層を有する層
227.第4の電荷蓄積層を有する層
228.第2の選択ゲート絶縁膜
229.第3の選択ゲート
230.第1の制御ゲート
231.第5の制御ゲート
232.第7の制御ゲート
233.第9の制御ゲート
234.第11の制御ゲート
235.第3の制御ゲート
236.第4の選択ゲート
237.第1の選択ゲート
238.第2の制御ゲート
239.第6の制御ゲート
240.第8の制御ゲート
241.第10の制御ゲート
242.第12の制御ゲート
243.第4の制御ゲート
244.第2の選択ゲート
245.第1のビット線
246.第1の上部内部配線
247.第3の上部内部配線
248.第2の上部内部配線
249.第1のソース線
250.第1のゲート絶縁膜
251.第2のゲート絶縁膜
252.第5のゲート絶縁膜
253.第6のゲート絶縁膜
254.第7のゲート絶縁膜
255.第8のゲート絶縁膜
256.第3のゲート絶縁膜
257.第4のゲート絶縁膜
258.第1のコンタクト電極
259.第2のコンタクト電極
260.第5のコンタクト電極
261.第6のコンタクト電極
262.第7のコンタクト電極
263.第8のコンタクト電極
264.第3のコンタクト電極
265.第4のコンタクト電極

Claims (15)

  1. mは2以上の偶数であって、
    m+2本の柱状半導体層と、
    1番目の柱状半導体層は第1の柱状半導体層であって、
    2番目の柱状半導体層は第2の柱状半導体層であって、
    m+2番目の柱状半導体層は第4の柱状半導体層であって、
    m+1番目の柱状半導体層は第3の柱状半導体層であって、
    nは2以上m+1以下の整数であって、
    nが偶数のときn番目の柱状半導体層の上部はn+1番目の柱状半導体層の上部と接続し、
    nが偶数のときn番目の柱状半導体層の下部はn−1番目の柱状半導体層の下部と接続し、
    nが奇数のときn番目の柱状半導体層の上部はn−1番目の柱状半導体層の上部と接続し、
    nが奇数のときn番目の柱状半導体層の下部はn+1番目の柱状半導体層の下部と接続するのであって、
    前記第1の柱状半導体層と、
    前記第1の柱状半導体層を取り囲む第1の選択ゲート絶縁膜と、
    前記第1の選択ゲート絶縁膜を取り囲む第1の選択ゲートと、
    前記第1の柱状半導体層上部に接続された第1のビット線と、
    前記第2の柱状半導体層と、
    前記第2の柱状半導体層を取り囲む第1の電荷蓄積層を有する層と、
    前記第1の電荷蓄積層を有する層を取り囲む第1の制御ゲートと、
    前記第1の制御ゲートの上方に形成された前記第2の柱状半導体層を取り囲む第2の電荷蓄積層を有する層と、
    前記第2の電荷蓄積層を有する層を取り囲む第2の制御ゲートと、
    前記第1の柱状半導体層の下部と前記第2の柱状半導体層の下部を接続する第1の下部内部配線と、
    前記第3の柱状半導体層と、
    前記第3の柱状半導体層を取り囲む第3の電荷蓄積層を有する層と、
    前記第3の電荷蓄積層を有する層を取り囲む第3の制御ゲートと、
    前記第3の制御ゲートの上方に形成された前記第3の柱状半導体層を取り囲む第4の電荷蓄積層を有する層と、
    前記第4の電荷蓄積層を有する層を取り囲む第4の制御ゲートと、
    前記第4の柱状半導体層と、
    前記第4の柱状半導体層を取り囲む第2の選択ゲート絶縁膜と、
    前記第2の選択ゲート絶縁膜を取り囲む第2の選択ゲートと、
    前記第4の柱状半導体層上部に接続された第1のソース線と、
    前記第3の柱状半導体層の下部と前記第4の柱状半導体層の下部を接続する第2の下部内部配線と、
    を有し、
    前記mは6以上の偶数であって、
    3番目の柱状半導体層は第5の柱状半導体層であって、
    4番目の柱状半導体層は第6の柱状半導体層であって、
    前記第5の柱状半導体層と、
    前記第5の柱状半導体層を取り囲む第5の電荷蓄積層を有する層と、
    前記第5の電荷蓄積層を有する層を取り囲む第5の制御ゲートと、
    前記第5の制御ゲートの上方に形成された前記第5の柱状半導体層を取り囲む第6の電荷蓄積層を有する層と、
    前記第6の電荷蓄積層を有する層を取り囲む第6の制御ゲートと、
    前記第6の柱状半導体層と、
    前記第6の柱状半導体層を取り囲む第7の電荷蓄積層を有する層と、
    前記第7の電荷蓄積層を有する層を取り囲む第7の制御ゲートと、
    前記第7の制御ゲートの上方に形成された前記第6の柱状半導体層を取り囲む第8の電荷蓄積層を有する層と、
    前記第8の電荷蓄積層を有する層を取り囲む第8の制御ゲートと、
    前記第5の柱状半導体層の下部と前記第6の柱状半導体層の下部を接続する第3の下部内部配線と、
    前記第2の柱状半導体層の上部と前記第5の柱状半導体層の上部とを接続する第1の上部内部配線と、
    を有し、
    前記第1の柱状半導体層と前記第2の柱状半導体層下に形成された第1のフィン状半導体層を、さらに有し、
    前記第1の下部内部配線は、前記第1のフィン状半導体層に形成され、
    前記第3の柱状半導体層と前記第4の柱状半導体層下に形成された第2のフィン状半導体層を、さらに有し、
    前記第2の下部内部配線は、前記第2のフィン状半導体層に形成されている、
    ことを特徴とする半導体装置。
  2. 前記第2の制御ゲートと前記第4の制御ゲートとは基板に対して垂直方向に複数配置されていることを特徴とする請求項1に記載の半導体装置。
  3. 前記第6の制御ゲートと前記第8の制御ゲートは基板に対して垂直方向に複数配置されていることを特徴とする請求項1に記載の半導体装置。
  4. mは2以上の偶数であって、
    m+2本の柱状半導体層と、
    1番目の柱状半導体層は第1の柱状半導体層であって、
    2番目の柱状半導体層は第2の柱状半導体層であって、
    m+2番目の柱状半導体層は第4の柱状半導体層であって、
    m+1番目の柱状半導体層は第3の柱状半導体層であって、
    nは2以上m+1以下の整数であって、
    nが偶数のときn番目の柱状半導体層の上部はn+1番目の柱状半導体層の上部と接続し、
    nが偶数のときn番目の柱状半導体層の下部はn−1番目の柱状半導体層の下部と接続し、
    nが奇数のときn番目の柱状半導体層の上部はn−1番目の柱状半導体層の上部と接続し、
    nが奇数のときn番目の柱状半導体層の下部はn+1番目の柱状半導体層の下部と接続するのであって、
    前記第1の柱状半導体層と、
    前記第1の柱状半導体層を取り囲む第1の選択ゲート絶縁膜と、
    前記第1の選択ゲート絶縁膜を取り囲む第1の選択ゲートと、
    前記第1の柱状半導体層上部に接続された第1のビット線と、
    前記第2の柱状半導体層と、
    前記第2の柱状半導体層を取り囲む第1の電荷蓄積層を有する層と、
    前記第1の電荷蓄積層を有する層を取り囲む第1の制御ゲートと、
    前記第1の制御ゲートの上方に形成された前記第2の柱状半導体層を取り囲む第2の電荷蓄積層を有する層と、
    前記第2の電荷蓄積層を有する層を取り囲む第2の制御ゲートと、
    前記第1の柱状半導体層の下部と前記第2の柱状半導体層の下部を接続する第1の下部内部配線と、
    前記第3の柱状半導体層と、
    前記第3の柱状半導体層を取り囲む第3の電荷蓄積層を有する層と、
    前記第3の電荷蓄積層を有する層を取り囲む第3の制御ゲートと、
    前記第3の制御ゲートの上方に形成された前記第3の柱状半導体層を取り囲む第4の電荷蓄積層を有する層と、
    前記第4の電荷蓄積層を有する層を取り囲む第4の制御ゲートと、
    前記第4の柱状半導体層と、
    前記第4の柱状半導体層を取り囲む第2の選択ゲート絶縁膜と、
    前記第2の選択ゲート絶縁膜を取り囲む第2の選択ゲートと、
    前記第4の柱状半導体層上部に接続された第1のソース線と、
    前記第3の柱状半導体層の下部と前記第4の柱状半導体層の下部を接続する第2の下部内部配線と、
    を有し、
    前記mは6以上の偶数であって、
    m番目の柱状半導体層は第8の柱状半導体層であって、
    m−1番目の柱状半導体層は第7の柱状半導体層であって、
    前記第7の柱状半導体層と、
    前記第7の柱状半導体層を取り囲む第9の電荷蓄積層を有する層と、
    前記第9の電荷蓄積層を有する層を取り囲む第9の制御ゲートと、
    前記第9の制御ゲートの上方に形成された前記第7の柱状半導体層を取り囲む第10の電荷蓄積層を有する層と、
    前記第10の電荷蓄積層を有する層を取り囲む第10の制御ゲートと、
    前記第8の柱状半導体層と、
    前記第8の柱状半導体層を取り囲む第11の電荷蓄積層を有する層と、
    前記第11の電荷蓄積層を有する層を取り囲む第11の制御ゲートと、
    前記第11の制御ゲートの上方に形成された前記第8の柱状半導体層を取り囲む第12の電荷蓄積層を有する層と、
    前記第12の電荷蓄積層を有する層を取り囲む第12の制御ゲートと、
    前記第7の柱状半導体層の下部と前記第8の柱状半導体層の下部を接続する第4の下部内部配線と、
    前記第3の柱状半導体層の上部と前記第8の柱状半導体層の上部とを接続する第2の上部内部配線とを有し
    前記第7の柱状半導体層と前記第8の柱状半導体層下に形成された第4のフィン状半導体層をさらに有し、
    前記第4の下部内部配線は、前記第4のフィン状半導体層に形成されている、
    ことを特徴とする半導体装置。
  5. 前記第10の制御ゲートと前記第12の制御ゲートは基板に対して垂直方向に複数配置されていることを特徴とする請求項4に記載の半導体装置。
  6. 前記第5の柱状半導体層と前記第6の柱状半導体層下に形成された第3のフィン状半導体層と、を有し、
    前記第3の下部内部配線は、前記第3のフィン状半導体層に形成されていることを特徴とする請求項1に記載の半導体装置。
  7. 前記第1のフィン状半導体層と、前記第2のフィン状半導体層の周囲に、第1の素子分離膜が形成されていることを特徴とする請求項1に記載の半導体装置。
  8. 前記第1の選択ゲート下方に、第3の選択ゲートが形成されていることを特徴とする請求項1に記載の半導体装置。
  9. 前記第2の選択ゲート下方に、第4の選択ゲートが形成されていることを特徴とする請求項1に記載の半導体装置。
  10. 前記第1の選択ゲート下方に、第13の制御ゲートが形成されていることを特徴とする請求項1に記載の半導体装置。
  11. 前記第2の選択ゲート下方に、第14の制御ゲートが形成されていることを特徴とする請求項1に記載の半導体装置。
  12. 前記第1の下部内部配線は、第1の拡散層であり、前記第2の下部内部配線は、第2の拡散層であることを特徴とする請求項1に記載の半導体装置。
  13. 前記第3の下部内部配線は、第3の拡散層であることを特徴とする請求項6に記載の半導体装置。
  14. 前記第4の下部内部配線は、第4の拡散層であることを特徴とする請求項4に記載の半導体装置。
  15. 前記第1の電荷蓄積層を有する層は、電荷蓄積層として窒化膜を含むことを特徴とする請求項1に記載の半導体装置。
JP2018027000A 2018-02-19 2018-02-19 半導体装置 Active JP6556277B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018027000A JP6556277B2 (ja) 2018-02-19 2018-02-19 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018027000A JP6556277B2 (ja) 2018-02-19 2018-02-19 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2015194579A Division JP2016021594A (ja) 2015-09-30 2015-09-30 半導体装置

Publications (2)

Publication Number Publication Date
JP2018110254A JP2018110254A (ja) 2018-07-12
JP6556277B2 true JP6556277B2 (ja) 2019-08-07

Family

ID=62844477

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018027000A Active JP6556277B2 (ja) 2018-02-19 2018-02-19 半導体装置

Country Status (1)

Country Link
JP (1) JP6556277B2 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011204856A (ja) * 2010-03-25 2011-10-13 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法
JP5491982B2 (ja) * 2010-06-21 2014-05-14 株式会社東芝 不揮発性半導体記憶装置及びその製造方法

Also Published As

Publication number Publication date
JP2018110254A (ja) 2018-07-12

Similar Documents

Publication Publication Date Title
US9466612B2 (en) Semiconductor memory devices and methods of forming the same
US20180358374A1 (en) Vertical memory device
KR102620596B1 (ko) 반도체 장치
US20190051599A1 (en) Semiconductor device and method of manufacturing the same
US10636808B2 (en) Vertical memory device having an epitaxial layer in contact with a channel layer
US10312257B2 (en) Semiconductor device and method for manufacturing the same
US10886299B2 (en) Semiconductor memory device and method of manufacturing the same
JP5819570B1 (ja) 半導体装置
US8980731B2 (en) Methods of forming a semiconductor device
US11862556B2 (en) Semiconductor devices
US11069702B2 (en) Semiconductor device and manufacturing method thereof
US11417675B2 (en) Three-dimensional semiconductor memory devices
US11791287B2 (en) Semiconductor device including a cutting region having a height greater than a height of a channel structure
US20230371262A1 (en) 3d semiconductor memory device
JP6556277B2 (ja) 半導体装置
JP5676787B1 (ja) 半導体装置
JP2016021594A (ja) 半導体装置
JP5928963B2 (ja) 半導体装置
US11588035B2 (en) Semiconductor devices
CN112992916B (zh) 三维存储器件
KR20230128432A (ko) 반도체 장치
KR20230047967A (ko) 반도체 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190509

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190701

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190709

R150 Certificate of patent or registration of utility model

Ref document number: 6556277

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250