CN101553985A - Ad转换器、ad转换方法、ad转换程序及控制装置 - Google Patents

Ad转换器、ad转换方法、ad转换程序及控制装置 Download PDF

Info

Publication number
CN101553985A
CN101553985A CNA2007800340444A CN200780034044A CN101553985A CN 101553985 A CN101553985 A CN 101553985A CN A2007800340444 A CNA2007800340444 A CN A2007800340444A CN 200780034044 A CN200780034044 A CN 200780034044A CN 101553985 A CN101553985 A CN 101553985A
Authority
CN
China
Prior art keywords
aforementioned
low level
value
field
threshold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007800340444A
Other languages
English (en)
Other versions
CN101553985B (zh
Inventor
仓持泰秀
松泽昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Tokyo Institute of Technology NUC
Original Assignee
Advantest Corp
Tokyo Institute of Technology NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp, Tokyo Institute of Technology NUC filed Critical Advantest Corp
Publication of CN101553985A publication Critical patent/CN101553985A/zh
Application granted granted Critical
Publication of CN101553985B publication Critical patent/CN101553985B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0643—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the spatial domain
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • C—CHEMISTRY; METALLURGY
    • C07—ORGANIC CHEMISTRY
    • C07K—PEPTIDES
    • C07K1/00—General methods for the preparation of peptides, i.e. processes for the organic chemical preparation of peptides or proteins of any length
    • C07K1/14—Extraction; Separation; Purification
    • C07K1/16—Extraction; Separation; Purification by chromatography
    • C07K1/22—Affinity chromatography or related techniques based upon selective absorption processes
    • C—CHEMISTRY; METALLURGY
    • C07—ORGANIC CHEMISTRY
    • C07K—PEPTIDES
    • C07K14/00—Peptides having more than 20 amino acids; Gastrins; Somatostatins; Melanotropins; Derivatives thereof
    • C07K14/435—Peptides having more than 20 amino acids; Gastrins; Somatostatins; Melanotropins; Derivatives thereof from animals; from humans
    • C07K14/745—Blood coagulation or fibrinolysis factors
    • C07K14/75—Fibrinogen
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
    • H03M1/0658—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by calculating a running average of a number of subsequent samples
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61K—PREPARATIONS FOR MEDICAL, DENTAL OR TOILETRY PURPOSES
    • A61K38/00—Medicinal preparations containing peptides
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H03M1/144—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the steps being performed sequentially in a single stage, i.e. recirculation type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
    • H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/80—Simultaneous conversion using weighted impedances
    • H03M1/802—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices
    • H03M1/804—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices with charge redistribution

Landscapes

  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Organic Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Health & Medical Sciences (AREA)
  • Biophysics (AREA)
  • Biochemistry (AREA)
  • Genetics & Genomics (AREA)
  • Medicinal Chemistry (AREA)
  • Molecular Biology (AREA)
  • Proteomics, Peptides & Aminoacids (AREA)
  • Analytical Chemistry (AREA)
  • Hematology (AREA)
  • Toxicology (AREA)
  • Zoology (AREA)
  • Gastroenterology & Hepatology (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明提供一种AD转换器(10)，用于输出将模拟输入信号(VIN)数字化后的数字输出信号，其具有多个比较器(14)，其分别比较模拟输入信号(VIN)和被指定的数字的阈值数据相应的模拟阈值；高位字段确定部(18)，其根据向前述多个比较器(14)提供不同阈值数据所得到的多个比较结果，圈定前述数字输出信号中与高位字段相对应的数据值；低位字段计算部(20)，其使用前述多个比较器来计算与位于前述高位字段低位侧的低位字段相对应的数据值的多个候补值；低位字段确定部(22)，其根据前述多个候补值来确定与前述低位字段相对应的数据值。

Description

AD转换器、AD转换方法、AD转换程序及控制装置
技术领域
本发明涉及AD转换器、AD转换方法、AD转换程序及控制装置。
本发明尤其涉及输出将模拟输入信号数字化后的数字输出信号的AD转换器、AD转换方法、AD转换程序及控制装置。本申请与下列美国申请有关。对于承认通过文献引用编入内容的指定国，通过引用而将下列申请所记载的内容编入本申请，作为本申请的一部分。
1.美国专利申请11/520,436申请日2006年9月13日。
背景技术
AD转换器将模拟信号转换成数字信号。AD转换器可分类为：以每1时钟脉冲量化为1位的一位方式，以及，以1时钟脉冲量化为多位的多位方式。作为一位方式的AD转换器，例如公知的有逐次比较型AD转换器(如，非专利文献1，2，3)和Δ∑型AD转换器。作为多位方式的AD转换器，公知的例如有闪速AD转换器。
非专利文献1：Ricardo E.Suarez，Paul R.Gray and David A.Hodges，”An All-MOSCharge-Redistribution A/D Conversion Technique”，IEEE International Solid-State CircuitsConference，1974，P.194-195，248
非专利文献2：James McCreary and Paul R.Gray，“A Hidgh-Speed，All-MOSSuccessive-Approximation Weighted Capacitor A/D Conversion Technique”，IEEEInternational Solid-State Circuits Conference，1975，P.38-39，211
非专利文献3：JAMES L.McCREARY and PAUL R.GRAY，“All-MOS ChargeRedistribution Analog-to-Digital Conversion Techniques-Part 1”，IEEE JOURNAL OFSOLID-STATE CIRCUITS，VOL.SC-10，NO.6，DECEMBER 1975，P.371-379
但是，多位方式的AD转换器比一位方式的AD转换器的转换时间短。但是如果要实现多位方式的AD转换器的高分辨率，则电路规模变大。另一方面，一位方式的AD转换器比多位方式的AD转换器的电路规模小。但是一位方式的AD转换器如果实现某分辨率时，因为是1位1位地转换，所以转换时间变长。
还有，无论多位方式的AD转换器还是一位方式的AD转换器，因为同样是在实现高分辨率时，量化宽度变窄，相对于噪声的似然性变小，因此精度下降。为了解决该问题而通过运算放大器放大输入信号时，多位方式及一位方式的AD转换器的功率消耗量增加，其精度受运算放大器的特性所影响。
发明内容
因此，本发明的目的是提供一种能够解决上述课题的AD转换器、AD转换方法、AD转换程序及控制装置。该目的由权利要求中的独立权利要求记载的技术特征的组合达成。从属权利要求规定了本发明的更有利的具体例子。
根据本发明的第1形态提供一种AD转换器，输出将模拟输入信号数字化的数字输出信号，该AD转换器具备：多个比较器，其分别比较模拟输入信号和与所指定数字阈值数据相应的模拟阈值；高位字段确定部，其根据向多个比较器提供不同阈值数据所得到的多个比较结果，圈定数字输出信号中与高位字段相对应的数据值；低位字段计算部，其使用多个比较器来计算与位于高位字段低位侧的低位字段相对应的数据值的多个候补值；低位字段确定部，其根据多个候补值来确定与低位字段相对应的数据值。
低位字段计算部优选分别使用分割了多个比较器得到的多个组并行计算与低位字段相对应的数据值的候补值。高位字段确定部对多个比较器分别并行提供与高位字段相对应的数据值相互不同的阈值数据，至少对生成了模拟输入信号大于等于与该阈值数据相应的模拟值的比较结果的最大阈值数据，和生成模拟输入信号小于与该阈值数据相应的模拟值的比较结果的最小阈值数据之间的数据值进行1次圈定高位字段的数据值的高位确定过程，将高位字段的数据值确定为一个值。
对将多个比较器分割成以1个为1组的多个组的每一个，低位字段计算部设定候补值的初始值，其中将高位字段确定部所确定的数据值设为高位字段的数据值，将0设为低位字段的数据值，对低位字段的最高位到最低位的各位，从最高位开始顺序地将候补值中的该位设为1的阈值数据提供给该组的比较器，在模拟输入信号大于等于与阈值数据相应的模拟阈值的情况下，将候补值的该位设为1，在小于模拟阈值的情况下，将候补值的该位设为0，来更新候补值，将更新候补值到低位字段的最低位为止的结果所得到的候补值，提供给低位字段确定部。
对于将多个比较器以2个为1组进行分割的多个组的每一个，低位字段计算部将与低位字段相对应的数据值不同的阈值数据分别并行提供给多个比较器，通过对生成了模拟输入信号大于等于与该阈值数据相应的模拟值的比较结果的最大阈值数据，和生成模拟输入信号小于与该阈值数据相应的模拟值的比较结果的最小阈值数据之间的数据值进行至少1次圈定低位字段的数据值的候补值的低位确定过程，圈定数字输出信号的低位字段的数据值，将低位字段的数据值确定成一个值。
对于多个候补值的每一个，低位字段计算部可以根据向多个比较器提供不同阈值数据所得到的多个比较结果，至少进行1次圈定与低位字段相对应的数据值的低位确定过程，将该候补值的低位字段数据值确定为一个值。
低位字段确定部可将多个候补值的平均值确定为低位字段的数据值。低位字段确定部可将多个候补值中与多个候补值平均值之差小于等于预先指定的最大误差值的至少一个候补值平均值确定为低位字段的数据值。AD转换器还具备符号确定部，其在确定高位字段以及低位字段的数据值之前，向多个比较器中的至少一个提供用于指定模拟阈值0的阈值数据，来确定模拟输入信号的符号。
AD转换器还具备位数设定部，其设定数字输出信号的高位字段位数以及低位字段位数。位数设定部根据已输出样本的数字输出信号的低位字段的多个候补值，变更高位字段位数以及低位字段位数。
根据本发明的第2形态，提供一种AD转换方法，是输出将模拟输入信号数字化的数字输出信号的AD转换方法，具备以下阶段：高位字段确定阶段，根据向分别比较模拟输入信号和与所指定数字阈值数据相应的模拟阈值的多个比较器提供不同阈值数据所得到的多个比较结果，圈定数字输出信号中与高位字段相对应的数据值；低位字段计算阶段，使用多个比较器来计算与位于高位字段低位侧的低位字段相对应的数据值的多个候补值；低位字段确定阶段，根据多个候补值来确定与低位字段相对应的数据值。
根据本发明的第3形态，提供一种AD转换程序，是通过计算机计算将模拟输入信号数字化的数字输出信号的AD转换程序，该程序使计算机具有如下部的功能：高位字段确定部，其根据向分别比较模拟输入信号和与所指定数字阈值数据相应的模拟阈值的多个比较器提供不同阈值数据所得到的多个比较结果，圈定数字输出信号中与高位字段相对应的数据值；低位字段计算部，其使用多个比较器来计算与位于高位字段低位侧的低位字段相对应的数据值的多个候补值；低位字段确定部，其根据多个候补值来确定与低位字段相对应的数据值。
根据本发明的第4形态，提供一种AD转换控制装置，是控制用于输出将模拟输入信号数字化的数字输出信号的AD转换器的控制装置，该控制装置具备：高位字段确定部，其根据向分别比较模拟输入信号和与所指定数字阈值数据相应的模拟阈值的多个比较器提供不同阈值数据所得到的多个比较结果，圈定数字输出信号中与高位字段相对应的数据值；
低位字段计算部，其使用多个比较器来计算与位于高位字段低位侧的低位字段相对应的数据值的多个候补值；低位字段确定部，其根据多个候补值来确定与低位字段相对应的数据值。
以上为发明的概要，并未列举出本发明必要的特征的全部，这些的特征群的辅助结合也构成本发明。
附图说明
图1示出与本实施方式有关的AD转换器10的结构。
图2示出与本实施方式有关的比较器14的结构的一个例子。
图3示出根据与本实施方式有关的AD转换器10所进行的模数处理的各阶段。
图4示出在高位字段确定阶段(S2)中对多个比较器14执行多位转换处理、而在低位字段确定阶段(S3)中分别对多个比较器14执行逐次比较处理的情况下，AD转换器10所进行的转换处理的一个例子。
图5示出低位字段确定阶段(S3)中的变形例。
图6示出在高位字段确定阶段(第1高位确定过程)中通过多位转换处理转换高位第1位至高位第4位的4位的一个例子。
图7示出高位字段确定阶段(第2高位确定过程)中，根据多位转换处理转换了从高位第5位到高位第8位的4位的一个例子。
图8示出低位字段确定阶段中，将高位第9位的1位进行多个并行逐次比较处理后转换的一个例子。
图9示出在低位字段确定阶段中，对高位第10位(最低有效位)的1位进行多个并行逐次比较处理后转换的一个例子。
图10示出本实施方式涉及的变形例的AD转换器10构造。
图11示出变形例涉及的AD转换器10通过高位字段确定部18或低位字段计算部20进行的超范围比较处理的一个例子。
图12示出本发明的实施方式涉及的计算机1900硬件结构的一个例子。
具体实施方式
下面通过发明的实施形态说明本发明，但以下实施方式不用于限定本发明的权利要求范围，而在实施方式中所说明的特征组合并非全部都是发明的解决手段所必须的。
图1示出与本实施方式有关的AD(ANALOG TO DIGITAL：模-数)转换器10的结构。AD转换器10输出将模拟输入信号进行数字化的数字输出信号。在本实施方式中，AD转换器10以规定的转换周期将模拟输入信号的电压值VIN转换为规定位数的数据值。
AD转换器10具备采样保持部12、多个比较器14、选择部16、高位字段确定部18、低位字段计算部20、低位字段确定部22、存储部24以及阈值控制部26。采样保持部12根据采样保持信号对模拟输入信号进行采样，并保持所采样的模拟输入信号。作为一个例子，采样保持部12可以由电容器对模拟输入信号的电压值VIN进行采样，将由电容器采样到的模拟输入信号的电压值VIN保持一定时间。
多个比较器14分别对由采样保持部12所保持的模拟输入信号和与由阈值控制部26所指定的数字阈值数据相应的模拟阈值进行比较。作为一个例子，多个比较器14可以分别根据位数与数字输出信号的数据值相同(例如n位(n是大于等于2的整数。))的阈值数据来指定阈值电压，对所指定阈值电压和模拟输入信号的电压值VIN进行比较。在这种情况下，作为一个例子，多个比较器14可以分别具有DAC32和比较电路34。DAC32根据所指定的阈值数据输出将参照信号的电压值和地之间以大致均等间隔分割为2n阶段的多个电压中的某一个电压。比较电路34对由采样保持部12所保持的模拟输入信号的电压值VIN和由DAC32所输出的阈值电压进行比较。在本实施方式中，在生成模拟输入信号大于等于与阈值数据相应的模拟阈值的比较结果的情况下，比较器14输出逻辑L(0)，在生成模拟输入信号小于与阈值数据相应的模拟阈值的比较结果的情况下，比较器14输出逻辑H(1)。
选择部16将由多个比较器14分别输出的多个比较结果提供给高位字段确定部18以及低位字段计算部20。高位字段确定部18根据向多个比较器14提供不同阈值数据所得到的多个比较结果，圈定(narrow down)与数字输出信号中预先指定位数相当的高位字段相对应的数据值。
低位字段计算部20使用多个比较器14计算与位于高位字段低位侧的预先指定位数相当的低位字段相对应的数据值的多个候补值。作为一个例子，低位字段计算部20可以分别使用分割多个比较器14的多个组来并行计算与低位字段相对应的数据值的候补值。低位字段确定部22根据多个候补值，确定与低位字段相对应的数据值。
存储部24存储分别由高位字段确定部18以及低位字段确定部22所确定的数字输出信号的高位字段以及低位字段的数据值。阈值控制部26根据对高位字段确定部18以及低位字段计算部20的控制，分别向多个比较器14输出应指定的阈值数据。并且，阈值控制部26输出用于指定多个比较器14的比较时刻的选通信号、以及用于指定采样保持部12的模拟输入信号的采样时刻以及保持时刻的采样保持信号。
以上结构的AD转换器10在一个采样转换周期内进行两个阶段的转换处理。首先，在第1阶段中，AD转换器10根据使用多个比较器14的多位转换处理来确定与数字输出信号中预先指定的位数相当的高位字段相对应的数据值。接着，在第2阶段中，AD转换器10通过对与位于高位字段低位侧的预先指定位数相当的低位字段相对应的数据值并行执行多个逐次比较处理来计算出多个候补值，根据这些多个候补值来确定一个数据值。
此外，高位字段只要位于相对于低位字段位置的高位即可，没有限定于分割数字输出信号的全部位中的高位侧字段。同样地，低位字段只要相对高位字段位于低位即可，没有限定于分割数字输出信号的全部位中的低位侧字段。
图2示出与本实施方式有关的比较器14结构的一个例子。作为一个例子，比较器14可以具有比较电路40、采样开关42、第1～第n电容器44-1～44-n、第1～第n输入切换开关46-1～46-n、以及第1～第n位开关48-1～48-n。此外，n是阈值数据的位数(大于等于2的整数)。
比较电路40的负输入端子连接在地线上。在施加到正输入端子上的电压大于等于施加到负输入端子上的电压(地电位)的情况下，比较电路40输出逻辑H(1)，在正输入端子的施加电压小于施加到负输入端子上的电压(地电位)的情况下，比较电路40输出逻辑L(0)。
在由采样保持信号指定进行采样的情况下，采样开关42将比较电路40的正输入端子连接到地上，在由采样保持信号指定进行保持的情况下，开放比较电路40的正输入端子和地之间的连接。
第1～第n电容器44-1～44-n依次与n位阈值数据的各位对应。即第1电容器44-1与从低位开始第1位(最低位)对应，第2电容器44-2与从低位开始第2位对应，第3电容器44-3与从低位开始第3位对应，…，而且第n电容器44-n与从低位开始第n位(最高位)对应。第1电容器44-1的电容值设为规定值C，第2电容器44-2的电容值设为规定值C的20倍(1倍)即20×C，第3电容器44-3的电容值设为规定值C的21倍即21×C，第4电容器44-4的电容值设为规定值C的22倍即22×C，…，而且第n电容器44-n的电容值设为规定值C的2n-1倍即2n-1×C。第1～第n电容器44-1～44-n一端连接到比较电路40的正输入端子上。
第1～第n输入切换开关46-1～46-n分别与第1～第n电容器44-1～44-n对应。在由采样保持信号指定进行采样的情况下，第1～第n输入切换开关46-1～46-n将模拟输入信号VIN施加到第1～第n电容器44-1～44-n中未连接到比较电路40正输入端子上的一侧端子(以下称作第1～第n电容器44-1～44-n的另一端)。在由采样保持信号指定进行保持的情况下，第1～第n输入切换开关46-1～46-n将参照信号VREF或者地电位施加到第1～第n电容器44-1～44-n的另一端上。
第1～第n位开关48-1～48-n依次与n位阈值数据的各位对应。即第1位开关48-1与从低位开始第1位(最低位)对应，第2位开关48-2与从低位开始第2位对应，第3位开关48-3与从低位开始第3位对应，…，而且第n位开关48-n与从低位开始第n位(最高位)对应。在阈值数据相对应的位是逻辑H(1)的情况下，第1～第n位开关48-1～48-n分别将参照信号VREF施加到相对应的第1～第n电容器44-1～44-n的另一端上。在阈值数据相对应的位是逻辑L(0)的情况下，第1～第n位开关48-1～48-n分别将地电位施加到相对应的第1～第n电容器44-1～44-n的另一端上。
所述结构的比较器14在采样时，第1～第n电容器44-1～44-n的一端连接到地上，另一端上施加模拟输入信号的电压值VIN。因而，在采样时，第1～第n电容器44-1～44-n能够采样模拟输入信号的电压值VIN。
另外，这种结构的比较器14在保持时，开放第1～第n电容器44-1～44-n的一端和地之间的连接，且停止向另一端施加模拟输入信号的电压值VIN。因而，在保持时，第1～第n电容器44-1～44-n对比较电路40的正输入端子施加所保持模拟输入信号的电压VIN的反电压(-VIN)。
除此之外，在保持时，在阈值数据相对应的位值是逻辑H(1)的情况下，第1～第n电容器44-1～44-n分别向另一端施加电压VREF，在阈值数据相对应的位值是逻辑L(0)的情况下，向另一端施加地电位。因而在保持时，第1～第n电容器44-1～44-n能够分别将下述式(1)所示的电压VTH施加到比较电路40的正输入端子上。
VTH＝-VIN+{(VREF/21)×(Tn)+(VREF/22)×(Tn-1)+...
+(VREF/2n-1)×(T2)+(VREF/2n)×(T1)}…(1)
在式(1)中，T1表示从阈值数据低位开始第1位(最低位)的逻辑值，T2表示从阈值数据低位开始第2位的逻辑值，…，Tn表示从阈值数据低位开始第n位(最高位)的逻辑值。
如果模拟输入信号的电压值VIN大于等于与阈值数据相应的阈值电压(式(1)中被括号{}包围的公式所表示的电压)，则式(1)所示的电压VTH大于等于地电位(0V)。另外，如果模拟输入信号的电压值VIN小于与阈值数据相应的阈值电压，则电压VTH小于地电位(0V)。
而且，比较电路40输出表示地电位和电压VTH比较结果的逻辑值。即式(1)的电压VTH大于等于地电位的情况下输出逻辑L(0)，在式(1)的电压VTH小于地电位的情况下输出逻辑H(1)。
根据这种结构的比较器14，能够比较模拟输入信号的电压值VIN和与阈值数据相应的电压值。并且，根据这种结构的比较器14，还能够具有采样保持模拟输入信号的电压值VIN的功能。据此，AD转换器10也可以不具备采样保持部12，结构变得简单。
并且，这种结构的比较器14在以与设置采样保持部12的情况相同的电容值进行采样的情况下，各个电容器14的电容值小，因此时间常数小，能够缩短采样时间。另外，根据这种结构的比较器14，在各个电容器44以与采样保持部12相同的精度对模拟输入信号进行采样的情况下，使多个电容器44中所包括的噪声平均化，因此能够提高精度。
图3示出根据与本实施方式有关的AD转换器10所进行的模数处理的各阶段。首先，在采样阶段(S1)中，AD转换器10对模拟输入信号进行采样。采样完成后，AD转换器10将所采样的模拟输入信号保持到高位字段确定阶段(S2)以及低位字段确定阶段(S3)完成为止。
接着，在高位字段确定阶段(S2)中，AD转换器10通过至少进行1次根据使用多个比较器14的多位转换处理的数据值确定过程(高位确定过程)来确定与数字输出信号的高位字段相对应的数据值。接着，在低位字段确定阶段(S3)中，AD转换器10通过并行执行多个逐次比较处理来计算出与数字输出信号的低位字段相对应的数据值的多个候补值，根据这些多个候补值来确定一个数据值。接着，在输出阶段(S4)中，AD转换器10输出高位字段确定阶段(S2)以及低位字段确定阶段(S3)中所确定的数字输出信号的全字段的数据值。
AD转换器10按每个转换周期重复以上的S1～S4阶段。据此，AD转换器10能够按每个转换周期输出将模拟输入信号转换为数字值的数据值。此外，如果AD转换器10能够在一个转换周期内进行采样阶段(S1)、高位字段确定阶段(S2)以及低位字段确定阶段(S3)，则也可以在该转换周期后进行输出在该转换周期内所转换数据值的输出阶段(S4)。
图4示出在高位字段确定阶段(S2)中对多个比较器14执行多位转换处理、而在低位字段确定阶段(S3)中分别对多个比较器14执行逐次比较处理的情况下，根据AD转换器10所进行的转换处理的一个例子。
此外，作为一个例子，图4示出如下情况：设为a＜b＜c＜d＜e＜f(a～f是大于等于1的整数。)，在高位字段确定阶段(S2)中分别确定数字输出信号中从高位开始第a～b位的数据值(D[a:b])以及从高位开始第c～d位的数据值(D[c:d])，在低位字段确定阶段(S3)中确定数字输出信号中从高位开始第e～f位的数据值(Davg[e:f])。另外，示出阈值数据的位数是与数字输出信号相同位数的情况。另外，在图4中连接表示S11中阈值的刻度和S12中的阈值的刻度之间的虚线表示是相同的阈值。在图4中，S12和S3之间的虚线也一样。
高位字段确定部18在高位字段确定阶段(S2)中，作为一个例子，可以通过进行多次根据使用多个比较器14的多位转换处理的数据值确定过程(高位确定过程)，确定与数字输出信号的高位字段相对应的数据值。作为一个例子，如图4所示，高位字段确定部18可以由第1高位确定过程(S11)来确定第a～b位数据值(D[a:b])，接着由第2高位确定过程(S12)来确定第c～d位数据值(D[c:d])。
在第1高位确定过程(S11)中，高位字段确定部18控制阈值控制部26，将与高位字段对应的数据值不同阈值数据分别并行提供给多个比较器14。作为一个例子，高位字段确定部18在第1高位确定过程(S11)中可以将第a～b位数据值互为不同、其它位相同(例如0)的阈值数据分别并行提供给多个比较器14。作为一个例子，高位字段确定部18可以向多个比较器14分别并行提供不同阈值数据，使得从多个比较器14分别产生例如将大于等于0V至小于等于+VREF的范围2(b-a+1)阶段大致均等分割为2(b-a+1)个阈值电压。
在第1高位确定过程(S11)中，收到阈值数据的多个比较器14分别比较模拟输入信号是否大于等于与所对应阈值数据相应的模拟值。高位字段确定部18根据多个比较器14的比较结果，将高位字段的数据值圈定在生成模拟输入信号大于等于与该阈值数据相应的模拟值的比较结果的最大阈值数据和生成模拟输入信号小于与该阈值数据相应的模拟值的比较结果的最小阈值数据之间的数据值中。作为一个例子，高位字段确定部18可以将数字输出信号中的高位字段数据值确定为生成模拟输入信号大于等于与该阈值数据相应的模拟值的比较结果的最大阈值数据中的高位字段值。在本例中，高位字段确定部18可以将数字输出信号中的第a～b位的数据值确定为生成模拟输入信号大于等于与该阈值数据相应的模拟值的比较结果的最大阈值数据的第a～b位数据值。
接着，在第2高位确定过程(S12)中，高位字段确定部18控制阈值控制部26，将与在该过程中应该确定的高位字段相对应的数据值互为不同、其它位相同的阈值数据分别并行提供给多个比较器14。在这种情况下，高位字段确定部18提供到前一过程为止确定数据值的字段值设定在该确定的数据值中的阈值数据。作为一个例子，高位字段确定部18可以将第a～b位设定为第1高位确定过程(S11)中确定的数据值、第c～d位设定为不同数据值、第e～f位设定为相同的数据值(例如0)的阈值数据，分别并行提供给多个比较器14。
作为一个例子，高位字段确定部18可以分别向多个比较器14并行提供不同阈值数据，使得发生将在前一过程中生成模拟输入信号大于等于与该阈值数据相应的模拟值的比较结果的最大阈值数据相对应的阈值电压以上、在前一过程中生成模拟输入信号小于该阈值数据相应的模拟值的比较结果的最小阈值数据相对应的阈值电压以下的范围大致均等地进行2(d-c+1)分割的2(d-c+1)个阈值电压。
在第2高位确定过程(S12)中，收到阈值数据的多个比较器14分别比较模拟输入信号是否大于等于与所对应的阈值数据相应的模拟值。高位字段确定部18根据多个比较器14的比较结果，将在该过程中应该确定的高位字段的数据值圈定在生成模拟输入信号大于等于与该阈值数据相应的模拟值的比较结果的最大阈值数据，和生成模拟输入信号小于与该阈值数据相应的模拟值的比较结果的最小阈值数据之间的数据值中。作为一个例子，高位字段确定部18可以将数字输出信号中的高位字段的数据值确定为生成模拟输入信号大于等于与该阈值数据相应的模拟值的比较结果的最大阈值数据中的高位字段值。在本例中，高位字段确定部18可以将数字输出信号中的第c～d位的数据值确定为生成模拟输入信号大于等于与该阈值数据相应的模拟值的比较结果的最大阈值数据的第c～d位的数据值。
如以上所述，高位字段确定部18在高位字段确定阶段(S2)中，至少进行1次根据多位转换处理的数据值确定过程(高位确定过程)，将与高位字段相对应的数据值确定为一个值。
此外，在多位转换处理中，高位字段确定部18例如可以以每个转换周期变更所发生的多个阈值数据和提供该多个阈值数据的多个比较器14之间的对应关系。作为一个例子，高位字段确定部18可以根据随机数来变更多个阈值数据和多个比较器14之间的对应关系。据此，通过AD转换器10使多个比较器14之间的精度散差被平均化，因此能够降低噪声。
当高位字段确定阶段(S2)完成时，接着低位字段计算部20以及低位字段确定部22在低位字段确定阶段(S3)中，通过对与数字输出信号的低位字段相对应的数据值并行执行多个逐次比较处理来计算出多个候补值，根据这些多个候补值来确定一个数据值。
在低位字段确定阶段(S3)中，低位字段计算部20控制阈值控制部26，分别对将多个比较器14以1个为组进行分割的多个组，使用多个比较器14由逐次比较处理来计算出与低位字段相对应的数据值的多个候补值。即低位字段计算部20使多个比较器14分别进行与逐次比较处理相对应的动作，并行地计算出与低位字段相对应的值。由此，低位字段计算部20能够得到由逐次比较处理计算的多个候补值。在本例中，低位字段计算部20可以使多个比较器14分别进行与逐次比较处理相对应的动作，计算出第e～f位的多个候补值。
而且，低位字段确定部22根据由低位字段计算部20计算的多个候补值，确定与低位字段相对应的数据值。作为一个例子，低位字段确定部22可以将多个候补值的平均值确定为低位字段的数据值。此外，作为一个例子，低位字段确定部22可以将多个候补值中与多个候补值平均值之差小于等于预先指定的最大误差值的至少一个候补值的平均值确定为低位字段的数据值。由此，根据低位字段确定部22，能够进行精度高的AD转换。另外，低位字段确定部22也可以将多个候补值平均值小数点以下的值确定为数字输出信号中比该低位字段更低位的数据值。
作为一个例子，低位字段计算部20可以使用比较器14如下地进行逐次比较处理。
首先，低位字段计算部20将在高位字段确定阶段(S2)中高位字段确定部18所确定的数据值设定为高位字段的数据值，将0为低位字段数据值的候补值的初始值设定为阈值数据。此外，除此之外，低位字段计算部20也可以将高位字段确定部18所确定的数据值设为高位字段的数据值，将1设为低位字段数据值的候补值的初始值设定为阈值数据。
接着，低位字段计算部20对低位字段的最高位至最低位的各位，从最高位开始顺序地将候补值中的该位设为1的阈值数据提供给该组的比较器14。即低位字段计算部20从初始值状态将低位字段中的最高位至最低位从最高位开始顺序地设为1的候补值作为阈值数据分别并行提供给多个比较器14，使多个比较器14分别比较模拟输入信号和与所提供阈值数据相应的模拟值。
除此之外，在设定了以1为低位字段数据值的候补值的初始值的情况下，低位字段计算部20可以对低位字段的最高位至最低位的各位，从最高位开始顺序地将候补值中的该位设为0的阈值数据提供给该组的比较器14。即低位字段计算部20可以从初始值的状态将低位字段中的最高位到最低位从最高位开始顺序地设为0的候补值作为阈值数据分别并行提供给多个比较器14，使多个比较器14分别比较模拟输入信号和与所提供阈值数据相应的模拟值。
并且，低位字段计算部20对低位字段的最高位至最低位的各位，根据比较器14的比较结果，在模拟输入信号大于等于与阈值数据相应的模拟阈值的情况下将候补值的该位设为1，在小于模拟阈值的情况下将候补值的该位设为0，并更新候补值。即低位字段计算部20对多个比较器14的每个，在从低位字段的最高位开始顺序地设为1的各时刻中，在模拟输入信号是与阈值数据相应的模拟阈值的情况下，将在该时刻中设为1的候补值的位更新为1，在模拟输入信号小于与阈值数据相应的模拟阈值的情况下，将在该时刻中设为1的候补值的位更新为0。
除此之外，在设定了以1为低位字段数据值的候补值初始值的情况下，低位字段计算部20在模拟输入信号大于与阈值数据相应的模拟阈值的情况下将候补值的该位设为1，在小于等于模拟阈值的情况下将候补值的该位设为0，并更新候补值。即低位字段计算部20可以对多个比较器14的每个，在从低位字段最高位开始顺序地设为0的各时刻中，在模拟输入信号大于与阈值数据相应的模拟阈值的情况下将在该时刻中设为0的候补值的位更新为1，在模拟输入信号小于等于与阈值数据相应的模拟阈值的情况下，将在该时刻中设为0的候补值的位更新为0。
如以上所述，低位字段计算部20使候补值从初始值(全部位是0)状态从高位开始顺序地改变为1，且根据比较结果依次更新候补值中设为1的位的值，因此能够从高位开始对每1位逐次进行模数转换。
接着，低位字段计算部20将候补值更新到低位字段最低位为止的结果所得到的候补值提供给低位字段确定部22。如以上所述，在低位字段确定阶段(S3)中，低位字段计算部20能够通过并行的逐次比较处理来确定与低位字段相对应的多个候补值。
此外，作为一个例子，低位字段计算部20也可以在时间方向上进一步多次进行并行的逐次比较处理。即低位字段计算部20也可以进行m次(m是大于等于1的整数。)通过逐次比较处理来计算出多个候补值的处理。而且，低位字段确定部22可以根据由低位字段计算部20计算出的多个候补值，确定与低位字段相对应的数据值。作为一个例子，低位字段确定部22可以将多个候补值的平均值确定为低位字段的数据值。
图5示出低位字段确定阶段(S3)中的变形例。在低位字段确定阶段(S3)中，低位字段计算部20可以替代图4所示的处理，对如图5所示将多个比较器14以2个以上为1组进行分割的多个组分别执行组合多位转换以及逐次比较处理的处理。例如，低位字段计算部20可以将16个比较器14以2个为1组进行分割，对包括4个比较器14的每组执行组合多位转换以及逐次比较处理的处理。
即低位字段计算部20如下地进行多位转换以及逐次比较处理。
低位字段计算部20分别对多个组将与低位字段相对应的数据值不同阈值数据分别并行提供给多个比较器14。提供阈值数据的各组内的多个比较器14分别比较模拟输入信号是否大于等于与所对应阈值数据相应的模拟值。
低位字段计算部20根据各组的多个比较器14的各个比较结果，分别对各组至少执行1次低位确定过程，该低位确定过程是将低位字段数据值的候补值圈定在生成模拟输入信号大于等于与该阈值数据相应的模拟值的比较结果的最大阈值数据，和生成模拟输入信号小于与该阈值数据相应的模拟值的比较结果的最小阈值数据之间的数据值中。例如，低位字段计算部20可以通过重复2次低位确定过程来生成4位的候补值，该低位确定过程是使用4个比较器14将模拟输入信号圈定在2位值中。
通过进行这种处理，低位字段计算部20能够对将多个比较器14以2个以上为1组进行分割的多个组，计算出多个与低位字段相对应的数据值的候补值。
另外，低位字段计算部20可以代替图4所示的处理，例如通过连续多次执行与高位字段确定阶段中所进行的处理相同的使用全部多个比较器14的多位转换处理，来取得多个候补值。即低位字段计算部20可以在时间方向上进行多次低位确定过程来生成多个候补值，该低位确定过程是根据向多个比较器14提供不同阈值数据所得到的多个比较结果来计算出一个候补值的。
并且，低位字段计算部20可以分别对多个候补值，根据向多个比较器14提供不同阈值数据所得到的多个比较结果，至少进行1次圈定与低位字段相对应的数据值的低位确定过程，将候补值的低位字段的数据值确定为一个值。作为一个例子，低位字段计算部20将低位字段内的位字段进一步分为高位和低位，对高位以及低位分别进行使用全部多个比较器14的多位转换处理。而且，低位字段计算部20可以在时间方向上进行多次该处理，计算出多个候补值。
图6～图9，表示通过在高位字段确定阶段(S2)中进行2次的高位确定过程(4位的多位转换处理的转换)，在低位字段确定阶段(S3)中，进行由2位的逐次比较处理的多个转换，输出合计10位的数字输出信号时的转换处理的一个例子。另外，在本例中，AD转换器10，具有包括DAC32及比较电路34的16个比较器14。
图6表示在高位字段确定阶段(第1高位确定过程)中，通过多位转换处理转换了从高位第1位到高位第4位的4位的一个例子。在高位字段确定阶段的第1高位确定过程中，高位字段确定部18，分别向对应的DAC32供给将高位第1位到高位第4位设定成从0000到1111的各值、将高位第5位到高位第10位设定成0的16个阈值数据。这样，高位字段确定部18，能够让16个DAC32发生将从0V到VREF之间分割成16个阶段的各阶段的阈值电压。
16个比较电路34，比较阈值电压和模拟输入信号的电压值VIN，分别输出比较结果。根据该结果，选择部16个比较电路34，当模拟输入信号的电压值VIN大于等于阈值电压时，输出L逻辑(0)，当模拟输入信号的电压值VIN达不到阈值电压时，输出H逻辑(1)。高位字段确定部18，将产生了从在模拟输入信号大于等于对应阈值数据的模拟值的比较结果(L逻辑(0))的最大的阈值数据中的高位第1位至高位第4位的数据值确定为输出值的高位第1位至高位第4位的数据值。在为本例中，高位字段确定部18，确定1101为从高位第1位至高位第4位的数据值。
图7表示在高位字段确定阶段(第2高位确定过程)中，通过多位转换处理转换了从高位第5位到高位第8位的4位的一个例子。在高位字段确定阶段的第2高位确定过程中，高位字段确定部18，分别将高位第1位到高位第4位设定成在前过程中确定的数据值(本例中为1101)，高位第5位到高位第8位设定成从0000到1111的各值，从高位第9位到高位第10位设定成0的16个阈值数据，供给对应的DAC32。
这样，高位字段确定部18，能够使16个DAC32产生分割为16阶段的各阶段的阈值电压，该16阶段的阈值电压，是将在前过程中生成的模拟输入信号大于等于阈值数据对应的模拟值的比较结果的最大的阈值数据对应的阈值电压，和在前过程中生成的模拟输入信号不足于阈值数据对应的模拟值的比较结果的最小的阈值数据对应的阈值电压之间，分割成了16个阶段的阈值电压。
16个比较电路34，比较阈值电压和模拟输入信号的电压值VIN，各自输出比较结果。高位字段确定部18，将产生了在模拟输入信号大于等于阈值数据对应的模拟值的比较结果(L逻辑(0))最大的阈值数据中的从高位第5位至高位第8位的数据值确定为输出值的高位第5位至高位第8位的数据值。在本例中，高位字段确定部18，确定0001为从高位第5位至高位第8位的数据值。
图8表示在低位字段确定阶段中将高位第9位的1位进行多次并行逐次比较处理后转换的一个例子。在低位字段确定阶段中，低位字段计算部20分别将从高位第1位到高位第8位，设定为在高位字段确定阶段中确定的数据值(本例中11010001)，高位第9位被设定为1，高位第10位被设定为0的阈值数据，供给16个DAC32。
这样，低位字段计算部20能分别使16个DAC32发生临界电压，该临界电压，是将在高位字段确定阶段中生成了模拟输入信号是大于等于阈值数据对应的模拟值的比较结果的最大的阈值数据对应的阈值电压，和在高位字段确定阶段中产生了模拟输入信号不足阈值数据应对的模拟值的比较结果的最低的阈值数据所对应的阈值电压之间进行2分割时的临界电压。
16个比较电路34，比较阈值电压和模拟输入信号的电压值VIN，各自输出比较结果(即，第9位的候选值)。在这里，16个比较电路34，理想的应该是输出同样的比较结果，不过，因为在转换中包含噪声所以比较结果上产生了散差。在本例中，16个比较电路34里面的14个，输出模拟输入信号大于等于阈值数据对应的模拟值的比较结果(L逻辑(0))，16个比较电路34其中2个，输出模拟输入信号低于阈值数据对应的模拟值的比较结果(H逻辑(1))。
低位字段确定部22，将从16个比较电路34输出的比较结果(即，第9位的候选值)相加。在本例中，低位字段确定部22，因为是将14个L逻辑(0)与2个H逻辑(1)加在一起，所以作为相加结果能够得到0010。
图9，表示在低位字段确定阶段中，将高位第10位(最低有效位)的1位进行多个并行逐次比较处理后转换的一个例子。在低位字段确定阶段中，低位字段计算部20，分别向16个DAC32供给：高位第1位到高位第8位，设定为在高位字段确定阶段中确定的数据值(本例中11010001)，通过高位第9位对应的比较电路34设定比较结果，高位第10位设定成1的阈值数据。
因此，低位字段计算部20，能够分别使16个DAC32在高位字段确定阶段中生成模拟输入信号是大于等于阈值数据对应的模拟值的比较结果的最大的阈值数据对应的阈值电压和，在高位字段确定阶段中产生了模拟输入信号不足阈值数据应对的模拟值的比较结果的最低的阈值数据所对应的阈值电压之间，进行4分割时的，1/4或3/4位置的临界电压。低位字段计算部20，能够使相对于高位第9位的比较结果为H逻辑(1)的DAC32，发生3/4位置的临界电压，使相对于高位第9位的比较结果为L逻辑(0)的DAC32发生1/4位置的临界电压。
16个比较电路34，比较阈值电压和模拟输入信号的电压值VIN，各自输出比较结果(即，第10位的候选值)。在本例中，16个比较电路34的其中3个，输出模拟输入信号大于等于阈值数据对应的模拟值的比较结果(L逻辑(0))，16个比较电路34的其中13个，输出是模拟输入信号不足阈值数据对应的模拟值的比较结果(H逻辑(1))。
低位字段确定部22，将被16个比较电路34输出的比较结果(即，第10位的候选值)相加。在从本例中，低位字段确定部22，因为将3个L逻辑(0)和13个H逻辑(1)加在一起，因此，作为相加结果而得到1101。
并且，低位字段确定部22，将第9位的比较结果的相加值做1位大小的左移后的值(2倍的值)和第10位的比较结果的相加值进行合计，并将合计后的结果用比较电路34的个数(16)平均。即，低位字段确定部22，算出低位字段(低位数2位)的多个候选值的平均值。并且，低位字段确定部22，作为低位字段的数据值求出平均值。在本例中，高位字段确定部18，确定01作为从高位第9位到高位第10位的数据值。
以上的处理的结果，AD转换器10能够输出10位的输出值(本例中1101000101)。另外，低位字段确定部22，作为一个例子，作为低位字段的数据值可以确定将四舍五入或舍去多个候选值的平均值的小数点以下的值后的数值。替换该方法，低位字段确定部22，还可以确定多个候选值的平均值的小数点以下的值，作为位于数字输出信号中的相应的低位字段的低位的数据值。
图10，表示本实施方式的变形例涉及的AD转换器10构造。
因为变形例涉及的AD转换器10，与对图1所示的本实施方式涉及的AD转换器10大体上采用同样的构造及功能，因此，与图1所示的部件大体上相同的部件，在图10中赋予同样的符号，并省略其相关说明。
变形例涉及的AD转换器10，还具有参考信号发生部60和符号确定部62。参考信号发生部60，发生向比较器14内的DAC32供给的参考信号。参考信号发生部60，作为一个例子，可以发生正参考信号(VREF)和负参考信号(-VREF)。
符号确定部62，在确定高位字段及低位字段的数据值之前，对多个比较器14中的至少1个提供指定模拟阈值0的阈值数据，来确定模拟输入信号的符号。作为一个例子，符号确定部62，可以通过多个并行执行逐次比较处理，算出多个候选值，按照这些多个候选值，确定模拟输入信号的符号。更具体地说，符号确定部62，可以控制阈值控制部26，向多个比较器14供给与接地电位对应的阈值数据，取得多个比较结果。并且，符号确定部62，可以按照多个比较结果，确定模拟输入信号的符号。作为一个例子，低位字段确定部22，可以平均比较结果后确定符号。这样，根据变形例涉及的AD转换器10，能精密度很好地确定符号。
并且，作为一个例子，符号确定部62，可以在所确定的符号是加的情况，在确定高位字段及低位字段的数据值的时候，使参考信号发生部60发生正的参考信号(VREF)，所确定的符号是负的时候，在确定高位字段及低位字段的数据值的过程中，使参考信号发生部60发生负的参考信号(-VREF)。
其次，作为一个例子，符号确定部62，还可以在从参考信号发生部60发生正的基准电压(VREF)以及负的基准电压(-VREF)时，通过与表示符号的位连续逐次比较包含去除了表示符号的位的最高位的字段，来求出数据值。这样，根据变形例涉及的AD转换器10，能高效率地进行转换处理。
另外，本实施方式的变形例涉及的AD转换器10，还可以具有用于设定高位字段的位数及低位字段的位数的位数设定部。作为一个例子，位数设定部，可以测量多个比较器14的误差，设定与测出的误差对应的位数。即，位数设定部，在多个比较器14具有的误差更大的情况下，可以依照高位字段的位数变得更少，低位字段的位数变多的参数，变更位数。通过这样的AD转换器10，能在多个比较器14具有的误差小的时候，更高速执行转换处理，同时，能在多个比较器14具有的误差大的时候，执行更准确的转换处理。
同时，作为一个例子，位数设定部，还可以根据从外部赋予的值来设定位数。另外，位数设定部还可以在出厂等时候，按照预先被存入存储器等的值设定位数。
并且，作为一个例子，位数设定部在已经被输出了采样的数字输出信号的低位字段确定阶段中，根据从多个比较器14输出的多个候选值算出多个比较器14具有的误差。并且，位数设定部可以按照计算出的误差，修改高位字段的位数及低位字段的位数。
例如，位数设定部，首先，将高位字段的位数及低位字段的位数设定成预设的初始值。然后，位数设定部，以后，可以顺次修改高位字段的位数及低位字段的位数，以便多个比较器14具有的误差更接近于预设的值。
图11，表示变形例涉及的AD转换器10的高位字段确定部18以及低位字段计算部20的超范围比较处理的一个例子。高位字段确定部18，可以在第2次以后的高位确定过程中，进行超范围比较处理。同时，低位字段计算部20也同样，可以进行超范围比较处理。
如果进行超范围比较处理，则高位字段确定部18及低位字段计算部20，将供给多个比较器14的多个阈值数据的最大值，设定成比上限临界值还大，将供给多个比较器14的多个阈值数据的最小值设定成比下限临界值还小。
在这里，上限临界值是为了计算出数据值或者候选值，将比字段(目标字段)还高位的字段设定成已经被求出的数据值，目标字段以下的字段的值被设定为最大值的数字输出数据。即，上限临界值，是到前一个过程为止被设定为所圈定的数据值(又候选值)的范围内的最大值的数字输出数据。同时，下限临界值是比目标字段还高位的字段被设成已经被求出的数据值，目标字段以下的字段的值被设定成最小值的数字输出数据。即，下限临界值，是被设定成到前一过程为止，被圈定的数据值(或候选值)的范围内的最小值的数字输出数据。
例如，如图11所示，如果是根据超范围比较处理算出6位里面的低位数2位，且，高位4位被确定为0111，那么，上限临界值成为011111，下限临界值成为011100。并且，高位字段确定部18及低位字段计算部20，可以将提供给多个比较器14的多个阈值数据的最大值作为比上限临界值(011111)还大的值(本例为100001)，将多个阈值数据的最小值作为比下限临界值(011100)还小的值(本例为011010)。
多个比较器14，比较这样的多个阈值数据所对应的模拟值和模拟输入信号。并且，高位字段确定部18及低位字段计算部20，在比较结果为模拟输入信号是大于等于比上限临界值还大的阈值数据对应的模拟值时，按照该比较结果，在求出目标字段的数据值或候选值的同时，修正比该目标字段还高位的已经被确定的数据值。同样，高位字段确定部18及低位字段计算部20，在比较结果是模拟输入信号是小于比下限临界值小的阈值数据对应的模拟值时，按照该比较结果，计算出目标字段的数据值或候选值的同时，修正比该目标字段还高位的已经被确定的数据值。
例如，即使确定6位中的高位4位是0111，当比较结果显示模拟输入信号大于等于比上限临界值还大的阈值数据(例如100000)对应的模拟值时，作为比较结果，高位字段确定部18及低位字段计算部20，在确定目标字段的低位数2位的数据值(例如00)的同时，将已经求出的高位4位的数据值修正成新值(例如1000)。
如上所述，高位字段确定部18及低位字段计算部20，通过进行超范围比较处理，能够修正在高位字段中产生的错误，从而得以输出精密度更好的数字输出信号。另外，高位字段确定部18及低位字段计算部20，可以将供给多个比较器14的多个阈值数据的最大值，加大为比上限临界值还大，而不将多个阈值数据的最小值缩小为比下限临界值还小。同时，高位字段确定部18及低位字段计算部20，可以不将供给多个比较器14的多个阈值数据的最大值设定成比上限临界值还大，而将多个阈值数据的最小值缩小到比下限临界值还小。
图12，是本实施方式涉及的计算机1900硬件结构的一个例子。本实施方式涉及的计算机1900具有通过主控制器2082被相互连接的中央处理装置2000、RAM(直接存取存储器)2020、图形控制器2075和显示设备2080的中央处理装置外设部；和被输入输出控制器2084连接到主控制器2082上的具有通信接口2030、硬磁盘机2040和CD-ROM驱动器2060的输入输出部；和被输入输出控制器2084连接的具有ROM2010、软盘驱动器2050和I/O芯片2070的传统输入输出部。
主控制器2082连接RAM2020和以高传输速率访问RAM2020的中央处理装置2000及图形控制器2075。中央处理装置2000依照ROM2010及RAM2020存储的程序工作，进行各部的控制。图形控制器2075取得中央处理装置2000等在RAM2020里面设置了的帧缓冲器上生成的图像数据，在显示设备2080上显示。替换这种方法，可以在图形控制器2075的内部包含用于存储中央处理装置2000等发生的图像数据的帧缓冲器。
输入输出控制器2084连接主控制器2082和作为比较快速的输入输出装置的通信接口2030、硬磁盘机2040、CD-ROM驱动器2060。通信接口2030，借助网络与其他的设备通信。硬磁盘机2040存储计算机1900内的中央处理装置2000使用的程序及数据。CD-ROM驱动器2060从光盘2095读出程序或数据，借助RAM2020提供给硬磁盘机2040。
另外，输入输出控制器2084，连接ROM2010、软盘机2050和I/O芯片2070比较低速的输入输出装置。ROM2010，存储计算机1900起动的时候执行的开机程序，或依存于计算机1900硬件的程序等。软盘驱动器2050从软盘2090读出程序或数据，借助RAM2020提供给硬磁盘机2040。I/O芯片2070，例如借助软盘驱动器2050，并行口、串行口、键盘口、鼠标口等连接各种输入输出装置。
借助RAM2020提供给硬磁盘机2040的程序，保存在软盘2090、光盘2095、或集成电路卡等的记录介质上，由使用者提供。从记录介质读出程序借助RAM2020被安装到计算机1900里面的硬磁盘机2040上，在中央处理装置2000中被执行。
被安装到计算机1900，使计算机1900具有作为AD转换器10控制装置功能的程序包括：高位字段确定模块、低位字段计算模块、低位字段确定模块和存储模块。这些程序或模块，驱动CPU2000等，使计算机1900分别具有作为高位字段确定部18，低位字段计算部20，低位字段确定部22及存储部24的功能。
以上所示的程序或模块，可以存储在外部的存储介质内。作为存储介质，除了软盘2090，光盘2095以外，还能使用DVD和CD等的光学记录介质、MO等的光磁性记录介质、磁带介质、集成电路卡等的半导体存储器等。另外，被专用通信网络和互联网连接的服务器系统上设置的硬磁盘或作为记录介质使用的RAM等的存储器，也可以借助网络向计算机1900提供程序。
以上用实施例说明了本发明。不过，本发明的技术的范围不局限于上述实施例记载的范围。本领域人员明白，对上述实施例能够实施多种多样的变形和改善。根据权利要求范围的记载可以明确，这样的变形和改善的实施形态也包含在本发明的技术范围中。
从上述叙述可知，根据本实施方式，能够实现电路规模小、且可进行高速工作的、精密度好的AD转换的AD转换器、AD转换方法、AD转换程序及控制装置。

Claims (14)

1.一种AD转换器，输出将模拟输入信号数字化的数字输出信号，其特征在于，该AD转换器具备：
多个比较器，其分别比较前述模拟输入信号和与所指定数字阈值数据相应的模拟阈值；
高位字段确定部，其根据向前述多个比较器提供不同阈值数据所得到的多个比较结果，圈定前述数字输出信号中与高位字段相对应的数据值；
低位字段计算部，其使用前述多个比较器来计算与位于前述高位字段低位侧的低位字段相对应的数据值的多个候补值；
低位字段确定部，其根据前述多个候补值来确定与前述低位字段相对应的数据值。
2.根据权利要求1所述的AD转换器，其特征在于，前述低位字段计算部分别使用将前述多个比较器进行分割的多个组来并行计算与前述低位字段相对应的数据值的候补值。
3.根据权利要求2所述的AD转换器，其特征在于，前述高位字段确定部，将与前述高位字段相对应的数据值相互不同的阈值数据分别并行提供给前述多个比较器，通过对生成了前述模拟输入信号大于等于与该阈值数据对应的模拟值的比较结果的最大前述阈值数据，和生成了前述模拟输入信号小于与相应的阈值数据对应的模拟值的比较结果的最小前述阈值数据之间的数据值至少进行1次圈定前述高位字段的数据值的高位确定过程，将前述高位字段的数据值确定为一个值。
4.根据权利要求3所述的AD转换器，其特征在于，前述低位字段计算部对将前述多个比较器以1个为1组进行分割的多个组分别设定前述候补值的初始值，其中将前述高位字段确定部所确定的数据值设为前述高位字段的数据值，将0设为前述低位字段的数据值；
对前述低位字段的最高位到最低位的各位，从最高位开始顺序地将前述候补值中的该位设为1的前述阈值数据提供给该组的前述比较器，在前述模拟输入信号大于等于与前述阈值数据相应的前述模拟阈值的情况下，将前述候补值的该位设为1，在小于前述模拟阈值的情况下，将前述候补值的该位设为0，来更新前述候补值；
将更新前述候补值到前述低位字段的最低位为止的结果所得到的前述候补值，提供给前述低位字段确定部。
5.根据权利要求3所述的AD转换器，其特征在于，对将前述多个比较器以2个为1组进行分割得到的多个组的每一个，前述低位字段计算部将与前述低位字段相对应的数据值不同的阈值数据分别并行提供给前述多个比较器，通过对生成了前述模拟输入信号大于等于与相应的阈值数据相对应的模拟值的比较结果的最大前述阈值数据，和生成了前述模拟输入信号小于与相应的阈值数据相对应的模拟值的比较结果的最小前述阈值数据之间的数据值至少进行1次圈定前述低位字段数据值的候补值的低位确定过程，圈定前述数字输出信号的前述低位字段的数据值，来将前述低位字段的数据值确定为一个值。
6.根据权利要求1所述的AD转换器，其特征在于，对前述多个候补值的每一个，前述低位字段计算部，根据向前述多个比较器提供不同阈值数据所得到的多个比较结果，通过至少进行1次圈定与前述低位字段相对应的数据值的低位确定过程，将该候补值的前述低位字段数据值确定为一个值。
7.根据权利要求2或6所述的AD转换器，其特征在于，前述低位字段确定部将前述多个候补值的平均值确定为前述低位字段的数据值。
8.根据权利要求7所述的AD转换器，其特征在于，前述低位字段确定部将前述多个候补值中与前述多个候补值平均值之差小于等于预先指定的最大误差值的至少一个候补值的平均值确定为前述低位字段的数据值。
9.根据权利要求1所述的AD转换器，其特征在于，该AD转换器还具备符号确定部，其在确定前述高位字段以及前述低位字段的数据值之前，向前述多个比较器中的至少一个提供用于指定模拟阈值0的前述阈值数据，来确定前述模拟输入信号的符号。
10.根据权利要求1所述的AD转换器，其特征在于，该AD转换器还具备位数设定部，其设定前述数字输出信号的高位字段位数以及低位字段位数。
11.根据权利要求10所述的AD转换器，其特征在于，前述位数设定部根据已输出采样的前述数字输出信号的前述低位字段的多个候补值，变更前述高位字段位数以及前述低位字段位数。
12.一种AD转换方法，是输出将模拟输入信号数字化的数字输出信号的AD转换方法，其特征在于，该AD转换方法具备如下阶段：
高位字段确定阶段，其根据向分别比较前述模拟输入信号、和与所指定数字阈值数据相应的模拟阈值的多个比较器提供不同阈值数据所得到的多个比较结果，圈定前述数字输出信号中与高位字段相对应的数据值；
低位字段计算阶段，其使用前述多个比较器来计算与位于前述高位字段低位侧的低位字段相对应的数据值的多个候补值；
低位字段确定阶段，其根据前述多个候补值来确定与前述低位字段相对应的数据值。
13.一种AD转换程序，是通过计算机计算将模拟输入信号数字化的数字输出信号的AD转换程序，其特征在于，该程序使前述计算机具有如下各部的功能：
高位字段确定部，其根据向分别比较前述模拟输入信号和与所指定数字阈值数据相应的模拟阈值的多个比较器提供不同阈值数据所得到的多个比较结果，圈定前述数字输出信号中与高位字段相对应的数据值；
低位字段计算部，其使用前述多个比较器来计算与位于前述高位字段低位侧的低位字段相对应的数据值的多个候补值；
低位字段确定部，其根据前述多个候补值来确定与前述低位字段相对应的数据值。
14.一种AD转换控制装置，是控制用于输出将模拟输入信号数字化的数字输出信号的AD转换器，其特征在于，该控制装置具备：
高位字段确定部，其根据向分别比较前述模拟输入信号、和与所指定数字阈值数据相应的模拟阈值的多个比较器提供不同阈值数据所得到的多个比较结果，圈定前述数字输出信号中与高位字段相对应的数据值；
低位字段计算部，其使用前述多个比较器来计算与位于前述高位字段低位侧的低位字段相对应的数据值的多个候补值；
低位字段确定部，其根据前述多个候补值来确定与前述低位字段相对应的数据值。
CN2007800340444A 2006-09-13 2007-09-04 Ad转换器、ad转换方法、ad转换控制装置 Active CN101553985B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/520,436 2006-09-13
US11/520,436 US7477177B2 (en) 2006-09-13 2006-09-13 A-D converter, A-D convert method, and A-D convert program
PCT/JP2007/067215 WO2008032607A1 (fr) 2006-09-13 2007-09-04 Convertisseur a/n, procédé de conversion a/n, programme de conversion a/n et appareil de commande

Publications (2)

Publication Number Publication Date
CN101553985A true CN101553985A (zh) 2009-10-07
CN101553985B CN101553985B (zh) 2013-03-13

Family

ID=39183668

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800340444A Active CN101553985B (zh) 2006-09-13 2007-09-04 Ad转换器、ad转换方法、ad转换控制装置

Country Status (7)

Country Link
US (2) US7477177B2 (zh)
JP (3) JP4160629B2 (zh)
KR (1) KR101077599B1 (zh)
CN (1) CN101553985B (zh)
DE (1) DE112007002172T5 (zh)
TW (3) TWI345885B (zh)
WO (3) WO2008032607A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102857226A (zh) * 2012-09-26 2013-01-02 浙江大学 一种逐次逼近型模数转换器
CN107579738A (zh) * 2016-07-05 2018-01-12 创意电子股份有限公司 模拟至数字转换装置

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7605738B2 (en) * 2006-09-13 2009-10-20 Advantest Corporation A-D converter and A-D convert method
JP4308841B2 (ja) * 2006-11-08 2009-08-05 株式会社半導体理工学研究センター アナログ−デジタル変換器
US7773020B2 (en) * 2007-02-15 2010-08-10 Analog Devices, Inc. Analog to digital converter
JP4424406B2 (ja) * 2007-10-22 2010-03-03 ソニー株式会社 直並列型アナログ／デジタル変換器及びアナログ／デジタル変換方法
WO2009136480A1 (ja) * 2008-05-08 2009-11-12 パナソニック株式会社 フラッシュａｄ変換器、フラッシュａｄ変換モジュール及びデルタシグマａｄ変換器
KR20110036371A (ko) * 2009-10-01 2011-04-07 삼성전자주식회사 오디오 증폭기
KR101122462B1 (ko) * 2009-11-02 2012-03-02 고려대학교 산학협력단 축차 비교형 아날로그/디지털 변환기 및 시간-인터리브드 축차 비교형 아날로그/디지털 변환기
CN102545900B (zh) 2010-12-20 2015-05-20 意法半导体研发（上海）有限公司 用于模数(a/d)转换的系统和方法
JP5884648B2 (ja) 2012-06-04 2016-03-15 富士通株式会社 Ａｄコンバータ、及び、電子装置
US8842026B2 (en) * 2012-12-05 2014-09-23 Infineon Technologies Ag Symbol decoder, threshold estimation and correlation systems and methods
KR101291341B1 (ko) * 2013-01-07 2013-07-30 주식회사 하이드로넷 Mcu 내부의 adc 포트를 이용한 아날로그/디지털 변환기의 분해능 향상 장치 및 방법
US9755866B2 (en) * 2015-01-26 2017-09-05 9011579 Canada Incorporee Direct digital sequence detector and equalizer based on analog-to-sequence conversion
JP6736871B2 (ja) * 2015-12-03 2020-08-05 セイコーエプソン株式会社 回路装置、発振器、電子機器及び移動体
JPWO2017168485A1 (ja) * 2016-03-28 2019-01-31 オリンパス株式会社 逐次比較型ａ／ｄ変換回路
US10326957B2 (en) * 2016-12-05 2019-06-18 Tech Idea Co., Ltd. A/D converter and sensor device using the same
JP6736506B2 (ja) * 2017-03-14 2020-08-05 株式会社東芝 アナログ／デジタル変換回路及び無線通信機
JP6899287B2 (ja) * 2017-09-01 2021-07-07 株式会社日立製作所 逐次比較型アナログデジタル変換器
US10033400B1 (en) * 2017-10-18 2018-07-24 Schweitzer Engineering Laboratories, Inc. Analog-to-digital converter verification using quantization noise properties
WO2020173558A1 (en) * 2019-02-27 2020-09-03 Telefonaktiebolaget Lm Ericsson (Publ) Analog-to-digital converter circuit

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01191520A (ja) * 1988-01-27 1989-08-01 Sony Corp Ａｄ変換回路
JPH02104024A (ja) 1988-10-12 1990-04-17 Mitsubishi Electric Corp 逐次比較型アナログ・デジタル変換器
JPH02278918A (ja) 1989-04-19 1990-11-15 Sanyo Electric Co Ltd Ａ／ｄコンバータ及びそれを備えたマイクロコンピュータ
JP2714999B2 (ja) * 1990-11-28 1998-02-16 シャープ株式会社 アナログ／デジタル変換器
JPH04255113A (ja) 1991-02-07 1992-09-10 Sharp Corp アナログ／デジタル変換装置
JP3107231B2 (ja) * 1991-02-22 2000-11-06 ソニー株式会社 アナログデイジタル変換回路
JPH05152960A (ja) 1991-11-28 1993-06-18 Mitsubishi Electric Corp Ａｄ変換器
JPH05160727A (ja) 1991-12-05 1993-06-25 Mitsubishi Electric Corp Ａ／ｄ変換器
JPH06112827A (ja) * 1992-09-28 1994-04-22 Nec Corp セミフラッシュ型ａ／ｄ変換器
US5455583A (en) * 1994-06-07 1995-10-03 Louisiana Simchip Technologies, Inc. Combined conventional/neural network analog to digital converter
JPH08107354A (ja) * 1994-10-04 1996-04-23 Kawasaki Steel Corp パイプライン式逐次比較型ａ／ｄ変換器
US5581255A (en) * 1995-07-03 1996-12-03 Industrial Technology Research Institute Embedded subranging analog to digital converter
US6107949A (en) * 1997-02-24 2000-08-22 Lucent Technologies Inc. Flash analog-to-digital converter with matrix-switched comparators
WO1999004496A1 (en) 1997-07-18 1999-01-28 Microchip Technology Incorporated Improved successive approximation a/d converter
US6281828B1 (en) * 1998-03-19 2001-08-28 Kabushiki Kaisha Toshiba Analog/digital converter apparatus
CN1118139C (zh) * 1998-04-13 2003-08-13 中国科学院半导体研究所 一种高速、高精度模/数(a/d)转换器
US6177899B1 (en) * 1998-07-29 2001-01-23 Etrend Electronics, Inc. Analog-to-digital converter having multiple reference voltage comparators and boundary voltage error correction
EP1001534A2 (en) * 1998-10-07 2000-05-17 Yozan Inc. Analog to digital converter
EP1211812B1 (en) * 2000-10-31 2006-11-15 STMicroelectronics S.r.l. A/D conversion method in high density multilevel non-volatile memory devices and corresponding converter device
JP2003115763A (ja) * 2001-10-04 2003-04-18 Atsushi Iwata プログラマブルａ／ｄ変換器
JP2003273735A (ja) 2002-03-12 2003-09-26 Denso Corp Ａ／ｄ変換方法及び装置
US6741192B2 (en) * 2002-07-09 2004-05-25 Matsushita Electric Industrial Co., Ltd. A/D conversion method for serial/parallel A/D converter, and serial/parallel A/D converter
JP4004390B2 (ja) * 2002-11-28 2007-11-07 三洋電機株式会社 逐次比較型ａｄコンバータおよびマイクロコンピュータ
JP3717886B2 (ja) * 2002-12-18 2005-11-16 独立行政法人科学技術振興機構 プログラマブル・アナログ・デジタル変換器
US20040189504A1 (en) * 2003-03-31 2004-09-30 Agency For Science, Technology And Research Semi-flash A/D converter with minimal comparator count
JP4526919B2 (ja) * 2004-10-21 2010-08-18 ルネサスエレクトロニクス株式会社 Ａ／ｄ変換装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102857226A (zh) * 2012-09-26 2013-01-02 浙江大学 一种逐次逼近型模数转换器
CN102857226B (zh) * 2012-09-26 2014-12-24 浙江大学 一种逐次逼近型模数转换器
CN107579738A (zh) * 2016-07-05 2018-01-12 创意电子股份有限公司 模拟至数字转换装置

Also Published As

Publication number Publication date
US7479914B2 (en) 2009-01-20
DE112007002172T5 (de) 2009-07-23
JP4160629B2 (ja) 2008-10-01
CN101553985B (zh) 2013-03-13
WO2008032694A1 (fr) 2008-03-20
WO2008032607A1 (fr) 2008-03-20
KR101077599B1 (ko) 2011-10-27
TWI345884B (en) 2011-07-21
KR20090073137A (ko) 2009-07-02
JPWO2008032694A1 (ja) 2010-01-28
TW200828818A (en) 2008-07-01
US7477177B2 (en) 2009-01-13
JPWO2008032695A1 (ja) 2010-01-28
TW200830726A (en) 2008-07-16
TW200832928A (en) 2008-08-01
US20080068245A1 (en) 2008-03-20
JP4203112B2 (ja) 2008-12-24
WO2008032695A1 (fr) 2008-03-20
TWI345885B (en) 2011-07-21
US20080143574A1 (en) 2008-06-19
TWI340555B (en) 2011-04-11
JP4153026B2 (ja) 2008-09-17
JPWO2008032607A1 (ja) 2010-01-21

Similar Documents

Publication Publication Date Title
CN101553985B (zh) Ad转换器、ad转换方法、ad转换控制装置
CN103152049A (zh) 一种逐次逼近寄存器型模数转换器
CN105007079A (zh) 逐次逼近型模数转换器的全差分增量采样方法
CN104410419B (zh) 带有数字可编程选通窗的模数转换器
CN103531227A (zh) 具有电流控制器和降低的功率需求的存储器装置及方法
CN108988860A (zh) 一种基于sar adc的校准方法及sar adc系统
CN101207384B (zh) 模/数转换系统
CN104485957A (zh) 流水线模数转换器
CN110288510A (zh) 一种近传感器视觉感知处理芯片及物联网传感装置
CN109379082A (zh) 一种逐次逼近模数转换器
CN109936369A (zh) 一种混合结构sar-vco adc
CN104883190A (zh) 一种包含自适应增量调制的高精度模数转换器
CN102857226B (zh) 一种逐次逼近型模数转换器
CN101626240A (zh) 高速高精度流水线结构adc
CN104467845B (zh) 一种自适应电荷再分布模数转换器、转换方法及校准方法
CN101093997B (zh) Ad/da变换兼用装置
CN106656190A (zh) 连续逼近式模拟数字转换电路及其方法
CN108039890A (zh) 一种逐次逼近型adc电路及模数转换方法
CN102208912B (zh) 集成电路芯片中模数转换非线性误差修复电路结构及方法
CN104518798A (zh) 模拟数字转换装置及其方法
CN106656192A (zh) 基于栅压自举电路和分段全电容阵列的adc芯片电路
CN104660259A (zh) 一种自适应电荷再分布模数转换器、转换方法和校准方法
Carandang et al. Development of a low power 8-bit successive approximation register ADC in 90nm process technology for biomedical application
CN110868215A (zh) 一种自适应控制的高精度电流/频率转换电路
JPS63501671A (ja) トリムされていない１２ビットモノトニック全容量性ａ／ｄコンバ−タ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant