TWI345884B - Ad converter and ad conversion method - Google Patents
Ad converter and ad conversion method Download PDFInfo
- Publication number
- TWI345884B TWI345884B TW096134011A TW96134011A TWI345884B TW I345884 B TWI345884 B TW I345884B TW 096134011 A TW096134011 A TW 096134011A TW 96134011 A TW96134011 A TW 96134011A TW I345884 B TWI345884 B TW I345884B
- Authority
- TW
- Taiwan
- Prior art keywords
- bit
- value
- threshold
- conversion
- analog input
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
- H03M1/0643—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the spatial domain
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
-
- C—CHEMISTRY; METALLURGY
- C07—ORGANIC CHEMISTRY
- C07K—PEPTIDES
- C07K1/00—General methods for the preparation of peptides, i.e. processes for the organic chemical preparation of peptides or proteins of any length
- C07K1/14—Extraction; Separation; Purification
- C07K1/16—Extraction; Separation; Purification by chromatography
- C07K1/22—Affinity chromatography or related techniques based upon selective absorption processes
-
- C—CHEMISTRY; METALLURGY
- C07—ORGANIC CHEMISTRY
- C07K—PEPTIDES
- C07K14/00—Peptides having more than 20 amino acids; Gastrins; Somatostatins; Melanotropins; Derivatives thereof
- C07K14/435—Peptides having more than 20 amino acids; Gastrins; Somatostatins; Melanotropins; Derivatives thereof from animals; from humans
- C07K14/745—Blood coagulation or fibrinolysis factors
- C07K14/75—Fibrinogen
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
- H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
- H03M1/0658—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by calculating a running average of a number of subsequent samples
-
- A—HUMAN NECESSITIES
- A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
- A61K—PREPARATIONS FOR MEDICAL, DENTAL OR TOILETRY PURPOSES
- A61K38/00—Medicinal preparations containing peptides
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
- H03M1/144—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the steps being performed sequentially in a single stage, i.e. recirculation type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
- H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/80—Simultaneous conversion using weighted impedances
- H03M1/802—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices
- H03M1/804—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices with charge redistribution
Landscapes
- Chemical & Material Sciences (AREA)
- Health & Medical Sciences (AREA)
- Organic Chemistry (AREA)
- Life Sciences & Earth Sciences (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Medicinal Chemistry (AREA)
- Biochemistry (AREA)
- Biophysics (AREA)
- General Health & Medical Sciences (AREA)
- Genetics & Genomics (AREA)
- Molecular Biology (AREA)
- Proteomics, Peptides & Aminoacids (AREA)
- Gastroenterology & Hepatology (AREA)
- Hematology (AREA)
- Zoology (AREA)
- Toxicology (AREA)
- Analytical Chemistry (AREA)
- Analogue/Digital Conversion (AREA)
Description
2565lpif.doc 九、發明說明: 【發明所屬之技術領域】 發明是關於—種類比/數位—AD) =翻^及AD#換方法。本發明尤其是關於—種輸出已 =員比輸入信號數位化的數位輸出信號的ad轉換器以及 •V*-換方法。本巾*案與下述美國中請案相關。對於因 、=知、而允弄併入的指定國,參照下述申請案中所記載 白、内谷而併人本中請案,以作為本中請案的一部分。 1.美國專利申請案11/520436申請日〇〇 13日 【先前技術】 AD轉換器用以使類比信號轉換成數位信號。AD轉換 為可分為單位元(Single bit)方式及多位元方式,上述單 位兀方式是在1個時脈内對每〗位元進行逐個量化,上述 多位元方式是在1個時脈内對多個位元進行量化。作為單 位元方式的AD轉換器,已知例如逐次比較型AD轉換器 (例如,參照非專利文獻卜2、3)以及ΑΣ型AD轉換器。 作為夕位元方式的AD轉換器,已知例如快閃(flash )型 AD轉換器。 非專利文獻 1: Ricardo E.Suarez,Paul R.Gray and David A.Hodges,"An All-MOS Charge-Redistribution A/D Conversion Technique",IEEE International Solid-State Circuits Conference, 1974,P. 194-195,248
非專利文獻 2 : James McCreary and Paul R.Gray,’1 A 1345884 25651pif.doc
High-Speed, All-MOS Successive-Approximation Weighted Capacitor A/D Conversion Technique",IEEE International Solid-State Circuits Conference, 1975,P.38-39,211
非專利文獻 3 : JAMES L.McCREARY and PAUL· R.GRAY, uAll-MOS Charge Redistribution Analog-to-Digital Conversion Techniques-Part 1", IEEE JOURNAL OF SOLID-STATE CIRCUITS,VOL.SC-IO,NO.6, DECEMBER 1975,P.371-379
AD轉換器有時會在輸入信號中瞬間含有較大雜訊而 導致輸出錯誤的結果。尤其是逐次比較型的八〇轉換器,由 於自高位位元開始依序來確定值,因而當高位位元上在比 較結果中產生錯誤時’會輸出含有較大誤差的資料值。 為了解決上述問題,亦可考慮在輸入段t設置電容較 大的低通濾^器,以瞬間去除較大的雜訊。但是,具備上 述低通濾波器的AD轉換器的穩態時間(禮哗_ )變 晚,其結果使轉換時間變長。
【發明内容】 因此 …、f門:= 的目的在於,提供-種能夠 ϊΐίί=Γ轉換器以及AD轉換方法。該目的藉 由申1利_中賴立項所 精 又,附屬項規定本發日収為有_具^ 亦即,本發明的第丨形熊 已使類比輸入信號數位化的數位卜他轉換器’其輸出 備:位元選擇部,自數位輸祕轉換器具 15唬的咼位位元向低位位元 1345884 25651pif.doc 值進行比較。 本發明的第3形態提供-種A_換方法,用以輸出已 •.使類比輸入信號數位化的數位輸出信號,該AD轉換方法包 * 括以下步驟:自數位輸出信號的高位位元向低位位元依序 ,,擇各轉換縣位元;根據難對象位元的更高位位元確 定後的值,來確定表示各轉換對象位元的〇及丨的邊界值的 臨限值資料;將臨限值資料進行DA轉換而生成類比臨限 值’·在確定各轉換對象位元的值的轉換時間内的多個不同 日寸序中,將類比輸入信號與類比臨限值進行比較,並輸出 各時序中比較後所得的多個比較結果;以及根據上述多個 - 比較結果來確定各轉換對象位元的值。 . 本發明的第4形態提供一種AD轉換方法,用以輸出已 使類比輸入信號數位化的數位輸出信號,該AD轉換方法包 括以下步驟:根據向多個比較器供給互不相同的臨限值資 料而獲得的多個比較結果,來限定數位輸出信號中的預定 位7L數的高位區域所對應的資料值,上述多個比較器用來 Φ 分別將類比輸入信號與指定的數位臨限值資料所對應的類 比臨限值進行比較;利用上述多個比較器,來計算^位區 域的更低位侧的預定位元數的低位區域所對應的資料值的 多個候補值;根據上述多個候補值來確定低位區域所對應 - 的資料值;以及當欲計算低位區域所對應的資料值的多個 候補值時,使上述多個比較器中的第i比較器在確定丨位元 的值的轉換時間内的第〗時序中,將類比輸入信號與類比臨 限值進行比較,且使多個比較器中的第2比較器在上述轉換 1345884 25651pif.doc 時間内的與第1時序不同的第2時序中,验认 類比臨限值進行比較。^中將類比輪入信號與 再者,上述發明概要並未列舉出本發明的 徵,該些特徵群的次(sub)組合亦可成為發明。 要特 【實施方式】 以下藉由發明的實施形態來說明本發明的—個方面, 但是以下實施形態並未限定申請專利範圍的相關發明,且 實施形態中說明的所有特徵的組合未必均為發明之解 段所必須者。 、
(ANA^ TO ^ , 得、°。的、,,°構。AD轉換器1〇為逐次比 = ====數f化的數位 =期UD轉換週期)内將類比輪入^號的電^^= 成m位το的數位輸出信號。再者,m為大於等於 、 AD轉細〇包括取樣保持糾、位元選、= 值控制部20、DA觀、比較和 = 憶部28、時序控制部观及定序.器%。取樣㈣ ^匕輸γ言號進行取樣,並保持所取樣的類比輸入 作 ί::進 可在藉由,容器來對類 水亚在疋期間將電塵值VlN保持著。 位兀選擇部18自數位輪出信铲莕 兀依序選擇各轉換對象位元。作為^ ^ ^位3 可在每個㈣料,自^健柏 1345884 25651pif.doc J 序選擇各轉換對象位元。又,位元選擇部Μ 在自取向位位元起去除預定數的位元的位元區域内, 向低位位元依序選擇各轉換對象位元。此時, 位元起的歡數的位元,例如藉由快問型等 其他AD轉換器來進行AD轉換即可。 :限=制部20根據轉換對象位元的高位位元確定 後的值:來確定表示各轉換對象位元的〇及!的邊界值的 2=二。/即,臨限值控制部2〇根據記憶於記憶部 28中的確疋後的值來確定臨限值資料,該臨限 換對象位元的值為。的類比輸入信號 ==換對象位元的值為比輸入信號的範圍之 ^ 艮值控制部20在自數位輪出信號的高位 取得的範圍内表示中間值的資料值,作為臨限值資料2 如,臨限值控制部20使臨限值資料的位元數成為與數 出^虎的位讀(例如m位元)相同。繼而,臨限值控制 部20可輸出如下臨限值資料,亦即,使與轉換對象位^ 應的位的更高錄元成為與確定後的值㈣,使: 象位兀對應的位的位元成為! ’且使與轉換對象位元對庫 的位的更低位位元成為 —da轉換部22將臨限值資料進行da轉換而生成 臨限值。於本實施形射,DA轉換部22至少具有數位 出信號的位讀(m位元)的解析度,並賦予基準電麼^
12 1345884 25651pif.doc 以及接地電位(或基準電壓Vref以及負基準麵^ 作為基準電位。因此,da轉換部22可藉由對以則 示的=限值資料進行DA轉換,使與數位輸出信號可取得 的各負料值所對應範圍的邊界相一致的類比臨限值輸出: 比較部24在確定各轉換對象位元的值的轉換^間内 的多個不同時序巾’將類比輸人信號與類比臨限值進行比 較,並輸出各時序中比較後所得的多個比較結果。作為一 例,比較部24具有多個比較器5〇。多個比較器%分別將 類比輸入信號與類比臨限值進行比較。作為一例,當類比 輸入信號大於等於類比臨限值的比較結果產生時,多個比 較器5〇的每一個分別輸出L邏輯(〇),當類比輸入信號 小於類比臨限值的比較結果產生時,多個比較器5〇的每一 個分別輸出Η邏輯(1)。 此外,在確定各轉換對象位元的值的轉換時間内的第 1時序中,多個比較器50中的第1比較器5〇-1將類比輸 入h號與類比臨限值進行比較。又,在確定上述轉換對象 位元的值的轉換時間内的與第1時序不同的第2時序中, 多個比較器50中的第2比較器50-2將類比輸入信號與類 比臨限值進行比較。因此,多個比較器5〇可在確定各轉換 對象位元的值的轉換時間内的多個不同時序中,對類比輸 入信號與類比臨限值進行比較,並輪出各時序中比較後所 得的多個比較結果。 於本實施形態中,比較部24具有η個比較器50 (第1 比較器50-1〜第η比較器50-η)。此處,η為大於等於2 1345884 25651pif.doc 的整數 1個比較器50-1〜50-n分別在確定各轉 元的值的轉換時間内的互不相同的時序中, 號與類比臨限值進行比較。作為—例,n個比㈣ 5=彼此間的比較時序可以小於等於取樣時脈之&期二 對It在本實施形態中,比較部24可輪出在確 疋各#換對象位凡的值的轉換時間内不同的_ ^所得的η個比較結果。又,本實施職中,η個 益50-1〜50-n將類比輸入信號的電壓值v版與作為類比= 限值而供給的電壓值進行比較。 一 '、 位7L確疋部26根據自比較部24所輸出的多個比 果來確定各轉換縣位元龍(G或i)。作為 ^ 確定料可利㈣數確定方絲確定多個比較結果,以ς 疋各轉換對象h的值。繼而,位元確 轉換對象位元的值依序存儲於記憶部28 t。 ^位中料根據比較部24所具有的n個二 ;:==,=、小於等於- 出』;f由位元確定部%所確定的數位輸 每個AD轉換週期所確定的數位輸出值序輸出 時序控制部30對多個(本實施形態中為H交器 _制多個比較11 50各自 的類比輸人域與類比臨限值的比 時序控制部輕多個比較器”㈣〗味^在較 14 25651pif.doc Γ二=的轉換時間内的第】時序中進行比較。繼 在上η部30使多個比較器50中的第2比較器5〇 ^ f处轉換㈣内_第】時序不同的第2時序中進行比 時序控制部%可利用小於取樣時腺1個遇 ’ 邊里的延遲元件,來延遲該確定1位亓魈植B士門沾
第:比較時序的第1選通二 50-1根據第Ί序,第2選通信號。此時’ g 1比較器 值。又D ι-Γ"1信號來比㈣H錢與類比臨限 入信號_t^=5G·2根據第2選通信號來比較類比輸 個選通信號,上述多個選通仲心3G可生成多 控制部3G ’亦隔—移。又,時序 至第η選通彳ι \ %亚列地供給第1選通信號 脈㈣期_==此_味轉則、料於取樣時
部2〇、DA轉換部22等的;H乍;^擇部18、臨限值控制 號的取樣時序及保持時序 錢蚊齡輸入信 記憶於記憶部28中的^保持信號輸出,並控制 圖2表示本^:=的輸出時序等。 處理的流程。圖3表示;;實施^ f1Q的㈣數位轉換 數位轉換處理的時序圖之^的AD轉換器10的類比 15 (5 ) 2565lpif.doc 韓換、轉換處理開始時,首先,定序器32在每個AD 轉換週期内’反覆實施自步驟si2至步驟s (sil、S20、til〜U3)。 浐俘5換週期内’首先,定序器32藉由控制該取 ^ 12 (S12 > μ私序器32發出取樣指示時,取樣保持部12對類 取樣(tU〜tl2)。^序器32在取樣結束 二卜内U錄樣保持部12可紐彳轉動作(叫。當 =斋32發出保持的指示時,取樣保持部12保持所取樣 /_、比輸人^ (tl2〜tl3)。定序器32持續發出保持的 曰不直至邊AD轉換週期結束為止(tl3)。 恭山其次,定序器32使位元選擇部18動作。當定序器32 2動作開始的命令時,位元選擇部18與取樣時脈同步, 一丈位輸出k唬的區域的最高位位元向最低位位元逐個位 兀地依序選擇各轉換對象位元(si3、si8、⑴〜叫。繼 /立元選擇部18在選擇各轉換對象位元的時間内,分別 貫施自步驟S14至步驟S17為止的處理。 ^在各轉換對象位元的選擇時間内,首先,臨限值控制 邻—根據"玄轉換對象位元的更高位位元已確定後的值,來 =表示各轉換對象位元的Q及1的邊界值的臨限值資料 丘14 )。其次,DA轉換部22對η個比較器50的每一個 同地供給臨限值資料經DA轉換後生成的類比臨限值 I b 丄 5 ) 〇 其次,定序器32命令時序控制部30供給選通信號 1345884 25651pif.doc ( tl3)。當發出供給選通信號的命令,時序 控制。P 30對η個比㈣5〇的每—個供給彼此間的時序以 丄'於等,取樣時脈之週期的間隔*偏移的第i〜第^選通 η個比較态50的每一個在由對應的選通信號 所才曰疋的k序中’將由取樣保持部12保持的類比輪入信號 與由DA轉換部22供給的類比臨限值進行比較。 其次,位το確定部26例如以多數確定的方式來確定n 個比較器5G的比較結果,以此來確定轉換對象位元的值(〇 或1) (S17)。對隶向位位元至最低位位元為止的各個位元 貫施S14〜S17的處理後,位元確定部26可確定丨個取樣 的數位輸出信號的資料值。 一人疋序益32在已確定資料值之後(例如下一個 AD轉換週期中),命令記憶部28輸出數位輸出信號 (S19)。當定序器32發出輸出的命令後,記憶部”輸出 於步驟SH中所確定的數位輸出信號的整個區域的資料 值。繼而,AD轉換器10重複以上S12〜S19的處理,以 此輸出類比輸入信號所對應的時間序列的數位輸出信號。 圖4表示本實施形態的比較部24中所輸入的類比輪入 信號與雜訊分佈以及多個比較時序之一例。圖5表示本實 施形態的比較部24中所輸入的類比輸入信號經低通濾波 後的波形之一例以及未經低通濾波的類比輸入信號的波形 之一例。 如圖4所示’ AD轉換器1〇中所輸入的類比輸入信號 有h包含形成高斯分佈(Gaussian distribution )的熱雜訊。 17 工345884 2565lpif.doc 當包含熱雜訊時’類比輸入信號中偶爾會重疊較大的雜 訊。此處,當在選通信號職定㈣料產生=== 轉換益由於自向位位元開始依序確定各值,因而合在 向位位凡出現誤判斷時,會輸出具有較大誤差的資料i。 行低通、、』了 上述問題’亦可考慮對類比輸入信號進 如圖5所示,經低通濾波的類比輸入 心唬曰口間而延遲’由此使得轉換時間變長。 相對於此,利用本實施形態的Α 例如是以多數確定的方式來確二= 不冋的夕個比較結果,因而可消除 · 所造::影響,由此獲得正確的== 如圖5所不,利用AD轉換器10, Γ 產生延遲㈣況Τ,獲得轉tbH錢舰輸入信號 ⑹轉換後生成的資料值鱗號的積分波形經 實施形態的AD轉換哭10可在因此如上所述,本 度的AD轉換 ㈣㈣轉換輸實現高精 轉換=位24亦可根據隨機數來確定各 在含有與取樣時脈同步產生的週=:序:此,即使 部2 4而消_ 雜輯 、^料利用比較 序控制部30可根據隨機數來改變=的f響。例如’時 第!選通信號至第n選通錢的延^至的 亦可根據_辣確定各㈣· 比較料 (S ) 18 1345884 25651pif.doc 又,時序控制部30亦可使數位輸 轉換時間長於該預定位元的更高位位」。琥的預定位元的 如,時序控制部亦可使最低位1元H的轉換時間。例 域的最高位位元的轉換時間的例如2仵換時間為低位區 控制部30可對產生雜訊信號的可能,心,此’利用時序 值埠行高精度的ad轉換。 乂的低位位元的 圖6表示本實施形態中第〗
Μ轉換器40的結構及比較部24。本變荷再分配型 1 〇採用與圖i所示的本實施形態的AD轉;奐器==器 同的結構及功能,故以下僅說明不同點。、 目 本變形_仙轉換器10取代圖i所示的取樣保 2及DA轉換部22且具備圖6所干的蛩# 。電荷再分配型DA轉換請具有取樣保持部 的功能及DA轉換部22的功能。 在本變形例中’多個比較器5G各自的負輸人端子與地
、'接。當施加至正輸入端子的電壓大於等於施加至負輸
=端子的電壓(接地電位)時,多個比較器5〇各自輸出H =輯(1)’當施加至正輸入端子的電壓小於施加至負輪入 端子的電壓(接地電位)時,多個比較器5〇各自輪出L 邏輯(0)。 ,荷再分配型DA轉換器40具有取樣開關42、調節 &電各态43、第1〜第111電容器44_1〜44-m、調節用開關 苐1〜弟m輸入切換開關46-1〜46-m以及第1〜第m 位凡開關48-1〜48-m。再者,圖6中,m為臨限值資料的 1345884 25651pif.doc 位元數(大於等於2的整數。)。 在取樣保持信號指定”取樣,,時,取樣開 電路%的正輪入端子接地,在取樣保持信號 時,取樣開關42斷開比較電路40的正輪入^曰疋呆持 的連接。 ,知子與地之間 調節用電容器43的電容設為預定值c。 43的々一端連接於各比較器50 #正輪入端?。°°即用電容器 第1〜第m電容器44-1〜44_m依序 臨限值資料的各位元。亦即,第】電容器^ =位元的 位起的第1位元(最低位位元), L於自低 自低位起的第2位元,第3電容器44 =44·2對應於 第3位元,...,並且第m電容器从^^低位起的 第m位元(最高位位元)。將第】 的%、、、自低位起的 預定值c的2。倍0倍)即2V =体1的電容設為 電容設為預定值C的2】倍即2、C’,字f 2電容器44~2的 電容設為預定值C的22倍即2、c’,將第3電容器44-3的 器44-m的電容設為預定值c ’並且將第m電容 〜第m電容器44-1〜44-m的—端、^倍即2m-]xC。將第1 輸入端子。 接於各比較器50的正 當取樣保持信號指定,,取樣” 輸入信號VIN施加至調節用電容哭S。郎用開關45將類比 的正輸入端子連接的端子(以下彳Γ 43的未與各比較器5〇 —端)。當取樣保持信號指定,,保$ t,節用電容器43的另 接地電位施加至調節用雷玄哭、4,調節用開關45將 。43的另一端。 20 1345884 25651pif.doc 第1〜第m輸入切換開關46-1〜46-m分別對應於第] 〜第m電容器44-1〜44-m。當取樣保持信號指定,,取樣,, 時’第1〜第m輸入切換開關46-1〜46-m將類比輸入信號 VIN施加至第!〜第m電容器糾-丨〜料必的未與各比較器 的正輸入端子連接的端子(以下稱作第丨〜第m電容器 〜^4-m的另一端)。當取樣保持信號指定,,保持”時: ί二第m輸人切換開關46_1〜46_m將參考信號、或 接地^施加至第i〜第m電容器44]〜44_m的另一端。 第1〜第m位元開關佔心〜佔-爪依 的臨限值資料的各位元。 ==m位凡 自低位起的第1位元(最低位位元= 對應於自低位起的第2位元,第3 =開關格2 ,第3位元,...,並且第m位二:對應於自 元(最高位位 ^ =對應於 應的位元為H邏輯(1)护, j限值資料所對 48_m分別將參考 1, 〜第m位元開關48-1〜 容器44-!〜4“的另二應的第1〜第m電 L邏輯(〇) ·,第i田值·貝料所對應的位元為 ^也電位施加至所對 =叫〜如分別將 另一端。 弟弟电谷器44-1〜44_m& 調 2結構的電荷 即用電容器43以及 ^ A衿換盗40在取樣時,,, 端與地線連接,且〜弟m電容ϋ 44-1〜44必的一 V『因此,調節用電:::施加類比輪入信號的鶴 電…以及第!〜“電容器4: 21 25651pif.doc 〜4 4 - m在取樣時,可對類 樣。 了題比輸4摘電龜進行取 又,上述結構的電荷再分配型乃赫。 時,斷開調節用電容哭仏沾 ^換益40在保持 -端施加=!;;二一端與地的連接,且停止對另 蝴比物入乜唬的電壓值ν 器43在保持時,對各比較哭 ^ 口此調即用電容 的類比輸人信號的麵V二逆轉施加所保持 的連接。又1:,体1〜4‘m的-端與地 料輯⑴時I /當臨限值資料所對應的位元值為 另一端施加電塵Vref^值電体1〜44_m各自的 邏輯(0)時,料楚,田匕限值貝料所對應的位元值為L· —端施加接地電L第m電容器⑷〜^各自的另 容器調節用電容器43以及第1〜第爪電 加至各比較关50二刀別將下式⑴所表示的電壓V™施 〔較斋50的正輸入端子。 + + 二〜VlN:{ ( Vref/21 ) x ( Tm ) + ( VREF/22) X ( T ,) 式⑴中,T f2) + (VREF/2m)x(T】”...(i) (最低位位itUht不自臨限值資料的低位起第1位元 第2位元的邏=料值/2表示自臨限值資料的低位起 ΙΠ位元f Π» _λ_ ’ m表示自臨限值資料的低位起第 (取向位位元)的邏輯值。 〜、輪入彳„旒的電壓值大於等於臨限值資料所 22 < S > 1345884 25651pif.doc =臨限值電壓(式(1)中的中括號《内的式子所表示 則式(1)所表示的電壓Vth大於等於接地電位 (0 V)。又,甚麵认 員比輸入信號的電壓值VIN小於臨限值皆 =應的臨限值電壓,則式:二 接地電位(〇V)。 TH j、於 的比ί i果5G輪出—種表示接地電位與電屋、 大於等於接地I:。:: ’當式⑴表示的電廢VTH 的雷愿V ,盼,輪出^邏輯(0),當式(1)表示 TH小於等於接地電位時,輸Η邏輯⑴。 個比較Μ 5器4〇 ’可使多 值資料所對二:,輸入信號的電塵值、與臨限 電荷再分配^ 較。此外’利用上述結構的 進行,,取樣健^ 4G,可對類比輸入信號的電難 '因此,本變形例的AD轉換器1〇可 不1取樣保持部12,故結構簡化。 保持部AD轉換器1Q +,#以與設有取樣 將變小,故時^數17取斜,每《容ϋ 44的電容 本變形例的AD轉’=,因,可縮短取樣時間。又’ 保持部12同等的#;;。十中’富每個電容器44以與取樣 於多個電容哭44 :二“對類比輸人信號進行取樣時,包含 行AD轉換Γ ㈣訊得以平均化,因而可高精度地進 的結構。由態的第2變形例中AD轉換器10 例的AD轉換器1〇採用與圖1所示的
23 1345884 25651pif.doc 本實施形態的AD轉換器1〇大致相同的結構及功能,故對 於具有與圖1所示的部件大致相同的結構及功能的部件都 附以相同符號,以下僅說明不同點。 本變形例的時序控制部30產生選通信號,用以指定數 位輸出h號的1位元轉換時間内的多個時序。作為一例, k序控制部30可藉由鎖相迴路(phase Locking Loop,PLL ) 電路等而輸出將取樣時脈的頻率放大預定倍數後的選通信 號。 本變形例的比較部24具有比較器50以及比較結果記 憶部52。比較結果記憶部52在由選通信號指定的時序中, 將類比輸入信號與類比臨限值進行比較。 比較結果記憶部52包含串聯連接的1個或1個以上的 =存裔54-1〜54·η。初始段的暫存器54·1在由選通信號指 定的時序中提取並記憶比較器50的比較結果。第2段以後 的=存54-2〜54-η在由選通信號指定的時序中提取並記 ,則一段暫存器54_1〜54_(η-1)中已記憶的比較結果。 因此比較結果記憶部5 2可在確定各轉換對象位元的值的 轉換日可間内的多個不同時序中,記憶著對類比輸入信號與 類比臨限值進行比較後的多個比較結果。 本變形例的記憶部28根據記憶於比較結果記憶部52 的多個時序各自的比較結果’來確定各轉換對象位元的 利用上述本變形例的AD轉換器1〇,可與圖丨所示的 1Q同樣,在較㈣轉換時_實現高精度的 、。此外,根據AD轉換器1〇,可藉由一個比較器 24 1345884 25651pif.doc 5〇而輸出多個時序的比較結果,因而可 現AD轉換。 傅木貝 4變形例中,時序控㈣3G可使數位輸出信號 白j預疋位兀的轉換時間内的時序數,大於該預定位元的更 南位位換時間_時雜。作為_例,當轉換對 位7G為預定位元的更低位位元時’時序控制部3 轉 換對象位柄轉換__指定㈣序數,大於該預定^ 斤指定的時序數。因此,時序控制部30 了根據更4比較結果,以錄確㈣方絲 巧號的可能性更少的低位位元的值。因此,利用八二 換盗10可尚精度地進行AD轉換。 哭]明的實郷態的第3變形例中AD轉換 10的、,“冓。本變形例的八〇轉換器1〇採用 、 ^實施形態的AD轉換器1〇大致相同構以斤不 故以下僅說明不同點。 再次力月匕’ 本變形例的AD轉換器10包括 比較器m、選擇部116、高位區保持部112、多個 計算部120、低位區域確定部^ ^ 118、低位區域 制部m以及時序控制部30。取樣保二 限值控 持信號來對類比輸入信號進行取样、/卩112根據取樣保 輸入信號。作為-例,取樣保持二所取樣的類比 類比輸入信號的電壓值VIN進行取樣,可藉由電容器來對 的類比輸入信號的電壓值vIN在一:士並將電容器所取樣 多個比較器114的每一個將=間中保持著。 、 $保持部U2所保持 25 1345884 25651pif.doc 的類比輸入信號與由臨限值控制部126指定的 貧料所對應的類比臨限值進行比較。作為一例,夕個、值 • i 114的每一個可根據與數位輸出信號的資料值匕車父 • 位元數(例如,m位元(m為大於等於2的整數w二同 .限值資料來指定臨限值電壓,並將所指定的臨限值= 類比輸入信號的電壓值Vin進行比較。此時,^〜 多個比較器m的每一個可具有數位/類比轉= (Digital.Analog Converter,DAC ) 132 以及比較雷二 134°DAC132根據所指定的臨限值資料而輪出將袁考 的電壓值與地線之間以大致均等間隔劃分成2m段的多^固 電壓中的任一個電塵。比較電路134將取樣保持部112所 . 健的類比輸入信號的電壓值VIN與DAC132所輸出的臨 限值電麼,行比較。在本實施形態中,當比較器ιΐ4產生 類比輸入信號大於等於臨限值資料所對應的類比臨限值的 比^結果時,輸出L邏輯⑻,當比較器114產生類比輸 入信號小於臨限值資料所對應的類比臨限值的比較結果 _ 時’輸出Η邏輯(j )。 選擇,116將多個比較g 114分別輸出的多個比較結 果供給至尚位區域確定部118及低位區域計算部12〇。高 位區域1定部118根據對多個比較器114供給互不相同的 臨限值=貝料而獲得的多似較結果,來限定數位輸出信號 中預疋位元數的高位區域所對應的資料值。 低位區域計算部120利用多個比較器114,來計算高 位區域的更低位側的預定位元數的低位區域所對應的資料 < 3 ) 26 1345884 25651pif.doc 值的多個候補值。作為—例,低位區域計算部⑽可 將多個比較器m劃分而形成的多個群組的每一個】 列地計算低位區域所對應的資料值的候補值。低位區^ ^部122根據多個候補值來衫低位區域所對應的資= =憶部124記憶著由高位區域確定部118及低位區域 二22所確定的數位輸出信號的高位區域及低位區域 的貝料值。,限值控制部126根據高位區域讀定部川及 域計算部120的控制,來對多個比較器114分別輸 出應k的臨限值資料。此外,臨限值 = =號=及取樣簡信號,其t,上述選通信號用 m的比較時序;上述取樣保持信號用以指定 序,”112對類比輪入信號的取樣時序以及保持時 节:2 Γ邛3 〇對多個比較器114的每-個供給選通传 ?制夕個比較器m的每一個的類比輸入信; 較時序。更具體而言,當欲計算低位區域所 器:Ϊ的第?序控制部3〇使多個比較 > ,. 將類比輛入彳§號與類比臨限值進行比 控制部3〇使多個比較器n s士这批在U别入k唬與類比臨限值進行比較。因此,利用 T二430可減小由瞬間雜訊造成的比較器114的誤判 27 1345884 25651pif.doc 料值的多健補值㈣計算出低位區域所對應的資 個、二Γ::時序控制部30可利用小於該取樣時脈】 成指定第1味時序的第_ 4相及& 4 2比較時序的第2選通信號 比較态114-1根據第】選通信 'b 比臨限值。又,第2比較哭比較類比輸入信號與類 較類比輸入信號與類比臨限^據# 2選通信號來比 ?而生成多個選通信號,上述多===控制部 :於確定〗位元轉換時間的取樣時脈之:期:間:: 時,時v=:=::=:,_補值 供給多條選通信號,上述多條選通;々母二個並列地 寻於取樣時脈之週期的間隔而偏移。此外^時序以小於 =斤對應的資料值時,時序控制部 ^欠^高位 114供給共同的選通信號,用以指定大致m比較器 再者,高位區域只要是指低位 /比較時序。 高位側區域。同樣地,低位區域只元劃分後的 低位位元的位置即可,並不限於將數S3區域的相對 元劃分後的低位側區域。 則出4號的所有位 圖9表示本實施形態的奶轉換器】〇的類比數位處理 (S ) 28 1345884 25651pif.doc 的谷步驟。百先,AD轉換器10在取樣階段(S1),對類 比輸入信號進行取樣。在取樣結束後,AD轉換器1〇保持 所取樣的類比輸入信號,直至高位區域確定階段(s^w 及低位區域確定階段(S3)結束為止。 其次,在高位區域確定階段(S2),AD轉換器至 少,行-次慨較器1M騎多位元轉換處理來確 疋寊料值的確疋階段(南位確定階段),以確定數位輸出芦 號的高位區域所對應的資料值。其次,在低位區域確定^ 段j S3) ’ AD轉換n 1G同時進行多個逐次比較處理,二 計算出數位輸出信號的低位區域所對應的資料值的多個候 補值,並根據上述多個候補值來確定出—個資料值。盆欠、, 在輸出階段(S4),AD轉換器1G輸出高位區域確定階段 (,及低位區域確定階段(S3)所確定的數位輪出信^ 的整個區域的資料值。 茂 * 轉換器10在每個轉換週期重複以上的階
轉換器10可在每個轉換週期輸出類比輸入 =4換成數位值後的資料值。再者,A 之後進 域確定階段(s3),亦可在該轉換週期 的資料ί又(S4) ’以輸出該轉換週期内轉換而成 -糾圖I0表示在以下情況時AD轉換器1〇的轉換處理之 m實r、t在ΐ位區域確定階段(S2)中使多個比較器 貝&夕4換處理’並在低位區域確定階段(S3) 29 1345884 25651pif.doc 使夕個比較β 114分別實施逐次比較處理。 再者,作為—例,圖10表示如下情形:設a<b<c< d<e<f (a〜f為大於等於!的整數),在高位區域確定階 段jS2),分別確定數位輸出信號的自高位起第a〜b位元 的為料值(D[a . b])以及自高位起第c〜d位元的資料值 (D[c : d]) ’並且在低位區域確定階段(S3),確定數位輸 出信號的自鬲位起第e〜f位元的資料值(Davg[e:f^)。又, Sa限值資料的位元數表示與數位輪出信號具有相同位元數 的情形。又,圖10中,步驟S111中表示臨限值的刻度與 步驟S112中表示臨限值的刻度之間所連的虛線,表示同 值的臨限值。圖1〇中,8112與83之間的虛線亦如此。 作為一例,高位區域確定部Π8在高位區域確定階段 (S2),可進行多次利用多個比較器114進行多位元轉換 處理來確定資料值的確定階段(高位確定階段),以確定數 位輸出信號的高位區域所對應的資料值。作為一例,如圖 10所示’高位區域確定部118可藉由第1高位確定階段 (sill )來確定第a〜b位元的資料值(D[a : b]),其次, 可藉由第2高位確定階段(S112)來確定第位元的資 料值(D[c : d])。 在第1高位確定階段(S111),高位區域確定部118 控制臨限值控制部126,並將高位區域所對應的資料值互 不相同的臨限值資料並列地供給至多個比較器114的每一 個。作為一例,高位區域確定部118可在第1高位確定階 段(S111 ),將第a〜b位元的資料值互不相同而其他位元 30 1345884 25651pif.doc 值彼此相同(例如〇)的臨限值資料,並列地供仏 夕=比較益114的每一個。作為一例,高位區域確定^ 118為了自多個比動;$Ί1 ^ #乂盗1】4分別產生例如將大於等於〇、 地劃r(㈣段而形 、, 版值電壓,可對多個比較器114的每一個 並列地供給互不相同的臨限值資料。
在^ 1南位確定階段(S111),供給有臨限值資料的多 個比較S 114的每—個,對類比輪人信號是否大於等於符 合對應的臨限值資料的類比值進行比較。高位區域確定部 118根據多個比較器n4的比較結果,將高位區域的資料 值限定於下述兩個臨限值資料之間,亦即,產生類比輸入 #號大於等於該臨限值資料所對應的類比值的比較結果的 最大臨限值資料,以及產生類比輸入信號小於該臨限值資 料所對應的類比值的比較結果的最小臨限值資料。作為一 例’高位區域確定部118可將數位輸出信號的高位區域的 資料值確定為下述最大臨限值資料的高位區域的值,亦
即’此最大臨限值資料產生類比輸入信號大於等於該臨限 值資料所對應的類比值的比較結果。在本例中’高位區威 確定部118可將數位輸出信號中的第a〜b位元的資料值’ 確定為下述最大臨限值資料的第a〜b位元的資料值,亦 即,此最大臨限值資料產生類比輸入信號大於等於該臨限 值資料所對應的類比值的比較結果。 其次,在第2高位確定階段(S112),高位區域確定 部118控制臨限值控制部126,以將該階段中應確定的高
31 1345884 25651pif.doc 位區域所對應的資料值互不相同而其他位元的資料值彼此 相同的臨限值資料,並列地供給至多個比較器114的每一 個。此時,高位區域確定部供給臨限值資料,將至前 一階段為止資料值已確定的區域的值設定為該已確定的資 料值。作為一例,高位區域確定部118可向多個比較器114 的每一個並列地供給臨限值資料,該臨限值資料中,將第 a〜b位元設定為第1高位確定階段(sm)所確定的資料 值,將第c〜d位元設定為互不相同的資料值,且將第e〜 f位7G 5又疋為相同的貢料值(例如〇 )。 作為一例,高位區域確定部118為了產生將下述範圍 大致均等地分成2(d_e+n段而形成的2(d_c+1)個臨限值電壓, 可對多個比較态114的每一個並列地供給互不相同的臨限 值資料,上述範圍是指大於等於最大臨限值資料所對應的 臨限值電壓丑小於等於最小臨限值資料所對應的臨限值電 壓,其中,上述最大臨限值資料是指在前—階段產生類比 輸入信號大於等於該臨限值資料所對應的類比值的比較結 果的最大臨限值資料,上述最小臨限值資料是指在前一階 段產生類比輸入信號小於該臨限值資料所對應的類比值的 比較結果的最小臨限值資料。 在第2南位確定階段(S112),供給有臨限值資料的 多個比較器114分別對類比輸入信號是否大於等於符合對 應的臨限值資料的類比值進行比較。高位區域確定部 根據多個比較器114的比較結果,將該階段應確定的高位 區域的資料值限定於下述兩個臨限值資料之間,亦即,產 32 1345884 25651pif.doc
生類比輸入信號大於等於該臨限值資料所對應的類比值的 比較結果的最大臨限值資料,以及產生類比輸入信號小於 該臨限值㈣所對應賴比值的啸結果的最小臨限值資 =°作為一例’高位區域確定部118可將數位輸出信號的 南位區域的資料值確定為下述最大臨限值資料的高位區域 的值,亦即,此最大臨限值資料產生類比輸入信號大於等 於該臨限值資料所對應的類比值的比較結果。在本例中, 高位區域確定部118可將數位輸出信號的第c〜d位元的資 料值確定為下述最大臨限值資料的第c〜d位元的資料 值,亦即,此最大臨限值資料產生類比輸人信號大於等於 該臨限值資料所對應的類比值的比較結果。 如上所述,高位區域確定部118在高位區域確定階段 (S2) ’至少進行一次利用多位元轉換處理來確定資料值 的確定階段(高位確定階段),以將高位區域所 值確定為一個值。 貝竹
再者,在多位元轉換處理中’高位區域確定部118例 如可在每個轉換週期,變更所產生的多個臨限值資料盘供 給有該多舰限值㈣的多侃㈣114的對顧係^ 為一例’高位區域確定部118可根據隨機數來變更多個臨 限值資料與多個比較器114的對應關係。因此,利用AD 轉換器1G可使辣比較器1M之間的精度不均現 化,因而可減少雜訊。 其次,在低位區域 及低位區域確定部 高位區域確定階段(S2)結束後, 確定階段(S3),低位區域計算部12〇 1345884 25651pif.doc 122同時實施多個逐次比較處理 號的低位區域所對應的資料值的多;候補:,數出信 多個候補值來確定—個資料值。、值亚根據上述 •在低位區域確定階段(S3),低位 制臨限值控制部126,並對多 4。十异。P 120控 處理’猎此來計算低位區域所對應的資料^ = ^ 值。亦即,低位區域計算部12〇使多 1候補 =纽:細作,以並列地計算出 =一多個候補值 個比較器„4分別對應於逐次比較處理而二 计第e〜f位兀的多個候補值。 所叶域4定部122根據低位區域計算部120 的二個候補值,來確定低位區域所對 :值:Cl低位區域確定部122可將多個候補值的平 =確疋為低位區域的資料值。再者,作為—例 可,候補值中與多個候補值的平均值二 的最大誤差值的至少_個候補_ ===低錄域的資料值。因此,_低位區域確定 :122,南精度韓轉換。又,低位區域確定㈣ 平均值的小數點後的值’確咖 輸出k號中較該低位區域更低位的資料值。 作為-例,低位區域計算部12〇可利用比較器ιΐ4進 34 1345884 25651pif.doc 行如下的逐次比較處理。 首先’低位區域計算部120將下述候補值的初始值設 定為臨限值資料,此候補值即’將高位區域確定階段(S2 ) 中由高位區域確定部118所確定的資料值設為高位區域的 資料值,且將0設為低位區域的資料值。再者,亦可取代 上述情況’低位區域計算部120將下述候補值的初始值設 定為臨限值資料,此候補值即,將由高位區域確定部118 所確定的資料值設為高位區域的資料值’且將1設為低位 區域的資料值。 繼而’低位區域計算部120對自低位區域的最高位位 元至最低位位元為止的各位元,自最高位位元起依序將候 補值中該位元設為1的臨限值資料供給至該群組的比較器 114°亦即,低位區域計算部12〇自初始值的狀態開始,將 自低位區域的最高位位元至最低位位元為止依序設為1的 候補值作為臨限值資料而並列地供給至多個比較器的 每一個,並且使多個比較器114分別對類比輸入信號與已 供給的臨限值資料所對應的類比值進行比較。 取而代之,在將I設定為低位區域資料值的候補值的 初始值,,低位區域計算部120可對自低位區域的最高位 位兀至最低位位元為止的各位元,自最高位位元起依序將 ,補值中该位元設為〇的臨限值資料供給至該群組的比較 4亦即,低位區域計算部120可自初始值的狀態開 °字自低位區域的最高位位元至最低位位元為止依序設 、、t侯補值作為臨限值資料而並列地供給至多個比較器 35 1345884 25651pif.doc 114的每一個,並且使多個比較器114分別對類比輸入信 號與已供給的臨限值資料所對應的類比值進行比較。 繼而’低位區域計算部120對自低位區域的最高位位 元至最低位位元為止的各位元’根據比較器114的比較結 果’在類比輸入信號大於等於臨限值資料所對應的類比臨 限值時’使候補值的該位元成為1 ’在類比輸入信號小於 類比臨限值時,使候補值的該位元成為〇,以此來更新候 補值。亦即,低位區域計算部120對多個比較器114的每 一個,在自低位區域的最高位位元起將位元值依序設為j 的各時序中,當類比輸入信號大於等於臨限值資料所對應 的類比臨限值時’將該時序中設為1的候補值的位元更弃= 為1 ’當類比輸入信號小於臨限值資料所對應的類比臨限 值時,將該時序中設為1的候補值的位元更新為〇。 取而代之,在將1設定為低位區域資料值的候補值的 初始值時,低位區域計算部12G在類比輸人錢大於臨限 值資料所對應的類比臨限值時,使候補值的該位元成為 卜在類比輸人信號小於等於類比臨限值時,使候補值的該 位7L成為0,以此來更新候補值。亦即,低位區域計算部 120可對多個比較器114的每—個’在自低位區域的最高 起將位元值依序設為G的各時序,當類比輸入信號 :臨限值貝料所對應的類比臨限值時,將該時序 ^的候補值的位元更新為!,當類比輸人信號小於等於=限 值貝料所對應的類比臨限值時’將該時序 值的位元更新為〇。 访中叹為〇的候補 36 1345884 25651pif.doc 如上所述 低伹區域計鼻部120自初始值(所有位元 均為〇)狀_始’自高健元起依序將位元設為】來使 候補值變化’並且根據味結果依序更新賴值中設為i 的位元值,s此可自高錄元域每—位元逐個地進行類 比數位轉換。 '
-繼而,低位區域計算部12〇將直至低位區域的最低位 $兀為止對候補錢新後所得的候補值供給至低位區域確 定部122三如上所述,在低位區域確定階段(S3)中,低 位區域計算部12 0可利用並列的逐次比較處理來確定低位 區域所對應的多個候補值。 再者,作為一例,低位區域計算部120亦可進—步在 時間^向上進行多次並列的逐次比較處理。亦即,低位區 域計算部120亦可進行(m為大於等於i的整數)利 用逐次比較處理來計算多個候補值的處理。並且,低位區 域確定部122可根據低位區域計算部120所計算出的多個 候補值,來確定低位區域所對應的資料值。作為一例,低 位區域確定部122可將多麵補值的平均值確定為低位區 域的資料值。 圖π表示本實施形態的電腦19〇〇的硬體結構之一 例。本實施形態的電腦!9〇〇具備中央處理單元(c:entral processing unit,CPU)周邊部、輸入輸出部以及既有 (legacy)輸入輸出部,其中,上述cpu周邊部具有藉由 主機控制器(host controller ) 2082而相互連接的 CPU2000 RAM (Random-access memory ’ 隨機存取記憶 37 1345884 25651pif.doc 體)2020、繪圖控制器(graphic controller) 2075以及顯示 裝置2080;上述輸入輸出部具有藉由輸入輸出控制器2〇84 • 而與主機控制器2082連接的通訊介面2030、硬碟驅動器 . 2040以及CD-R0M驅動器2060 ;上述既有輸入輸出部具 有與輸入輸出控制器2084連接的唯讀記憶體(Read_only memory ’ ROM) 2010、軟碟驅動器2〇5〇以及輸入輸出晶 片 2070。 φ 主機控制器2082用於連接ram2020、CPU2000以及 繪圖控制态2075,上述CPU2000以高傳輸率對RAM2020 進行存取。CPU2000根據儲存於r〇M2〇i〇以及RAM2020 - 中的程式而動作,以對各部進行控制。繪圖控制器2075 取付CPU2000等在設於RAM2020内的碼框緩衝器(fr繼 buffer)上產生的圖像資料,並顯示於顯示裝置2080上。 亦可取而代之,繪圖控制器2〇75的内部包含用以儲存 CPU2000等所生成的圖像資料的碼框緩衝器。 輸入輸出控制器2084將主機控制器2〇82、較高速的 • 輸入輸出裝置所在的通訊介面2030 '硬碟驅動器2_以 及CD-ROM驅動器2060相連接。通訊介面2〇3〇經由網路 而與其他裝置進行通訊。硬碟驅動器2040用以存儲電腦 丨__〇>咖所使罐式以及㈣。CDH - 動裔2060自CD-ROM2095讀取程式或資料,並經由 RAM2020而供給於硬碟驅動器2〇4〇。 ^,輸入輪出控制器2084上連接有R〇M2〇1〇、軟碟 驅動器2050、以及輸入輸出晶片雇之類的較低速的輸 38 1345884 25651pif.doc 入輸出裝置。ROM2010用於儲存電腦19〇〇啟動時所執行 的啟動程式(boot program)以及依賴於電腦19〇〇的硬體 的程式等。軟碟驅動器2050自軟碟2090讀取程式或資料, 並經由RAM2020而供給於硬碟驅動器2〇4〇。輸/輸出晶 片2070經由軟碟驅動器2050以及例如平行埠、串聯埠、 鍵盤埠、滑鼠埠等而連接各種輸入輸出裝置。
經由RAM2020而供給於硬碟驅動器2〇4〇的程式由使 用者提供,並儲存於軟碟2090'CD-R〇M2095或積體電路 (Integrated circuit,iC)卡等記錄媒體中。程式可自記錄 媒體中讀出,並經由RAM2020而安裝於電腦簡内的硬 碟驅動器2040中,且在CpU2〇〇〇中執行。
安裝於電腦1900内並使電腦1900作為AD轉換器1〇 的控制裝置而發揮功能的程式’包括位元選擇模组 ^她)、臨限值控糖組、位元確定触、記憶模組、 二2:〇二核組以及定序器模組。該些程式或模組使 CPU2000寻運行’並使電腦觸分別作為位元選擇部. =空二部20、位元較部26、記憶部28、時序控制 邛3〇以及疋序器32而發揮功能。 々的程式韻組亦可儲存於外部記憶媒體中。 軟碟雇、cd_RqM2q95 〇卜, MO) 等光學記錄媒體、磁光碟(Magnet-〇Ptical, 又t磁記錄媒體、磁帶媒體、IC卡等半導體記憶體 在與相通訊網路或網際網路連接的 舰系統中的硬碟或RAM綠«置用作記錄媒體,並 39 1345884 2565 lpif.doc 將程式經由網路而供給於電腦1900。 以上使用貫施形態對本發明的一個方面進行了說明, 但本發明的祕並未限定於上述實施賴中記載的範 圍,可對上述實施職進行多種㈣^良。由申請專利 範圍的記載可日_得知,上述變更或改良後的形態亦可包 含於本發明的技術範圍内。 【圖式簡單說明】
器10的結構。 斋10的類比數位 圖1表示本發明的實施形態中AD轉換 圖2表示本發明的實施形態中AD轉換 轉換位元確定部26。 圖3表示本發明的實施形態中AD轉換器 轉換處理的時序圖之一例。 、數位 圖t表示本發明的實施形態的比較部24中所輸入的類 比輸入彳§號與雜訊分佈以及多個比較時序之一例。 、
圖5表示本發明的實施形態的比較部24中所輸入的類 比輸入信號經低通濾波後的波形之一例以及未絲、 的類比輸入信號的波形之一例。 、' 錢 圖6表示本發明的實施形態的第丨變形例 型DA轉換器40的結構及比較部24。 可再刀 圖7表示本發明的實施形態的第2變形例中ad 10的結構。 。 器 圖8表示本發明的實施形態的第3變形例中轉換 10的結構。 、 圖9表示第3變形例中AD轉換器1〇的類比數位處理的 < S ) 40 1345884 25651pif.doc 各步驟。 圖10表不在以下情況時AD轉換器1〇的轉換處理之一 - 例,亦即,在兩位區域確定階段(S2)中使多個比較器14 貝她夕位元轉換處理,並在低位區域確定階段(幻)使多 •個比較器14中的各個比較器實施逐次比較處理。 圖表示本發明的實施形態中電腦1900的硬體結構 之一例。 【主要元件符號說明】 籲 10: AD轉換器 12、112 :取樣保持部 • 14、114、50_1 〜50-Π :比較器 18 :位元選擇部 2〇 126·臨限值控制部 22 I DA轉換部 24 :比較部 26 :位元確定部 • 28、124 :記憶部 30 :時序控制部 32 :定序器 40.龟荷再分配型Da轉換器 - 42 :取樣開關 43 .調節用電容器 斗4·1〜44-m :電容器 45 ·調節用開關 41 1345884 25651pif.doc 46-1〜46-m :輸入切換開關 48-1〜48-m :位元開關 50、134 :比較電路 52 :比較結果記憶部 54-1〜54-n :暫存器 116 :選擇部 118 :高位區域確定部 120 :低位區域計算部 122 :低位區域確定部
132 : DAC 1900 :電腦
2000 : CPU
2010 : ROM
2020 : RAM 2030 :通訊介面 2040 :硬碟驅動器 2050 :軟碟驅動器 2060 : CD-ROM 驅動器 2070 :輸入輸出晶片 2075 :繪圖控制器 2080 :顯示裝置 2082 :主機控制器 2084 :輸入輸出控制器 2090 :軟碟 42 1345884 25651pif.doc
2095 : CD-ROM 51 :取樣階段 52 :高位確定階段 'S3 :低位確定階段 S4 :輸出階段 S11〜S20 :步驟
Sill、S112 :高位確定階段 til〜tl3 :選通信號
Ti-Tm :邏輯值
43
Claims (1)
1345884 25651pifl 爲第96134011號中文專利範圍無劃線修 十、申請專利範圍: 年1! %%正替換頁 修正日期:99年12 ---- 1.一種AD轉換器,輸出已使類比輸入信號數位化的 數位輸出信號,該AD轉換器包括: 位元選擇部’自上述數位輸出信號的高位位元向低位 位元依序選擇各轉換對象位元; 臨限值控制部,根據上述轉換對象位元的更高位位元 已確定後的值,來確定表示上述轉換對象位元的〇及i的 邊界值的臨限值資料;
DA轉換部,將上述臨限值資料進行DA轉換而生成 類比臨限值; 比較部,在確定上述轉換對象位元的值的轉換時間内 的多個不㈣序中,將上述類比輸人信號與上賴比臨限 值進行比較,並輸出各時序中比較後所得的多個比較結果; 位元確定部,根據上述多個比較結果來確定上述轉換 對象位元的值;以及 記憶部,記憶由上述位元確定部所確定的資料值。
2. 如申請專利範圍第1項所述之AD轉換器,其中 上述位元確定部以多數確定的方式而確定上述多個比 較結果,以確定上述轉換對象位元的值。 3. 如申請專利範圍第1項所述之AD轉換器,其中 上述比較部包括多個比較器,分別對上述類比輸入信 號與上述類比臨限值進行比較, 該AD轉換器更包括時序控制部,控制上述多個比較 器各自的上述類比輸入信號與上述類比臨限值的比較時 44 工345884 修正日期:99年12月27日
25651pifl 爲第96134011號中文專利範圍無劃線修正本 序,且 —上述時序控制部使上述多佩較財㈣丨比較器在 確定上述轉換對象位元的值的轉換時間内的第^時序 二H ’且使上述多個比較11中的第2比較財__ 間内的與上述第1時序不同的第2時序中進行比較。 4·如申請專利範圍第3項所述之八〇轉換器,其中 上述時序控制部利用小於取樣時脈!個週期的延 使確定上述數位輸出信號的1位元轉換時 間=該取樣時脈延遲,以生成指定上述第i時序的第 通信號以及指定上述第2時序的第2選通信號, 、 μ於上Ϊ第1味器根據上述第1選通信縣比較上述類 比輸入jg號與上述類比臨限值, 、 心上Ϊ第2比較器根據上述第2選通信號來比較上述類 比輸入4號與上述類比臨限值。 5.如申請專利範圍第3項所述之沾轉換器, 6·如申請專利範圍第!項所述之沾轉換器, 換睹2括時序控制部’在上述數位輸出信號的1位元轉 換%間内,產生可指定多個時序的選通信號; 上述比較部包括: ~ 比較器,在由上述選通信號指定的時序中 比輸入信號與上述類比臨限值進行比較;以及、’、 比較結果記憶部,包括串聯連接的1個或!個以上的 45 1345884 25651pifl 爲第96134011號中文專利範圍無劃線修正本 [99. 10. 2 7- 年月日修止替換頁 修正曰期:99年12 ^-Τ7Β·一-—- 暫存器’其_初始段的暫存器在由上述選通信號指定的時 序中提取並記憶上述比較器的比較結果’而第2段以後的 暫存器在*上述選通信號指定的時序巾提取並記憶前一段 暫存器所記憶的比較結果;且 上述位元確定部根據記憶於上述比較結果記憶部中的 上述多個時序的各自的上述比較結果,來確定上述轉換對 象位元的值。 7. 如申請專利範圍第6項所述之AD轉換器,其中 上述時序控制部使上述數位輸出信號的預定位元的轉 ,時間内㈣序數’大於該預定位元的更高錄元的轉換 吩間内的時序數。 8. 如申咕專利範圍第1項所述之ad轉換器,其中 上述比較部根據隨機數來確定上述轉換時間内的多個 不同時序。 叙L ^AD轉換器,輸出已使類比輸入信號數位化的 數位輸出信號,該AD轉換器包括: 多個比較器’分別將上述類比輸入信號與指 臨限,資料㈣應的類比臨限值進行比較; =位區,確定部,根據對上述多個比較器供給互不相 二的臨限值胃料而獲得的多個比較結果,総定上述數位 輸出信號中的財位元數的高位區域所對應的資料值; ▲低位區域β十舁部,利用上述多個比較器,來計算上述 南位區域的更低位側的預定位元數的低位區域所對應的 料值的多個候補值; ’貝 46 25651pifl _ 96134(m號中文專利範圍無劃線修正本 低位區域確定部,根據上述多個候補值來確定上述低 位區域所對應的資料值;以及
時序控制。[5’备欲计算低位區域所對應的資料值的多 固候補值4 ’使上述多個比較器中的第丨比較器在確定1 ^元的值的轉換時間内的第i時序中,將上述類比輸入信 ^與上述值進行比較,域上述多伽較器中的 弟2比較器在上述轉換時間_與上述第丨時序不同的第 ^時序巾’將上述類比輸人錢與上_比臨限值進行比 10.-種AD轉換方法,輸出已使類比輸入信號數位化 的數位輸出信號’該AD轉換方法包括以下步驟: 自上述數位輪出信號的高位位元向低位位元依序選擇 各轉換對象位元; ,據上述轉換對象位元的更高位位元已確定後的值, 來確疋表示上述轉換對象位元G及丨的邊界值的臨限值 料; '
修正日期:99年12月27曰
將上述臨限值資料進行〇八轉換而生成類比臨限值; _在確定上述轉換對象位元的值的轉換時間内的多個不 同的時序巾,將上述類比輸人錢與上賴tb臨限值進行 比較’並輸&各時序巾比較後所得的乡舰較結果;以及 根據上述多個比較結果來確定上述轉換對象位元的 值。 U·—種AD轉換方法’輸出已使類比輸入信號數位化 的數位輸出信號,該AD轉換方法包括以下步驟: 47 1345884 25651pifl 爲第96134011號中文專利範圍無劃線修正本 修正日期:99年12月27日
根據向多個比較益供給互不相同的臨限值資料而 的多個比較結果,來限定上述數位輸出信號中的預定= 數的高位區域所對應的資料值,上述多舰較器用來分^ 將上述類比輸人信號與指定的數位臨限值資制對應的 比臨限值進行比較; 利用上述多舰較器,來計算上述高位區域的更低位
側的預定位元數的低位區域所對應的資料值的多個候補 值, 根據上述多個候補值來確定上述低位區域所對應的資 料值;以及 ' 當欲计异低位區域所對應的資料值的多個候補值時, 使上述多個比較器中的第1比較器在確定1位元的值的轉 換時間内的第1時序中,將上述類比輸入信號與上述類比 臨限值進行比較,且使上述多個比較器中的第2比較器在 上述轉換時間内的與上述第1時序不同的第2時序中,將 上述類比輸入信號與上述類比臨限值進行比較。
48 1345884 爲第96134011號中文圖式無劃線修正本 修正日期:99年12月27日 A9 \2, 2 7 年月曰學正替換頁
10 1345884 12. 2 r- 年月日修正替換頁
圖2 1345884 .99. 19 ^ : __ 年S曰修正替換頁
1345884 fQn_ 9y. 12 ο 年f H多正替换頁
類比臨限值 類比輸入信號
4 類比輸入信號經低通濾波 後的波形
對該期間進行積分
向比較部24中輸入的 類比輸入信號的波形 1345884 ι99. 12. 2 7 年月Q修正替換頁
凾6 ISPMi 硪韋3昏^')
40 1345884 ,99. 12. 2 7 年月曰疹正替设頁
1〇 ^ 1345884 迦U-^子-年月曰修势换頁
.126 薛浔命玆窆娈 .桊莽-it薄 ititii?錁 ! r30 yl&"m.麻衅$ ϊ»ί——
S' 鎳 VRE^IVREF 132 ‘二/, U U IS \r 124 1345884 13. ay- 年月日修正替頁 λί S1 f S2 ^^^^ 凾9 靠圧硃芻 S4 S3 B#s IV 1345884 12. P7 年月日修正頁 vml- f <-2 VH s 10 -^ If £s fv 12:. Dn〔?:f〕 Blook η f 1T
Y'Davgtelf〕 Dtosr-1〔a: f〕= D〔a:b〕+DI—1C: dl_i+Davgl—lCB·: f〕 雜任哞芻(S4) 1345884 )〇· 12. - 年月日修正瞀換頁
S 11
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/520,436 US7477177B2 (en) | 2006-09-13 | 2006-09-13 | A-D converter, A-D convert method, and A-D convert program |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200832928A TW200832928A (en) | 2008-08-01 |
TWI345884B true TWI345884B (en) | 2011-07-21 |
Family
ID=39183668
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW096133812A TWI345885B (en) | 2006-09-13 | 2007-09-11 | Ad converter, ad convert method, ad convert program and the control equipment |
TW096134011A TWI345884B (en) | 2006-09-13 | 2007-09-12 | Ad converter and ad conversion method |
TW096134013A TWI340555B (en) | 2006-09-13 | 2007-09-12 | Ad convertere and adconversion method |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW096133812A TWI345885B (en) | 2006-09-13 | 2007-09-11 | Ad converter, ad convert method, ad convert program and the control equipment |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW096134013A TWI340555B (en) | 2006-09-13 | 2007-09-12 | Ad convertere and adconversion method |
Country Status (7)
Country | Link |
---|---|
US (2) | US7477177B2 (zh) |
JP (3) | JP4160629B2 (zh) |
KR (1) | KR101077599B1 (zh) |
CN (1) | CN101553985B (zh) |
DE (1) | DE112007002172T5 (zh) |
TW (3) | TWI345885B (zh) |
WO (3) | WO2008032607A1 (zh) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7605738B2 (en) * | 2006-09-13 | 2009-10-20 | Advantest Corporation | A-D converter and A-D convert method |
JP4308841B2 (ja) * | 2006-11-08 | 2009-08-05 | 株式会社半導体理工学研究センター | アナログ−デジタル変換器 |
US7773020B2 (en) * | 2007-02-15 | 2010-08-10 | Analog Devices, Inc. | Analog to digital converter |
JP4424406B2 (ja) * | 2007-10-22 | 2010-03-03 | ソニー株式会社 | 直並列型アナログ/デジタル変換器及びアナログ/デジタル変換方法 |
JPWO2009136480A1 (ja) * | 2008-05-08 | 2011-09-08 | パナソニック株式会社 | フラッシュad変換器、フラッシュad変換モジュール及びデルタシグマad変換器 |
KR20110036371A (ko) * | 2009-10-01 | 2011-04-07 | 삼성전자주식회사 | 오디오 증폭기 |
KR101122462B1 (ko) * | 2009-11-02 | 2012-03-02 | 고려대학교 산학협력단 | 축차 비교형 아날로그/디지털 변환기 및 시간-인터리브드 축차 비교형 아날로그/디지털 변환기 |
CN102545900B (zh) | 2010-12-20 | 2015-05-20 | 意法半导体研发(上海)有限公司 | 用于模数(a/d)转换的系统和方法 |
JP5884648B2 (ja) | 2012-06-04 | 2016-03-15 | 富士通株式会社 | Adコンバータ、及び、電子装置 |
CN102857226B (zh) * | 2012-09-26 | 2014-12-24 | 浙江大学 | 一种逐次逼近型模数转换器 |
US8842026B2 (en) * | 2012-12-05 | 2014-09-23 | Infineon Technologies Ag | Symbol decoder, threshold estimation and correlation systems and methods |
KR101291341B1 (ko) * | 2013-01-07 | 2013-07-30 | 주식회사 하이드로넷 | Mcu 내부의 adc 포트를 이용한 아날로그/디지털 변환기의 분해능 향상 장치 및 방법 |
US9755866B2 (en) * | 2015-01-26 | 2017-09-05 | 9011579 Canada Incorporee | Direct digital sequence detector and equalizer based on analog-to-sequence conversion |
JP6736871B2 (ja) * | 2015-12-03 | 2020-08-05 | セイコーエプソン株式会社 | 回路装置、発振器、電子機器及び移動体 |
JPWO2017168485A1 (ja) * | 2016-03-28 | 2019-01-31 | オリンパス株式会社 | 逐次比較型a/d変換回路 |
CN107579738A (zh) * | 2016-07-05 | 2018-01-12 | 创意电子股份有限公司 | 模拟至数字转换装置 |
US10326957B2 (en) * | 2016-12-05 | 2019-06-18 | Tech Idea Co., Ltd. | A/D converter and sensor device using the same |
JP6736506B2 (ja) * | 2017-03-14 | 2020-08-05 | 株式会社東芝 | アナログ/デジタル変換回路及び無線通信機 |
JP6899287B2 (ja) * | 2017-09-01 | 2021-07-07 | 株式会社日立製作所 | 逐次比較型アナログデジタル変換器 |
US10033400B1 (en) * | 2017-10-18 | 2018-07-24 | Schweitzer Engineering Laboratories, Inc. | Analog-to-digital converter verification using quantization noise properties |
US11581895B2 (en) | 2019-02-27 | 2023-02-14 | Telefonaktiebolaget Lm Ericsson (Publ) | Analog-to-digital converter circuit |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01191520A (ja) * | 1988-01-27 | 1989-08-01 | Sony Corp | Ad変換回路 |
JPH02104024A (ja) | 1988-10-12 | 1990-04-17 | Mitsubishi Electric Corp | 逐次比較型アナログ・デジタル変換器 |
JPH02278918A (ja) | 1989-04-19 | 1990-11-15 | Sanyo Electric Co Ltd | A/dコンバータ及びそれを備えたマイクロコンピュータ |
JP2714999B2 (ja) * | 1990-11-28 | 1998-02-16 | シャープ株式会社 | アナログ/デジタル変換器 |
JPH04255113A (ja) | 1991-02-07 | 1992-09-10 | Sharp Corp | アナログ/デジタル変換装置 |
JP3107231B2 (ja) * | 1991-02-22 | 2000-11-06 | ソニー株式会社 | アナログデイジタル変換回路 |
JPH05152960A (ja) | 1991-11-28 | 1993-06-18 | Mitsubishi Electric Corp | Ad変換器 |
JPH05160727A (ja) | 1991-12-05 | 1993-06-25 | Mitsubishi Electric Corp | A/d変換器 |
JPH06112827A (ja) * | 1992-09-28 | 1994-04-22 | Nec Corp | セミフラッシュ型a/d変換器 |
US5455583A (en) * | 1994-06-07 | 1995-10-03 | Louisiana Simchip Technologies, Inc. | Combined conventional/neural network analog to digital converter |
JPH08107354A (ja) * | 1994-10-04 | 1996-04-23 | Kawasaki Steel Corp | パイプライン式逐次比較型a/d変換器 |
US5581255A (en) * | 1995-07-03 | 1996-12-03 | Industrial Technology Research Institute | Embedded subranging analog to digital converter |
US6107949A (en) * | 1997-02-24 | 2000-08-22 | Lucent Technologies Inc. | Flash analog-to-digital converter with matrix-switched comparators |
EP0932936A1 (en) | 1997-07-18 | 1999-08-04 | Microchip Technology Incorporated | Improved successive approximation a/d converter |
US6281828B1 (en) * | 1998-03-19 | 2001-08-28 | Kabushiki Kaisha Toshiba | Analog/digital converter apparatus |
CN1118139C (zh) * | 1998-04-13 | 2003-08-13 | 中国科学院半导体研究所 | 一种高速、高精度模/数(a/d)转换器 |
US6177899B1 (en) * | 1998-07-29 | 2001-01-23 | Etrend Electronics, Inc. | Analog-to-digital converter having multiple reference voltage comparators and boundary voltage error correction |
EP1001534A2 (en) * | 1998-10-07 | 2000-05-17 | Yozan Inc. | Analog to digital converter |
EP1211812B1 (en) * | 2000-10-31 | 2006-11-15 | STMicroelectronics S.r.l. | A/D conversion method in high density multilevel non-volatile memory devices and corresponding converter device |
JP2003115763A (ja) * | 2001-10-04 | 2003-04-18 | Atsushi Iwata | プログラマブルa/d変換器 |
JP2003273735A (ja) | 2002-03-12 | 2003-09-26 | Denso Corp | A/d変換方法及び装置 |
US6741192B2 (en) * | 2002-07-09 | 2004-05-25 | Matsushita Electric Industrial Co., Ltd. | A/D conversion method for serial/parallel A/D converter, and serial/parallel A/D converter |
JP4004390B2 (ja) * | 2002-11-28 | 2007-11-07 | 三洋電機株式会社 | 逐次比較型adコンバータおよびマイクロコンピュータ |
JP3717886B2 (ja) * | 2002-12-18 | 2005-11-16 | 独立行政法人科学技術振興機構 | プログラマブル・アナログ・デジタル変換器 |
US20040189504A1 (en) * | 2003-03-31 | 2004-09-30 | Agency For Science, Technology And Research | Semi-flash A/D converter with minimal comparator count |
JP4526919B2 (ja) * | 2004-10-21 | 2010-08-18 | ルネサスエレクトロニクス株式会社 | A/d変換装置 |
-
2006
- 2006-09-13 US US11/520,436 patent/US7477177B2/en active Active
-
2007
- 2007-09-04 JP JP2007541545A patent/JP4160629B2/ja not_active Expired - Fee Related
- 2007-09-04 DE DE112007002172T patent/DE112007002172T5/de not_active Withdrawn
- 2007-09-04 CN CN2007800340444A patent/CN101553985B/zh active Active
- 2007-09-04 KR KR1020097007079A patent/KR101077599B1/ko active IP Right Grant
- 2007-09-04 WO PCT/JP2007/067215 patent/WO2008032607A1/ja active Application Filing
- 2007-09-11 JP JP2007544664A patent/JP4203112B2/ja not_active Expired - Fee Related
- 2007-09-11 WO PCT/JP2007/067630 patent/WO2008032695A1/ja active Application Filing
- 2007-09-11 JP JP2007542940A patent/JP4153026B2/ja not_active Expired - Fee Related
- 2007-09-11 TW TW096133812A patent/TWI345885B/zh active
- 2007-09-11 WO PCT/JP2007/067629 patent/WO2008032694A1/ja active Application Filing
- 2007-09-12 TW TW096134011A patent/TWI345884B/zh active
- 2007-09-12 US US11/853,836 patent/US7479914B2/en active Active
- 2007-09-12 TW TW096134013A patent/TWI340555B/zh active
Also Published As
Publication number | Publication date |
---|---|
DE112007002172T5 (de) | 2009-07-23 |
KR20090073137A (ko) | 2009-07-02 |
JPWO2008032607A1 (ja) | 2010-01-21 |
JP4160629B2 (ja) | 2008-10-01 |
CN101553985B (zh) | 2013-03-13 |
WO2008032694A1 (fr) | 2008-03-20 |
US7477177B2 (en) | 2009-01-13 |
TWI340555B (en) | 2011-04-11 |
KR101077599B1 (ko) | 2011-10-27 |
CN101553985A (zh) | 2009-10-07 |
JPWO2008032695A1 (ja) | 2010-01-28 |
US20080068245A1 (en) | 2008-03-20 |
TW200830726A (en) | 2008-07-16 |
TWI345885B (en) | 2011-07-21 |
US20080143574A1 (en) | 2008-06-19 |
WO2008032607A1 (fr) | 2008-03-20 |
WO2008032695A1 (fr) | 2008-03-20 |
JPWO2008032694A1 (ja) | 2010-01-28 |
TW200828818A (en) | 2008-07-01 |
JP4203112B2 (ja) | 2008-12-24 |
JP4153026B2 (ja) | 2008-09-17 |
TW200832928A (en) | 2008-08-01 |
US7479914B2 (en) | 2009-01-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI345884B (en) | Ad converter and ad conversion method | |
TWI594579B (zh) | 連續逼近暫存器類比數位轉換器及其類比至數位訊號轉換方法 | |
US7605738B2 (en) | A-D converter and A-D convert method | |
US7986253B2 (en) | Method and apparatus for digital error correction for binary successive approximation ADC | |
US9432046B1 (en) | Successive approximation analog-to-digital converter | |
JP5252665B2 (ja) | 閾値がプログラム可能なトランジスタアレイ用の閾値電圧デジタル化装置 | |
CN110199482A (zh) | 一种多级混合模数转换器 | |
US20120081243A1 (en) | Digital-to-analog converter, analog-to-digital converter including same, and semiconductor device | |
US11736109B2 (en) | Successive-approximation register analog-to-digital converter circuit and operating method thereof | |
US7626531B2 (en) | Systems and methods for analog to digital conversion | |
CN110401443A (zh) | 同步时钟adc电路的亚稳态的检测消除电路 | |
WO2018094579A1 (zh) | 电容感测电路及指纹辨识系统 | |
CN109698700B (zh) | 连续近似寄存器模拟至数字转换器及其运作方法 | |
EP2198519A1 (en) | Systems and methods for synchronous, retimed analog to digital conversion | |
KR101927101B1 (ko) | 축차 비교형 아날로그-디지털 변환기 및 이를 포함하는 cmos 이미지 센서 | |
CN110277996A (zh) | 一种adc控制方法及逐次逼近式adc | |
US11424753B2 (en) | Successive-approximation-register (SAR) analog-to-digital converter (ADC) timing calibration | |
CN110932730A (zh) | 连续逼近暂存器模拟数字转换器的控制电路及控制方法 | |
CN210274034U (zh) | 一种高精度dac | |
CN118100941A (zh) | 模数转换器和模数转换方法 | |
CN117713826A (zh) | 逐次逼近型模数转换器及其转换方法 | |
CN117335804A (zh) | 一种逐次逼近型模数转换器及终端设备 | |
CN115441868A (zh) | 一种模数转换器、检测装置、转换方法和调节方法 | |
CN115037305A (zh) | 一种saradc的电容阵列开关方法 |