CN1118139C - 一种高速、高精度模/数(a/d)转换器 - Google Patents
一种高速、高精度模/数(a/d)转换器 Download PDFInfo
- Publication number
- CN1118139C CN1118139C CN 98101537 CN98101537A CN1118139C CN 1118139 C CN1118139 C CN 1118139C CN 98101537 CN98101537 CN 98101537 CN 98101537 A CN98101537 A CN 98101537A CN 1118139 C CN1118139 C CN 1118139C
- Authority
- CN
- China
- Prior art keywords
- level
- voltage
- component
- rough segmentation
- analog switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
本发明公开了一种高速、高精度的A/D转换器，它将输入的模拟信号经采样后的采样电平与一标准电压发生器所产生的多个粗分阶位标准电压作比较，判断其所处的阶位后得到高位数字码，并根据此判断结果选通一对模拟开关将取样电平所处的阶位电压差加到一个细分标准电压发生器上，由它产生多阶位的细分标准电压再与取样电平作比较，判断并换算出低位数字，由高、低位数字码合成输出全部数字码。本发明减少了元件数量，降低了制作难度。
Description
本发明涉及一种模拟一数字(A/D〕转换器，特别涉及一种能够大量减少元件数量、能以较小的电路规模实现更高精度的高速、高精度A/D转换器。
当今的社会已经进入了高速信息数字化的时代，大量的信号需经高速、高精度数字处理，这就需要大量的高速、高精度A/D转换器。早期采用全并行转换方式(Flash闪烁结构)，n位精度的A/D转换器需要2n个具有n位线性要求的精密电阻，这些电阻经串接并将电阻串两端接至精密电源，便产生2n-1个基准电源信号，这些基准电源信号后接2n-1个高速比较器，与输入信号进行比较来确定转换值。随着转换器精度的增加，制作难度和芯片功耗将会大增，因此这种方式通常用于精度为八位或八位以下的A/D转换器。在中、高精度的高速A/D转换器中，常采用分步转换方式。所谓分步转换方式，即，A/D转换分几步进行。每一分步的精度可以较低，因此可采用全并行方式来实现。而下一分步转换的输入信号是将前一分步转换成的数字量用D/A转换器再转变回模拟量，并与前一分步的输入模拟量相减后产生的。这种分步方式较大地减少了元器件数量，但由于增加了D/A转换器及模拟量减法器，制作难度较大，工作速度不易提高。八十年代中、后期，开发了模拟开关的分步转换法。这种方法取消了常规分步法中所需的高速D/A转换器及模拟量减法器，而仅增加了高速模拟开关，因此工作速度得到较大提高，制作难度亦有所下降。
图1示出现有采用模拟开关分步法的A/D转换器电路示意图。现有的这类A/D转换器包含一个由m×p个等值精密电阻串联组成的多阶位标准电压发生器102，它的两端分别接基准电压Vref1和Vref2，其中的m×p个等值精密电阻以每p个为一组分成m组，由相邻组的连接点处接出(m-1)个阶位的粗分阶位标准电压输出端，并在组内相邻电阻的连接点处分别经一模拟开关接出(p-1)个阶位的细分标准电压输出端，同一组内的模拟开关的控制端连接在一起构成总共(n-1)个模拟开关组的控制端。多阶位标准电压发生器102的(n-1)个粗分阶位标准电压输出端分别接至一个粗分阶位标准电压判断器103的相应标准电压输入端。输入的模拟信号Vin经采样保持电路101输出采样电位至粗分阶位标准电压判断器103，经与(m-1)个粗分阶位标准电压作比较输出粗分阶位判断信号。此粗分阶位判断信号一方面经一高数位编码器104输出数字信号的高数位值，另一方面经模拟开关组选通控制器105向所选通的相应模拟开关组的控制端提供选通控制输出，使所选通的粗分组内的(p-1)个细分阶位标准电压输往一个细分阶位标准电压判断器106，经与来自采样保持电路101的采样信号相比较输出细分阶位判断信号。此细分阶位判断信号经一低数位编码器107输出数字信号的低数位值。数字信号的高数位值与数字信号的低数位值经过数位码合成器108合成后就构成转换的高精度数字输出Dout。
虽然现有这种模拟开关分步法A/D转换器不需要高速D/A转换器及高速模拟量减法器，工作速度得到较大提高，制作难度有所下降，但这种方式所需精密电阻及模拟开关数量较大。而精密电阻的制作占用较大的芯片面积，同时模拟开关数量多后连线复杂，增加了制作复杂度，从而对制作这种方式的高精度A/D转换器仍然带来一定的困难。
为了克服现有技术的上述缺陷，本发明提供了一种能够大量减少精密电阻和模拟开关数量并降低芯片制作难度的高速与高精度模拟开关分步法的A/D转换器。
本发明的一项目的是要大量减少模拟开关分步法A/D转换器所需的精密电阻和模拟开关的数量，减少它们在芯片中占用的面积，从而降低芯片的制作难度，提高产品的合格率并降低成本。
本发明的另一目的是要在模拟开关分步法的A/D转换器中使用具有低插入效应的单向模拟开关以保证高速度和高精度A/D转换器的实现。
为了实现本发明的上述目的，本发明的模拟开关分步法A/D转换器包括：一个模拟信号输入端、一个采样保持电路、一个多阶位粗分标准电压发生器、一个粗分阶位电压判断器、一个高数位编码器、一个模拟开关选通控制器、一个多阶位细分标准电压发生器、一个细分阶位电压判断器、一个低数位编码器、一个高、低数位码合成器以及一个数字信号输出端。其中的多阶位粗分标准电压发生器有一高基准电压输入端和一低基准电压输入端，有按等阶位差递变的多个粗分阶位标准电压输出端与粗分阶位电压判断器的多个相应的粗分阶位标准电压输入端连接，邻近的每两个标准电压输出端设有一对模拟开关受模拟开关选通控制器的选通控制，同时与多阶位细分标准电压发生器的两个标准电压输入端接通或断开。输入的模拟信号经模拟信号输入端输往采样保持电路后将采样电平分别输往粗分电压判断器与细分电压判断器。采样电平在粗分阶位电压判断器中经与多阶位粗分标准电压进行比较之后作出判断，然后分别向高数位码编码器和模拟开关选通控制器输出粗分阶位电压判断信号，模拟开关选通控制器根据粗分阶位电压的判断信号选通多阶位粗分标准电压发生器的相应的邻近两标准电压输出端与多阶位细分标准电压发生器的两个标准电压输入端同时分别连接。采样电平在细分阶位电压判断器中经与来自多阶位细分标准电压发生器的多阶位细分标准电压进行比较后作出判断，向低数位编码器输出细分阶位判断信号。由高数位编码器输出的高数位码和由低数位编码器输出的低数位码经高低数位码合成器合成后在数字信号输出端输出高精度的数字信号。
本发明将现有技术需用大量元件组成的单一的多阶位标准电压发生器改进成由少量元件分别组成的粗分与细分两个多阶位标准电压发生器。将由粗分判断器对细分判断器进行选通控制所需的模拟开关数从两组以上的多组减至仅需两组。这就大量地压缩了元器件数与模拟开关数，压缩了芯片占用面积与电路规模。它能用同样的电路规模实现更高位数的A/D转换器。甚至能够实现现有技术情况下无法实现的高精度A/D转换器。
为了提供对本发明更清楚的了解，下面将结合附图对本发明的最佳实施例作出详细说明。
图1为现有模拟开关分步法A/D转换器的电路示意图。
图1为现有模拟开关分步法A/D转换器的电路示意图。
图2为本发明一项实施例的模拟开关分步法A/D转换器的电路示意图。
图3为本发明一项实施例模拟开关分步法A/D转换器中所用模拟开关的电路结构示意图。
图2示出本发明一项实施例的模拟开关分步法A/D转换器的电路示意结构。图中201为采样保持电路，202为多阶位粗分标准电压发生器，203粗分阶位电压判断器，204为低数位编码器，205为模拟开关选通控制器，206为细分阶位电压判断器，207为高数位编码器，208为高、低数位码合成器及数字信号输出端，209为多阶位细分标准电压发生器。输入的模拟信号经模拟信号输入端输往采样保持电路201后将采样电平分别输往粗分电压判断器203与细分电压判断器206。采样电平在粗分阶位电压判断器203中经与多阶位粗分标准电压202进行比较之后作出判断，然后分别向高数位码编码器207和模拟开关选通控制器205输出粗分阶位电压判断信号，模拟开关选通控制器205根据粗分阶位电压的判断信号选通多阶位粗分标准电压发生器202的相应的邻近两标准电压输出端与多阶位细分标准电压发生器的两个标准电压输入端同时分别连接。采样电平在细分阶位电压判断器206中经与来自多阶位细分标准电压发生器209的多阶位细分标准电压进行比较后作出判断，向低数位编码器204输出细分阶位判断信号。由高数位编码器207输出的高数位码和由低数位编码器204输出的低数位码经高低数位码合成器208合成后在数字信号输出端输出高精度的数字信号。其中的多阶位标准电压发生器202是由多个等值的精密电阻串联组成，串联电阻的两端分别为高低基准电压的引接端Vref1和Vref2，从每两个相邻的精密电阻连接点处引出一个粗分标准电压输出端，每一精密电阻的两端又各经一个模拟开关并列形成成对的粗分阶位标准电压输出端，多对并列模拟开关的控制端组成受模拟开关选通控制器205控制的多对选通控制端；该实施例的粗分阶位电压判断器203由多个比较器组成，来自采样保持电路201的采样电平接至每一比较器的一个输入端，每一比较器的另一输入端分别依序接入由粗分标准电压发生器202接入的每一粗分标准电压，多个比较器的输出端组成粗分阶位电压判断器203的多个判断输出；该实施例的多阶位细分标准电压发生器209也是由多个等值的精密电阻串联组成，此串联电阻的两端分别与多阶位粗分标准电压发生器202的每一成对的粗分阶位标准电压输出端连接，从此串联电阻的每两个相邻精密电阻的连接点处引出一个细分标准电压输出端；该实施例的细分阶位电压判断器206的结构与前述粗分阶位电压判断器203的结构类似。
图3示出了本发明一项实施例模拟开关分步法A/D转换器中所用能够降低插入效应的单向隔离模拟开关的电路示意结构。它由第一NPN晶体管T3、第二NPN晶体管T4、第一PNP晶体管T2、第二PNP晶体管T2′、第三PNP晶体管T1共五个晶体管组成。第一PNP晶体管T2和第二PNP晶体管T2′的发射极和集电极分别相连，组成一对并联PNP晶体管，一对并联PNP晶体管中的两个晶体管的基极可分别选作模拟开关的模拟信号输入端Vi和输入控制端Vc，第一NPN晶体管T3的基极与所述一对并联的PNP晶体管的发射极的连接点相连，第一NPN晶体管T3的发射极则作为模拟开关的输出端Vo，第一NPN晶体管T3的集电极连接参考电压Vcc，第二NPN晶体管T4的发射极与并联的PNP晶体管T2和T2′的集电极连接点相连，并接至电源“地”。第二NPN晶体管T4基极连接第一偏置电压Vb1，第三PNP晶体管T1的集电极和基极分别与第一NPN晶体管T3的基极和集电极相连，第三PNP晶体管T1的集电极和基极分别与第一NPN晶体管T3的基极和集电极相连，第三PNP晶体管T1的发射极连接第二偏置电压Vb2。
上述本发明一项实施例中所用模拟开关的运行情况是当控制端Vc的控制信号为“0”时(低电平时)，Vi上的输入信号被封住，无法传送到输出端，输出端输出低电平。当控制端Vc的控制信号为“1”时(高电平时)，Vi上的输入信号经第二PNP晶体管T2′跟随输出，信号电平提高了一个发射结压降，再经第一NPN晶体管T3跟随输出，信号电平恢复原有值。输入信号在变化过程中，由于T1、T4管的恒流作用，T2′、T3管中流过的电流始终不变，也即晶体管的发射结压降不变，使得经本发明模拟开关传输后的信号不会产生附加失真。由于开关中对输入信号的两级射极跟随，开关的输入阻抗很高，开关的接入，不会对信号产生有害的插入影响。这种开关的速度极快，常规制作工艺下的传播延迟小于1ns，借助于它，可以保障本发明的高速与高精度的转换运行。
为了将上述本发明一项实施例中所用模拟开关设计成能够与常规双极型NPN晶体管集成电路工艺相容的电路，在本发明的该项实施例中所有PNP晶体管均采用以N型半导体材料作基区并沿基片水平或纵深方向设置的横向或垂直的结构。
下表为本发明模拟开关分步法A/D转换器与现有的模拟开关分步法A/D转换器在不同精度的情况下所需精密电阻及模拟开关的数量对比：
| A/D转换器的位数 | 所需精密电阻数量 | 所需模拟开关数量 | 因实施本发明而获节省的百分率 | |||
| 现有技术 | 本发明 | 现有技术 | 本发明 | 电阻 | 模拟开关 | |
| 八位 | 256 | 16 | 250 | 32 | 94％ | 87％ |
| 十位 | 1024 | 32 | 992 | 64 | 97％ | 94％ |
| 十二位 | 4096 | 64 | 4032 | 128 | 98％ | 97％ |
由上表可见，本发明大量地减少了精密电阻及模拟开关的数量，十分有利于实现高精度A/D转换器，又由于在本发明中所采用的单向隔离模拟开关是一种十分高速的器件，因此，本发明是一种高速、高精度A/D转换器。
Claims (7)
1.一种高速、高精度的A/D转换器，其特征在于，它包括：一个模拟信号输入端、一个采样保持电路、一个多阶位粗分标准电压发生器、一个粗分阶位电压判断器、一个高数位编码器、一个模拟开关选通控制器、一个多阶位细分标准电压发生器、一个细分阶位电压判断器、一个低数位编码器、一个高、低数位码合成器以及一个数字信号输出端；其中所述的多阶位粗分标准电压发生器有一高基准电压输入端和一低基准电压输入端，有按等阶位差递变的多个粗分阶位标准电压输出端与所述粗分阶位电压判断器的多个相应的粗分阶位标准电压输入端连接，邻近的每两个所述粗分阶位标准电压输出端设有一对模拟开关受所述模拟开关选通控制器的选通控制，同时与所述多阶位细分标准电压发生器的两个标准电压输入端接通或断开；输入的模拟信号经所述模拟信号输入端输往所述采样保持电路后将采样电平分别输往所述粗分电压判断器与所述细分电压判断器，采样电平在所述粗分阶位电压判断器中经与多阶位粗分标准电压进行比较之后作出判断，接着分别向所述高数位码编码器和所述模拟开关选通控制器输出粗分阶位电压判断信号，所述模拟开关选通控制器根据粗分阶位电压的判断信号选通所述多阶位粗分标准电压发生器的相应的邻近两所述标准电压输出端与所述多阶位细分标准电压发生器的两个所述标准电压输入端同时分别连接，采样电平在所述细分阶位电压判断器中经与来自所述多阶位细分标准电压发生器的多阶位细分标准电压进行比较后作出判断，向所述低数位编码器输出细分阶位判断信号，由所述高数位编码器输出的高数位码和由所述低数位编码器输出的低数位码经所述高低数位码合成器合成后在所述数字信号输出端输出高精度的数字信号。
2.按照权利要求1所述的A/D转换器，其特征在于，其中所述的多阶位标准电压发生器由多个等值的精密电阻串联组成，所述串联电阻的两端分别为高、低基准电压的引接端，从每两个相邻的所述精密电阻连接点处引出一个所述的粗分标准电压输出端，每一所述精密电阻的两端又各经一个模拟开关并列形成成对的所述粗分阶位标准电压输出端，多对并列的所述模拟开关的控制端组成受所述模拟开关选通控制器控制的多对选通控制端。
3.按照权利要求1所述的A/D转换器，其特征在于，所述的粗分阶位电压判断器由多个比较器组成，来自所述采样保持电路的采样电平接至每一所述比较器的一个输入端，每一所述比较器的另一输入端分别依序接入由所述粗分标准电压发生器接入的每一粗分标准电压，多个所述比较器的输出端组成所述粗分阶位电压判断器的多个判断输出。
4.按照权利要求1所述的A/D转换器，其特征在于，所述的多阶位细分标准电压发生器由多个等值的精密电阻串联组成，所述串联电阻的两端分别与所述多阶位粗分标准电压发生器的每一成对的所述粗分阶位标准电压输出端连接，从所述串联电阻的每两个相邻所述精密电阻的连接点处引出一个所述细分标准电压输出端。
5.按照权利要求1所述的A/D转换器，其特征在于，所述的细分阶位电压器由多个比较器组成，来自所述采样保持电路的采样电平接至每一所述比较器的一个输入端，每一所述比较器的另一输入端分别依序接入由所述细分标准电压发生器接入的每一细分标准电压，多个所述比较器的输出端组成所述细分阶位电压判断器的多个判断输出。
6.按照权利要求1所述的A/D转换器，其特征在于，所述的模拟开关全部分别由第一NPN晶体管、第二NPN晶体管、第一PNP晶体管、第二PNP晶体管、第三PNP晶体管共五个晶体管组成，其中所述第一PNP晶体管和所述第二PNP晶体管的发射极和集电极分别相连，组成一对并联PNP晶体管，所述一对并联PNP晶体管中的两个晶体管基极则分别作为所述模拟开关的模拟信号输入端和输入控制端，所述第一NPN晶体管的基极与所述一对并联的PNP晶体管的发射极连接点相连，所述第一NPN晶体管的发射极则作为所述模拟开关的输出端，所述第一NPN晶体管的集电极连接参考工作电压，所述第二NPN晶体管的发射极与所述一对并联的PNP晶体管的集电极连接点相连，并接至电源“地”，所述第二NPN晶体管的集电极与所述模拟开关的输出端相连，所述第二NPN晶体管的基极连接第一偏置电压，所述第三PNP晶体管的集电极和基极分别与所述第一NPN晶体管的基极和集电极相连，所述第三PNP晶体管的发射极连接第二偏置电压。
7.按照权利要求6所述的A/D转换器，其特征在于，其中所述第一、第二和第三PNP晶体管是在集成电路芯片中以所述芯片的N型基体材料作基区并沿基片水平或纵深方向设置的横向或垂直的PNP晶体管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 98101537 CN1118139C (zh) | 1998-04-13 | 1998-04-13 | 一种高速、高精度模/数(a/d)转换器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 98101537 CN1118139C (zh) | 1998-04-13 | 1998-04-13 | 一种高速、高精度模/数(a/d)转换器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1232321A CN1232321A (zh) | 1999-10-20 |
| CN1118139C true CN1118139C (zh) | 2003-08-13 |
Family
ID=5216765
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 98101537 Expired - Fee Related CN1118139C (zh) | 1998-04-13 | 1998-04-13 | 一种高速、高精度模/数(a/d)转换器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1118139C (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100435484C (zh) * | 2006-04-18 | 2008-11-19 | 中国电子科技集团公司第二十四研究所 | 高速a/d转换器用输出模式电路 |
| US7477177B2 (en) * | 2006-09-13 | 2009-01-13 | Advantest Corporation | A-D converter, A-D convert method, and A-D convert program |
| CN108649954B (zh) * | 2018-07-05 | 2020-04-07 | 成都信息工程大学 | 一种游标式高精度高速a/d转换装置 |
-
1998
- 1998-04-13 CN CN 98101537 patent/CN1118139C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1232321A (zh) | 1999-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0070175B1 (en) | Analog-to-digital converters | |
| US6414618B2 (en) | Digital to analog converter with reduced ringing | |
| Hamade | A single chip all-MOS 8-bit A/D converter | |
| EP0070734B1 (en) | Analog-to-digital converters | |
| CN1118139C (zh) | 一种高速、高精度模/数(a/d)转换器 | |
| US4559522A (en) | Latched comparator circuit | |
| US4593205A (en) | Macrocell array having an on-chip clock generator | |
| CN101272145A (zh) | 一种高速、高精度模/数(a/d)转换器 | |
| JPH09261060A (ja) | Ａ／ｄコンバータ | |
| EP0508454B1 (en) | A/D converter | |
| Fernandes et al. | A 14-bit 10-mu s subranging A/D converter with S/H | |
| Ono et al. | Error suppressing encode logic of FCDL in a 6-b flash A/D converter | |
| CN109450449A (zh) | 参考电压控制电路和模数转换器 | |
| JPS58107720A (ja) | Ａ／ｄコンバ−タ | |
| Weiss | A 1 Gs/s 8-bit GaAs DAC with on-chip current sources | |
| EP0145335B1 (en) | Digital-to-analog converter | |
| KR0145721B1 (ko) | 반도체 집적회로 | |
| US4737766A (en) | Code converter with complementary output voltages | |
| US3811125A (en) | Analog-to-digital converter | |
| Emmert et al. | A versatile bipolar monolithic 6-bit A/D converter for 100 MHz sample frequency | |
| JPH07239865A (ja) | 論理シミュレータ | |
| JPH0448308A (ja) | 定電流源回路 | |
| JP3809695B2 (ja) | Ａｄコンバータ | |
| JPH0319524A (ja) | ディジタル・アナログ変換器 | |
| CN1133272C (zh) | 模糊逻辑处理高速高精度“分步式”模数转换器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C19 | Lapse of patent right due to non-payment of the annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |