CN115473531A - 一种低功耗小版图的高精度高线性度模数转换器 - Google Patents
一种低功耗小版图的高精度高线性度模数转换器 Download PDFInfo
- Publication number
- CN115473531A CN115473531A CN202211056440.XA CN202211056440A CN115473531A CN 115473531 A CN115473531 A CN 115473531A CN 202211056440 A CN202211056440 A CN 202211056440A CN 115473531 A CN115473531 A CN 115473531A
- Authority
- CN
- China
- Prior art keywords
- analog
- digital
- signal
- subunit
- sampling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
- H03M1/1245—Details of sampling arrangements or methods
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
- H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明公开了一种低功耗小版图的高精度高线性度模数转换器,首先通过数模转换模块对基准模拟信号进行数模转换处理并向后级输出一目标模拟信号;然后通过采样比较模块以及逻辑控制模块配合处理目标模拟信号以及初始模拟信号实现ADC量化;在量化过程中,通过动态共模调整电容阵列修调输入信号对的共模电压,达到共模电压在量化过程中相对恒定的效果。本发明通过设置数模转换模块,在实现高精度的模数转换的同时实现精准的数模转换;通过提高采样开关输出电压线性度以及提高ADC量化输出转换的线性度来实现ADC的高线性度;基于上述两点的具体电路连接结构,节省了集成电路的版图面积,提高了模数转换器在集成电路的集成度越来越高这一方面的适应性。
Description
技术领域
本发明涉及模数转换/数模转换技术领域,特别是一种低功耗小版图的高精度高线性度模数转换器。
背景技术
传统的高精度逐次逼近模数转换器ADC,通常包括数模转换器、电容器、比较器和逻辑控制模块,由于其包含电容器且其内数模转换器也多为电容形式,从而导致整体结构占用较大的版图面积,此外,传统ADC处理一对共模电压变化的信号时,电容上极板正负端逼近电压将会随输入信号对的共模电压变化而发生变化,共模电压的变化会影响中间比较器或中间级放大器的动态性能,进而影响ADC量化剩余电压和量化精度,此外,传统的ADC为二进制逼近方式,电容阵列根据比较器输出的结果依次从大到小翻动电容下极板的电压,电容比例的偏差随着输入信号重复出现就会严重影响输出信号的线性度。
发明内容
发明目的:为了克服现有技术中存在的不足,本发明提供一种低功耗小版图的高精度高线性度模数转换器,在基本不增加功耗以及占用版图面积的前提下,满足高精度高线性度的模数转换的同时实现精准的数模转换。
技术方案:为实现上述目的,本发明的一种低功耗小版图的高精度高线性度模数转换器,通过基于可调共模电压电路的模数转换器实现高精度的模数转换的同时实现精准的数模转换,所述模数转换器包含有数模转换模块、采样比较模块、逻辑控制模块以及电容修调控制模块;其中,所述采样比较模块内电容器的正负端电容阵列皆采用分段参考电压结构;任意一个电容阵列皆包括若干共模调整电容以及若干量化电容;基于可调共模电压电路的模数转换具体包括以下步骤:
步骤一,通过数模转换模块接收外部的第一目标控制信号、第二目标控制信号和基准模拟信号:通过所述第一目标控制信号和所述第二目标控制信号,对所述基准模拟信号进行数模转换处理并向后级输出一目标模拟信号;其中,所述数模转换模块包括两级分压单元;
步骤二,采样阶段:通过采样比较模块采样外部的初始模拟信号和所述数模转换模块输出的目标模拟信号,同时采样参考共模电压信号,经过比较单元比较处理,并向后级输出一中间数字信号;
步骤三,量化阶段:通过逻辑控制模块接收输入信号,所述采样比较模块输出的所述中间数字信号以及外部的时钟信号、使能信号、初始控制信号:对所述中间数字信号进行逻辑处理并向后级输出第一数字信号和第二数字信号以及对所述初始控制信号进行逻辑处理并向所述数模转换模块输出所述第一目标控制信号和所述第二目标控制信号,并调整所述量化电容,实现ADC量化;
步骤四,共模电压调整阶段:通过电容修调控制模块接收所述采样比较模块输出的所述中间数字信号,并调整所述共模调整电容,使得当前共模电压值逐次逼近参考电压的共模电压值。
进一步地,步骤二中采样阶段具体包括以下步骤:首先通过全电容下极板采样输入信号,同时通过电容上极板采样参考电压的共模电压信号;采样结束后,上极板的所述采样开关先断开,下极板的所述采样开关随后断开,单侧电容的C5和C5C下极板接参考电压高VREF,另外的电容接参考电压低GND,其中,最低有效位电容不仅可以动作,并且可接多个成比例参考电压。
进一步地,所述采样开关采用自举采样开关,通过改变衬底接源方式提高采样开关输出电压线性度,具体在MSW管处并联一个PMOS管。
进一步地,所述采样开关的电路架构设计:利用电路中晶体管的排列设计架构,具体采用双向元件的设计。
进一步地,所述数模转换模块包括:第一分压单元和与所述第一分压单元相连的第二分压单元;所述第一分压单元包括:依次相连的第一开关子单元、第一阻抗子单元和第二开关子单元;所述第二分压单元包括:第二阻抗子单元和与所述第二阻抗子单元相连的第三开关子单元;
其中,所述第一阻抗子单元的一端连接外部的所述基准模拟信号,所述第一阻抗子单元的另一端接地;通过所述第一目标控制信号控制所述第一开关子单元和所述第二开关子单元,对所述基准模拟信号进行分压处理以得到第一中间电压和第二中间电压;
所述第二阻抗子单元的一端连接所述第一中间电压,所述第二阻抗子单元的另一端连接所述第二中间电压;通过所述第二目标控制信号控制所述第三开关子单元,对所述第一中间电压和所述第二中间电压的差值进行分压处理以得到所述目标模拟信号。
进一步地,所述第一阻抗子单元包括:依次串联的2M个电阻器;
所述第二阻抗子单元包括:依次串联的2N个电阻器;其中,M和N均为大于或者等于1的整数,并且M+N为大于或者等于10的整数。
进一步地,所述第一开关子单元包括:2M个第一控制开关,各所述第一控制开关分别依次连接所述第一阻抗子单元的两个相邻的所述电阻器之间的串联节点;
所述第二开关子单元包括:2M个第二控制开关,各所述第二控制开关分别依次连接所述第一阻抗子单元的两个相邻的所述电阻器之间的串联节点;
其中,所述第一控制开关和所述第二控制开关之间错开一个所述串联节点。
进一步地,所述第三开关子单元包括:2N个第三控制开关,各所述第三控制开关分别依次连接所述第二阻抗子单元的两个相邻的所述电阻器之间的串联节点。
进一步地,所述比较单元包括:依次相连的电流加法器、预放大器和动态锁存器。
进一步地,所述模数转换器还包括:缓冲模块,用于对所述目标模拟信号进行缓冲调节。
有益效果:本发明的一种低功耗小版图的高精度高线性度模数转换器,至少包括以下优点:
(1)通过设置数模转换模块,在实现高精度的模数转换的同时实现精准的数模转换;
(2)通过提高采样开关输出电压线性度以及提高ADC量化输出转换的线性度来实现ADC的高线性度;具体的,通过采用可调共模电压电路调整非差分信号的共模电压,达到共模电压在量化过程中相对恒定的效果;通过采用多电容带有分段参考的电容阵列连接结构,在基本不增加功耗的前提下,来提高ADC量化输出转换的线性度;通过对自举采样开关的衬底接源方式改变以及电路架构的设计,来提高采样开关输出电压线性度,同时还达到精准判断电压准位与电位;
(3)基于上述两点的具体电路连接结构,节省了集成电路的版图面积,提高了模数转换器在集成电路的集成度越来越高这一方面的适应性。
附图说明
附图1为本发明的一种低功耗小版图的高精度高线性度模数转换器的电路原理图;
附图2为可调共模电压电路的电路原理图;
附图3为带有分段参考电压结构的电路原理简图;
附图4为本发明中的一种自举采样开关的电路原理图;
附图5为数模转换模块的原理简图。
具体实施方式
下面结合附图对本发明作更进一步的说明。
如附图1所述的一种低功耗小版图的高精度高线性度模数转换器,通过基于可调共模电压电路的模数转换器实现高精度的模数转换的同时实现精准的数模转换,所述模数转换器包含有数模转换模块1、采样比较模块2、逻辑控制模块3以及电容修调控制模块4;其中,所述采样比较模块2内电容器5的正负端电容阵列皆采用分段参考电压结构;任意一个电容阵列皆包括若干共模调整电容以及若干量化电容;
基于可调共模电压电路的模数转换具体包括以下步骤:
步骤一,通过数模转换模块1接收外部的第一目标控制信号、第二目标控制信号和基准模拟信号:通过所述第一目标控制信号和所述第二目标控制信号,对所述基准模拟信号进行数模转换处理并向后级输出一目标模拟信号;其中,所述数模转换模块包括两级分压单元;
步骤二,采样阶段:通过采样比较模块2采样外部的初始模拟信号和所述数模转换模块1输出的目标模拟信号,同时采样参考共模电压信号,经过比较单元6比较处理,并向后级输出一中间数字信号;
步骤三,量化阶段:通过逻辑控制模块3接收输入信号,所述采样比较模块2输出的所述中间数字信号以及外部的时钟信号、使能信号、初始控制信号:对所述中间数字信号进行逻辑处理并向后级输出第一数字信号和第二数字信号以及对所述初始控制信号进行逻辑处理并向所述数模转换模块1输出所述第一目标控制信号和所述第二目标控制信号,并调整所述量化电容,实现ADC量化;
步骤四,共模电压调整阶段:通过电容修调控制模块4接收所述采样比较模块2输出的所述中间数字信号,并调整所述共模调整电容,使得当前共模电压值逐次逼近参考电压的共模电压值。
如附图2所示的一种实施例简图,电容器的正负端电容阵列分别用于接收外部的初始模拟信号和所述数模转换模块1输出的目标模拟信号,这里标记为VINP以及VINN,正负端电容阵列内皆包括有单列量化电容52/53、单列共模调整电容51/54,其中量化电容用于实现正常的ADC量化过程,共模调整电容则用于调节当前共模电压逐次逼近参考电压的共模电压,所述参考电压的共模电压在图中标记为VCM;
步骤二中采样阶段具体包括以下步骤:首先通过全电容下极板采样输入信号,同时通过电容上极板采样参考电压的共模电压信号;采样结束后,上极板的所述采样开关4先断开,下极板的所述采样开关4随后断开,单侧电容的Cn和CnC下极板接参考电压高VREF,另外的电容接参考电压低GND;根据电荷守恒定理,此时,比较器两端的输入电压VP、VN分别为VREF-VINP和VREF-VINN。随后,电容修调控制电路会提取出电容上极板的共模电压,并通过调整两侧的共模调整电容,将当前的共模电压逐次逼近VCM电压。输入信号共模调整结束后,便开始进行正常的ADC量化过程;能够解决在高精度ADC设计过程中,由于共模电压偏差引入的非线性误差;当然,上述动作逻辑,不局限于该实施例图内容,其本质是在量化电容中抽取部分电容用于调整逐次逼近的共模电压,且共模调整阶段也不局限于采样结束之后立即进行,该调试过程可以在量化过程中的任意阶段进行。
如附图3所述的一种实施例,其中,最低有效位电容不仅可以动作,并且可接多个成比例参考电压nVREF,则VCM=(VREF+nVREF)/2,其中n∈U,1>n≥0,U为成比例数集,图中U={0.75,0.5,0.25,0},基于传统的二进制逼近方式的动作逻辑,次大电容实现的有效翻动只能为0.25VREF或0,而基于多电容多参考模数转换器结构时,最大电容的翻动可以为0.5VREF、0.375VREF、0.25VREF、0.125VREF和0,故此,当需要有0.25VREF的电压翻动时,可以通过翻动最大电容的下极板电压,而非只能翻动次二大的电容,基于该种动作方式,在一定程度上打乱了输入信号和电容阵列误差的相关性,起到提高ADC量化输出的线性度的作用。
所述采样开关4采用自举采样开关,通过改变衬底接源方式提高采样开关输出电压线性度,具体的如图4所示,在MSW管处并联一个PMOS管,以此来减小阻抗,图中M1 M2 M4C1 M6 M5组成栅压自举回路,M9 M3为电荷泄放通路,M7和MSW为采样开关管,电阻并联后求和公式:
在不改变衬底接地状态保证工作管稳定的基础上能够大大提高采样开关输出电压的线性度,导致电阻基本不随输入电压变化而变化;
所述采样开关4的电路架构设计:采用较为简单的电路架构,主要是利用电路中晶体管的排列设计架构,具体采用双向元件的设计,能够同时产生相对应的阻值与反相器的作用,达到精准判断电压准位与电位。
如附图5所示,所述数模转换模块包括:第一分压单元1-1和与所述第一分压单元1-1相连的第二分压单元1-2;所述第一分压单元1-1包括:依次相连的第一开关子单元1-11、第一阻抗子单元1-12和第二开关子单元1-13;所述第二分压单元1-2包括:第二阻抗子单元1-21和与所述第二阻抗子单元1-21相连的第三开关子单元1-22;
其中,所述第一阻抗子单元1-12的一端连接外部的所述基准模拟信号,所述第一阻抗子单元1-12的另一端接地;通过所述第一目标控制信号控制所述第一开关子单元1-11和所述第二开关子单元1-13,对所述基准模拟信号进行分压处理以得到第一中间电压和第二中间电压;
所述第二阻抗子单元1-21的一端连接所述第一中间电压,所述第二阻抗子单元1-21的另一端连接所述第二中间电压;通过所述第二目标控制信号控制所述第三开关子单元1-22,对所述第一中间电压和所述第二中间电压的差值进行分压处理以得到所述目标模拟信号。
所述第一阻抗子单元1-12包括:依次串联的2M个电阻器;
所述第二阻抗子单元1-21包括:依次串联的2N个电阻器;
其中,M和N均为大于等于1的整数,并且M+N为大于或者等于10的整数。
所述第一开关子单元1-11包括:2M个第一控制开关,各所述第一控制开关分别依次连接所述第一阻抗子单元1-12的两个相邻的所述电阻器之间的串联节点;
所述第二开关子单元1-13包括:2M个第二控制开关,各所述第二控制开关分别依次连接所述第一阻抗子单元1-12的两个相邻的所述电阻器之间的串联节点;
其中,所述第一控制开关和所述第二控制开关之间错开一个所述串联节点。
所述第三开关子单元1-22包括:2N个第三控制开关,各所述第三控制开关分别依次连接所述第二阻抗子单元1-21的两个相邻的所述电阻器之间的串联节点。
所述比较单元6包括:依次相连的电流加法器、预放大器和动态锁存器。
所述模数转换器还包括:缓冲模块7,所述缓冲模块7的输入端与所述数模转换模块1的输出端相连,用于对所述目标模拟信号进行缓冲调节。
以上描述仅为本发明的优选实施方式,应当指出:对于本技术领域的普通技术人员来说,在不脱离本发明上述原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也同样视为本发明的保护范围。
Claims (10)
1.一种低功耗小版图的高精度高线性度模数转换器,其特征在于:通过基于可调共模电压电路的模数转换器实现高精度的模数转换的同时实现精准的数模转换,所述模数转换器包含有数模转换模块(1)、采样比较模块(2)、逻辑控制模块(3)以及电容修调控制模块(4);其中,所述采样比较模块(2)内电容器(5)的正负端电容阵列皆采用分段参考电压的电路结构;任意一个电容阵列皆包括若干共模调整电容以及若干量化电容;基于可调共模电压电路的模数转换具体包括以下步骤:
步骤一,通过数模转换模块(1)接收外部的第一目标控制信号、第二目标控制信号和基准模拟信号:通过所述第一目标控制信号和所述第二目标控制信号,对所述基准模拟信号进行数模转换处理并向后级输出一目标模拟信号;其中,所述数模转换模块包括两级分压单元;
步骤二,采样阶段:通过采样比较模块(2)采样外部的初始模拟信号和所述数模转换模块(1)输出的目标模拟信号,同时采样参考共模电压信号,经过比较单元(6)比较处理,并向后级输出一中间数字信号;
步骤三,量化阶段:通过逻辑控制模块(3)接收输入信号,所述采样比较模块(2)输出的所述中间数字信号以及外部的时钟信号、使能信号、初始控制信号:对所述中间数字信号进行逻辑处理并向后级输出第一数字信号和第二数字信号以及对所述初始控制信号进行逻辑处理并向所述数模转换模块(1)输出所述第一目标控制信号和所述第二目标控制信号,并调整所述量化电容,实现ADC量化;
步骤四,共模电压调整阶段:通过电容修调控制模块(4)接收所述采样比较模块(2)输出的所述中间数字信号,并调整所述共模调整电容,使得当前共模电压值逐次逼近参考电压的共模电压值。
2.根据权利要求1所述的一种低功耗小版图的高精度高线性度模数转换器,其特征在于:步骤二中采样阶段具体包括以下步骤:首先通过全电容下极板采样输入信号,同时通过电容上极板采样参考电压的共模电压信号;采样结束后,上极板的所述采样开关(4)先断开,下极板的所述采样开关(4)随后断开,单侧电容的C5和C5C下极板接参考电压高VREF,另外的电容接参考电压低GND,其中,最低有效位电容不仅可以动作,并且可接多个成比例参考电压。
3.根据权利要求2所述的一种低功耗小版图的高精度高线性度模数转换器,其特征在于:所述采样开关(4)采用自举采样开关,通过改变衬底接源方式提高采样开关输出电压线性度,具体在MSW管处并联一个PMOS管。
4.根据权利要求3所述的一种低功耗小版图的高精度高线性度模数转换器,其特征在于:所述采样开关(4)的电路架构设计:利用电路中晶体管的排列设计架构,具体采用双向元件的设计。
5.根据权利要求1所述的一种低功耗小版图的高精度高线性度模数转换器,其特征在于:所述数模转换模块包括:第一分压单元和与所述第一分压单元相连的第二分压单元;所述第一分压单元包括:依次相连的第一开关子单元、第一阻抗子单元和第二开关子单元;所述第二分压单元包括:第二阻抗子单元和与所述第二阻抗子单元相连的第三开关子单元;
其中,所述第一阻抗子单元的一端连接外部的所述基准模拟信号,所述第一阻抗子单元的另一端接地;通过所述第一目标控制信号控制所述第一开关子单元和所述第二开关子单元,对所述基准模拟信号进行分压处理以得到第一中间电压和第二中间电压;
所述第二阻抗子单元的一端连接所述第一中间电压,所述第二阻抗子单元的另一端连接所述第二中间电压;通过所述第二目标控制信号控制所述第三开关子单元,对所述第一中间电压和所述第二中间电压的差值进行分压处理以得到所述目标模拟信号。
6.根据权利要求5所述的一种低功耗小版图的高精度高线性度模数转换器,其特征在于:所述第一阻抗子单元包括:依次串联的2M个电阻器;
所述第二阻抗子单元包括:依次串联的2N个电阻器;其中,M和N均为大于或者等于1的整数,并且M+N为大于或者等于10的整数。
7.根据权利要求6所述的一种低功耗小版图的高精度高线性度模数转换器,其特征在于:所述第一开关子单元包括:2M个第一控制开关,各所述第一控制开关分别依次连接所述第一阻抗子单元的两个相邻的所述电阻器之间的串联节点;
所述第二开关子单元包括:2M个第二控制开关,各所述第二控制开关分别依次连接所述第一阻抗子单元的两个相邻的所述电阻器之间的串联节点;
其中,所述第一控制开关和所述第二控制开关之间错开一个所述串联节点。
8.根据权利要求7所述的一种低功耗小版图的高精度高线性度模数转换器,其特征在于:所述第三开关子单元包括:2N个第三控制开关,各所述第三控制开关分别依次连接所述第二阻抗子单元的两个相邻的所述电阻器之间的串联节点。
9.根据权利要求1所述的一种低功耗小版图的高精度高线性度模数转换器,其特征在于:所述比较单元(6)包括:依次相连的电流加法器、预放大器和动态锁存器。
10.根据权利要求1所述的一种低功耗小版图的高精度高线性度模数转换器,其特征在于:所述模数转换器还包括缓冲模块(7),用于对所述目标模拟信号进行缓冲调节。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211056440.XA CN115473531A (zh) | 2022-08-30 | 2022-08-30 | 一种低功耗小版图的高精度高线性度模数转换器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211056440.XA CN115473531A (zh) | 2022-08-30 | 2022-08-30 | 一种低功耗小版图的高精度高线性度模数转换器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115473531A true CN115473531A (zh) | 2022-12-13 |
Family
ID=84368856
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211056440.XA Pending CN115473531A (zh) | 2022-08-30 | 2022-08-30 | 一种低功耗小版图的高精度高线性度模数转换器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115473531A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117713820A (zh) * | 2023-12-20 | 2024-03-15 | 灿芯半导体(上海)股份有限公司 | 一种adc下极板采样电路 |
-
2022
- 2022-08-30 CN CN202211056440.XA patent/CN115473531A/zh active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117713820A (zh) * | 2023-12-20 | 2024-03-15 | 灿芯半导体(上海)股份有限公司 | 一种adc下极板采样电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111934688B (zh) | 逐次逼近型模数转换器及方法 | |
KR102001762B1 (ko) | Dac 커패시턴스 어레이, sar형 아날로그-디지털 컨버터 및 전력 소비의 감소 방법 | |
CN104967451A (zh) | 逐次逼近型模数转换器 | |
CN111327324B (zh) | 一种适用于逐次逼近型模数转换器的电容阵列结构 | |
CN111431529B (zh) | 具有电容失配校正功能的逐次逼近型模数转换器 | |
CN105827244B (zh) | 桥电容为整数值的电容电阻三段式逐次逼近模数转换器 | |
CN111181563A (zh) | 一种低功耗逐次逼近型模数转换器和模数转换方法 | |
CN113193870A (zh) | 一种低功耗、低版图面积的sar adc | |
CN112653463B (zh) | 一种应用于sar-adc的模拟域校准方法 | |
CN112039528B (zh) | 一种逐次逼近模数转换器中的电容阵列逻辑控制方法 | |
CN113839673A (zh) | 一种新型数字域自校准逐次逼近模数转换器 | |
CN115473531A (zh) | 一种低功耗小版图的高精度高线性度模数转换器 | |
CN111865319A (zh) | 一种基于四输入比较器的超低功耗逐次逼近型模数转换器 | |
CN113131934B (zh) | 一种应用于16位低功耗逐次逼近型模数转换器的比较器失调电压校准方法 | |
CN116846391A (zh) | 一种基于双校准的低失调低功耗动态比较器 | |
US10476513B1 (en) | SAR ADC with high linearity | |
CN114204942B (zh) | 逐次逼近型模数转换器及转换方法 | |
CN115459769A (zh) | 一种带有分段参考电压的逐次逼近模数转换器 | |
CN115694491A (zh) | 阵列级动态比较器的全局失调校准方法及电路 | |
CN113612480B (zh) | 基于分段式差分电容阵列的逐次逼近型模数转换器 | |
CN106953638B (zh) | 一种比较器输入寄生电容的校正电路 | |
US10985773B2 (en) | Analog to digital converting device and capacitor adjusting method thereof | |
CN114024550A (zh) | 模数转换器和自动化配电设备 | |
CN113852373A (zh) | 流水线多米诺结构逐次逼近型模数转换器 | |
CN113922819A (zh) | 基于后台校准的一步两位逐次逼近型模数转换器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |