CN210274034U - 一种高精度dac - Google Patents
一种高精度dac Download PDFInfo
- Publication number
- CN210274034U CN210274034U CN201921186062.0U CN201921186062U CN210274034U CN 210274034 U CN210274034 U CN 210274034U CN 201921186062 U CN201921186062 U CN 201921186062U CN 210274034 U CN210274034 U CN 210274034U
- Authority
- CN
- China
- Prior art keywords
- dac
- bit
- low
- precision
- bit dac
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
本申请公开了一种高精度DAC，解决了现有技术高精度DAC生产成本高的问题。一种高精度DAC，其特征在于，包含至少两个低位数DAC，将前一个低位数DAC的输出电压作为后一个低位数DAC的参考电压连接，以此类推。本申请的高精度DAC相比现有技术同等精度的DAC芯片，性价比更高，更适合用于低成本的电子产品中。
Description
技术领域
本申请涉及模拟数字电路领域，尤其涉及一种高精度DAC。
背景技术
DAC作为数字域和模拟域的桥梁，在电子产品中有非常广泛的应用。而高精度DAC在高分辨率的数字模拟转换过程中起着极其重要的作用。而高精度的 DAC就意味着高价格。因此，在低成本的消费电子产品中输出高精度高分辨率的模拟信号，若使用高精度DAC芯片，会大大提高产品的成本，这将严重影响产品的竞争力。
实用新型内容
本申请实施例提供一种高精度DAC，解决了现有技术高精度DAC生产成本高的问题。
本申请提出一种高精度DAC，包含至少两个低位数DAC，将前一个低位数 DAC的输出电压作为后一个低位数DAC的参考电压连接，以此类推。
进一步地，所有低位数DAC的输入数据为1。
优选地，所述高精度DAC包含两个低位数DAC，第一低位数DAC和第二低位数DAC，第一低位数DAC的输出电压作为第二低位DAC的参考电压。
优选地，所述第一低位数DAC与第二低位数DAC的位数相同。
优选地，所述第一低位数DAC与第二低位数DAC的位数不同。
本申请实施例采用的上述至少一个技术方案能够达到以下有益效果：
本申请的高精度DAC相比现有技术同等精度的DAC芯片，性价比更高，更适合用于低成本的电子产品中。
附图说明
此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1为一种高精度DAC结构图；
图2为一种高精度DAC实施例结构图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚，下面将结合本申请具体实施例及相应的附图对本申请技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
以下结合附图，详细说明本申请各实施例提供的技术方案。
图1为一种高精度DAC结构图。
一种高精度DAC，包含至少两个低位数DAC，将前一个低位数DAC的输出电压作为后一个低位数DAC的参考电压连接，以此类推。
需要说明的是组成高精度DAC的低位数DAC数量可以是大于1个的任意数，这里不做特别限定。
进一步地，所有低位数DAC的输入数据为1。
只有在低位数DAC的输入数据为1时，本申请的多个低位数DAC的位数和才是高精度DAC的位数。
例如，一个M位的DAC和一个N位的DAC，组合成一个高位数的DAC。将M位DAC的输出电压作为N位DAC的参考电压，N位DAC的输出电压作为高精度DAC的输出。D1为M位DAC的输入数据，D2为N位DAC的输入数据， M和N为正整数。
M位DAC输出电压
N位DAC输出电压
高精度DAC的输出步进为
其中0≤D1≤2M，所述高精度DAC的输出步进，是指D2＝1。
当D1＝1时，高精度DAC的输出步进为
等效于位数是M+N的DAC。
所述Vref为M为DAC的参考电压。
图2为一种高精度DAC实施例结构图。
实施例1
所述高精度DAC包含两个低位数DAC，第一低位数DAC1和第二低位数 DAC2，第一低位数DAC的输出电压作为第二低位DAC的参考电压。
所述第一低位数DAC与第二低位数DAC的的位数可以相同也可以不同，两个低位数DAC的位数取决于需要的高精度DAC的位数，所述高精度DAC的位数等于低位数DAC位数的和。
实施例2
所述高精度DAC包含三个低位数DAC，第一低位数DAC、第二低位数DAC 和第三低位数DAC，第一低位数DAC的输出电压作为第二低位DAC的参考电压，第二低位数DAC的输出电压作为第三低位数DAC的参考电压，第三低位数DAC的输出电压作为高精度DAC的输出电压。
以上所述仅为本申请的实施例而已，并不用于限制本申请。对于本领域技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本申请的权利要求范围之内。
Claims (3)
1.一种高精度DAC，其特征在于，包含至少两个低位数DAC，一个M位的DAC和一个N位的DAC，将M位DAC的输出电压作为N位DAC的参考电压，N位DAC的输出电压作为高精度DAC的输出，M和N为正整数；
D1为M位DAC的输入数据，D2为N位DAC的输入数据；
M位DAC输出电压
N位DAC输出电压
高精度DAC的输出步进为
其中0≤D1≤2M，D2＝1。
2.根据权利要求1所述高精度DAC，其特征在于，所述高精度DAC包含两个低位数DAC，第一低位数DAC和第二低位数DAC，第一低位数DAC的输出电压作为第二低位DAC的参考电压，所述第一低位数DAC与第二低位数DAC的位数相同。
3.根据权利要求1所述高精度DAC，其特征在于，所述高精度DAC包含两个低位数DAC，第一低位数DAC和第二低位数DAC，第一低位数DAC的输出电压作为第二低位DAC的参考电压，所述第一低位数DAC与第二低位数DAC的位数不同。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201921186062.0U CN210274034U (zh) | 2019-07-25 | 2019-07-25 | 一种高精度dac |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201921186062.0U CN210274034U (zh) | 2019-07-25 | 2019-07-25 | 一种高精度dac |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN210274034U true CN210274034U (zh) | 2020-04-07 |
Family
ID=70014306
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201921186062.0U Active CN210274034U (zh) | 2019-07-25 | 2019-07-25 | 一种高精度dac |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN210274034U (zh) |
-
2019
- 2019-07-25 CN CN201921186062.0U patent/CN210274034U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4586025A (en) | Error tolerant thermometer-to-binary encoder | |
| EP2225830B1 (en) | Time domain interpolation scheme for flash a/d converters | |
| US10644716B1 (en) | Multi-path dual-switch digital-to-analog converter | |
| WO2021258949A1 (zh) | 一种基于混合编码的电流舵型数模转换器 | |
| US10305505B1 (en) | Interpolation digital-to-analog converter (DAC) | |
| CN106559080A (zh) | 用于数模转换器的低功率切换技术 | |
| McNeill et al. | “Split ADC” background linearization of VCO-based ADCs | |
| CN110022157A (zh) | 信号处理装置和δ-σ调制器 | |
| CN108880546A (zh) | 一种应用于逐次逼近模数转换器的电容校正方法 | |
| JP5069340B2 (ja) | アナログ信号をデジタル信号に変換する集積回路、システム、及び、ａｄ変換方法 | |
| Ghoshal et al. | A bit swap logic (BSL) based bubble error correction (BEC) method for flash ADCs | |
| CN210274034U (zh) | 一种高精度dac | |
| US7868807B2 (en) | Data weighted average circuit and dynamic element matching method | |
| CN102025375A (zh) | 模数转换器及其数字校准电路 | |
| CN107171671B (zh) | 一种两级多位量化器及模数转换器 | |
| CN104779957A (zh) | 高速逐次逼近模数转换器 | |
| US11757466B2 (en) | System and method for dynamic element matching for delta sigma converters | |
| US10778240B1 (en) | Device and method for digital to analog conversion | |
| US10158374B1 (en) | Sigma delta modulator | |
| CN115001501B (zh) | 数模转换器、音频播放器以及波形发生器 | |
| JP2009267808A (ja) | アナログ・ディジタル変換回路 | |
| US6816098B2 (en) | High-speed oversampling modulator device | |
| CN110515419B (zh) | 一种优化格雷码编码方式实现跨时钟域的装置 | |
| Ghoshal et al. | Design of a Modified 8-bit Semiflash Analog to Digital Converter | |
| CN112468146B (zh) | 一种用于逐次逼近寄存器型模数转换器的校调方法及设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |