JPH05152960A - Ａｄ変換器 - Google Patents
Ａｄ変換器Info
- Publication number
- JPH05152960A JPH05152960A JP31442891A JP31442891A JPH05152960A JP H05152960 A JPH05152960 A JP H05152960A JP 31442891 A JP31442891 A JP 31442891A JP 31442891 A JP31442891 A JP 31442891A JP H05152960 A JPH05152960 A JP H05152960A
- Authority
- JP
- Japan
- Prior art keywords
- comparison
- vref
- signal
- value
- vfsr
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 逐次比較方式ＡＤ変換器における構造の単純
さを生かしつつ、変換時間を短縮化する。 【構成】 同一の比較サイクルで同時に比較動作を行う
複数の比較器２ａ〜２ｃを備え、例えばこれと同数のＤ
Ａ変換器３ａ〜３ｃからなるＤＡ変換回路より各比較器
にそれぞれ異なる比較信号５ａ〜５ｃを送出する。制御
回路１は、各比較器による比較結果に基づき、次サイク
ルの比較信号に対応した制御信号４ａ〜４ｃをＤＡ変換
回路に出力する。
さを生かしつつ、変換時間を短縮化する。 【構成】 同一の比較サイクルで同時に比較動作を行う
複数の比較器２ａ〜２ｃを備え、例えばこれと同数のＤ
Ａ変換器３ａ〜３ｃからなるＤＡ変換回路より各比較器
にそれぞれ異なる比較信号５ａ〜５ｃを送出する。制御
回路１は、各比較器による比較結果に基づき、次サイク
ルの比較信号に対応した制御信号４ａ〜４ｃをＤＡ変換
回路に出力する。
Description
【０００１】
【産業上の利用分野】この発明は、アナログ電圧値をデ
ジタルデータに変換するＡＤ変換器に関し、特に、１度
の変換に複数回の比較サイクルを実行する逐次比較方式
のＡＤ変換器に関する。
ジタルデータに変換するＡＤ変換器に関し、特に、１度
の変換に複数回の比較サイクルを実行する逐次比較方式
のＡＤ変換器に関する。
【０００２】
【従来の技術】図４に従来の逐次比較方式ＡＤ変換器の
構成例を示す。１は制御回路、２は比較器、３はＤＡ変
換器であり、８ａ，８ｂはＤＡ変換器３に基準を与える
ための基準電源入力を示す。また、６は外部より入力さ
れるアナログ入力信号、５はアナログ信号６と比較する
比較信号、４は比較信号５を出力するＤＡ変換器３を制
御するための制御信号を示す。制御信号４は比較器２の
比較結果に応じて制御回路１から出力される。７は比較
サイクルの完了後ＡＤ変換の結果として出力されるデジ
タルデータを示す。
構成例を示す。１は制御回路、２は比較器、３はＤＡ変
換器であり、８ａ，８ｂはＤＡ変換器３に基準を与える
ための基準電源入力を示す。また、６は外部より入力さ
れるアナログ入力信号、５はアナログ信号６と比較する
比較信号、４は比較信号５を出力するＤＡ変換器３を制
御するための制御信号を示す。制御信号４は比較器２の
比較結果に応じて制御回路１から出力される。７は比較
サイクルの完了後ＡＤ変換の結果として出力されるデジ
タルデータを示す。
【０００３】図５を用いてその動作を説明する。この図
で横軸は時間、縦軸はアナログ電圧値を示す。縦軸の最
大値はＤＡ変換器３に入力された一方の基準電源電圧値
ＶＲＥＦ（＋）であり、最小値は他方の基準電源電圧値
ＶＲＥＦ（−）である。変換可能なアナログ入力値はＶ
ＲＥＦ（＋）からＶＲＥＦ（−）の範囲になる。ＶＲＥ
Ｆ（＋）−ＶＲＥＦ（−）をＶＦＳＲとする。また外部
より入力されたアナログ入力信号電圧値をＡＩＮとす
る。
で横軸は時間、縦軸はアナログ電圧値を示す。縦軸の最
大値はＤＡ変換器３に入力された一方の基準電源電圧値
ＶＲＥＦ（＋）であり、最小値は他方の基準電源電圧値
ＶＲＥＦ（−）である。変換可能なアナログ入力値はＶ
ＲＥＦ（＋）からＶＲＥＦ（−）の範囲になる。ＶＲＥ
Ｆ（＋）−ＶＲＥＦ（−）をＶＦＳＲとする。また外部
より入力されたアナログ入力信号電圧値をＡＩＮとす
る。
【０００４】ＡＤ変換開始後第１比較サイクルにおい
て、ＤＡ変換器３は制御回路１の制御の下、ＶＲＥＦ
（＋）とＶＲＥＦ（−）との中間電位（１／２）ＶＦＳ
Ｒ＋ＶＲＥＦ（−）の値を比較信号５として出力し、比
較器２はＡＩＮと比較信号値とを比較する。比較の結果
に応じ、制御回路１は次に実行する第２の比較サイクル
における比較信号を決定する。このときの比較信号５は
ＡＩＮが（１／２）ＶＦＳＲ＋ＶＲＥＦ（−）よりも大
きいときは（１／２）ＶＦＳＲ＋（１／４）ＶＦＳＲ＋
ＶＲＥＦ（−）＝（３／４）ＶＦＳＲ＋ＶＲＥＦ
（−）、小さいときは（１／２）ＶＦＳＲ−（１／４）
ＶＦＳＲ＋ＶＲＥＦ（−）＝（１／４）ＶＦＳＲ＋ＶＲ
ＥＦ（−）となる。
て、ＤＡ変換器３は制御回路１の制御の下、ＶＲＥＦ
（＋）とＶＲＥＦ（−）との中間電位（１／２）ＶＦＳ
Ｒ＋ＶＲＥＦ（−）の値を比較信号５として出力し、比
較器２はＡＩＮと比較信号値とを比較する。比較の結果
に応じ、制御回路１は次に実行する第２の比較サイクル
における比較信号を決定する。このときの比較信号５は
ＡＩＮが（１／２）ＶＦＳＲ＋ＶＲＥＦ（−）よりも大
きいときは（１／２）ＶＦＳＲ＋（１／４）ＶＦＳＲ＋
ＶＲＥＦ（−）＝（３／４）ＶＦＳＲ＋ＶＲＥＦ
（−）、小さいときは（１／２）ＶＦＳＲ−（１／４）
ＶＦＳＲ＋ＶＲＥＦ（−）＝（１／４）ＶＦＳＲ＋ＶＲ
ＥＦ（−）となる。
【０００５】同様に第ｎ比較サイクルのときの比較信号
電圧値ＶＣＭＰ（ｎ）は、その前の比較結果がＡＩＮ＞
ＶＣＭＰ（ｎ−１）のとき ＶＣＭＰ（ｎ）＝ＶＣＭＰ（ｎ−１）＋（１／２n ）×
ＶＦＳＲ＋ＶＲＥＦ（−） その前の比較結果がＡＩＮ＜ＶＣＭＰ（ｎ−１）のとき ＶＣＭＰ（ｎ）＝ＶＣＭＰ（ｎ−１）−（１／２n ）×
ＶＦＳＲ＋ＶＲＥＦ（−） となる。このようにして比較信号５をアナログ入力信号
電圧値ＡＩＮに逐次近似してゆくことにより最終的にデ
ジタルデータ出力を得る。この方式によるＡＤ変換で
は、２進デジタルデータの１桁を決定するのに１回の比
較サイクルが必要になる。
電圧値ＶＣＭＰ（ｎ）は、その前の比較結果がＡＩＮ＞
ＶＣＭＰ（ｎ−１）のとき ＶＣＭＰ（ｎ）＝ＶＣＭＰ（ｎ−１）＋（１／２n ）×
ＶＦＳＲ＋ＶＲＥＦ（−） その前の比較結果がＡＩＮ＜ＶＣＭＰ（ｎ−１）のとき ＶＣＭＰ（ｎ）＝ＶＣＭＰ（ｎ−１）−（１／２n ）×
ＶＦＳＲ＋ＶＲＥＦ（−） となる。このようにして比較信号５をアナログ入力信号
電圧値ＡＩＮに逐次近似してゆくことにより最終的にデ
ジタルデータ出力を得る。この方式によるＡＤ変換で
は、２進デジタルデータの１桁を決定するのに１回の比
較サイクルが必要になる。
【０００６】
【発明が解決しようとする課題】従来の逐次比較方式Ａ
Ｄ変換器は、以上のように１回の比較サイクルでデジタ
ルデータの１桁を決定していたため、桁数が大きい精度
の高いデータへの変換を行う場合にはその桁数に応じて
変換時間が長くなってしまう。一方、変換時間の短い方
式として並列比較方式があるが、これは多数の比較信号
を用意し、１度の比較によりアナログ入力信号とすべて
の比較信号とを比較してデジタルデータを決定してしま
うものであるため、桁数が多くなると膨大な数の比較器
が必要となる。例えば、８桁の２進デジタルデータに変
換するためには、２５５個の比較器と基準電圧源を必要
とする。
Ｄ変換器は、以上のように１回の比較サイクルでデジタ
ルデータの１桁を決定していたため、桁数が大きい精度
の高いデータへの変換を行う場合にはその桁数に応じて
変換時間が長くなってしまう。一方、変換時間の短い方
式として並列比較方式があるが、これは多数の比較信号
を用意し、１度の比較によりアナログ入力信号とすべて
の比較信号とを比較してデジタルデータを決定してしま
うものであるため、桁数が多くなると膨大な数の比較器
が必要となる。例えば、８桁の２進デジタルデータに変
換するためには、２５５個の比較器と基準電圧源を必要
とする。
【０００７】この発明の目的は、逐次比較方式ＡＤ変換
器における構造の単純さを生かしつつ、変換時間の短縮
化を図り、変換時間の短縮と構成部品点数の最適化が可
能なＡＤ変換器を得ることにある。
器における構造の単純さを生かしつつ、変換時間の短縮
化を図り、変換時間の短縮と構成部品点数の最適化が可
能なＡＤ変換器を得ることにある。
【０００８】
【課題を解決するための手段】この発明に係るＡＤ変換
器は、同一の比較サイクルで同時に比較動作を行う複数
の比較器と、制御回路よりの制御信号を受けて各比較器
にそれぞれ異なる比較信号を送出するＤＡ変換回路とを
備えたものである。
器は、同一の比較サイクルで同時に比較動作を行う複数
の比較器と、制御回路よりの制御信号を受けて各比較器
にそれぞれ異なる比較信号を送出するＤＡ変換回路とを
備えたものである。
【０００９】
【作用】１つの比較サイクルにおいて、アナログ入力信
号が複数の比較信号とそれぞれ比較される。比較結果に
基づき、制御回路より次サイクルの比較信号に対応した
制御信号が出力される。次サイクルにおいて再びアナロ
グ入力信号と上記制御信号に応じてＤＡ変換器から新た
に送出された複数の比較信号とがそれぞれ比較される。
複数の比較を同時に行うことにより１回の比較サイクル
で複数桁の決定が可能となる。
号が複数の比較信号とそれぞれ比較される。比較結果に
基づき、制御回路より次サイクルの比較信号に対応した
制御信号が出力される。次サイクルにおいて再びアナロ
グ入力信号と上記制御信号に応じてＤＡ変換器から新た
に送出された複数の比較信号とがそれぞれ比較される。
複数の比較を同時に行うことにより１回の比較サイクル
で複数桁の決定が可能となる。
【００１０】
【実施例】第１実施例 以下、図１および図２を用いてこの発明の一実施例を説
明する。図１は本実施例のＡＤ変換器の構成を示すブロ
ック図である。図４と同一符号は同一もしくは対応部分
を示し、１は制御回路、２ａ〜２ｃは比較器、３ａ〜３
ｃはＤＡ変換器であり、８ａ，８ｂはＤＡ変換器３ａ〜
３ｃに基準を与えるための基準電源入力を示す。また、
６は外部より入力されるアナログ入力信号、５ａ〜５ｃ
はアナログ信号６と比較する比較信号、４ａ〜４ｃは比
較信号５ａ〜５ｃを出力するＤＡ変換器３ａ〜３ｃを制
御するための制御信号であり、制御信号４ａ〜４ｃは比
較器２ａ〜２ｃの比較結果に応じて制御回路１から出力
される。７は比較サイクルの完了後ＡＤ変換の結果とし
て出力されるデジタルデータを示す。
明する。図１は本実施例のＡＤ変換器の構成を示すブロ
ック図である。図４と同一符号は同一もしくは対応部分
を示し、１は制御回路、２ａ〜２ｃは比較器、３ａ〜３
ｃはＤＡ変換器であり、８ａ，８ｂはＤＡ変換器３ａ〜
３ｃに基準を与えるための基準電源入力を示す。また、
６は外部より入力されるアナログ入力信号、５ａ〜５ｃ
はアナログ信号６と比較する比較信号、４ａ〜４ｃは比
較信号５ａ〜５ｃを出力するＤＡ変換器３ａ〜３ｃを制
御するための制御信号であり、制御信号４ａ〜４ｃは比
較器２ａ〜２ｃの比較結果に応じて制御回路１から出力
される。７は比較サイクルの完了後ＡＤ変換の結果とし
て出力されるデジタルデータを示す。
【００１１】図２は本実施例の比較サイクルの動作を説
明する図である。図５と同様に横軸は時間、縦軸はアナ
ログ電圧値を示す。縦軸の最大値はＤＡ変換器３ａ〜３
ｃに入力された一方の基準電源電圧値ＶＲＥＦ（＋）で
あり、最小値は他方の基準電源電圧値ＶＲＥＦ（−）で
ある。変換可能なアナログ入力値はＶＲＥＦ（＋）から
ＶＲＥＦ（−）の範囲になる。ＶＲＥＦ（＋）−ＶＲＥ
Ｆ（−）をＶＦＳＲとする。また外部より入力されたア
ナログ入力信号電圧値をＡＩＮとする。
明する図である。図５と同様に横軸は時間、縦軸はアナ
ログ電圧値を示す。縦軸の最大値はＤＡ変換器３ａ〜３
ｃに入力された一方の基準電源電圧値ＶＲＥＦ（＋）で
あり、最小値は他方の基準電源電圧値ＶＲＥＦ（−）で
ある。変換可能なアナログ入力値はＶＲＥＦ（＋）から
ＶＲＥＦ（−）の範囲になる。ＶＲＥＦ（＋）−ＶＲＥ
Ｆ（−）をＶＦＳＲとする。また外部より入力されたア
ナログ入力信号電圧値をＡＩＮとする。
【００１２】ＡＤ変換開始後第１比較サイクルにおい
て、制御回路１の制御の下、ＤＡ変換器３ａは（３／
４）ＶＦＳＲ＋ＶＲＥＦ（−）の値を、ＤＡ変換器３ｂ
は（２／４）ＶＦＳＲ＋ＶＲＥＦ（−）の値を、ＤＡ変
換器３ｃは（１／４）ＶＦＳＲ＋ＶＲＥＦ（−）の値
を、それぞれ比較信号５ａ〜５ｃとして出力し、各比較
器２ａ〜２ｃはＡＩＮと比較信号５ａ〜５ｃとを比較す
る。比較の結果により制御回路１は次に実行する第２比
較サイクルにおける各比較信号５ａ〜５ｃを決定する。
第２比較サイクルにおける比較信号５ａ〜５ｃの値は、
ＡＩＮが該第１比較サイクルにおける比較信号の値を境
界としてどの範囲に入るかにより以下のように決定され
る。
て、制御回路１の制御の下、ＤＡ変換器３ａは（３／
４）ＶＦＳＲ＋ＶＲＥＦ（−）の値を、ＤＡ変換器３ｂ
は（２／４）ＶＦＳＲ＋ＶＲＥＦ（−）の値を、ＤＡ変
換器３ｃは（１／４）ＶＦＳＲ＋ＶＲＥＦ（−）の値
を、それぞれ比較信号５ａ〜５ｃとして出力し、各比較
器２ａ〜２ｃはＡＩＮと比較信号５ａ〜５ｃとを比較す
る。比較の結果により制御回路１は次に実行する第２比
較サイクルにおける各比較信号５ａ〜５ｃを決定する。
第２比較サイクルにおける比較信号５ａ〜５ｃの値は、
ＡＩＮが該第１比較サイクルにおける比較信号の値を境
界としてどの範囲に入るかにより以下のように決定され
る。
【００１３】（３／４）ＶＦＳＲ＋ＶＲＥＦ（−）＜Ａ
ＩＮ＜ＶＲＥＦ（＋）のとき 比較信号５ａの値＝（３／４）ＶＦＳＲ＋（３／１６）
ＶＦＳＲ＋ＶＲＥＦ（−） 比較信号５ｂの値＝（３／４）ＶＦＳＲ＋（２／１６）
ＶＦＳＲ＋ＶＲＥＦ（−） 比較信号５ｃの値＝（３／４）ＶＦＳＲ＋（１／１６）
ＶＦＳＲ＋ＶＲＥＦ（−）
ＩＮ＜ＶＲＥＦ（＋）のとき 比較信号５ａの値＝（３／４）ＶＦＳＲ＋（３／１６）
ＶＦＳＲ＋ＶＲＥＦ（−） 比較信号５ｂの値＝（３／４）ＶＦＳＲ＋（２／１６）
ＶＦＳＲ＋ＶＲＥＦ（−） 比較信号５ｃの値＝（３／４）ＶＦＳＲ＋（１／１６）
ＶＦＳＲ＋ＶＲＥＦ（−）
【００１４】（２／４）ＶＦＳＲ＋ＶＲＥＦ（−）＜Ａ
ＩＮ＜（３／４）ＶＦＳＲ＋ＶＲＥＦ（−）のとき 比較信号５ａの値＝（２／４）ＶＦＳＲ＋（３／１６）
ＶＦＳＲ＋ＶＲＥＦ（−） 比較信号５ｂの値＝（２／４）ＶＦＳＲ＋（２／１６）
ＶＦＳＲ＋ＶＲＥＦ（−） 比較信号５ｃの値＝（２／４）ＶＦＳＲ＋（１／１６）
ＶＦＳＲ＋ＶＲＥＦ（−）
ＩＮ＜（３／４）ＶＦＳＲ＋ＶＲＥＦ（−）のとき 比較信号５ａの値＝（２／４）ＶＦＳＲ＋（３／１６）
ＶＦＳＲ＋ＶＲＥＦ（−） 比較信号５ｂの値＝（２／４）ＶＦＳＲ＋（２／１６）
ＶＦＳＲ＋ＶＲＥＦ（−） 比較信号５ｃの値＝（２／４）ＶＦＳＲ＋（１／１６）
ＶＦＳＲ＋ＶＲＥＦ（−）
【００１５】（１／４）ＶＦＳＲ＋ＶＲＥＦ（−）＜Ａ
ＩＮ＜（２／４）ＶＦＳＲ＋ＶＲＥＦ（−）のとき 比較信号５ａの値＝（１／４）ＶＦＳＲ＋（３／１６）
ＶＦＳＲ＋ＶＲＥＦ（−） 比較信号５ｂの値＝（１／４）ＶＦＳＲ＋（２／１６）
ＶＦＳＲ＋ＶＲＥＦ（−） 比較信号５ｃの値＝（１／４）ＶＦＳＲ＋（１／１６）
ＶＦＳＲ＋ＶＲＥＦ（−）
ＩＮ＜（２／４）ＶＦＳＲ＋ＶＲＥＦ（−）のとき 比較信号５ａの値＝（１／４）ＶＦＳＲ＋（３／１６）
ＶＦＳＲ＋ＶＲＥＦ（−） 比較信号５ｂの値＝（１／４）ＶＦＳＲ＋（２／１６）
ＶＦＳＲ＋ＶＲＥＦ（−） 比較信号５ｃの値＝（１／４）ＶＦＳＲ＋（１／１６）
ＶＦＳＲ＋ＶＲＥＦ（−）
【００１６】ＶＲＥＦ（−）＜ＡＩＮ＜（１／４）ＶＦ
ＳＲ＋ＶＲＥＦ（−）のとき 比較信号５ａの値＝（３／１６）ＶＦＳＲ＋ＶＲＥＦ
（−） 比較信号５ｂの値＝（２／１６）ＶＦＳＲ＋ＶＲＥＦ
（−） 比較信号５ｃの値＝（１／１６）ＶＦＳＲ＋ＶＲＥＦ
（−）
ＳＲ＋ＶＲＥＦ（−）のとき 比較信号５ａの値＝（３／１６）ＶＦＳＲ＋ＶＲＥＦ
（−） 比較信号５ｂの値＝（２／１６）ＶＦＳＲ＋ＶＲＥＦ
（−） 比較信号５ｃの値＝（１／１６）ＶＦＳＲ＋ＶＲＥＦ
（−）
【００１７】同様にして、第ｎ比較サイクルのときの比
較信号５ａ〜５ｃの各電圧値ＶＣＭＰａ（ｎ）〜ＶＣＭ
Ｐｃ（ｎ）は、その前の各比較信号電圧値をＶＣＭＰａ
（ｎ−１）〜ＶＣＭＰｃ（ｎ−１）として、
較信号５ａ〜５ｃの各電圧値ＶＣＭＰａ（ｎ）〜ＶＣＭ
Ｐｃ（ｎ）は、その前の各比較信号電圧値をＶＣＭＰａ
（ｎ−１）〜ＶＣＭＰｃ（ｎ−１）として、
【００１８】ＶＣＭＰａ（ｎ−１）＜ＡＩＮ＜ＶＲＥＦ
（＋）のとき 比較信号５ａの値＝ＶＣＭＰａ（ｎ−１）＋（３／４
n ）ＶＦＳＲ＋ＶＲＥＦ（−） 比較信号５ｂの値＝ＶＣＭＰａ（ｎ−１）＋（２／４
n ）ＶＦＳＲ＋ＶＲＥＦ（−） 比較信号５ｃの値＝ＶＣＭＰａ（ｎ−１）＋（１／４
n ）ＶＦＳＲ＋ＶＲＥＦ（−）
（＋）のとき 比較信号５ａの値＝ＶＣＭＰａ（ｎ−１）＋（３／４
n ）ＶＦＳＲ＋ＶＲＥＦ（−） 比較信号５ｂの値＝ＶＣＭＰａ（ｎ−１）＋（２／４
n ）ＶＦＳＲ＋ＶＲＥＦ（−） 比較信号５ｃの値＝ＶＣＭＰａ（ｎ−１）＋（１／４
n ）ＶＦＳＲ＋ＶＲＥＦ（−）
【００１９】ＶＣＭＰｂ（ｎ−１）＜ＡＩＮ＜ＶＣＭＰ
ａ（ｎ−１）のとき 比較信号５ａの値＝ＶＣＭＰｂ（ｎ−１）＋（３／４
n ）ＶＦＳＲ＋ＶＲＥＦ（−） 比較信号５ｂの値＝ＶＣＭＰｂ（ｎ−１）＋（２／４
n ）ＶＦＳＲ＋ＶＲＥＦ（−） 比較信号５ｃの値＝ＶＣＭＰｂ（ｎ−１）＋（１／４
n ）ＶＦＳＲ＋ＶＲＥＦ（−）
ａ（ｎ−１）のとき 比較信号５ａの値＝ＶＣＭＰｂ（ｎ−１）＋（３／４
n ）ＶＦＳＲ＋ＶＲＥＦ（−） 比較信号５ｂの値＝ＶＣＭＰｂ（ｎ−１）＋（２／４
n ）ＶＦＳＲ＋ＶＲＥＦ（−） 比較信号５ｃの値＝ＶＣＭＰｂ（ｎ−１）＋（１／４
n ）ＶＦＳＲ＋ＶＲＥＦ（−）
【００２０】ＶＣＭＰｃ（ｎ−１）＜ＡＩＮ＜ＶＣＭＰ
ｂ（ｎ−１）のとき 比較信号５ａの値＝ＶＣＭＰｃ（ｎ−１）＋（３／４
n ）ＶＦＳＲ＋ＶＲＥＦ（−） 比較信号５ｂの値＝ＶＣＭＰｃ（ｎ−１）＋（２／４
n ）ＶＦＳＲ＋ＶＲＥＦ（−） 比較信号５ｃの値＝ＶＣＭＰｃ（ｎ−１）＋（１／４
n ）ＶＦＳＲ＋ＶＲＥＦ（−）
ｂ（ｎ−１）のとき 比較信号５ａの値＝ＶＣＭＰｃ（ｎ−１）＋（３／４
n ）ＶＦＳＲ＋ＶＲＥＦ（−） 比較信号５ｂの値＝ＶＣＭＰｃ（ｎ−１）＋（２／４
n ）ＶＦＳＲ＋ＶＲＥＦ（−） 比較信号５ｃの値＝ＶＣＭＰｃ（ｎ−１）＋（１／４
n ）ＶＦＳＲ＋ＶＲＥＦ（−）
【００２１】ＶＲＥＦ（−）＜ＡＩＮ＜ＶＣＭＰｃ（ｎ
−１）のとき 比較信号５ａの値＝ＶＣＭＰｃ（ｎ−１）−（１／４
n ）ＶＦＳＲ＋ＶＲＥＦ（−） 比較信号５ｂの値＝ＶＣＭＰｃ（ｎ−１）−（２／４
n ）ＶＦＳＲ＋ＶＲＥＦ（−） 比較信号５ｃの値＝ＶＣＭＰｃ（ｎ−１）−（３／４
n ）ＶＦＳＲ＋ＶＲＥＦ（−） となる。
−１）のとき 比較信号５ａの値＝ＶＣＭＰｃ（ｎ−１）−（１／４
n ）ＶＦＳＲ＋ＶＲＥＦ（−） 比較信号５ｂの値＝ＶＣＭＰｃ（ｎ−１）−（２／４
n ）ＶＦＳＲ＋ＶＲＥＦ（−） 比較信号５ｃの値＝ＶＣＭＰｃ（ｎ−１）−（３／４
n ）ＶＦＳＲ＋ＶＲＥＦ（−） となる。
【００２２】このようにして比較信号５ａ〜５ｃをアナ
ログ入力信号電圧値ＡＩＮに逐次近似してゆくことによ
りデジタルデータ出力を得る。この方式によるＡＤ変換
では、１度の比較サイクルで２進デジタルデータ出力の
２桁を変換途中の結果として得ることになる。制御回路
１は、上記のような比較信号５ａ〜５ｃを得るため制御
信号４ａ〜４ｃを通じてＤＡ変換器３ａ〜３ｃを制御す
る。比較結果は順次制御回路１に蓄えられてゆき、変換
サイクルの最後に変換結果としてデジタルデータ７を出
力する。
ログ入力信号電圧値ＡＩＮに逐次近似してゆくことによ
りデジタルデータ出力を得る。この方式によるＡＤ変換
では、１度の比較サイクルで２進デジタルデータ出力の
２桁を変換途中の結果として得ることになる。制御回路
１は、上記のような比較信号５ａ〜５ｃを得るため制御
信号４ａ〜４ｃを通じてＤＡ変換器３ａ〜３ｃを制御す
る。比較結果は順次制御回路１に蓄えられてゆき、変換
サイクルの最後に変換結果としてデジタルデータ７を出
力する。
【００２３】第２実施例 上述した第１実施例では、各比較器２ａ〜２ｃにおい
て、アナログ入力信号６と比較すべき相互に異なる３つ
の比較信号５ａ〜５ｃを、異なる３つのＤＡ変換器から
それぞれ得るようにしていたが、これを２つのＡＤ変換
器と抵抗器とを利用して得ることも可能である。図３は
このような抵抗分割を利用した構成例を示すブロック図
である。
て、アナログ入力信号６と比較すべき相互に異なる３つ
の比較信号５ａ〜５ｃを、異なる３つのＤＡ変換器から
それぞれ得るようにしていたが、これを２つのＡＤ変換
器と抵抗器とを利用して得ることも可能である。図３は
このような抵抗分割を利用した構成例を示すブロック図
である。
【００２４】図３において、図１と同一符号は同一もし
くは対応部分を示し、１は制御回路、２ａ〜２ｃは比較
器、３ａ，３ｂはＤＡ変換器、９は抵抗器である。制御
回路１は、比較器２ａ〜２ｃの比較結果に応じて制御信
号４ａ，４ｂを出力し、この制御信号４ａ，４ｂを受け
て、ＤＡ変換器３ａ，３ｂはそれぞれ電圧信号１０ａ，
１０ｂを抵抗器９の電源端子に与える。抵抗器９は抵抗
による電圧分割により、両端に与えられる電圧信号１０
ａと１０ｂとの差電圧を正確に４等分して各中間端子よ
り比較信号５ａ〜５ｃとして出力する。
くは対応部分を示し、１は制御回路、２ａ〜２ｃは比較
器、３ａ，３ｂはＤＡ変換器、９は抵抗器である。制御
回路１は、比較器２ａ〜２ｃの比較結果に応じて制御信
号４ａ，４ｂを出力し、この制御信号４ａ，４ｂを受け
て、ＤＡ変換器３ａ，３ｂはそれぞれ電圧信号１０ａ，
１０ｂを抵抗器９の電源端子に与える。抵抗器９は抵抗
による電圧分割により、両端に与えられる電圧信号１０
ａと１０ｂとの差電圧を正確に４等分して各中間端子よ
り比較信号５ａ〜５ｃとして出力する。
【００２５】次にその比較信号生成の動作について説明
する。他の動作に関しては第１の実施例と同一である。
変換開始により制御回路１は初期化され、ＤＡ変換器３
ａ，３ｂに対して制御信号４ａ，４ｂを送出するが、そ
の値は、当該制御信号４ａ，４ｂを受けてＤＡ変換器３
ａ，３ｂから出力される電圧信号１０ａ、１０ｂの値が
それぞれＶＲＥＧａ（１）＝ＶＲＥＦ（＋）、ＶＲＥＧ
ｂ（１）＝ＶＲＥＦ（−）となるように決定される。抵
抗器９は、その両端に与えられたＶＲＥＦ（＋）電位と
ＶＲＥＦ（−）電位との差電圧を正確に４等分し、それ
ぞれ比較信号５ａ〜５ｃとして比較器２ａ〜２ｃに出力
する。
する。他の動作に関しては第１の実施例と同一である。
変換開始により制御回路１は初期化され、ＤＡ変換器３
ａ，３ｂに対して制御信号４ａ，４ｂを送出するが、そ
の値は、当該制御信号４ａ，４ｂを受けてＤＡ変換器３
ａ，３ｂから出力される電圧信号１０ａ、１０ｂの値が
それぞれＶＲＥＧａ（１）＝ＶＲＥＦ（＋）、ＶＲＥＧ
ｂ（１）＝ＶＲＥＦ（−）となるように決定される。抵
抗器９は、その両端に与えられたＶＲＥＦ（＋）電位と
ＶＲＥＦ（−）電位との差電圧を正確に４等分し、それ
ぞれ比較信号５ａ〜５ｃとして比較器２ａ〜２ｃに出力
する。
【００２６】このようにして第１比較サイクルが開始さ
れるが、この時の比較電圧５ａ〜５ｃの電圧値ＶＣＭＰ
ａ（１）〜ＶＣＭＰｃ（１）は、それぞれ以下のように
なる。 ＶＣＭＰａ（１）＝（３／４）ＶＦＳＲ＋ＶＲＥＦ
（−） ＶＣＭＰｂ（１）＝（２／４）ＶＦＳＲ＋ＶＲＥＦ
（−） ＶＣＭＰｃ（１）＝（１／４）ＶＦＳＲ＋ＶＲＥＦ
（−）
れるが、この時の比較電圧５ａ〜５ｃの電圧値ＶＣＭＰ
ａ（１）〜ＶＣＭＰｃ（１）は、それぞれ以下のように
なる。 ＶＣＭＰａ（１）＝（３／４）ＶＦＳＲ＋ＶＲＥＦ
（−） ＶＣＭＰｂ（１）＝（２／４）ＶＦＳＲ＋ＶＲＥＦ
（−） ＶＣＭＰｃ（１）＝（１／４）ＶＦＳＲ＋ＶＲＥＦ
（−）
【００２７】比較の結果に応じ、制御回路１は次に実行
する第２比較サイクルにおける比較信号５ａ〜５ｃを決
定する。第２比較サイクルにおける電圧信号１０ａ，１
０ｂおよび比較信号５ａ〜５ｃの値は、ＡＩＮが該第１
比較サイクルにおける比較信号の値を境界としてどの範
囲に入るかにより以下のように決定される。
する第２比較サイクルにおける比較信号５ａ〜５ｃを決
定する。第２比較サイクルにおける電圧信号１０ａ，１
０ｂおよび比較信号５ａ〜５ｃの値は、ＡＩＮが該第１
比較サイクルにおける比較信号の値を境界としてどの範
囲に入るかにより以下のように決定される。
【００２８】ＶＣＭＰａ（１）＜ＡＩＮ＜ＶＲＥＦ
（＋）のとき 電源信号１０ａの値＝ＶＲＥＦ（＋） 電源信号１０ｂの値＝ＶＣＭＰａ（１）＝（３／４）Ｖ
ＦＳＲ＋ＶＲＥＦ（−） 比較信号５ａの値＝ＶＣＭＰａ（１）＋（３／１６）Ｖ
ＦＳＲ＋ＶＲＥＦ（−） 比較信号５ｂの値＝ＶＣＭＰａ（１）＋（２／１６）Ｖ
ＦＳＲ＋ＶＲＥＦ（−） 比較信号５ｃの値＝ＶＣＭＰａ（１）＋（１／１６）Ｖ
ＦＳＲ＋ＶＲＥＦ（−）
（＋）のとき 電源信号１０ａの値＝ＶＲＥＦ（＋） 電源信号１０ｂの値＝ＶＣＭＰａ（１）＝（３／４）Ｖ
ＦＳＲ＋ＶＲＥＦ（−） 比較信号５ａの値＝ＶＣＭＰａ（１）＋（３／１６）Ｖ
ＦＳＲ＋ＶＲＥＦ（−） 比較信号５ｂの値＝ＶＣＭＰａ（１）＋（２／１６）Ｖ
ＦＳＲ＋ＶＲＥＦ（−） 比較信号５ｃの値＝ＶＣＭＰａ（１）＋（１／１６）Ｖ
ＦＳＲ＋ＶＲＥＦ（−）
【００２９】ＶＣＭＰｂ（１）＜ＡＩＮ＜ＶＣＭＰａ
（１）のとき 電源信号１０ａの値＝ＶＣＭＰａ（１）＝（３／４）Ｖ
ＦＳＲ＋ＶＲＥＦ（−） 電源信号１０ｂの値＝ＶＣＭＰｂ（１）＝（２／４）Ｖ
ＦＳＲ＋ＶＲＥＦ（−） 比較信号５ａの値＝ＶＣＭＰｂ（１）＋（３／１６）Ｖ
ＦＳＲ＋ＶＲＥＦ（−） 比較信号５ｂの値＝ＶＣＭＰｂ（１）＋（２／１６）Ｖ
ＦＳＲ＋ＶＲＥＦ（−） 比較信号５ｃの値＝ＶＣＭＰｂ（１）＋（１／１６）Ｖ
ＦＳＲ＋ＶＲＥＦ（−）
（１）のとき 電源信号１０ａの値＝ＶＣＭＰａ（１）＝（３／４）Ｖ
ＦＳＲ＋ＶＲＥＦ（−） 電源信号１０ｂの値＝ＶＣＭＰｂ（１）＝（２／４）Ｖ
ＦＳＲ＋ＶＲＥＦ（−） 比較信号５ａの値＝ＶＣＭＰｂ（１）＋（３／１６）Ｖ
ＦＳＲ＋ＶＲＥＦ（−） 比較信号５ｂの値＝ＶＣＭＰｂ（１）＋（２／１６）Ｖ
ＦＳＲ＋ＶＲＥＦ（−） 比較信号５ｃの値＝ＶＣＭＰｂ（１）＋（１／１６）Ｖ
ＦＳＲ＋ＶＲＥＦ（−）
【００３０】ＶＣＭＰｃ（１）＜ＡＩＮ＜ＶＣＭＰｂ
（１）のとき 電源信号１０ａの値＝ＶＣＭＰｂ（１）＝（２／４）Ｖ
ＦＳＲ＋ＶＲＥＦ（−） 電源信号１０ｂの値＝ＶＣＭＰｃ（１）＝（１／４）Ｖ
ＦＳＲ＋ＶＲＥＦ（−） 比較信号５ａの値＝ＶＣＭＰｃ（１）＋（３／１６）Ｖ
ＦＳＲ＋ＶＲＥＦ（−） 比較信号５ｂの値＝ＶＣＭＰｃ（１）＋（２／１６）Ｖ
ＦＳＲ＋ＶＲＥＦ（−） 比較信号５ｃの値＝ＶＣＭＰｃ（１）＋（１／１６）Ｖ
ＦＳＲ＋ＶＲＥＦ（−）
（１）のとき 電源信号１０ａの値＝ＶＣＭＰｂ（１）＝（２／４）Ｖ
ＦＳＲ＋ＶＲＥＦ（−） 電源信号１０ｂの値＝ＶＣＭＰｃ（１）＝（１／４）Ｖ
ＦＳＲ＋ＶＲＥＦ（−） 比較信号５ａの値＝ＶＣＭＰｃ（１）＋（３／１６）Ｖ
ＦＳＲ＋ＶＲＥＦ（−） 比較信号５ｂの値＝ＶＣＭＰｃ（１）＋（２／１６）Ｖ
ＦＳＲ＋ＶＲＥＦ（−） 比較信号５ｃの値＝ＶＣＭＰｃ（１）＋（１／１６）Ｖ
ＦＳＲ＋ＶＲＥＦ（−）
【００３１】ＶＲＥＦ（−）＜ＡＩＮ＜ＶＣＭＰｃ
（１）のとき 電源信号１０ａの値＝ＶＣＭＰｃ（１）＝（１／４）Ｖ
ＦＳＲ＋ＶＲＥＦ（−） 電源信号１０ｂの値＝ＶＲＥＦ（−） 比較信号５ａの値＝（３／１６）ＶＦＳＲ＋ＶＲＥＦ
（−） 比較信号５ｂの値＝（２／１６）ＶＦＳＲ＋ＶＲＥＦ
（−） 比較信号５ｃの値＝（１／１６）ＶＦＳＲ＋ＶＲＥＦ
（−）
（１）のとき 電源信号１０ａの値＝ＶＣＭＰｃ（１）＝（１／４）Ｖ
ＦＳＲ＋ＶＲＥＦ（−） 電源信号１０ｂの値＝ＶＲＥＦ（−） 比較信号５ａの値＝（３／１６）ＶＦＳＲ＋ＶＲＥＦ
（−） 比較信号５ｂの値＝（２／１６）ＶＦＳＲ＋ＶＲＥＦ
（−） 比較信号５ｃの値＝（１／１６）ＶＦＳＲ＋ＶＲＥＦ
（−）
【００３２】同様にして、第ｎ比較サイクルのときの比
較信号５ａ〜５ｃの値ＶＣＭＰａ（ｎ）〜ＶＣＭＰｃ
（ｎ）は、そのときの電圧信号値をＶＲＥＧａ（ｎ）、
ＶＲＥＧｂ（ｎ）とし、その前の電圧信号および比較信
号電圧値をＶＲＥＧａ（ｎ−１）、ＶＲＥＧｂ（ｎ−
１）およびＶＣＭＰａ（ｎ−１）〜ＶＣＭＰｃ（ｎ−
１）として、
較信号５ａ〜５ｃの値ＶＣＭＰａ（ｎ）〜ＶＣＭＰｃ
（ｎ）は、そのときの電圧信号値をＶＲＥＧａ（ｎ）、
ＶＲＥＧｂ（ｎ）とし、その前の電圧信号および比較信
号電圧値をＶＲＥＧａ（ｎ−１）、ＶＲＥＧｂ（ｎ−
１）およびＶＣＭＰａ（ｎ−１）〜ＶＣＭＰｃ（ｎ−
１）として、
【００３３】ＶＣＭＰａ（ｎ−１）＜ＡＩＮ＜ＶＲＥＦ
（＋）のとき 電源信号１０ａの値＝ＶＣＭＰａ（ｎ−１）＋（１／４
n-1 ）ＶＦＳＲ＋ＶＲＥＦ（−） 電源信号１０ｂの値＝ＶＣＭＰａ（ｎ−１） 比較信号５ａの値＝ＶＣＭＰａ（ｎ−１）＋（３／４
n ）ＶＦＳＲ＋ＶＲＥＦ（−） 比較信号５ｂの値＝ＶＣＭＰａ（ｎ−１）＋（２／４
n ）ＶＦＳＲ＋ＶＲＥＦ（−） 比較信号５ｃの値＝ＶＣＭＰａ（ｎ−１）＋（１／４
n ）ＶＦＳＲ＋ＶＲＥＦ（−）
（＋）のとき 電源信号１０ａの値＝ＶＣＭＰａ（ｎ−１）＋（１／４
n-1 ）ＶＦＳＲ＋ＶＲＥＦ（−） 電源信号１０ｂの値＝ＶＣＭＰａ（ｎ−１） 比較信号５ａの値＝ＶＣＭＰａ（ｎ−１）＋（３／４
n ）ＶＦＳＲ＋ＶＲＥＦ（−） 比較信号５ｂの値＝ＶＣＭＰａ（ｎ−１）＋（２／４
n ）ＶＦＳＲ＋ＶＲＥＦ（−） 比較信号５ｃの値＝ＶＣＭＰａ（ｎ−１）＋（１／４
n ）ＶＦＳＲ＋ＶＲＥＦ（−）
【００３４】ＶＣＭＰｂ（ｎ−１）＜ＡＩＮ＜ＶＣＭＰ
ａ（ｎ−１）のとき 電源信号１０ａの値＝ＶＣＭＰａ（ｎ−１） 電源信号１０ｂの値＝ＶＣＭＰｂ（ｎ−１） 比較信号５ａの値＝ＶＣＭＰｂ（ｎ−１）＋（３／４
n ）ＶＦＳＲ＋ＶＲＥＦ（−） 比較信号５ｂの値＝ＶＣＭＰｂ（ｎ−１）＋（２／４
n ）ＶＦＳＲ＋ＶＲＥＦ（−） 比較信号５ｃの値＝ＶＣＭＰｂ（ｎ−１）＋（１／４
n ）ＶＦＳＲ＋ＶＲＥＦ（−）
ａ（ｎ−１）のとき 電源信号１０ａの値＝ＶＣＭＰａ（ｎ−１） 電源信号１０ｂの値＝ＶＣＭＰｂ（ｎ−１） 比較信号５ａの値＝ＶＣＭＰｂ（ｎ−１）＋（３／４
n ）ＶＦＳＲ＋ＶＲＥＦ（−） 比較信号５ｂの値＝ＶＣＭＰｂ（ｎ−１）＋（２／４
n ）ＶＦＳＲ＋ＶＲＥＦ（−） 比較信号５ｃの値＝ＶＣＭＰｂ（ｎ−１）＋（１／４
n ）ＶＦＳＲ＋ＶＲＥＦ（−）
【００３５】ＶＣＭＰｃ（ｎ−１）＜ＡＩＮ＜ＶＣＭＰ
ｂ（ｎ−１）のとき 電源信号１０ａの値＝ＶＣＭＰｂ（ｎ−１） 電源信号１０ｂの値＝ＶＣＭＰｃ（ｎ−１） 比較信号５ａの値＝ＶＣＭＰｃ（ｎ−１）＋（３／４
n ）ＶＦＳＲ＋ＶＲＥＦ（−） 比較信号５ｂの値＝ＶＣＭＰｃ（ｎ−１）＋（２／４
n ）ＶＦＳＲ＋ＶＲＥＦ（−） 比較信号５ｃの値＝ＶＣＭＰｃ（ｎ−１）＋（１／４
n ）ＶＦＳＲ＋ＶＲＥＦ（−）
ｂ（ｎ−１）のとき 電源信号１０ａの値＝ＶＣＭＰｂ（ｎ−１） 電源信号１０ｂの値＝ＶＣＭＰｃ（ｎ−１） 比較信号５ａの値＝ＶＣＭＰｃ（ｎ−１）＋（３／４
n ）ＶＦＳＲ＋ＶＲＥＦ（−） 比較信号５ｂの値＝ＶＣＭＰｃ（ｎ−１）＋（２／４
n ）ＶＦＳＲ＋ＶＲＥＦ（−） 比較信号５ｃの値＝ＶＣＭＰｃ（ｎ−１）＋（１／４
n ）ＶＦＳＲ＋ＶＲＥＦ（−）
【００３６】ＶＲＥＦ（−）＜ＡＩＮ＜ＶＣＭＰｃ（ｎ
−１）のとき 電源信号１０ａの値＝ＶＣＭＰｃ（ｎ−１） 電源信号１０ｂの値＝ＶＣＭＰｃ（ｎ−１）−（１／４
n-1 ）ＶＦＳＲ＋ＶＲＥＦ（−） 比較信号５ａの値＝ＶＣＭＰｃ（ｎ−１）−（１／４
n ）ＶＦＳＲ＋ＶＲＥＦ（−） 比較信号５ｂの値＝ＶＣＭＰｃ（ｎ−１）−（２／４
n ）ＶＦＳＲ＋ＶＲＥＦ（−） 比較信号５ｃの値＝ＶＣＭＰｃ（ｎ−１）−（３／４
n ）ＶＦＳＲ＋ＶＲＥＦ（−） となる。制御回路１は、上記のような比較信号５ａ〜５
ｃを得るため制御信号４ａ，４ｂを通じてＤＡ変換器３
ａ，４ｂを制御する。
−１）のとき 電源信号１０ａの値＝ＶＣＭＰｃ（ｎ−１） 電源信号１０ｂの値＝ＶＣＭＰｃ（ｎ−１）−（１／４
n-1 ）ＶＦＳＲ＋ＶＲＥＦ（−） 比較信号５ａの値＝ＶＣＭＰｃ（ｎ−１）−（１／４
n ）ＶＦＳＲ＋ＶＲＥＦ（−） 比較信号５ｂの値＝ＶＣＭＰｃ（ｎ−１）−（２／４
n ）ＶＦＳＲ＋ＶＲＥＦ（−） 比較信号５ｃの値＝ＶＣＭＰｃ（ｎ−１）−（３／４
n ）ＶＦＳＲ＋ＶＲＥＦ（−） となる。制御回路１は、上記のような比較信号５ａ〜５
ｃを得るため制御信号４ａ，４ｂを通じてＤＡ変換器３
ａ，４ｂを制御する。
【００３７】第３実施例 上述した各実施例では、１回の比較サイクルにおいて同
時に実行する比較を３比較としたが、この同時比較の数
を増やすことも可能である。例えば、同時比較数を７に
するには７つの異なる比較信号が必要となるが、このた
めには、第１実施例において比較器およびＤＡ変換器の
数を７つに増やすか、第２実施例において抵抗器９によ
る電圧分割を４等分から８等分とすればよい。
時に実行する比較を３比較としたが、この同時比較の数
を増やすことも可能である。例えば、同時比較数を７に
するには７つの異なる比較信号が必要となるが、このた
めには、第１実施例において比較器およびＤＡ変換器の
数を７つに増やすか、第２実施例において抵抗器９によ
る電圧分割を４等分から８等分とすればよい。
【００３８】このように１度の比較サイクルで７比較を
同時に行うことにより、２進デジタルデータ出力の３桁
を変換途中の結果として得ることになる。同時比較数を
増すほど構造は複雑になるが変換時間は短縮されるた
め、要求に応じて最適な同時比較数を選択すればよい。
なお、第１実施例の構成では同時比較数の増加に応じて
ＤＡ変換器も増加するが、第２実施例の構成による場合
は抵抗器９の中間端子数が増えるだけであり、変換時間
短縮に伴う部品点数の増加を抑える効果が大きい。
同時に行うことにより、２進デジタルデータ出力の３桁
を変換途中の結果として得ることになる。同時比較数を
増すほど構造は複雑になるが変換時間は短縮されるた
め、要求に応じて最適な同時比較数を選択すればよい。
なお、第１実施例の構成では同時比較数の増加に応じて
ＤＡ変換器も増加するが、第２実施例の構成による場合
は抵抗器９の中間端子数が増えるだけであり、変換時間
短縮に伴う部品点数の増加を抑える効果が大きい。
【００３９】
【発明の効果】以上のようにこの発明によれば、逐次変
換方式ＡＤ変換器において、比較器を複数とし、１度の
比較サイクルで複数の桁数を途中結果として得るように
したことにより、最終的なデジタルデータを得るために
必要な比較サイクル数を削減し、変換時間を短縮するこ
とができる。また同時比較サイクル数を適当に設定する
ことで、変換時間の短縮と構成部品点数の最適化が可能
となる効果を有する。
換方式ＡＤ変換器において、比較器を複数とし、１度の
比較サイクルで複数の桁数を途中結果として得るように
したことにより、最終的なデジタルデータを得るために
必要な比較サイクル数を削減し、変換時間を短縮するこ
とができる。また同時比較サイクル数を適当に設定する
ことで、変換時間の短縮と構成部品点数の最適化が可能
となる効果を有する。
【図１】この発明の第１実施例を示すＡＤ変換器のブロ
ック図である。
ック図である。
【図２】第１実施例の動作を示すタイムチャートであ
る。
る。
【図３】第２実施例を示すブロック図である。
【図４】従来例を示すブロック図である。
【図５】従来例の動作を示すタイムチャートである。
１ 制御回路 ２ａ〜２ｃ 比較器 ３ａ〜３ｃ ＤＡ変換器 ４ａ〜４ｃ 制御信号 ５ａ〜５ｃ 比較信号 ６ アナログ入力信号 ７ デジタルデータ ９ 抵抗器
Claims (2)
- 【請求項１】 アナログ入力信号と比較信号とを比較す
る比較器と、比較器による比較結果に基づき次サイクル
の比較信号に対応した制御信号を出力する制御回路と、
制御回路よりの制御信号を受けて比較器に比較信号を送
出するＤＡ変換回路とを備え、複数回の比較サイクルを
逐次実行しサイクルの最後にアナログ入力信号に対応し
たデジタルデータを出力する逐次比較方式のＡＤ変換器
において、同一の比較サイクルで同時に比較動作を行う
複数の比較器と、制御回路よりの制御信号を受けて各比
較器にそれぞれ異なる比較信号を送出するＤＡ変換回路
とを備えたことを特徴とするＡＤ変換器。 - 【請求項２】 ＤＡ変換回路は、制御回路よりの制御信
号を受けてそれぞれ異なるアナログ電圧を出力する２つ
のＤＡ変換器と、両ＤＡ変換器の出力電圧間を複数の電
圧に分割しそれぞれ各比較器に比較信号として送出する
抵抗器とからなることを特徴とする請求項１記載のＡＤ
変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31442891A JPH05152960A (ja) | 1991-11-28 | 1991-11-28 | Ａｄ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31442891A JPH05152960A (ja) | 1991-11-28 | 1991-11-28 | Ａｄ変換器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05152960A true JPH05152960A (ja) | 1993-06-18 |
Family
ID=18053236
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31442891A Pending JPH05152960A (ja) | 1991-11-28 | 1991-11-28 | Ａｄ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05152960A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6700523B2 (en) | 2001-10-25 | 2004-03-02 | Oki Electric Industry Co., Ltd. | Analog to digital converter selecting reference voltages in accordance with feedback from prior stages |
| WO2008032607A1 (fr) * | 2006-09-13 | 2008-03-20 | Advantest Corporation | Convertisseur a/n, procédé de conversion a/n, programme de conversion a/n et appareil de commande |
| JP2008278062A (ja) * | 2007-04-26 | 2008-11-13 | Matsushita Electric Ind Co Ltd | 固体撮像装置、ａｄ変換器、ａｄ変換方法 |
| US7605738B2 (en) | 2006-09-13 | 2009-10-20 | Advantest Corporation | A-D converter and A-D convert method |
| JP2009302716A (ja) * | 2008-06-11 | 2009-12-24 | Nec Electronics Corp | 逐次比較型アナログ／デジタルコンバータ及び逐次比較型アナログ／デジタル変換方法 |
| JP2010016466A (ja) * | 2008-07-01 | 2010-01-21 | Toshiba Corp | Ａ／ｄ変換器 |
| JP2010045579A (ja) * | 2008-08-12 | 2010-02-25 | Fujitsu Ltd | コンパレータ回路及びそれを有するアナログデジタルコンバータ |
| JP2012182638A (ja) * | 2011-03-01 | 2012-09-20 | Fujitsu Semiconductor Ltd | アナログデジタル変換器 |
| US10211765B2 (en) | 2015-10-30 | 2019-02-19 | Mitsubishi Electric Corporation | Motor control device, vacuum cleaner, and hand drier |
-
1991
- 1991-11-28 JP JP31442891A patent/JPH05152960A/ja active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6809677B2 (en) | 2001-10-25 | 2004-10-26 | Oki Electric Industry Co., Ltd. | Analog to digital converter selecting reference voltages in accordance with feedback from prior stages |
| US6700523B2 (en) | 2001-10-25 | 2004-03-02 | Oki Electric Industry Co., Ltd. | Analog to digital converter selecting reference voltages in accordance with feedback from prior stages |
| JPWO2008032607A1 (ja) * | 2006-09-13 | 2010-01-21 | 株式会社アドバンテスト | Ａｄ変換器、ａｄ変換方法、ａｄ変換プログラムおよび制御装置 |
| WO2008032607A1 (fr) * | 2006-09-13 | 2008-03-20 | Advantest Corporation | Convertisseur a/n, procédé de conversion a/n, programme de conversion a/n et appareil de commande |
| US7477177B2 (en) | 2006-09-13 | 2009-01-13 | Advantest Corporation | A-D converter, A-D convert method, and A-D convert program |
| US7479914B2 (en) | 2006-09-13 | 2009-01-20 | Advantest Corporation | A-D converter and A-D convert method |
| US7605738B2 (en) | 2006-09-13 | 2009-10-20 | Advantest Corporation | A-D converter and A-D convert method |
| JP2008278062A (ja) * | 2007-04-26 | 2008-11-13 | Matsushita Electric Ind Co Ltd | 固体撮像装置、ａｄ変換器、ａｄ変換方法 |
| JP2009302716A (ja) * | 2008-06-11 | 2009-12-24 | Nec Electronics Corp | 逐次比較型アナログ／デジタルコンバータ及び逐次比較型アナログ／デジタル変換方法 |
| JP2010016466A (ja) * | 2008-07-01 | 2010-01-21 | Toshiba Corp | Ａ／ｄ変換器 |
| JP2010045579A (ja) * | 2008-08-12 | 2010-02-25 | Fujitsu Ltd | コンパレータ回路及びそれを有するアナログデジタルコンバータ |
| JP2012182638A (ja) * | 2011-03-01 | 2012-09-20 | Fujitsu Semiconductor Ltd | アナログデジタル変換器 |
| US10211765B2 (en) | 2015-10-30 | 2019-02-19 | Mitsubishi Electric Corporation | Motor control device, vacuum cleaner, and hand drier |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07162310A (ja) | コンバータ回路および信号を変換するための方法 | |
| US6239734B1 (en) | Apparatus and a method for analog to digital conversion using plural reference signals and comparators | |
| KR100297087B1 (ko) | 아날로그/디지털 변환기의 제어 방법 및 장치 | |
| JPH05152960A (ja) | Ａｄ変換器 | |
| US5455583A (en) | Combined conventional/neural network analog to digital converter | |
| US4460891A (en) | Analog-to-digital converter with explicit interpolation | |
| JP2723052B2 (ja) | 自動調整回路 | |
| JPS6177430A (ja) | アナログ・デジタル変換器 | |
| US5479169A (en) | Multiple neural network analog to digital converter for simultaneously processing multiple samples | |
| JPH05122076A (ja) | アナログデイジタル変換器 | |
| KR100340062B1 (ko) | 아날로그-디지털 변환 시간을 최적화한 아날로그-디지털변환 장치 및 그 변환 방법 | |
| US6040794A (en) | High-speed analog-to-digital converter | |
| JPH04235418A (ja) | Ａｄ変換器 | |
| US5568148A (en) | Analog/digital conversion circuit | |
| JPH07231256A (ja) | アナログ／ディジタル変換器 | |
| JPH04249427A (ja) | アナログディジタル変換器 | |
| KR100339542B1 (ko) | 고속 아날로그/디지털 변환기 | |
| US6963299B2 (en) | AD conversion method | |
| JPH02278918A (ja) | Ａ／ｄコンバータ及びそれを備えたマイクロコンピュータ | |
| JP2832947B2 (ja) | 直並列型ａ／ｄ変換器 | |
| JPH0470124A (ja) | アナログ―デイジタル変換方法及び変換器 | |
| JPH02159814A (ja) | チョッパ型コンパレータ | |
| JPH04113722A (ja) | アナログ／デジタル変換回路 | |
| JPS6057734B2 (ja) | Ａｄ変換回路装置 | |
| JPH07336227A (ja) | Ｄ／ａ変換器及びａ／ｄ変換器 |