JP2012182638A - アナログデジタル変換器 - Google Patents
アナログデジタル変換器 Download PDFInfo
- Publication number
- JP2012182638A JP2012182638A JP2011043887A JP2011043887A JP2012182638A JP 2012182638 A JP2012182638 A JP 2012182638A JP 2011043887 A JP2011043887 A JP 2011043887A JP 2011043887 A JP2011043887 A JP 2011043887A JP 2012182638 A JP2012182638 A JP 2012182638A
- Authority
- JP
- Japan
- Prior art keywords
- state
- comparator
- stage
- converter
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
【解決手段】アナログ入力信号をデジタル出力信号に変換するAD変換器であって,アナログ入力信号と参照電圧とを比較して当該比較結果に応じたデジタル出力信号の各ビットを順次出力するN段の比較ユニットと,比較ユニットが出力するデジタル出力信号の各ビットに基づいて参照電圧に対応する参照電圧生成デジタル信号を順次生成する論理回路と,参照電圧生成デジタル信号に基づいて前記参照電圧を生成するDA変換器とを有する。そして,N段の比較ユニットは,それぞれ,前段からの状態制御信号の判定状態に応答してリセット状態から判定状態になる比較器と,比較器が判定状態で比較結果を出力したときに後段の比較ユニットへの状態制御信号を判定状態にする状態制御信号生成部とを有し,トリガクロックに応答して,N段の比較ユニットの比較器が上位のビットから下位のビットまで順次比較動作を行う。
【選択図】図1
Description
前記アナログ入力信号と参照電圧とを比較して当該比較結果に応じた前記デジタル出力信号の各ビットを順次出力するN段の比較ユニットと,
前記比較ユニットが出力する前記デジタル出力信号の各ビットに基づいて前記参照電圧に対応する参照電圧生成デジタル信号を順次生成する論理回路と,
前記参照電圧生成デジタル信号に基づいて前記参照電圧を生成するDA変換器とを有し,
前記N段の比較ユニットは,それぞれ,前段からの状態制御信号の判定状態に応答してリセット状態から判定状態になる比較器と,前記比較器が前記判定状態で比較結果を出力したときに後段の比較ユニットへの状態制御信号を判定状態にする状態制御信号生成部とを有し,
トリガクロックに応答して,前記N段の比較ユニットの比較器が上位のビットから下位のビットまで順次比較動作を行う。
T1:アナログ入力信号Vinのトラッキング期間
T2:最上位ビットMSBの判定期間
T3:第2ビットの判定期間
T4:第3ビットの判定期間
T5:第4ビットの判定期間
さらに,各比較ユニットの比較器COMP1-4の動作状態は,以下のとおりである。
R:リセット状態(状態制御信号CLK=H)
J:判定動作状態(状態制御信号CLK=L)
X:動作不定状態
そして,図4には,各比較ユニットの内部クロックである状態制御信号CLK1-4のH,Lレベルの遷移も示されている。
Vdac = Vref/2*1 + Vref/4*0 + Vref/8*0 + Vref/16*0 = Vref/2 ・・・(1)
図5によると,Vin > Vdac= Vref/2なので比較器COMP1の出力(判定結果)はOP1=H, OM1=Lとなる。但し,状態制御信号CLK2〜4=Hのため他の比較器COMP2〜4はリセット状態である。
Vdac = Vref/2*1 + Vref/4*1 + Vref/8*0 + Vref/16*0 = 3Vref/4 ・・・(2)
図5の例によると,Vin > Vdac=3Vref/4なので比較器COMP2の出力(判定結果)はOP2 = H, OM2 = Lとなる。但し,状態制御信号CLK3,4 = Hのため比較器COMP3,4はリセット状態にある。
Vdac = Vref/2*1 + Vref/4*1 + Vref/8*1 + Vref/16*0 = 7Vref/8 ・・・(3)
図5によると,Vin < Vdac=7Vref/4であり,比較器COMP3の出力(判定結果)はOP3=L, OM3=Hとなる。但し,CLK4=Hのため比較器COMP4はリセット状態にある。
Vdac = Vref/2*1 + Vref/4*1 + Vref/8*0 + Vref/16*1 = 13Vref/16 ・・・(4)
図5によると,Vin > Vdac=13Vref/16なので比較器COMP4の出力(判定結果)はOP4=H, OM4=Lとなる。比較器COMP4の判定終了後,EORゲートEOR4の出力の立ち上がりエッジで比較器COMP4の判定結果がフリップフロップDFF4によって保持され,後段の4ビットレジスタ回路に出力される。最下位ビットのD4はHに決定される(D4=H)。
第2の実施の形態では,第1の実施の形態のAD変換器において,比較器COMP1-4がそれぞれ判定動作を完了した後に,その比較器をパワーダウン状態にして,消費電流を省電力化する。
第1,第2の実施の形態では,4ビットのデジタル出力信号を生成するために,4つの比較ユニットCU1-4を設けている。デジタル出力信号のビット数を4ビットより多くしてデジタル出力の分解能を高くするためには,比較ユニットCUの数をビット数に対応して増やすことが要求される。それでは回路規模が大きくなり好ましくない。
時間T1において,外部クロックECLKはHレベルであり,トラックアンドホールド回路10がアナログ入力Vinをトラッキング(またはサンプリング)し,Vin = Vin_thとなる。この時,ORゲートOR1-4により内部クロックCLK1〜4は全てHレベルとなり,各比較器COMP1〜4はリセット状態となる。
二周目のAD変換動作では,時間T6にて,制御信号CNT2=Hが内部クロック制御回路(状態制御信号制御回路)30に入力されることにより,ANDゲート303の出力がLレベルからHレベルになり内部クロックCLK1が再びLレベルに変化し,比較器COMP1が5bit目の判定を開始する。以降,比較器COMP1〜COMP4が5bit目〜8bit目の比較動作を一周目と同様に順次行い,8bit(LSB)までのAD変換を行う。それが,図13中の時間T6-T9である。
比較器のリセット動作時間,判定動作時間は共に1[ns]
外部クロックECLKのデューティ比は25[%]
比較器以外の論理回路14の遅延時間は比較器の動作時間と比較して十分小さい。
(実施例)最大サンプリング周波数 = 1/Ts = 1/(Hw+J*N)
(従来例)最大サンプリング周波数 = 1/Ts = 1/{Hw+J*N+R*(N−1)}
ただし,Ts:外部クロック信号の周期,Hw:外部クロック信号のHレベルの幅,J:比較器の判定動作時間,R:比較器のリセット動作時間,N:AD変換器の分解能である。
アナログ入力信号をデジタル出力信号に変換するAD変換器であって,
前記アナログ入力信号と参照電圧とを比較して当該比較結果に応じた前記デジタル出力信号の各ビットを順次出力するN段の比較ユニットと,
前記比較ユニットが出力する前記デジタル出力信号の各ビットに基づいて前記参照電圧に対応する参照電圧生成デジタル信号を順次生成する論理回路と,
前記参照電圧生成デジタル信号に基づいて前記参照電圧を生成するDA変換器とを有し,
前記N段の比較ユニットは,それぞれ,前段からの状態制御信号の判定状態に応答してリセット状態から判定状態になる比較器と,前記比較器が前記判定状態で比較結果を出力したときに後段の比較ユニットへの状態制御信号を判定状態にする状態制御信号生成部とを有し,
トリガクロックに応答して,前記N段の比較ユニットの比較器が上位のビットから下位のビットまで順次比較動作を行うAD変換器。
付記1において,
前記N段の比較ユニットの比較器は,全て,初期状態で前記リセット状態に制御され,
前記トリガクロックに応答して,初段の比較ユニットの比較器が前記リセット状態から判定状態に遷移し,
前記N段の比較ユニットの比較器は前記トリガクロックに非同期で順次比較動作をするAD変換器。
付記2において,
前記状態制御信号生成部は,前記後段への状態制御信号を前記判定状態にするときに,自段の比較器をパワーダウン状態にするAD変換器。
付記2において,
前記N段の比較ユニットが,前記順次比較動作をK回(Kは複数)繰り返すAD変換器。
付記4において,
さらに,前記トリガクロックに応答して,前記N段の比較ユニットのうち初段の比較ユニットの比較器に前記判定状態の状態制御信号を出力し,さらに,1回目から前記K-1回目の前記順次比較動作では,最終段の比較ユニットの前記比較器が前記判定状態に遷移して比較結果を出力したときに,前記初段の比較ユニットの比較器に前記判定状態の状態制御信号を出力する内部制御信号制御部を有するAD変換器。
付記5において,
前記N段の比較ユニットの各状態制御信号生成部は,自段の比較器が判定状態になるときに後段への状態制御信号を判定状態にし,自段の比較器がリセット状態になるときに後段への状態制御信号をリセット状態にし,
前記状態制御信号制御部は,さらに,前記初段の比較ユニットの比較器が前記判定状態に遷移して比較結果を出力した後に,前記初段の比較ユニットの比較器への前記状態制御信号をリセット状態にするAD変換器。
付記2〜4のいずれかにおいて,
前記トリガクロックは,第1の期間と第2の期間とを有し,
前記トリガクロックの第2の期間では,前記N段の比較ユニットの比較器は,全て,初期状態で前記リセット状態に制御され,前記トリガクロックの前記第2の期間から第1の期間に遷移したことに応答して,初段の比較ユニットの比較器が前記リセット状態から判定状態に遷移するAD変換器。
付記7において,
さらに,前記トリガクロックが第2の期間になるときに,前記N段の比較ユニットの比較器の比較結果を出力する出力レジスタを有するAD変換器。
CLK1-4:内部クロック,状態制御信号 ECLK:トリガクロック,外部クロック
10:トラックアンドホールド回路 12:外部クロック発生回路
14:論理回路 16:DAC
Vdac:参照電圧 DAC1-4:参照電圧生成制御信号
Claims (5)
- アナログ入力信号をデジタル出力信号に変換するAD変換器であって,
前記アナログ入力信号と参照電圧とを比較して当該比較結果に応じた前記デジタル出力信号の各ビットを順次出力するN段の比較ユニットと,
前記比較ユニットが出力する前記デジタル出力信号の各ビットに基づいて前記参照電圧に対応する参照電圧生成デジタル信号を順次生成する論理回路と,
前記参照電圧生成デジタル信号に基づいて前記参照電圧を生成するDA変換器とを有し,
前記N段の比較ユニットは,それぞれ,前段からの状態制御信号の判定状態に応答してリセット状態から判定状態になる比較器と,前記比較器が前記判定状態で比較結果を出力したときに後段の比較ユニットへの状態制御信号を判定状態にする状態制御信号生成部とを有し,
トリガクロックに応答して,前記N段の比較ユニットの比較器が上位のビットから下位のビットまで順次比較動作を行うAD変換器。 - 請求項1において,
前記N段の比較ユニットの比較器は,全て,初期状態で前記リセット状態に制御され,
前記トリガクロックに応答して,初段の比較ユニットの比較器が前記リセット状態から判定状態に遷移し,
前記N段の比較ユニットの比較器は前記トリガクロックに非同期で順次比較動作をするAD変換器。 - 請求項2において,
前記状態制御信号生成部は,前記後段への状態制御信号を前記判定状態にするときに,自段の比較器をパワーダウン状態にするAD変換器。 - 請求項2において,
前記N段の比較ユニットが,前記順次比較動作をK回(Kは複数)繰り返すAD変換器。 - 請求項4において,
さらに,前記トリガクロックに応答して,前記N段の比較ユニットのうち初段の比較ユニットの比較器に前記判定状態の状態制御信号を出力し,さらに,1回目から前記K-1回目の前記順次比較動作では,最終段の比較ユニットの前記比較器が前記判定状態に遷移して比較結果を出力したときに,前記初段の比較ユニットの比較器に前記判定状態の状態制御信号を出力する内部制御信号制御部を有するAD変換器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011043887A JP5652259B2 (ja) | 2011-03-01 | 2011-03-01 | アナログデジタル変換器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011043887A JP5652259B2 (ja) | 2011-03-01 | 2011-03-01 | アナログデジタル変換器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012182638A true JP2012182638A (ja) | 2012-09-20 |
JP5652259B2 JP5652259B2 (ja) | 2015-01-14 |
Family
ID=47013463
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011043887A Active JP5652259B2 (ja) | 2011-03-01 | 2011-03-01 | アナログデジタル変換器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5652259B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9369137B2 (en) | 2014-11-04 | 2016-06-14 | Socionext Inc. | Clock generation circuit, successive comparison A/D converter, and integrated circuit device |
JP2018129571A (ja) * | 2017-02-06 | 2018-08-16 | 三菱電機株式会社 | コンパレータ、ad変換器、半導体集積回路および回転検出装置 |
JP2019193251A (ja) * | 2018-04-24 | 2019-10-31 | インテル コーポレイション | 共通入力段及び複数の並列なコンパレータを用いたアナログ−デジタル・コンバータ(adc) |
CN111030693A (zh) * | 2019-12-06 | 2020-04-17 | 浙江省北大信息技术高等研究院 | 模数转换器 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04235418A (ja) * | 1991-01-10 | 1992-08-24 | Hitachi Ltd | Ad変換器 |
JPH04105730U (ja) * | 1991-02-21 | 1992-09-11 | 株式会社明電舎 | 逐次比較形a/d変換装置 |
JPH05152960A (ja) * | 1991-11-28 | 1993-06-18 | Mitsubishi Electric Corp | Ad変換器 |
JPH05183436A (ja) * | 1991-12-27 | 1993-07-23 | Sony Corp | 集積回路装置 |
JP2000295106A (ja) * | 1999-02-23 | 2000-10-20 | Lucent Technol Inc | アナログ信号をマルチビットデジタル表現に変換する方法およびアナログ/デジタルコンバータ |
WO2010010660A1 (ja) * | 2008-07-21 | 2010-01-28 | 株式会社アドバンテスト | Ad変換装置 |
WO2011003978A2 (en) * | 2009-07-10 | 2011-01-13 | Imec | Interleaved pipelined binary search a/d converter |
-
2011
- 2011-03-01 JP JP2011043887A patent/JP5652259B2/ja active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04235418A (ja) * | 1991-01-10 | 1992-08-24 | Hitachi Ltd | Ad変換器 |
JPH04105730U (ja) * | 1991-02-21 | 1992-09-11 | 株式会社明電舎 | 逐次比較形a/d変換装置 |
JPH05152960A (ja) * | 1991-11-28 | 1993-06-18 | Mitsubishi Electric Corp | Ad変換器 |
JPH05183436A (ja) * | 1991-12-27 | 1993-07-23 | Sony Corp | 集積回路装置 |
JP2000295106A (ja) * | 1999-02-23 | 2000-10-20 | Lucent Technol Inc | アナログ信号をマルチビットデジタル表現に変換する方法およびアナログ/デジタルコンバータ |
WO2010010660A1 (ja) * | 2008-07-21 | 2010-01-28 | 株式会社アドバンテスト | Ad変換装置 |
WO2011003978A2 (en) * | 2009-07-10 | 2011-01-13 | Imec | Interleaved pipelined binary search a/d converter |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9369137B2 (en) | 2014-11-04 | 2016-06-14 | Socionext Inc. | Clock generation circuit, successive comparison A/D converter, and integrated circuit device |
JP2018129571A (ja) * | 2017-02-06 | 2018-08-16 | 三菱電機株式会社 | コンパレータ、ad変換器、半導体集積回路および回転検出装置 |
US10110215B2 (en) | 2017-02-06 | 2018-10-23 | Mitsubishi Electric Corporation | Comparator, AD converter, semiconductor integrated circuit, and rotation detector |
JP2019193251A (ja) * | 2018-04-24 | 2019-10-31 | インテル コーポレイション | 共通入力段及び複数の並列なコンパレータを用いたアナログ−デジタル・コンバータ(adc) |
JP7483323B2 (ja) | 2018-04-24 | 2024-05-15 | インテル コーポレイション | 共通入力段及び複数の並列なコンパレータを用いたアナログ-デジタル・コンバータ(adc) |
CN111030693A (zh) * | 2019-12-06 | 2020-04-17 | 浙江省北大信息技术高等研究院 | 模数转换器 |
CN111030693B (zh) * | 2019-12-06 | 2024-03-29 | 杭州微纳核芯电子科技有限公司 | 模数转换器 |
Also Published As
Publication number | Publication date |
---|---|
JP5652259B2 (ja) | 2015-01-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10797714B2 (en) | Pipelined SAR with TDC converter | |
US8134487B2 (en) | Asynchronous SAR ADC | |
US7557746B1 (en) | Time domain interpolation scheme for flash A/D converters | |
US8217824B2 (en) | Analog-to-digital converter timing circuits | |
KR20150027582A (ko) | 연속 접근 방식 아날로그-디지털 변환기 및 아날로그-디지털 변환 방법 | |
US9258009B2 (en) | AD converter | |
CN107947792B (zh) | 一种低功耗sar adc控制逻辑电路 | |
EP2429080B1 (en) | Analog-to-digital converter having a single set of comparators for a multi-stage sampling circuit and method therefor | |
US11736109B2 (en) | Successive-approximation register analog-to-digital converter circuit and operating method thereof | |
JP5652259B2 (ja) | アナログデジタル変換器 | |
CN102013894B (zh) | 一种低功耗流水线模数转换器 | |
US8988269B2 (en) | Time difference adjustment circuit and time-to-digital converter including the same | |
CN113437976B (zh) | 一种三态型量化的逐次逼近方法和逐次逼近模数转换电路 | |
EP3568918A1 (en) | Double data rate interpolating analog to digital converter technical field | |
Zahrai et al. | A low-power hybrid ADC architecture for high-speed medium-resolution applications | |
JP2014090308A (ja) | 逐次比較型a/d変換器及びそれを用いたマルチビットデルタシグマ変調器 | |
JP2001251188A (ja) | A/dコンバータ及びチョッパ型コンパレータ | |
US6700523B2 (en) | Analog to digital converter selecting reference voltages in accordance with feedback from prior stages | |
CN112994699B (zh) | 失调校准装置、逐次逼近型模数转换装置及失调校准方法 | |
CN109412598B (zh) | 一种逐次逼近式模数转换装置 | |
Komar et al. | A 0.5 V 300µW 50MS/s 180nm 6bit Flash ADC using inverter based comparators | |
Akbari et al. | Energy-efficient and area-efficient switching schemes for SAR ADCs | |
US11018682B1 (en) | Time-interleaved sub-ranging analog-to-digital converter | |
CN219678448U (zh) | 一种模数转换装置、电子电路、电子设备 | |
Xu et al. | A flash-TDC hybrid ADC architecture |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131127 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140530 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140610 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140808 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141021 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141103 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5652259 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |