CN115037305A - 一种saradc的电容阵列开关方法 - Google Patents

一种saradc的电容阵列开关方法 Download PDF

Info

Publication number
CN115037305A
CN115037305A CN202210632034.7A CN202210632034A CN115037305A CN 115037305 A CN115037305 A CN 115037305A CN 202210632034 A CN202210632034 A CN 202210632034A CN 115037305 A CN115037305 A CN 115037305A
Authority
CN
China
Prior art keywords
capacitor array
level
capacitor
array
split
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210632034.7A
Other languages
English (en)
Inventor
薛菲菲
郑晓亮
王佳
郑然�
魏晓敏
黄雪蕾
胡永才
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Northwestern Polytechnical University
Original Assignee
Northwestern Polytechnical University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Northwestern Polytechnical University filed Critical Northwestern Polytechnical University
Priority to CN202210632034.7A priority Critical patent/CN115037305A/zh
Publication of CN115037305A publication Critical patent/CN115037305A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/462—Details of the control circuitry, e.g. of the successive approximation register

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明公开了一种SARADC的电容阵列开关方法，涉及集成电路技术领域，所述SARADC包括采样开关、分裂电容阵列、参考电平组、比较器和时序控制电路，所述参考电平组包括第一电平GND、第二电平VREF和第三电平VCM，所述第三电平VCM＝1/2VREF，所述方法包括以下步骤：采样阶段，将输入信号通过采样开关分别连接到分裂电容阵列的顶板，分裂电容阵列的底板均与第三电平VCM相连；转换阶段，将采样开关断开，比较器通过比较分裂电容阵列顶板的电压，得到多位数字码，根据数字码控制分裂电容阵列中电容底板的连接关系。本发明电容阵列开关方法所用面积约为传统VCM‑based电容阵列开关方法的50％，功耗也为传统VCM‑based电容阵列开关方法的50％。

Description

一种SARADC的电容阵列开关方法
技术领域
本发明涉及集成电路技术领域，特别是涉及一种SARADC的电容阵列开关方法。
背景技术
在中等精度、中等采样速率的应用条件下，逐次逼近寄存器型模数转换器SAR ADC面积小，电荷再分配架构和时钟比较器降低了功耗。同时在高精度、较高采样速率的应用条件下，可以通过余量放大器级联SAR ADC来实现应用需求。因而SAR ADC非常适合应用于现代通信、过程控制和医疗设备。传统SAR ADC由二进制加权电容阵列、比较器和时序控制电路组成。SAR ADC的功耗主要来源于电容式DAC、比较器和数字控制逻辑，而在低速下，电容式DAC消耗的电容充放电功耗占据了整体功耗的很大比例。同时电容式DAC中电容亦占据了整体版图面积的很大比例。
在已有的研究中，提出了多种开关算法来减小电容DAC的开关功耗和面积。从转换过程中比较器输入信号的共模电平变化情况大致可以分为三类：共模电平不变化、共模电平带回调、共模电平单调变化。其中，共模电平单调变化的开关转换方式可实现较低的功耗，然而相较于另外两种方式，该方法会增加后续比较器等其他电路的设计复杂度。采用共模电平不变化的开关转换方式时，后续电路设计复杂度较低，但是相较于其他两种方式，该方法功耗较高，面积较大。
发明内容
本发明实施例提供了一种SARADC的电容阵列开关方法，可以解决现有技术中存在的问题。
本发明提供一种SARADC的电容阵列开关方法，所述SARADC包括采样开关、分裂电容阵列、比较器和时序控制电路，所述分裂电容阵列设置有参考电平组，所述参考电平组包括第一电平GND、第二电平VREF和第三电平VCM，所述第三电平VCM＝1/2VREF，所述方法包括以下步骤：采样阶段，将所述输入信号通过采样开关分别连接到分裂电容阵列的顶板，所述分裂电容阵列的底板均与第三电平VCM相连；
转换阶段，将所述采样开关断开，所述比较器通过比较分裂电容阵列顶板的电压，得到多位数字码，根据所述数字码控制分裂电容阵列中电容底板的连接关系。
优选的，所述输入信号包括Vip和Vin，所述分裂电容阵列包括P电容阵列和N电容阵列，所述P电容阵列和N电容阵列各段分裂电容大小均为：Ci＝2i-1，其中1≤i≤N-2，C0＝C。
优选的，所述采样阶段具体包括以下步骤：
将Vip和Vin通过采样开关分别连接到P电容阵列和N电容阵列的顶板，所述P电容阵列和N电容阵列的底板均与第三电平VCM相连。
优选的，所述分裂电容阵列包括P电容阵列和N电容阵列，所述转换阶段具体包括以下步骤：
步骤1，所述比较器通过比较P电容阵列和N电容阵列顶板的电压，得到最高位数字码D1，根据所述最高位数字码D1控制P电容阵列和N电容阵列中电容底板的连接关系：
若D1＝1，将P电容阵列中的CN-2底板连接至第一电平GND，将N电容阵列中的CN-2底板连接至VREF，以产生-1/2VREF的电压偏移；
若D1＝0，将P电容阵列中的CN-2底板连接至第二电平VREF，将N电容阵列中的CN-2底板连接至GND，以产生+1/2VREF的电压偏移；
步骤2～步骤N-2，所述比较器通过比较上一步骤得到的P电容阵列和N电容阵列顶板电压，得到相应的数字码，根据所述数字码控制P电容阵列和N电容阵列中底板的连接关系，所述步骤2～步骤N-2中P电容阵列和N电容阵列中底板的连接关系情况与步骤1相同；
步骤N-1，所述比较器通过比较步骤N-2中的P电容阵列和N电容阵列顶板的电压，得到数字码DN-1，根据所述数字码DN-1控制P电容阵列和N电容阵列中电容底板的连接关系：
若DN-1＝1，将P电容阵列中C0底板连接至第一电平GND，以产生-1/(2N-1)VREF的电压偏移；
若DN-1＝0，将N电容阵列中C0底板连接至第一电平GND，以产生+1/(2N-1)VREF的电压偏移；
步骤N，通过比较步骤N-1得到的P电容阵列和N电容阵列顶板电压，得到最低位数字码DN。
优选的，所述方法在用作流水线型ADC时，可添加放大阶段前的电平转换过程，具体包括：
若DN＝1，P电容阵列和N电容阵列中的底板电平连接关系不变；
若DN＝0，则将P电容阵列中的C0底板连接电平提高VCM。
与现有技术相比，本发明的有益效果是：
本发明提出的小面积能量效率高的SAR ADC的电容阵列开关方法，采用基于VCM切换技术，结合分裂电容技术和单侧切换技术可以有效减小电容面积，降低整体转换功耗。经建模分析得出，本发明所述电容阵列开关方法所用面积约为传统VCM-based电容阵列开关方法的50％，功耗也为传统VCM-based电容阵列开关方法的50％。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明方法实现N bit SAR ADC的结构示意图；
图2为传统VCM-based电容阵列开关方法实现的3bit SAR ADC转换过程图；
图3为本发明方法实现的3bit SAR ADC转换过程图；
图4为传统VCM-based电容阵列开关方法和本发明方法应用于10bit SAR ADC的开关切换能耗随ADC输出码字变化的MATLAB仿真结果图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
参照图1-4，本发明提供了一种SARADC的电容阵列开关方法，SARADC包括采样开关、分裂电容阵列、比较器和时序控制电路，分裂电容阵列采用二进制加权分裂电容结构，分裂电容阵列包括P电容阵列和N电容阵列。分裂电容阵列设置有参考电平组，参考电平组包括第一电平GND、第二电平VREF和第三电平VCM，第三电平VCM＝1/2VREF，引入一个第三电平来协助电容阵列的切换。输入信号包括Vip和Vin，输入信号Vin、Vip通过采样开关分别与P电容阵列和N电容阵列的顶板相连，P电容阵列的顶板与比较器的同相输入端相连，N电容阵列的顶板与比较器的反相输入端相连，比较器的输出端通过时序控制电路产生控制信号控制P电容阵列和N电容阵列底板所连接的参考电平。
P电容阵列和N电容阵列各段分裂电容大小为：Ci＝2i-1，其中1≤i≤N-2，电容C0＝C，其中C为单位电容大小。
本电容阵列开关方法对于输入信号Vip和Vin，经过N次比较后，得到N位数字输出码，包括采样和转换两个阶段，具体包括以下步骤：
采样阶段，将两个输入信号Vip和Vin通过采样开关分别连接到P电容阵列的顶板和N电容阵列的顶板，所有电容的底板均与第三电平VCM相连。
转换阶段，将采样开关断开，进行转换阶段。具体包括以下步骤：
步骤1，比较器通过比较P电容阵列和N电容阵列顶板的电压，得到最高位数字码D1，根据数字码D1控制P电容阵列和N电容阵列中电容底板的连接关系；
若D1＝1，将P电容阵列中的CN-2底板连接至第一电平GND，即0电平，将N电容中的CN-2底板连接至VREF，以产生-1/2VREF的电压偏移。
若D1＝0，将P电容阵列中的CN-2底板连接至第二电平VREF，将N电容中的CN-2底板连接至GND，即0电平，以产生+1/2VREF的电压偏移。
步骤2～步骤N-2与步骤1类似，比较器通过比较上一步骤得到的P电容阵列和N电容阵列顶板电压，得到相应的数字码，根据数字码控制P电容阵列和N电容阵列中底板的连接关系，连接关系的具体情况与步骤1相同。
步骤2中比较器在比较步骤1得到的P电容阵列和N电容阵列顶板电压后，得到次高位数字码D2，若D2＝1，将P电容阵列中的CN-3底板连接至第一电平GND，即0电平，将N电容中的CN-3底板连接至第二电平VREF，以产生-1/2VREF的电压偏移。
若D2＝0，将P电容阵列中的CN-1底板连接至第二电平VREF，将N电容中的CN-1底板连接至第一电平GND，即0电平，以产生+1/2VREF的电压偏移。
步骤3～步骤N-2以此类推。
步骤N-1，比较器通过比较P电容阵列和N电容阵列顶板的电压，得到数字码DN-1，根据数字码DN-1控制P电容阵列和N电容阵列中电容底板的连接关系。
若DN-1＝1，将P电容阵列中C0底板连接至第一电平GND，即0电平，以产生-1/(2N-1)VREF的电压偏移。
若DN-1＝0，将N电容阵列中C0底板连接至第一电平GND，即0电平，以产生+1/(2N-1)VREF的电压偏移。
步骤N，通过比较步骤N-1得到的P电容阵列和N电容阵列顶板电压，得到最低位数字码DN。
本发明中的电容阵列开关方法在用作流水线型ADC时，可添加放大阶段前的电平转换过程，过程如下：
若DN＝1，P电容阵列和N电容阵列中C0底板的电平连接关系不变；
若DN＝0，则将P电容阵列中C0底板的连接电平提高VCM。例如P电容阵列中C0底板在DN-1＝0的连接电平为第一电平GND，则在DN＝0时，P电容阵列中C0底板连接至第三电平VCM；P电容阵列中C0底板在DN-1＝0的连接电平为第三电平VCM，则在DN＝0时，P电容阵列中C0底板连接至第二电平VREF。
下面结合一个实施例对本发明做具体的说明，图3所示为本发明实施例的3bitSAR ADC的具体转换过程：
步骤1，比较器通过比较P电容阵列和N电容阵列顶板的电压，得到最高位数字码D1，根据数字码D1控制P电容阵列和N电容阵列中电容底板的连接关系；
若D1＝1，将P电容阵列中的C1底板连接至第一电平GND，即0电平，将N电容阵列中的C1底板连接至第二电平VREF，以产生-1/2VREF的电压偏移。
若D1＝0，将P电容阵列中的C1底板连接至第二电平VREF，将N电容阵列中的C1底板连接至第一电平GND，即0电平，以产生+1/2VREF的电压偏移。
步骤2，比较器通过比较P电容阵列和N电容阵列顶板的电压，得到数字码D2，根据数字码D2控制P电容阵列和N电容阵列中电容底板的连接关系；
若D2＝1，将P电容阵列中C0底板连接至第一电平GND，即0电平，以产生-1/4VREF的电压偏移。
若D2＝0，将N电容阵列中C0底板连接至第一电平GND，即0电平，以产生+1/4VREF的电压偏移。
步骤3，通过比较步骤2得到的P电容阵列和N电容阵列顶板电压，得到最低位数字码D3。
在本实例中，如有需要将本开关方法应用至流水线型ADC时，可添加放大阶段前的电平转换过程，过程如下：
若D3＝1，P电容阵列和N电容阵列中的C0底板电平连接关系不变。
若D3＝0，则将P电容阵列中的C0底板连接的电平提高VCM。
图4介绍了传统VCM-based电容阵列开关方法和本发明方法应用于10bit SAR ADC的开关切换能耗随ADC输出码字变化的MATLAB仿真结果图，由图可知本发明所消耗的功耗为传统VCM-based电容阵列开关方法的50％左右。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (5)

1.一种SARADC的电容阵列开关方法，其特征在于，所述SARADC包括采样开关、分裂电容阵列、比较器和时序控制电路，所述分裂电容阵列设置有参考电平组，所述参考电平组包括第一电平GND、第二电平VREF和第三电平VCM，所述第三电平VCM＝1/2VREF，所述方法包括以下步骤：
采样阶段，将输入信号通过采样开关分别连接到分裂电容阵列的顶板，所述分裂电容阵列的底板均与第三电平VCM相连；
转换阶段，将所述采样开关断开，所述比较器通过比较分裂电容阵列顶板的电压，得到多位数字码，根据所述数字码控制分裂电容阵列中电容底板的连接关系。
2.如权利要求1所述的一种SARADC的电容阵列开关方法，其特征在于，所述输入信号包括Vip和Vin，所述分裂电容阵列包括P电容阵列和N电容阵列，所述P电容阵列和N电容阵列各段分裂电容大小均为：Ci＝2i-1，其中1≤i≤N-2，C0＝C。
3.如权利要求2所述的一种SARADC的电容阵列开关方法，其特征在于，所述采样阶段具体包括以下步骤：
将Vip和Vin通过采样开关分别连接到P电容阵列和N电容阵列的顶板，所述P电容阵列和N电容阵列的底板均与第三电平VCM相连。
4.如权利要求2所述的一种SARADC的电容阵列开关方法，其特征在于，所述转换阶段具体包括以下步骤：
步骤1，所述比较器通过比较P电容阵列和N电容阵列顶板的电压，得到最高位数字码D1，根据所述最高位数字码D1控制P电容阵列和N电容阵列中电容底板的连接关系：
若D1＝1，将P电容阵列中的CN-2底板连接至第一电平GND，将N电容阵列中的CN-2底板连接至第二电平VREF，以产生-1/2VREF的电压偏移；
若D1＝0，将P电容阵列中的CN-2底板连接至第二电平VREF，将N电容阵列中的CN-2底板连接至第一电平GND，以产生+1/2VREF的电压偏移；
步骤2～步骤N-2，所述比较器通过比较上一步骤得到的P电容阵列和N电容阵列顶板电压，得到相应的数字码，根据所述数字码控制P电容阵列和N电容阵列中底板的连接关系，所述步骤2～步骤N-2中P电容阵列和N电容阵列中底板的连接关系情况与步骤1相同；
步骤N-1，所述比较器通过比较步骤N-2中的P电容阵列和N电容阵列顶板的电压，得到数字码DN-1，根据所述数字码DN-1控制P电容阵列和N电容阵列中电容底板的连接关系：
若DN-1＝1，将P电容阵列中C0底板连接至第一电平GND，以产生-1/(2N-1)VREF的电压偏移；
若DN-1＝0，将N电容阵列中C0底板连接至第一电平GND，以产生+1/(2N-1)VREF的电压偏移；
步骤N，通过比较步骤N-1得到的P电容阵列和N电容阵列顶板电压，得到最低位数字码DN。
5.如权利要求4所述的一种SARADC的电容阵列开关方法，其特征在于，所述方法在用作流水线型ADC时，可添加放大阶段前的电平转换过程，具体包括以下情况：
若DN＝1，P电容阵列和N电容阵列中C0底板的电平连接关系不变；
若DN＝0，则将P电容阵列中的C0底板连接的参考电平提高VCM。
CN202210632034.7A 2022-06-07 2022-06-07 一种saradc的电容阵列开关方法 Pending CN115037305A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210632034.7A CN115037305A (zh) 2022-06-07 2022-06-07 一种saradc的电容阵列开关方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210632034.7A CN115037305A (zh) 2022-06-07 2022-06-07 一种saradc的电容阵列开关方法

Publications (1)

Publication Number Publication Date
CN115037305A true CN115037305A (zh) 2022-09-09

Family

ID=83122523

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210632034.7A Pending CN115037305A (zh) 2022-06-07 2022-06-07 一种saradc的电容阵列开关方法

Country Status (1)

Country Link
CN (1) CN115037305A (zh)

Similar Documents

Publication Publication Date Title
CN107395206B (zh) 带反馈提前置位逐次逼近型数模转换器及相应的Delta-SigmaADC架构
CN107493104B (zh) 连续逼近暂存器模拟数字转换器及其模拟至数字信号转换方法
CN109150186B (zh) 一种适用于逐次逼近模数转换器的预测量化方法
CN111934689B (zh) 一种高精度模数转换器及转换方法
CN110198169B (zh) 一种适用于sar adc的自适应预测型低功耗开关方法
TWI521887B (zh) 連續近似式類比數位轉換器
CN110190854B (zh) 一种面向两步式sar adc共用一组参考电压的实现电路及方法
CN108306644B (zh) 基于10位超低功耗逐次逼近型模数转换器前端电路
CN105007079A (zh) 逐次逼近型模数转换器的全差分增量采样方法
CN111371457A (zh) 一种模数转换器及应用于sar adc的三电平开关方法
CN112367084B (zh) 一种基于终端电容复用的逐次逼近型模数转换器量化方法
CN107888190B (zh) 基于非对称型差分电容阵列的逐次逼近型模数转换器
CN105811986A (zh) 一种高速转换的逐次逼近adc电路
CN111641413A (zh) 一种高能效sar adc的电容阵列开关方法
CN112272027A (zh) 一种逐次逼近模数转换器及电容开关切换方法
CN108880553B (zh) 低功耗自适应交替的逐次逼近型模数转换器及控制方法
CN113014263A (zh) 一种逐次逼近型adc的电容阵列和开关逻辑电路
CN111756380A (zh) 一种共享桥接电容阵列的两步式逐次逼近型模数转换器
CN111585577A (zh) 一种用于逐次逼近型模数转换器的电容阵列开关方法
CN108111171B (zh) 适用于差分结构逐次逼近型模数转换器单调式开关方法
CN113381763A (zh) 采用全并行高速转换的两步式单斜模数转换电路及方法
CN110971236A (zh) 一种逐次逼近型模数转换器及模数转换方法
CN112332846B (zh) 一种基于电荷回收的低电压sar adc开关切换方法
CN211959177U (zh) 图像传感器斜坡信号产生电路
CN116318161B (zh) 用于图像传感器的多步式单斜模数转换电路及控制方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination