CN117713826A - 逐次逼近型模数转换器及其转换方法 - Google Patents

逐次逼近型模数转换器及其转换方法 Download PDF

Info

Publication number
CN117713826A
CN117713826A CN202211085831.4A CN202211085831A CN117713826A CN 117713826 A CN117713826 A CN 117713826A CN 202211085831 A CN202211085831 A CN 202211085831A CN 117713826 A CN117713826 A CN 117713826A
Authority
CN
China
Prior art keywords
conversion
value
error
module
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211085831.4A
Other languages
English (en)
Inventor
余成龙
丁增伟
曾洁琼
刘玉芳
郭亮杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CRM ICBG Wuxi Co Ltd
Original Assignee
CRM ICBG Wuxi Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CRM ICBG Wuxi Co Ltd filed Critical CRM ICBG Wuxi Co Ltd
Priority to CN202211085831.4A priority Critical patent/CN117713826A/zh
Publication of CN117713826A publication Critical patent/CN117713826A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明提供一种模数转换器，包括：数模转换模块，受控于开关切换信号，用于在MSB、LSB转换周期之间增设一附加转换周期，并利用误差识别电容对比较模块是否出现判决错误进行识别；比较模块，用于比较输出电压与共模电压并输出比较结果；逻辑控制模块，用于根据比较结果调节开关切换信号及产生相应权重位的转换值；误差识别/校准模块，用于根据MSB电容中最低权重位对应的转换值与误差识别电容对应的转换值来判断比较模块是否出现判决错误，并在出现判决错误时产生误差识别信号，在未出现判决错误时基于所有权重位的转换值得到最终AD值。通过本发明提供的模数转换器，解决了现有因比较器判决错误而导致实际AD值偏离理想AD值的问题。

Description

逐次逼近型模数转换器及其转换方法
技术领域
本发明涉及集成电路设计技术领域，特别是涉及一种逐次逼近型模数转换器及其转换方法。
背景技术
模数转换器(ADC)是连接自然界模拟量和虚拟世界数字量之间的关键模块，被广泛地运用到各种电子系统中，它的精度和速度直接决定了电子系统的精度和速度。SAR ADC的分辨率大约在8位到16位之间，相对其它类型的ADC，如Pipeline ADC、sigma-delta ADC，其优点是面积小、功耗低，缺点则是速度较慢。由于工艺的非理想性，ADC精度和采样率是相互制约的，难以同时满足高速度和高精度的需求，在设计时需要考虑精度和速度的折中；n位分辨率的ADC在实际运用中的精度都低于甚至远低于n位，因此，保证ADC实际精度尽可能地接近其架构的分辨率也是非常有必要的。
现有的SAR ADC，通常包括比较器、SAR逻辑和DAC，其中n位的DAC以桥接电容的方式将其电容阵列分为a位LSB电容和(n-a)位MSB电容两个部分，且桥接电容略大于1C。为方便说明，这里以3位LSB电容与4位MSB电容组成的7位DAC为例，如图1所示，其工作原理为：
在采样阶段，DAC电容阵列开关全接Vin信号，开关S0下打，使Vn＝Vcm；
在转换阶段，开关S0上打，使比较器正输入端等于Vcm，开关S1接GND；SAR逻辑在第一个转换周期将b6接到Vref，b5～b0接GND，比较器比较Vn与Vcm；在下一个转换周期，b5接Vref，b4～b0接GND，若上一个转换周期的比较结果为1，b6仍然接Vref，若比较结果为0，则b6切换到GND，再次比较Vn与Vcm；以此类推，最终b6～b0的值就是Vin对应的AD值。
比较器负输入端的电压在转换阶段的值可表示如下，b6～b0取1代表开关b6～b0接Vref：
如上述公式，逐次比较的过程是使Vn逐渐逼近Vcm的过程，也就是给b6～b0赋予不同的值使逐渐逼近Vin的过程，二进制b6b5b4b3b2b1b0即所求的AD值。
现有技术中，ADC转换的AD值由公式一决定，在逐次逼近的过程中，如果某一位的比较结果判决错误，那么该位的后续位数将进入错误的逐次逼近路径，最终导致实际的AD值偏离理想的AD值，从而产生误差。
举例说明，如图2所示，由于比较器的判决错误，导致转换的AD值比理想的AD值大2LSB，即产生2LSB的误差；这种情况通常发生在转换开始的前几个周期，因为前几个周期逼近步进较大，比较器容易出现这种情况：以图1的ADC为例，当比较器负端电压Vn从远低于Vcm跳变为略大于Vcm，此时比较器离开过驱动的恢复速度不够快且转换周期过短导致比较器状态来不及翻转，造成比较器判决出错，最终比较器输出的是错误逻辑1，而非正确逻辑0，使后续位数进入错误的逼近路径，最终得到错误的AD值0111000，而非正确的AD值0110110。
基于上述分析，可见，现有技术存在如下缺点：无法识别比较器判决错误的产生与否并做出相应的校准，ADC的高速度和高精度极难二者同时满足，桥接电容略大于单位电容易产生工艺偏差。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种逐次逼近型模数转换器及其转换方法，用于解决现有SAR ADC因无法识别比较器的判决错误而导致实际AD值偏离理想AD值的问题。
为实现上述目的及其他相关目的，本发明提供一种逐次逼近型模数转换器，所述模数转换器包括：
数模转换模块，包括误差识别电容，受控于开关切换信号，用于在MSB转换周期和LSB转换周期之间增设一附加转换周期，并在所述附加转换周期内利用所述误差识别电容来对比较模块是否出现判决错误进行识别；
比较模块，连接所述数模转换模块的输出端，用于比较所述数模转换模块的输出电压与共模电压并输出比较结果；
逻辑控制模块，连接所述比较模块的输出端，用于根据所述比较结果调节所述开关切换信号，以及，根据所述比较结果产生相应权重位的转换值；
误差识别/校准模块，连接所述逻辑控制模块的输出端，用于根据MSB电容中最低权重位对应的转换值与所述误差识别电容对应的转换值来判断所述比较模块是否出现判决错误，并在所述比较模块出现判决错误时产生误差识别信号，在所述比较模块未出现判决错误时，基于所有权重位的转换值得到最终AD值。
可选地，所述模数转换器还包括：
时钟频率控制模块，连接于所述误差识别/校准模块和所述逻辑控制模块之间，用于根据所述误差识别信号降低所述模数转换器的转换频率并复位所述逻辑控制模块；
所述数模转换模块还用于在所述比较模块出现判决错误时，进行采样电荷降速再分配。
可选地，所述时钟频率控制模块采用时钟分频方式来降低所述模数转换器的转换频率。
可选地，所述误差识别/校准模块还用于在所述比较模块至少连续两次出现判决错误时，基于所有权重位的转换值得到初始AD值，并对所述初始AD值直接进行校准来得到所述最终AD值；此时，所述误差识别/校准模块不再产生所述误差识别信号。
可选地，在所述比较模块出现判决错误，且所述MSB电容中最低权重位对应的转换值与所述误差识别电容对应的转换值均为0时，最终AD值＝初始AD值+1-2a；在所述比较模块出现判决错误，且所述MSB电容中最低权重位对应的转换值与所述误差识别电容对应的转换值均为1时，最终AD值＝初始AD值+1+2a；其中，a为LSB电容的个数。
可选地，在所述比较模块未出现判决错误时，所述误差识别/校准模块基于所有权重位的转换值得到初始AD值，并基于所述初始AD值得到所述最终AD值；其中，最终AD值＝初始AD值+1。
可选地，所述数模转换模块包括：a个LSB电容、a个LSB开关、b个MSB电容、b个MSB开关、桥接电容、误差识别电容、误差识别开关及共模开关；
a个所述LSB电容的上极板连接所述桥接电容的下极板，下极板通过对应的所述LSB开关选通连接基准电压或地；
b个所述MSB电容的上极板连接所述桥接电容的上极板并通过所述共模开关连接共模电压，同时作为所述数模转换模块的输出端，下极板通过对应的所述MSB开关选通连接输入电压、基准电压或地；
所述误差识别电容的上极板连接所述桥接电容的上极板，下极板通过所述误差识别开关选通连接基准电压或地；
其中，a个所述LSB电容的容值由低权重位至高权重位依次为20C、21C…2a-1C，b个所述MSB电容的容值由低权重位至高权重位依次为21C、21C、22C…2n-a-1C，所述误差识别电容的容值为1C，所述桥接电容的容值为1C；a≥2，b≥a，n＝a+b，C为单位电容。
可选地，所述比较模块包括：输入开关及比较器；所述比较器的正输入端通过所述输入开关连接共模电压，负输入端连接所述数模转换模块的输出端，输出端作为所述比较模块的输出端。
可选地，在所述数模转换模块包括所述共模开关时，采用二选一开关替换所述共模开关和所述输入开关；其中，所述二选一开关的公共端连接所述共模电压，第一选择端连接所述比较器的正输入端，第二选择端连接b个所述MSB电容的上极板。
本发明还提供一种如上任一项所述的逐次逼近型模数转换器的转换方法，所述转换方法包括：
采样阶段：对所述输入电压进行采样；
转换阶段：对MSB电容中最高权重位进行转换，基于最高权重位的转换值对数模转换模块进行电荷重新分配并进行MSB电容中次高权重位的转换，依次类推，直至完成MSB电容中最低权重位的转换；
对所述误差识别电容进行转换，并判断其转换值与MSB电容中最低权重位的转换值是否相同；
若相同，则表明比较模块出现判决错误；
若不同，则表明比较模块未出现判决错误，此时，继续进行LSB电容中最高权重位的转换，基于最高权重位的转换值对数模转换模块进行电荷重新分配并进行LSB电容中次高权重位的转换，依次类推，直至完成LSB电容中最低权重位的转换。
可选地，所述转换方法还包括：在所述比较模块出现判决错误时，降低所述模数转换器的转换频率并复位逻辑控制模块，以控制数模转换模块进行采样电荷降速再分配。
可选地，在采样电荷降速再分配后所述比较模块仍出现判决错误时，所述转换方法还包括：基于所有权重位的转换值得到初始AD值，并对所述初始AD值直接进行校准来得到最终AD值；在所述比较模块未出现判决错误时，完成所述LSB电容中最低权重位的转换后，所述转换方法还包括：基于所有权重位的转换值得到初始AD值，并基于所述初始AD值得到最终AD值。
如上所述，本发明的逐次逼近型模数转换器及其转换方法，通过引入误差识别电容、误差识别/校准模块和时钟频率控制模块，可在附加转换周期进行比较器判决错误的识别和校准，即能够在附加转换周期有效检测出转换过程中比较器是否出现判决错误，并在比较器出现判决错误时，根据误差识别信号自动进行采样电荷降速再分配的细校准过程，以此来降低因比较器离开过驱动的恢复速度不够快和工作频率过高所带来的判决错误；如果细校准后比较器仍出现判决错误，则直接进行粗校准；经过细校准和粗校准，极大地减少了模数转换器的积分非线性(INL)和微分非线性(DNL)，在不改变分辨率的前提下有效提高了转换精度。本发明的模数转换器，在正常情况下以高速运行，仅在比较器出现判决错误时自动降速进行细校准，但由于比较器判决错误出现的概率小，因此能在整体上保证模数转换器以高速度进行工作的同时有效提高其精度；此外，所有电容均使用1C大小的比例电容，可以提高工艺的匹配性。
附图说明
图1显示为现有逐次逼近型模数转换器的电路示意图，其中，以3位LSB电容和4位MSB电容组成的7位DAC为例。
图2显示为现有逐次逼近型模数转换器出现比较器判决错误时的示意图。
图3显示为本发明逐次逼近型模数转换器的电路示意图。
图4显示为本发明逐次逼近型模数转换器处于采样阶段的示意图，其中，以3位LSB电容和4位MSB电容组成的7位DAC为例。
图5显示为本发明逐次逼近型模数转换器处于转换阶段中第一个转换周期的示意图，其中，以3位LSB电容和4位MSB电容组成的7位DAC为例。
图6显示为本发明逐次逼近型模数转换器处于转换阶段时所有开关的时序图，其中，以3位LSB电容和4位MSB电容组成的7位DAC为例。
图7显示为本发明逐次逼近型模数转换器转换方法的流程图，其中，以3位LSB电容和4位MSB电容组成的7位DAC为例。
元件标号说明
100 数模转换模块
200 比较模块
300 逻辑控制模块
400 误差识别/校准模块
500 时钟频率控制模块
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图3至图7。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。
如图3所示，本实施例提供一种逐次逼近型模数转换器，该模数转换器包括：数模转换模块100、比较模块200、逻辑控制模块300及误差识别/校准模块400。进一步的，该模数转换器还包括：时钟频率控制模块500。
数模转换模块100包括误差识别电容，受控于开关切换信号，用于在MSB转换周期和LSB转换周期之间增设一附加转换周期，并在该附加转换周期内利用误差识别电容来对比较模块200是否出现判决错误进行识别。进一步的，该数模转换模块100还用于在比较模块200出现判决错误时，进行采样电荷降速再分配。需要说明的是，“MSB转换周期”是指对MSB电容进行转换的周期，“LSB转换周期”是指对LSB电容进行转换的周期。
具体的，数模转换模块包括：a个LSB电容、a个LSB开关b0-b(a-1)、b个MSB电容、b个MSB开关ba-b(n-1)、桥接电容、误差识别电容、误差识别开关bc及共模开关(图中未示出)；a个LSB电容的上极板连接桥接电容的下极板，下极板通过对应的LSB开关选通连接基准电压Vref或地；b个MSB电容的上极板连接桥接电容的上极板并通过共模开关连接共模电压Vcm，同时作为数模转换模块100的输出端，下极板通过对应的MSB开关选通连接输入电压Vin、基准电压Vref或地；误差识别电容的上极板连接桥接电容的上极板，下极板通过误差识别开关bc选通连接基准电压Vref或地；其中，a个LSB电容的容值由低权重位至高权重位依次为20C、21C…2a-1C(即，2的指数从0开始以步进值为1逐次增加)，b个MSB电容的容值由低权重位至高权重位依次为21C、21C、22C…2n-a-1C(即，最低权重位为21C，次低权重位至最高权重位中，2的指数从1开始以步进值为1逐次增加)，误差识别电容的容值为1C，桥接电容的容值为1C；a≥2，b≥a，n＝a+b，C为单位电容。
本实施例中，数模转换模块100在MSB电容和LSB电容之间增设一误差识别电容，由此在MSB转换周期和LSB转换周期之间增设一附加转换周期，以便于在该附加转换周期对比较模块是否出现判决错误进行识别；当然，数模转换模块100还在比较模块出现判决错误时，进行采样电荷降速再分配。
而且，桥接电容的容值由现有技术中略大于1C改为1C，由此，使得数模转换模块100中所有电容均使用1C大小的比例电容，从而降低工艺偏差，提高工艺匹配性；但为了保持电容间的线性度，去除了LSB电容中的冗余电容，并将MSB电容中最低权重位的容值由现有技术中的1C改为2C，其它权重位的容值保持不变。
本实施例中，LSB开关b0-b(a-1)、MSB开关ba-b(n-1)、误差识别开关bc和共模开关受控于开关切换信号，按照设定的转换频率进行电荷采样后转换。采样阶段，LSB开关b0-b(a-1)接基准电压Vref，MSB开关ba-b(n-1)接输入电压Vin，误差识别开关bc接地，共模开关接共模电压Vcm。转换阶段，共模开关断开连接共模电压Vcm，误差识别开关bc在MSB转换周期中的最后一个周期接地，其余转换周期一直接基准电压Vref；MSB开关ba-b(n-1)和LSB开关b0-b(a-1)则从高权重位至低权重位依次接基准电压并在下一个转换周期确定当前开关状态；在附加转换周期，MSB开关ba-b(n-1)的状态已由之前转换周期的比较结果确定，LSB开关b0-b(a-1)接地。
比较模块200连接数模转换模块100的输出端，用于比较数模转换模块100的输出电压Vn与共模电压Vcm并输出比较结果。
具体的，比较模块200包括：输入开关(图中未示出)及比较器CMP；比较器CMP的正输入端通过输入开关连接共模电压Vcm，负输入端连接数模转换模块100的输出端，输出端作为比较模块200的输出端。
更具体的，在数模转换模块100包括共模开关时，采用二选一开关S0替换共模开关和输入开关；其中，二选一开关S0的公共端连接共模电压Vcm，第一选择端连接比较器CMP的正输入端，第二选择端连接b个MSB电容的上极板。
本实施例中，二选一开关S0受控于开关切换信号；在采样阶段，二选一开关S0下打，即二选一开关S0的公共端和第二选择端连通，使Vn＝Vcm；在转换阶段，二选一开关S0上打，即二选一开关S0的公共端和第一选择端连通，使比较器CMP的正输入端电压等于Vcm。
比较器CMP则在转换阶段对输出电压Vn与共模电压Vcm进行比较并输出比较结果；若输出电压Vn小于共模电压Vcm，则比较器CMP输出“1”，若输出电压Vin大于共模电压Vcm，比较器CMPS输出“0”。
逻辑控制模块300连接比较模块200的输出端，用于根据比较结果调节开关切换信号，以及，根据比较结果产生相应权重位的转换值。
本实施例中，正常情况下，逻辑控制模块300是基于第一时钟来产生开关切换信号，以控制该模数转换器的转换频率；在比较器出现判决错误时，逻辑控制模块300是基于第二时钟来产生开关切换信号，以降低该模数转换器的转换频率；其中，第一时钟和第二时钟可以都是初始时钟CLK的分频时钟，只要保证第一时钟的频率大于第二时钟的频率即可。另外，逻辑控制模块300根据比较结果调节开关切换信号，及根据比较结果产生相应权重位的转换值，是本领域技术人员所公知的，此处不做赘述。
误差识别/校准模块400连接逻辑控制模块300的输出端，用于根据MSB电容中最低权重位对应的转换值与误差识别电容对应的转换值来判断比较模块是否出现判决错误，并在比较模块出现判决错误时产生误差识别信号，在比较模块未出现判决错误时，基于所有权重位的转换值得到最终AD值。
本实施例中，误差识别/校准模块400通过判断MSB电容中最低权重位对应的转换值与误差识别电容对应的转换值是否相等来判断比较模块200是否出现判决错误；若MSB电容中最低权重位对应的转换值与误差识别电容对应的转换值相等，则比较模块200出现判决错误，若MSB电容中最低权重位对应的转换值与误差识别电容对应的转换值不相等，则比较模块200未出现判决错误。
在比较模块200未出现判决错误时，误差识别/校准模块400基于所有权重位的转换值得到初始AD值，并基于该初始AD值得到最终AD值；其中，最终AD值＝初始AD值+1。
而在比较模块200出现判决错误时，误差识别/校准模块400则产生误差识别信号；进一步的，误差识别/校准模块400还将误差识别信号输出至时钟频率控制模块500，以通过降低时钟频率来降低模数转换器的转换频率。
更进一步的，误差识别/校准模块400还用于在比较模块200至少连续两次出现判决错误时，基于所有权重位的转换值得到初始AD值，并对该初始AD值直接进行校准来得到最终AD值；此时，误差识别/校准模块400不再产生误差识别信号。
本实施例中，将数模转换模块100进行采样电荷降速再分配看作细校准，但如果经过一次细校准后，比较器仍出现判决错误(如极个别情况下，输入为满量程或不在量程范围内)，此时，避免多次细校准浪费过多时间，则直接进行粗校准，以保证模数转换器在此时的精度；具体为：MSB电容中最低权重位对应的转换值与误差识别电容对应的转换值均为0时，最终AD值＝初始AD值+1-2a；在MSB电容中最低权重位对应的转换值与误差识别电容对应的转换值均为1时，最终AD值＝初始AD值+1+2a。
时钟频率控制模块500连接误差识别/校准模块400和逻辑控制模块300之间，用于根据误差识别信号降低模数转换器的转换频率并复位逻辑控制模块300，以便于控制数模转换模块100不进行下一次采样，而是对已有的采样电荷进行降速再分配，从而得到一个高精度的AD值。而将转换频率降低，比较器就有足够的时间响应，以保证不出现判决错误；虽然细校准是降速再转换的过程，但因为比较器出现上述判决错误的概率小，因此在整体上看，细校准速度下降的程度也小，从而保证了ADC的精度和速度。实际应用中，时钟频率控制模块500可采用时钟分频方式来降低模数转换器的转换频率。
相应的，本实施例还提供一种如上记载的逐次逼近型模数转换器的转换方法，该转换方法包括：采样阶段和转换阶段。
采样阶段：
对输入电压Vin进行采样；如将LSB电容的下极板连接基准电压Vref，误差识别电容的下极板接地，MSB电容的下极板连接输入电压Vin，以完成输入电压Vin的采样。
转换阶段：
1)对MSB电容中最高权重位进行转换，基于最高权重位的转换值对数模转换模块进行电荷重新分配并进行MSB电容中次高权重位的转换，依次类推，直至完成MSB电容中最低权重位的转换；如将误差识别电容的下极板连接基准电压Vref后进行MSB电容中最高权重位的转换，基于最高权重位的转换值对数模转换模块100进行电荷重新分配并进行MSB电容中次高权重位的转换，依次类推，直至完成MSB电容中次低权重位的转换；之后，将误差识别电容的下极板接地后进行MSB电容中最低权重位的转换，并基于最低权重位的转换值对数模转换模块100进行电荷重新分配。
2)对误差识别电容进行转换，如将误差识别电容的下极板连接基准电压Vref后进行误差识别电容的转换，并判断误差识别电容的转换值与MSB电容中最低权重位的转换值是否相同；
若相同，则表明比较模块200出现判决错误；进一步的，在比较模块200出现判决错误时，降低模数转换器的转换频率并复位逻辑控制模块300，以控制数模转换模块100进行采样电荷降速再分配；
若不同，则表明比较模块200未出现判决错误，此时，继续进行LSB电容中最高权重位的转换，基于最高权重位的转换值对数模转换模块100进行电荷重新分配并进行LSB电容中次高权重位的转换，依次类推，直至完成LSB电容中最低权重位的转换。当然，在完成LSB电容中最低权重位的转换后，该转换方法还包括：基于所有权重位的转换值得到初始AD值，并基于该初始AD值得到最终AD值；其中，最终AD值＝初始AD值+1。
而在采样电荷降速再分配后比较模块200仍出现判决错误时，该转换方法还包括：基于所有权重位的转换值得到初始AD值，并对该初始AD值进行校准来得到最终AD值；具体为：在误差识别电容的转换值与MSB电容中最低权重位的转换值均为0时，最终AD值＝初始AD值+1-2a；在误差识别电容的转换值与MSB电容中最低权重位的转换值均为1时，最终AD值＝初始AD值+1+2a。
下面，请参阅图4-图7，对本实施例中逐次逼近型模数转换器的转换方法进行详细说明；其中，为了方便说明，以3位LSB电容和4位MSB电容组成的7位DAC为例。
采样阶段，如图4所示，开关b0-b2接基准电压Vref，开关b3-b6接输入电压Vin，开关bc接地，开关S0下打，使Vn＝Vcm。
在此阶段，电容阵列对输入电压Vin进行采样，并将输入电压Vin以电荷的形式存储在电容中，Vn处的电荷量如公式1所示。
转换阶段，第一个转换周期T(1)，如图5所示，开关S0上打，使比较器的正输入端电压等于共模电压Vcm，开关b0-b5置0，开关b6和bc置1；其中，置0即接地，置1即接基准电压Vref；
在此阶段，比较器负输入端Vn处的电荷量如公式2所示：
其中，Ceq1＝23b6+22b5+21b4+20*2b3，Ceq2＝22b2+21b1+20b0。
根据电荷守恒定理，Vn处的电荷量在采样过程和转换过程相等，即公式1等于公式2，因此，可得到在转换过程中比较器负输入端电压Vn的表达式，化简后如公式3所示：
逐次逼近的结果是，开关b0-b6、bc被赋予不同的值，使比较器负输入端电压逐次逼近正输入端电压，又因为转换阶段比较器正输入端电压为Vcm，所以最终输入电压Vin与开关b0-b6、bc的关系如公式4所示：
可见，转换结束后七位二进制b6b5b4b3b2b1b0组成的值比实际AD值固定小1LSB，1LSB＝Vref/(2^7)，需要在误差识别/校准模块400中做b6b5b4b3b2b1b0+1操作。
图6示出了整个转换过程中所有开关的时序图，其中实线代表比较结果为1，虚线代表比较结果为0，转换过程说明如下：
1)在T(1)-T(3)期间，开关bc置1；在T(1)周期，将开关b6置1，其它开关置0，比较器进行比较；在T(2)周期，将开关b5置1，若上一周期比较结果为1，开关b6仍然置1，否则开关b6置0，以此类推，完成高3位的比较，得到高3位的转换值。
前三周期比较器两个输入端电压差(Vcm-Vn)如公式5所示：
2)在T(4)周期，误差识别开关bc置0，开关b3置1，若比较结果为1，在下一转换周期，开关b3置1，否则开关b3置0，得到相应权重位b3的转换值。
根据上述开关的变化，T(4)周期比较器两个输入端电压差(Vcm-Vn)可等效如公式6所示：
在T(4)期间，开关b4-b6由前三周期比较结果确定，开关b3置1，完成该位的比较后根据比较结果在下一个周期确定b3的值。
3)在T(5)周期，误差识别开关bc再次置1，高4位开关b3-b6由之前的比较结果决定，低3位全置0，完成附加转换周期的比较。
假设输入电压Vin在满量程的范围内，即Vin在(-1LSB)-(Vref-1LSB)之间；
若T(4)周期的比较结果为0，即在T(5)-T(8)，b3＝0，可得T(5)期间(Vcm-Vn)的表达式如公式7所示：
公式7中，bc＝1，b4-b6为已经比较过的值，若T(1)-T(5)周期都未出现判决错误，那么，T(5)的比较结果为1，即之后周期bc＝1；但若T(1)-T(5)中的任何一位出现判决错误，T(5)的比较结果为0。
若T(4)的比较结果为1，即在T(5)-T(8)，b3＝1，可得T(5)期间(Vcm-Vn)的表达式如公式8所示：
公式8中，b4-b6为已经比较过的值，若T(1)-T(5)都未出现判决错误，那么T(5)的比较结果为0，即之后周期bc＝0；但若T(1)-T(5)中的任何一位出现判决错误，T(5)的比较结果为1。
可见，若比较器无判决错误，bc不等于b3；若比较器出现判决错误，bc＝b3；以此作为比较器判决错误的误差识别依据。
4.1)b3＝0、bc＝1或b3＝1、bc＝0，表明高4位无判决错误，此时不需要校准，而是继续执行LSB的转换；在T(6)-T(8)期间，同前3个周期一样，依次将b2-b0置1并完成比较，得到低3位的转换值；其中，转换结束后七位二进制b6b5b4b3b2b1b0组成的值是初始AD值，此时，只需要加上固定减小的1LSB，即最终AD值为b6b5b4b3b2b1b0+1。
4.2)b3＝bc，表明高4位出现判决错误，需要进行细校准。
4.3)细校准后，如果仍有b3＝bc，则进行粗校准；若b3＝bc＝0，则最终AD值为b6b5b4b3b2b1b0+1-(2^3)；若b3＝bc＝1，则最终AD值为b6b5b4b3b2b1b0+1+(2^3)。需要说明的是，此时的b6b5b4b3b2b1b0由细校准后得到，其中，b6b5b4b3由细校准过程中相应MSB转换周期的比较结果确定，b2b1b0则为0。
综上所述，本发明的一种逐次逼近型模数转换器及其转换方法，通过引入误差识别电容、误差识别/校准模块和时钟频率控制模块，可在附加转换周期进行比较器判决错误的识别和校准，即能够在附加转换周期有效检测出转换过程中比较器是否出现判决错误，并在比较器出现判决错误时，根据误差识别信号自动进行采样电荷降速再分配的细校准过程，以此来降低因比较器离开过驱动的恢复速度不够快和工作频率过高所带来的判决错误；如果细校准后比较器仍出现判决错误，则直接进行粗校准；经过细校准和粗校准，极大地减少了模数转换器的积分非线性(INL)和微分非线性(DNL)，在不改变分辨率的前提下有效提高了转换精度。本发明的模数转换器，在正常情况下以高速运行，仅在比较器出现判决错误时自动降速进行细校准，但由于比较器判决错误出现的概率小，因此能在整体上保证模数转换器以高速度进行工作的同时有效提高其精度；此外，所有电容均使用1C大小的比例电容，可以提高工艺的匹配性。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (12)

1.一种逐次逼近型模数转换器，其特征在于，所述模数转换器包括：
数模转换模块，包括误差识别电容，受控于开关切换信号，用于在MSB转换周期和LSB转换周期之间增设一附加转换周期，并在所述附加转换周期内利用所述误差识别电容来对比较模块是否出现判决错误进行识别；
比较模块，连接所述数模转换模块的输出端，用于比较所述数模转换模块的输出电压与共模电压并输出比较结果；
逻辑控制模块，连接所述比较模块的输出端，用于根据所述比较结果调节所述开关切换信号，以及，根据所述比较结果产生相应权重位的转换值；
误差识别/校准模块，连接所述逻辑控制模块的输出端，用于根据MSB电容中最低权重位对应的转换值与所述误差识别电容对应的转换值来判断所述比较模块是否出现判决错误，并在所述比较模块出现判决错误时产生误差识别信号，在所述比较模块未出现判决错误时，基于所有权重位的转换值得到最终AD值。
2.根据权利要求1所述的逐次逼近型模数转换器，其特征在于，所述模数转换器还包括：
时钟频率控制模块，连接于所述误差识别/校准模块和所述逻辑控制模块之间，用于根据所述误差识别信号降低所述模数转换器的转换频率并复位所述逻辑控制模块；
所述数模转换模块还用于在所述比较模块出现判决错误时，进行采样电荷降速再分配。
3.根据权利要求2所述的逐次逼近型模数转换器，其特征在于，所述时钟频率控制模块采用时钟分频方式来降低所述模数转换器的转换频率。
4.根据权利要求2所述的逐次逼近型模数转换器，其特征在于，所述误差识别/校准模块还用于在所述比较模块至少连续两次出现判决错误时，基于所有权重位的转换值得到初始AD值，并对所述初始AD值直接进行校准来得到所述最终AD值；此时，所述误差识别/校准模块不再产生所述误差识别信号。
5.根据权利要求4所述的逐次逼近型模数转换器，其特征在于，在所述比较模块出现判决错误，且所述MSB电容中最低权重位对应的转换值与所述误差识别电容对应的转换值均为0时，最终AD值＝初始AD值+1-2a；在所述比较模块出现判决错误，且所述MSB电容中最低权重位对应的转换值与所述误差识别电容对应的转换值均为1时，最终AD值＝初始AD值+1+2a；其中，a为LSB电容的个数。
6.根据权利要求1所述的逐次逼近型模数转换器，其特征在于，在所述比较模块未出现判决错误时，所述误差识别/校准模块基于所有权重位的转换值得到初始AD值，并基于所述初始AD值得到所述最终AD值；其中，最终AD值＝初始AD值+1。
7.根据权利要求1-6任一项所述的逐次逼近型模数转换器，其特征在于，所述数模转换模块包括：a个LSB电容、a个LSB开关、b个MSB电容、b个MSB开关、桥接电容、误差识别电容、误差识别开关及共模开关；
a个所述LSB电容的上极板连接所述桥接电容的下极板，下极板通过对应的所述LSB开关选通连接基准电压或地；
b个所述MSB电容的上极板连接所述桥接电容的上极板并通过所述共模开关连接共模电压，同时作为所述数模转换模块的输出端，下极板通过对应的所述MSB开关选通连接输入电压、基准电压或地；
所述误差识别电容的上极板连接所述桥接电容的上极板，下极板通过所述误差识别开关选通连接基准电压或地；
其中，a个所述LSB电容的容值由低权重位至高权重位依次为20C、21C…2a-1C，b个所述MSB电容的容值由低权重位至高权重位依次为21C、21C、22C…2n-a-1C，所述误差识别电容的容值为1C，所述桥接电容的容值为1C；a≥2，b≥a，n＝a+b，C为单位电容。
8.根据权利要求1-6任一项所述的逐次逼近型模数转换器，其特征在于，所述比较模块包括：输入开关及比较器；
所述比较器的正输入端通过所述输入开关连接共模电压，负输入端连接所述数模转换模块的输出端，输出端作为所述比较模块的输出端。
9.根据权利要求8所述的逐次逼近型模数转换器，其特征在于，在所述数模转换模块包括所述共模开关时，采用二选一开关替换所述共模开关和所述输入开关；其中，所述二选一开关的公共端连接所述共模电压，第一选择端连接所述比较器的正输入端，第二选择端连接b个所述MSB电容的上极板。
10.一种如权利要求1-9任一项所述的逐次逼近型模数转换器的转换方法，其特征在于，所述转换方法包括：
采样阶段：对所述输入电压进行采样；
转换阶段：对MSB电容中最高权重位进行转换，基于最高权重位的转换值对数模转换模块进行电荷重新分配并进行MSB电容中次高权重位的转换，依次类推，直至完成MSB电容中最低权重位的转换；
对所述误差识别电容进行转换，并判断其转换值与MSB电容中最低权重位的转换值是否相同；
若相同，则表明比较模块出现判决错误；
若不同，则表明比较模块未出现判决错误，此时，继续进行LSB电容中最高权重位的转换，基于最高权重位的转换值对数模转换模块进行电荷重新分配并进行LSB电容中次高权重位的转换，依次类推，直至完成LSB电容中最低权重位的转换。
11.根据权利要求10所述的逐次逼近型模数转换器的转换方法，其特征在于，所述转换方法还包括：在所述比较模块出现判决错误时，降低所述模数转换器的转换频率并复位逻辑控制模块，以控制数模转换模块进行采样电荷降速再分配。
12.根据权利要求11所述的逐次逼近型模数转换器的转换方法，其特征在于，在采样电荷降速再分配后所述比较模块仍出现判决错误时，所述转换方法还包括：基于所有权重位的转换值得到初始AD值，并对所述初始AD值直接进行校准来得到最终AD值；在所述比较模块未出现判决错误时，完成所述LSB电容中最低权重位的转换后，所述转换方法还包括：基于所有权重位的转换值得到初始AD值，并基于所述初始AD值得到最终AD值。
CN202211085831.4A 2022-09-06 2022-09-06 逐次逼近型模数转换器及其转换方法 Pending CN117713826A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211085831.4A CN117713826A (zh) 2022-09-06 2022-09-06 逐次逼近型模数转换器及其转换方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211085831.4A CN117713826A (zh) 2022-09-06 2022-09-06 逐次逼近型模数转换器及其转换方法

Publications (1)

Publication Number Publication Date
CN117713826A true CN117713826A (zh) 2024-03-15

Family

ID=90148474

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211085831.4A Pending CN117713826A (zh) 2022-09-06 2022-09-06 逐次逼近型模数转换器及其转换方法

Country Status (1)

Country Link
CN (1) CN117713826A (zh)

Similar Documents

Publication Publication Date Title
US8547270B1 (en) Systems for sub digital-to-analog converter gain trim in successive-approximation-register analog-to-digital converters
US10135457B2 (en) Successive approximation register analog-digital converter having a split-capacitor based digital-analog converter
US7880650B2 (en) Method and apparatus for testing data converter
US8451151B2 (en) Successive approximation analog to digital converter with capacitor mismatch calibration and method thereof
US7876254B2 (en) Data conversion circuitry having successive approximation circuitry and method therefor
US7746262B2 (en) Coding method for digital to analog converter of a SAR analog to digital converter
US7868796B2 (en) Self-calibrating data conversion circuitry and method therefor
US8599059B1 (en) Successive approximation register analog-digital converter and method for operating the same
US7733258B2 (en) Data conversion circuitry for converting analog signals to digital signals and vice-versa and method therefor
JP5869965B2 (ja) Ａｄ変換回路およびａｄ変換方法
US7868795B2 (en) Data conversion circuitry with an extra successive approximation step and method therefor
US8902092B2 (en) Analog-digital conversion circuit and method
US11418209B2 (en) Signal conversion circuit utilizing switched capacitors
CN113794475B (zh) 电容阵列型逐次逼近模数转换器的校准方法
CN109379082A (zh) 一种逐次逼近模数转换器
CN113839672A (zh) 一种利用冗余电容模拟域自校准逐次逼近模数转换器
EP3607659B1 (en) Successive approximation register (sar) analog to digital converter (adc) dynamic range extension
CN112803946B (zh) 应用于高精度逐次逼近型adc的电容失配和失调电压校正方法
CN108111171B (zh) 适用于差分结构逐次逼近型模数转换器单调式开关方法
CN111756380A (zh) 一种共享桥接电容阵列的两步式逐次逼近型模数转换器
US10461767B1 (en) Successive approximation register (SAR) analog to digital converter (ADC) with switchable reference voltage
CN110277996A (zh) 一种adc控制方法及逐次逼近式adc
CN117713826A (zh) 逐次逼近型模数转换器及其转换方法
CN114531153A (zh) 带有数字增强技术的逐次逼近型模数转换器、电路及设备
CN113708763B (zh) 具有偏移及位权重校正机制的模拟数字转换系统及方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination