JPWO2017168485A1 - 逐次比較型a/d変換回路 - Google Patents
逐次比較型a/d変換回路 Download PDFInfo
- Publication number
- JPWO2017168485A1 JPWO2017168485A1 JP2018507815A JP2018507815A JPWO2017168485A1 JP WO2017168485 A1 JPWO2017168485 A1 JP WO2017168485A1 JP 2018507815 A JP2018507815 A JP 2018507815A JP 2018507815 A JP2018507815 A JP 2018507815A JP WO2017168485 A1 JPWO2017168485 A1 JP WO2017168485A1
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- analog signal
- digital signal
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
- H03M1/144—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the steps being performed sequentially in a single stage, i.e. recirculation type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/001—Analogue/digital/analogue conversion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
逐次比較型A/D変換回路は、第1の容量回路と、第2の容量回路と、複数の比較回路と、決定回路と、制御回路とを有する。複数の比較回路は、第1の出力ノードおよび第2の出力ノードの電位を比較し、かつ第1のデジタル信号を出力する。前記決定回路は、前記複数の前記比較回路から出力された複数の前記第1のデジタル信号に対して、第1の状態および第2の状態の少なくとも1つの数をカウントし、かつカウントされた前記数に基づいて、比較結果を示す第2のデジタル信号を生成する。前記制御回路は、前記第2のデジタル信号に基づいて、第3のデジタル信号を生成し、かつ前記第2のデジタル信号に基づいて前記第1の容量回路または前記第2の容量回路を制御する。
Description
本発明は、逐次比較型A/D変換回路に関する。
高速、高精度、および低消費電力化を実現するA/D変換回路がある。例えば、非特許文献1に開示された差動入力非同期方式の逐次比較型A/D変換回路が知られている。このような逐次比較型A/D変換回路において、差動信号として入力されたアナログ信号は、サンプルホールド回路で保持される。サンプルホールド回路で保持されたアナログ信号に容量回路を介して基準信号が反映されることにより、比較電圧信号が生成される。逐次比較論理回路が、この比較電圧信号に基づいて、2分探索アルゴリズムに従って、上記の差動信号に対応するデジタル信号のMSBからLSBまでの各ビットの値を決定する。決定された各ビットの値は、上記の基準信号にフィードバックされる。各ビットの値は、0または1である。
逐次比較型A/D変換回路の大部分は、オペアンプ等のアナログ回路を使用することなく、デジタル回路で構成することができる。このため、微細CMOS(Complementary Metal Oxide Semiconductor)プロセスを用いることにより、逐次比較型A/D変換回路の高速、高精度、および低消費電力化を比較的容易に実現することができる。このような観点から、逐次比較型A/D変換回路は、携帯機器向けのイメージセンサおよびシステムLSI(Large Scale Integration)等に広く用いられている。
"A 26 μW 8 bit 10 MS/s Asynchronous SAR ADC for Low Energy Radios", IEEE JOURNAL OF SOLID−STATE CIRCUITS, Vol46, No7, JULY 2011, pp1585−1595
差動入力非同期方式の逐次比較型A/D変換回路において、サンプルホールド回路に保持されたアナログ信号の大きさが比較回路によって比較される。比較すべき2つのアナログ信号が互いに漸近し、かつそれらのアナログ信号が各種ノイズの影響を受けた場合、比較回路は誤った比較電圧信号を生成する。その結果、逐次比較型A/D変換回路は、ミッシングコードを発生する。例えば、アナログ信号が受けるノイズは、電源電圧の変動、アナログ信号に重畳する外来ノイズ、比較回路の熱雑音、およびサンプルホールド回路のKTCノイズである。特に上位ビットのミッシングコードが発生しやすい。
本発明は、A/D変換精度が向上する逐次比較型A/D変換回路を提供することを目的とする。
本発明の第1の態様によれば、逐次比較型A/D変換回路は、第1の容量回路と、第2の容量回路と、複数の比較回路と、決定回路と、制御回路とを有する。前記第1の容量回路は、容量値が重み付けされた複数の第1の容量を有する。第1のアナログ信号が前記第1の容量回路に入力される。前記第2の容量回路は、容量値が重み付けされた複数の第2の容量を有する。第2のアナログ信号が前記第2の容量回路に入力される。前記第1のアナログ信号および前記第2のアナログ信号は差動信号を構成する。前記複数の前記比較回路は、前記第1の容量回路の第1の出力ノードおよび前記第2の容量回路の第2の出力ノードに接続される。前記複数の前記比較回路は、前記第1の出力ノードおよび前記第2の出力ノードの電位を比較し、かつ第1のデジタル信号を出力する。前記第1のデジタル信号は、第1の状態および第2の状態のいずれか1つを示す。前記第1の状態において前記第1の出力ノードの電位は前記第2の出力ノードの電位よりも大きい。前記第2の状態において前記第1の出力ノードの電位は前記第2の出力ノードの電位よりも小さい。前記決定回路は、前記複数の前記比較回路から出力された複数の前記第1のデジタル信号に対して、前記第1の状態および前記第2の状態の少なくとも1つの数をカウントし、かつカウントされた前記数に基づいて、比較結果を示す第2のデジタル信号を生成する。前記制御回路は、前記第2のデジタル信号に基づいて、前記第1のアナログ信号および前記第2のアナログ信号に対応する第3のデジタル信号を生成し、かつ前記第2のデジタル信号に基づいて前記第1の容量回路または前記第2の容量回路を制御する。
本発明の第2の態様によれば、第1の態様において、前記複数の前記比較回路は、3以上の奇数個の前記比較回路であってもよい。
本発明の第3の態様によれば、第1の態様において、前記決定回路は、前記複数の前記比較回路から出力された複数の前記第1のデジタル信号に対して、前記第1の状態の第1の数および前記第2の状態の第2の数をカウントしてもよい。前記決定回路は、前記第1の数および前記第2の数の差の絶対値が1以下である場合、前記複数の前記比較回路を停止させるための制御信号を前記制御回路に出力してもよい。前記制御回路は、前記制御信号に基づいて前記複数の前記比較回路を停止させてもよい。
上記の各態様によれば、A/D変換精度が向上する。
図面を参照し、本発明の実施形態を説明する。
(第1の実施形態)
図1は、本発明の第1の実施形態のA/D変換回路100の構成を示している。A/D変換回路100は、逐次比較型A/D変換回路である。図1に示すように、A/D変換回路100は、サンプリング回路110と、容量DAC回路120と、並列比較回路130と、決定回路140と、制御回路150とを有する。
図1は、本発明の第1の実施形態のA/D変換回路100の構成を示している。A/D変換回路100は、逐次比較型A/D変換回路である。図1に示すように、A/D変換回路100は、サンプリング回路110と、容量DAC回路120と、並列比較回路130と、決定回路140と、制御回路150とを有する。
サンプリング回路110は、差動信号VAを構成する1対のアナログ信号VAPおよびアナログ信号VANのトラックおよびホールドを行う。さらに、サンプリング回路110は、アナログ信号VAPおよびアナログ信号VANを容量DAC回路120にサンプリングすることにより、アナログ信号VAPおよびアナログ信号VANをA/D変換回路100に取り込む。サンプリング回路110の動作は、クロック信号CLKに基づいて制御される。
容量DAC回路120は、サンプリング回路110によってサンプリングされたアナログ信号VAPおよびアナログ信号VANを保持する。容量DAC回路120は、制御回路150によって生成されるデジタル信号に基づく基準信号を生成する。容量DAC回路120は、サンプリング回路110によってサンプリングされたアナログ信号VAPおよびアナログ信号VANの各々から基準信号を減算する。これによって、容量DAC回路120は、差動信号VAと8ビットのデジタル信号との間の累積残差を取得する。容量DAC回路120は、アナログ信号VAPおよびアナログ信号VANの各々から基準信号を減算した減算結果を、アナログ信号VCPおよびアナログ信号VCNとして、並列比較回路130に出力する。アナログ信号VCPおよびアナログ信号VCNは、累積残差が反映された信号である。
並列比較回路130は、複数の比較回路を有する。第1の実施形態のA/D変換回路100において、複数の比較回路は、3以上の奇数個の比較回路である。図1に示す並列比較回路130は、3個の比較回路131,132,133を有する。第3の実施形態に示すように、並列比較回路130が有する比較回路の数は、偶数であってもよい。比較回路131,132,133は、容量DAC回路120および決定回路140に接続されている。
比較回路131,132,133は、第1の入力端子(非反転入力端子)と、第2の入力端子(反転入力端子)と、第1の出力端子(非反転出力端子)と、第2の出力端子(反転出力端子)とを有する。比較回路131,132,133の第1の入力端子および第2の入力端子は、容量DAC回路120に接続されている。容量DAC回路120から出力されたアナログ信号VCPおよびアナログ信号VCNが比較回路131,132,133に入力される。アナログ信号VCPが比較回路131,132,133の第1の入力端子に入力され、かつアナログ信号VCNが比較回路131,132,133の第2の入力端子に入力される。比較回路131,132,133は、アナログ信号VCPの電位とアナログ信号VCNの電位とを比較する。比較回路131,132,133は、比較結果に基づくデジタル信号VOP1,VOP2,VOP3を第1の出力端子から出力し、かつ比較結果に基づくデジタル信号VON1,VON2,VON3を第2の出力端子から出力する。
具体的には、アナログ信号VCPの信号レベルがアナログ信号VCNの信号レベルよりも高い場合、比較回路131,132,133は、デジタル信号VOP1,VOP2,VOP3としてハイレベル(“H”)の信号を出力し、かつデジタル信号VON1,VON2,VON3としてローレベル(“L”)の信号を出力する。アナログ信号VCPの信号レベルがアナログ信号VCNの信号レベルよりも低い場合、比較回路131,132,133は、デジタル信号VOP1,VOP2,VOP3としてローレベルの信号を出力し、かつデジタル信号VON1,VON2,VON3としてハイレベルの信号を出力する。比較回路131,132,133の動作は、制御回路150によって生成される内部クロック信号BIT_CLKおよび反転内部クロック信号BIT_CLKbに基づいて制御される。
1個の比較回路から出力される1組のデジタル信号は、その比較回路の比較結果を示す。比較回路131から出力される1組のデジタル信号は、デジタル信号VOP1およびデジタル信号VON1である。比較回路132から出力される1組のデジタル信号は、デジタル信号VOP2およびデジタル信号VON2である。比較回路133から出力される1組のデジタル信号は、デジタル信号VOP3およびデジタル信号VON3である。1組のデジタル信号は、2つの状態のいずれか1つを示す。2つの状態は、第1の状態および第2の状態である。第1の状態において、アナログ信号VCPの信号レベルはアナログ信号VCNの信号レベルよりも高い。第2の状態において、アナログ信号VCPの信号レベルはアナログ信号VCNの信号レベルよりも低い。
決定回路140は、6個の入力端子と、第1の出力端子と、第2の出力端子とを有する。決定回路140の各入力端子は、比較回路131,132,133の第1の出力端子および第2の出力端子のいずれか1つに接続されている。比較回路131,132,133から出力された各デジタル信号は、決定回路140の各入力端子に入力される。決定回路140の第1の出力端子および第2の出力端子は、制御回路150に接続されている。決定回路140は、比較回路131,132,133から出力されたデジタル信号VOP1,VOP2,VOP3およびデジタル信号VON1,VON2,VON3に対して、第1の状態および第2の状態の少なくとも1つの数をカウントする。決定回路140は、カウントされた数に基づいて、比較結果を示すデジタル信号MVOPおよびデジタル信号MVONを生成する。決定回路140は、デジタル信号MVOPを第1の出力端子から出力し、かつデジタル信号MVONを第2の出力端子から出力する。
具体的には、決定回路140は、3個の比較回路131,132,133から出力される3組のデジタル信号の第1の状態の第1の数および第2の状態の第2の数をカウントする。決定回路140は、第1の数および第2の数のうち、より大きい数に対応する状態を示すデジタル信号MVOPおよびデジタル信号MVONを生成する。例えば、第1の数が第2の数よりも大きい場合、決定回路140は、第1の状態を示すデジタル信号MVOPおよびデジタル信号MVONを生成する。第2の数が第1の数よりも大きい場合、決定回路140は、第2の状態を示すデジタル信号MVOPおよびデジタル信号MVONを生成する。つまり、決定回路140は、多数決回路として機能する。決定回路140の動作は、制御回路150によって生成される内部クロック信号BIT_CLKおよび反転内部クロック信号BIT_CLKbに基づいて制御される。
制御回路150は、第1の入力端子と、第2の入力端子と、出力端子とを有する。制御回路150の第1の入力端子は、決定回路140の第1の出力端子に接続されている。制御回路150の第2の入力端子は、決定回路140の第2の出力端子に接続されている。デジタル信号MVOPが制御回路150の第1の入力端子に入力され、かつデジタル信号MVONが制御回路150の第2の入力端子に入力される。制御回路150は、決定回路140からのデジタル信号MVOPおよびデジタル信号MVONに基づくA/D変換結果のデジタル信号D0〜D7を生成する。制御回路150は、デジタル信号D0〜D7を出力端子から出力する。デジタル信号D0〜D7は、A/D変換結果としてA/D変換回路100の後段の回路に出力される。A/D変換回路100は、8ビット出力のA/D変換回路であるが、この例に限らない。A/D変換回路100の出力ビット数は、任意に設定され得る。
制御回路150は、SAR(Successive Approximation Register)ロジック回路として機能する。制御回路150は、2分探索アルゴリズムに従って、比較結果を示すデジタル信号MVOPおよびデジタル信号MVONに対応するデジタル信号DP0〜DP7およびデジタル信号DN0〜DN7の各ビットの値を逐次判定する。制御回路150は、デジタル信号MVOPおよびデジタル信号MVONに対応するデジタル信号DP0〜DP7およびデジタル信号DN0〜DN7を容量DAC回路120に供給する。制御回路150は、デジタル信号DP0〜DP7を、A/D変換の結果を表すデジタル信号D0〜D7として出力する。制御回路150は、並列比較回路130および決定回路140を制御するための内部クロック信号BIT_CLKおよび反転内部クロック信号BIT_CLKbを生成する。制御回路150は、生成された内部クロック信号BIT_CLKおよび反転内部クロック信号BIT_CLKbを並列比較回路130および決定回路140に供給する。制御回路150の動作は、クロック信号CLKに基づいて制御される。制御回路150は、クロック信号CLKがハイレベルである期間において、内部クロック信号BIT_CLKおよび反転内部クロック信号BIT_CLKbを生成する。
容量DAC回路120は、容量回路121と、駆動回路122とを有する。容量回路121は、複数の容量間の電荷再配分を利用することにより、アナログ信号VAPおよびアナログ信号VANから基準信号を減算する。その結果、容量回路121は、累積残差を示すアナログ信号VCPおよびアナログ信号VCNを得る。駆動回路122は、制御回路150から入力されるデジタル信号DP0〜DP7およびデジタル信号DN0〜DN7に基づいて基準信号を発生することにより容量回路121を駆動する。
A/D変換回路100は、デジタル信号D0〜D7の最上位ビット(D7)から最下位ビット(D0)に向かって、1ビットずつ順にA/D変換結果を得る。このA/D変換において、比較回路131,132,133は、容量DAC回路120の容量回路121によって上記の減算が行われる都度、累積残差が反映されたアナログ信号VCPの電圧とアナログ信号VCNの電圧とを比較する。
図2は、サンプリング回路110および容量DAC回路120の構成を示している。サンプリング回路110は、スイッチ110Pおよびスイッチ110Nを有する。各スイッチは、第1の端子と第2の端子とを有する。各スイッチの状態は、オンとオフとの間で切り替わる。
スイッチ110Pの第1の端子E1Pは、アナログ信号VAPが入力される非反転入力端子INPに接続されている。スイッチ110Pの第2の端子E2Pは、容量DAC回路120のノードNPに接続されている。スイッチ110Pがオンであるとき、スイッチ110Pの第1の端子E1Pと第2の端子E2Pとが接続される。このとき、アナログ信号VAPが容量DAC回路120のノードNPに入力される。スイッチ110Pがオフであるとき、スイッチ110Pの第1の端子E1Pと第2の端子E2Pとの間が高インピーダンス状態になる。スイッチ110Pは、アナログ信号VAPをサンプリングする。スイッチ110Pがオンからオフに切り替わったとき、後述する容量部121Pにアナログ信号VAPが保持される。スイッチ110Pのオンとオフとは、クロック信号CLKに基づいて切り替わる。
スイッチ110Nの第1の端子E1Nは、アナログ信号VANが入力される反転入力端子INNに接続されている。スイッチ110Nの第2の端子E2Nは、容量DAC回路120のノードNNに接続されている。スイッチ110Nがオンであるとき、スイッチ110Nの第1の端子E1Nと第2の端子E2Nとが接続される。このとき、アナログ信号VANが容量DAC回路120のノードNNに入力される。スイッチ110Nがオフであるとき、スイッチ110Nの第1の端子E1Nと第2の端子E2Nとの間が高インピーダンス状態になる。スイッチ110Nは、アナログ信号VANをサンプリングする。スイッチ110Nがオンからオフに切り替わったとき、後述する容量部121Nにアナログ信号VANが保持される。スイッチ110Nのオンとオフとは、クロック信号CLKに基づいて切り替わる。
容量DAC回路120を構成する容量回路121は、容量部121P(第1の容量回路)と、容量部121N(第2の容量回路)とを有する。容量部121Pは、減衰容量CHPと、バイナリ容量C0P〜C7P(第1の容量)とを有する。各容量は、第1の端子と第2の端子とを有する。減衰容量CHPの第1の端子は、ノードNPに接続されている。減衰容量CHPの第2の端子は、グランドGNDに接続されている。バイナリ容量C0P〜C7Pの第1の端子は、ノードNPに接続されている。バイナリ容量C0P〜C7Pの第2の端子は、駆動回路122を構成する駆動部122Pに接続されている。減衰容量CHPおよびバイナリ容量C0P〜C7Pは、サンプリング回路110のスイッチ110Pによってサンプリングされたアナログ信号VAPを保持する。
バイナリ容量C0P〜C7Pは、制御回路150によって生成されるデジタル信号DP0〜DP7に対応して配置されている。バイナリ容量C0P〜C7Pの各々の容量値は異なる。例えば、デジタル信号DP(n+1)に対応するバイナリ容量C(n+1)Pの容量値は、デジタル信号DPnに対応するバイナリ容量CnPの容量値の2倍である。nは、0から6までの整数である。バイナリ容量C0P〜C7Pの各々の容量値は、デジタル信号DP0〜DP7の各ビットに応じた2進数で重み付けされている。
容量部121Nは、減衰容量CHNと、バイナリ容量C0N〜C7N(第2の容量)とを有する。各容量は、第1の端子と第2の端子とを有する。減衰容量CHNの第1の端子は、ノードNNに接続されている。減衰容量CHNの第2の端子は、グランドGNDに接続されている。バイナリ容量C0N〜C7Nの第1の端子は、ノードNNに接続されている。バイナリ容量C0N〜C7Nの第2の端子は、駆動回路122を構成する駆動部122Nに接続されている。減衰容量CHNおよびバイナリ容量C0N〜C7Nは、サンプリング回路110のスイッチ110Nによってサンプリングされたアナログ信号VANを保持する。
バイナリ容量C0N〜C7Nは、制御回路150によって生成されるデジタル信号DN0〜DN7に対応して配置されている。バイナリ容量C0N〜C7Nの各々の容量値は異なる。バイナリ容量C0P〜C7Pと同様に、バイナリ容量C0N〜C7Nの各々の容量値は、デジタル信号DN0〜DN7の各ビットに応じた2進数で重み付けされている。
容量DAC回路120を構成する駆動回路122は、駆動部122Pと、駆動部122Nとを有する。駆動部122Pは、インバータQ0P〜Q7Pを有する。インバータQ0P〜Q7Pには、図示していない第1の電源電圧VDD1が供給されている。このため、インバータQ0P〜Q7Pの各々から出力される基準信号D0P〜D7Pの振幅は第1の電源電圧VDD1に等しい。インバータQ0P〜Q7Pは、制御回路150によって生成されるデジタル信号DP0〜DP7に対応して配置されている。インバータQ0P〜Q7Pは、入力端子と出力端子とを有する。デジタル信号DP0〜DP7の各ビットが制御回路150からインバータQ0P〜Q7Pの入力端子に入力される。インバータQ0P〜Q7Pの出力端子は、バイナリ容量C0P〜C7Pの第2の端子に接続されている。
インバータQ0P〜Q7Pは、制御回路150から出力されたデジタル信号DP0〜DP7を反転することにより基準信号D0P〜D7Pを生成する。容量部121Pが有する複数のバイナリ容量C0P〜C7Pは、減衰容量CHPに保持されているアナログ信号VAPに基づく電荷から、基準信号D0P〜D7Pに基づく電荷を電荷再配分により引き抜く。これによって、バイナリ容量C0P〜C7Pは、アナログ信号VAPから基準信号D0P〜D7Pを減算する。容量部121Pは、減算結果であるアナログ信号VCPをノードNPに出力する。
駆動部122Nは、インバータQ0N〜Q7Nを有する。インバータQ0N〜Q7Nには、図示していない第1の電源電圧VDD1が供給されている。このため、インバータQ0N〜Q7Nの各々から出力される基準信号D0N〜D7Nの振幅は第1の電源電圧VDD1に等しい。インバータQ0N〜Q7Nは、制御回路150によって生成されるデジタル信号DN0〜DN7に対応して配置されている。インバータQ0N〜Q7Nは、入力端子と出力端子とを有する。デジタル信号DN0〜DN7の各ビットが制御回路150からインバータQ0N〜Q7Nの入力端子に入力される。インバータQ0N〜Q7Nの出力端子は、バイナリ容量C0N〜C7Nの第2の端子に接続されている。
インバータQ0N〜Q7Nは、制御回路150から出力されたデジタル信号DN0〜DN7を反転することにより基準信号D0N〜D7Nを生成する。容量部121Nが有する複数のバイナリ容量C0N〜C7Nは、減衰容量CHNに保持されているアナログ信号VANに基づく電荷から、基準信号D0N〜D7Nに基づく電荷を電荷再配分により引き抜く。これによって、バイナリ容量C0N〜C7Nは、アナログ信号VANから基準信号D0N〜D7Nを減算する。容量部121Nは、減算結果であるアナログ信号VCNをノードNNに出力する。
ノードNPは、スイッチ110Pの第2の端子E2Pと、減衰容量CHPの第1の端子と、バイナリ容量C0P〜C7Pの第1の端子とに接続されている。ノードNPは、これらに電気的に接続された信号線上の任意の位置である。ノードNPは、容量部121Pの第1の入力ノードおよび第1の出力ノードを構成する。ノードNPの電圧は、アナログ信号VCPとして出力される。ノードNNは、スイッチ110Nの第2の端子E2Nと、減衰容量CHNの第1の端子と、バイナリ容量C0N〜C7Nの第1の端子とに接続されている。ノードNNは、これらに電気的に接続された信号線上の任意の位置である。ノードNNは、容量部121Nの第2の入力ノードおよび第2の出力ノードを構成する。ノードNNの電圧は、アナログ信号VCNとして出力される。
図3は、並列比較回路130を構成する比較回路131の構成を示している。比較回路131,132,133は、同一の構成を有するので、代表として比較回路131の構成を説明する。図3に示すように、比較回路131は、差動増幅回路11とラッチ回路12とを有する。
差動増幅回路11は、トランジスタM1と、トランジスタM2と、トランジスタM3と、トランジスタM4と、トランジスタM5とを有する。トランジスタM1と、トランジスタM2と、トランジスタM5とは、Nチャネル型の電界効果トランジスタである。トランジスタM3と、トランジスタM4とは、Pチャネル型の電界効果トランジスタである。差動増幅回路11の増幅機能を得ることができるという条件で、差動増幅回路11を構成する各トランジスタの種類は任意に選択され得る。
トランジスタM1のゲート端子は、第1の入力端子に接続されている。トランジスタM2のゲート端子は、第2の入力端子に接続されている。第1の入力端子と第2の入力端子とは、差動信号であるアナログ信号VAPとアナログ信号VANとが入力される差動入力端子である。アナログ信号VCPが容量DAC回路120から第1の入力端子を介してトランジスタM1のゲート端子に入力される。アナログ信号VCNが容量DAC回路120から第2の入力端子を介してトランジスタM2のゲート端子に入力される。
トランジスタM3のソース端子は、第2の電源電圧VDD2を出力する電源に接続されている。トランジスタM3のドレイン端子は、トランジスタM1のドレイン端子に接続されている。トランジスタM4のソース端子は、第2の電源電圧VDD2を出力する電源に接続されている。トランジスタM4のドレイン端子は、トランジスタM2のドレイン端子に接続されている。トランジスタM4のゲート端子は、トランジスタM3のゲート端子に接続されている。内部クロック信号BIT_CLKがトランジスタM3のゲート端子およびトランジスタM4のゲート端子に入力される。並列比較回路130の入力電圧範囲の制約により、第2の電源電圧VDD2は、容量DAC回路120が有する駆動部122Pおよび駆動部122Nに供給される第1の電源電圧VDD1以上の電圧に設定されてもよい。
トランジスタM5のソース端子は、グランドGNDに接続されている。グランドGNDは、最低電圧を与える。トランジスタM5のドレイン端子は、トランジスタM1のソース端子およびトランジスタM2のソース端子に接続されている。内部クロック信号BIT_CLKがトランジスタM5のゲート端子に入力される。
ラッチ回路12は、トランジスタM7と、トランジスタM8と、トランジスタM9と、トランジスタM10と、トランジスタM11と、トランジスタM12と、トランジスタM13と、トランジスタM14とを有する。トランジスタM11と、トランジスタM12と、トランジスタM13と、トランジスタM14とは、Nチャネル型の電界効果トランジスタである。トランジスタM7と、トランジスタM8と、トランジスタM9と、トランジスタM10とは、Pチャネル型の電界効果トランジスタである。ラッチ回路12のラッチ機能を得ることができるという条件で、ラッチ回路12を構成する各トランジスタの種類は任意に選択され得る。
トランジスタM7のゲート端子は、トランジスタM2のドレイン端子に接続されている。差動増幅回路11から出力されたアナログ信号APがトランジスタM7のゲート端子に入力される。トランジスタM8のゲート端子は、トランジスタM1のドレイン端子に接続されている。差動増幅回路11から出力されたアナログ信号ANがトランジスタM8のゲート端子に入力される。
トランジスタM9のソース端子は、第2の電源電圧VDD2を出力する電源に接続されている。トランジスタM9のドレイン端子は、トランジスタM7のソース端子に接続されている。トランジスタM10のソース端子は、第2の電源電圧VDD2を出力する電源に接続されている。トランジスタM10のドレイン端子は、トランジスタM8のソース端子に接続されている。
トランジスタM11のソース端子は、グランドGNDに接続されている。トランジスタM11のドレイン端子は、トランジスタM7のドレイン端子に接続されている。トランジスタM11のゲート端子は、トランジスタM9のゲート端子およびトランジスタM8のドレイン端子に接続されている。トランジスタM12のソース端子は、グランドGNDに接続されている。トランジスタM12のドレイン端子は、トランジスタM8のドレイン端子に接続されている。トランジスタM12のゲート端子は、トランジスタM10のゲート端子およびトランジスタM7のドレイン端子に接続されている。
トランジスタM13のソース端子は、グランドGNDに接続されている。トランジスタM13のドレイン端子は、トランジスタM11のドレイン端子に接続されている。反転内部クロック信号BIT_CLKbがトランジスタM13のゲート端子に入力される。トランジスタM14のソース端子は、グランドGNDに接続されている。トランジスタM14のドレイン端子は、トランジスタM12のドレイン端子に接続されている。反転内部クロック信号BIT_CLKbがトランジスタM14のゲート端子に入力される。
トランジスタM14のドレイン端子は、第1の出力端子に接続されている。トランジスタM13のドレイン端子は、第2の出力端子に接続されている。デジタル信号VOP1が第1の出力端子から出力され、かつデジタル信号VON1が第2の出力端子から出力される。
比較回路131,132,133の基本動作について説明する。先ず、内部クロック信号BIT_CLKがローレベルである場合の動作について説明する。内部クロック信号BIT_CLKがローレベルであるとき、反転内部クロック信号BIT_CLKbはハイレベルである。このため、差動増幅回路11のトランジスタM5はオフになり、かつトランジスタM3およびトランジスタM4はオンになる。ラッチ回路12のトランジスタM13およびトランジスタM14はオンになる。
この場合、アナログ信号ANおよびアナログ信号APの電位は、第2の電源電圧VDD2に引き上げられる。アナログ信号ANおよびアナログ信号APはトランジスタM7およびトランジスタM8のゲート端子に入力されるため、トランジスタM7およびトランジスタM8はオフになる。一方、トランジスタM13およびトランジスタM14はオンになる。デジタル信号VOP1およびデジタル信号VON1の電位は、トランジスタM13およびトランジスタM14を介してグランドGNDに引き下げられる。
アナログ信号VCPがアナログ信号VCNよりも大きい状態(VCP>VCN)で、内部クロック信号BIT_CLKがローレベルからハイレベルに切り替わった場合の動作について説明する。
内部クロック信号BIT_CLKがローレベルからハイレベルに切り替わることにより、差動増幅回路11において、トランジスタM5はオンになる。このため、トランジスタM5にドレイン電流が流れる。トランジスタM3およびトランジスタM4はオフになる。トランジスタM1は、トランジスタM1のドレイン端子のノードNANに結合されている寄生容量から電荷を引き抜く。トランジスタM2は、トランジスタM2のドレイン端子のノードNAPに結合されている寄生容量から電荷を引き抜く。
トランジスタM1およびトランジスタM2が上記の寄生容量から電荷を引き抜く過程で、アナログ信号VCPとアナログ信号VCNとの電位の違いにより、寄生容量から電荷が引き抜かれる速度に違いが生じる。アナログ信号VCPがアナログ信号VCNよりも大きいため(VCP>VCN)、トランジスタM1に流れる電流は、トランジスタM2に流れる電流よりも大きい。その結果、アナログ信号ANの電位は、アナログ信号APの電位よりも高速に低下する。
内部クロック信号BIT_CLKがローレベルからハイレベルに変化し、かつ反転内部クロック信号BIT_CLKbがハイレベルからローレベルに変化する。これによって、ラッチ回路12において、デジタル信号VOP1,VOP2,VOP3およびデジタル信号VON1,VON2,VON3の電位は、第2の電源電圧VDD2に向かって上昇する。アナログ信号APの電位よりもアナログ信号ANの電位の方が高速に低下するため、トランジスタM7よりもトランジスタM8の方が早くオンになる。このため、デジタル信号VOP1,VOP2,VOP3の電位の上昇速度は、デジタル信号VON1,VON2,VON3の電位の上昇速度よりも大きくなる。その結果、デジタル信号VOP1,VOP2,VOP3の電位は、第2の電源電圧VDD2に向かって引き上げられる。
トランジスタM7,M9,M11によって形成されるインバータと、トランジスタM8,M10,M12によって形成されるインバータとがクロスカップル接続されている。この場合、デジタル信号VOP1,VOP2,VOP3がゲート端子に印加されるトランジスタM9はオフになる。このため、デジタル信号VON1,VON2,VON3は、グランドGNDに向かって引き下げられる。したがって、アナログ信号VCPとアナログ信号VCNとの間の大きさの関係に応じた論理レベルを有するデジタル信号VOP1,VOP2,VOP3およびデジタル信号VON1,VON2,VON3が比較回路131,132,133から出力される。
具体的には、アナログ信号VCPがアナログ信号VCNよりも大きい場合(VCP>VCN)、デジタル信号VOP1,VOP2,VOP3の電位は、第2の電源電圧VDD2の電位になり、かつデジタル信号VON1,VON2,VON3の電位は、グランドGNDの電位になる。アナログ信号VCNがアナログ信号VCPよりも大きい場合(VCN>VCP)、デジタル信号VON1,VON2,VON3の電位は、第2の電源電圧VDD2の電位になり、かつデジタル信号VOP1,VOP2,VOP3の電位は、グランドGNDの電位になる。このように、比較回路131,132,133は、アナログ信号VCPとアナログ信号VCNとの間の大きさの関係を示す2値のデジタル信号VOP1,VOP2,VOP3およびデジタル信号VON1,VON2,VON3を出力する。
比較回路131,132,133はダイナミック型の比較器である。ダイナミック型の比較回路131,132,133において、動作電流として、CMOSロジックと同様に、状態変化による貫通電流のみが流れる。つまり、ダイナミック型の比較回路131,132,133において、内部クロック信号BIT_CLKおよび反転内部クロック信号BIT_CLKbの信号レベルがハイレベルからローレベルまたはローレベルからハイレベルに遷移するときのみに過渡的に電流が流れ、かつ定常電流(アイドリング電流)が発生しない。このため、ダイナミック型の比較回路131,132,133は、低消費電力化に適している。
図4を用いて、A/D変換回路100の動作(A/D変換)について説明する。図4は、A/D変換回路100の動作に関する信号を示している。図4において、クロック信号CLKと、内部クロック信号BIT_CLKとが示されている。図4において、アナログ信号VAPと、アナログ信号VANと、アナログ信号VCPと、アナログ信号VCNとが示されている。図4において、デジタル信号VOP1,VOP2,VOP3と、デジタル信号VON1,VON2,VON3と、デジタル信号MVOPと、デジタル信号MVONとが示されている。図4において、基準信号D0P〜D0Pと、基準信号D0N〜D7Nとが示されている。図4において、横軸は時間を示し、かつ縦軸は信号レベルを示している。
クロック信号CLKがローレベルである場合、サンプリング回路110は、差動信号VAとして入力されるアナログ信号VAPとアナログ信号VANとを容量DAC回路120にトラックおよびサンプリングする。クロック信号CLKがローレベルからハイレベルに変化するタイミングで、サンプリング回路110は、アナログ信号VAPとアナログ信号VANとをホールドする。
以下では、クロック信号CLKがローレベルである期間をサンプリング期間と称し、かつクロック信号CLKがハイレベルである期間をホールド期間と称す。サンプリング期間およびホールド期間は、交互に現れる。図4に示す時刻t0から時刻t10の期間はホールド期間であり、かつ時刻t10から時刻t11の期間はサンプリング期間である。時刻t0の前の期間はサンプリング期間であり、かつ時刻t11の後はホールド期間である。
A/D変換回路100は、サンプリング期間においてサンプリング回路110によってサンプリングされたアナログ信号VAPおよびアナログ信号VANのA/D変換をホールド期間において実施する。概略的には、A/D変換回路100は、ホールド期間において制御回路150から入力された内部クロック信号BIT_CLKおよび反転内部クロック信号BIT_CLKbのタイミングに合わせて、デジタル信号D0〜D7の最上位ビット(D7)から最下位ビット(D0)に向かって、デジタル信号D0〜D7の各ビットの値を逐次決定する。これによって、A/D変換回路100は、サンプリング回路110によってホールドされたアナログ信号VAPおよびアナログ信号VANのA/D変換を実施し、かつデジタル信号D0〜D7を生成する。
A/D変換回路100によるA/D変換について詳細に説明する。図4に示す時刻t0よりも前のサンプリング期間において、クロック信号CLKはローレベルである。このとき、サンプリング回路110のスイッチ110Pおよびスイッチ110Nはオンである。このため、アナログ信号VAPおよびアナログ信号VANは、サンプリング回路110によりサンプリング(トラック)され、かつ容量DAC回路120に出力される。サンプリング回路110から出力されたアナログ信号VAPおよびアナログ信号VANの電位に対応する電荷が容量DAC回路120の減衰容量CHPおよびバイナリ容量C0P〜C7Pにサンプリングされる。
サンプリング期間が開始されたとき、制御回路150から出力されるデジタル信号DP0〜DP7およびデジタル信号DN0〜DN7の各ビットは“0”に設定(初期化)されている。このため、駆動部122Pから出力される基準信号D0P〜D7Pおよび駆動部122Nから出力される基準信号D0N〜D7Nはハイレベルである。時刻t0において、クロック信号CLKがローレベルからハイレベルに変化することにより、ホールド期間が開始される。これによって、サンプリング回路110のスイッチ110Pおよびスイッチ110Nがオフになる。このため、クロック信号CLKがローレベルからハイレベルに変化する直前のアナログ信号VAPが、容量回路121の減衰容量CHPおよびバイナリ容量C0P〜C7Pにホールドされる。クロック信号CLKがローレベルからハイレベルに変化する直前のアナログ信号VANが、容量回路121の減衰容量CHNおよびバイナリ容量C0N〜C7Nにホールドされる。上記のようにホールドされたアナログ信号VAPおよびアナログ信号VANは、アナログ信号VCPおよびアナログ信号VCNとして、容量DAC回路120から並列比較回路130に出力される。
並列比較回路130は、制御回路150による制御に従って、容量DAC回路120から出力されたアナログ信号VCPとアナログ信号VCNとを逐次比較する。時刻t0の後、内部クロック信号BIT_CLKの最初のサイクルに相当する時刻t1から時刻t2までの期間T1における動作について説明する。
時刻t0において、アナログ信号VAPおよびアナログ信号VANが容量回路121にホールドされ、かつアナログ信号VCPおよびアナログ信号VCNが容量DAC回路120から出力される。この状態で、時刻t1において内部クロック信号BIT_CLKがローレベルからハイレベルになる。これによって、比較回路131,132,133のラッチ回路12がアクティブになり、かつ比較回路131,132,133はアナログ信号VCPとアナログ信号VCNとの比較を開始する。
図4に示す例において、時刻t1におけるアナログ信号VCPの信号レベルはアナログ信号VCNの信号レベルよりも大きい(VCP>VCN)。このため、比較回路131,132,133は、比較結果として、ハイレベルのデジタル信号VOP1,VOP2,VOP3およびローレベルのデジタル信号VON1,VON2,VON3を出力する。決定回路140は、比較回路131,132,133の比較結果に基づいて、ハイレベルのデジタル信号MVOPとローレベルのデジタル信号MVONとを出力する。制御回路150は、デジタル信号MVOPおよびデジタル信号MVONに基づいて、ハイレベルのデジタル信号DP7とローレベルのデジタル信号DN7とを出力する。これによって、A/D変換結果であるデジタル信号D0〜D7のうち、最上位ビット(D7)の値が決定される。デジタル信号DP7がデジタル信号D7として出力される。
デジタル信号DP7がローレベルからハイレベルになることにより、デジタル信号DP7が入力される駆動部122PのインバータQ7Pからの基準信号D7Pはハイレベルからローレベルに変化する。このため、インバータQ7Pからの基準信号D7Pが印加されるバイナリ容量C7Pの第1の端子と第2の端子との間の電圧が変化する。バイナリ容量C7Pの端子間の電圧の変化量に応じて、バイナリ容量C7Pに蓄積されている電荷が引き抜かれることにより、電荷再配分が行われる。電荷再配分により、ノードNPの電位は、バイナリ容量C7Pから引き抜かれた電荷に対応した電位に低下する。このため、ノードNPの電位によって与えられるアナログ信号VCPの信号レベルが低下する。
デジタル信号DN7はローレベルに保たれているため、デジタル信号DN7が入力される駆動部122NのインバータQ7Nからの基準信号D7Nは、ハイレベルに保たれる。このため、インバータQ7Nからの基準信号D7Nが印加されるバイナリ容量C7Nの電荷は移動しない。つまり、ノードNNの電位は変化しない。このため、ノードNNの電位によって与えられるアナログ信号VCNの信号レベルは変化しない。
時刻t1aにおいて、内部クロック信号BIT_CLKがローレベルになり、かつ反転内部クロック信号BIT_CLKbがハイレベルになる。これによって、比較回路131,132,133のラッチ回路12はインアクティブになる。この場合、比較回路131,132,133のラッチ回路12は、ローレベルのデジタル信号VOP1,VOP2,VOP3およびデジタル信号VON1,VON2,VON3を出力する。
内部クロック信号BIT_CLKの2番目のサイクルに相当する時刻t2からt3までの期間T2における動作について説明する。
上記のように、アナログ信号VAPおよびアナログ信号VANが容量DAC回路120にホールドされ、かつアナログ信号VCPおよびアナログ信号VCNが容量DAC回路120から出力される。この状態で、時刻t2において内部クロック信号BIT_CLKがローレベルからハイレベルになり、かつ反転内部クロック信号BIT_CLKbがハイレベルからローレベルになる。これによって、比較回路131,132,133のラッチ回路12がアクティブになり、かつ比較回路131,132,133はアナログ信号VCPとアナログ信号VCNとの比較を開始する。
図4に示す例において、時刻t2におけるアナログ信号VCPの信号レベルはアナログ信号VCNの信号レベルよりも小さい(VCP<VCN)。このため、比較回路131,132,133は、比較結果として、ローレベルのデジタル信号VOP1,VOP2,VOP3およびハイレベルのデジタル信号VON1,VON2,VON3を出力する。決定回路140は、比較回路131,132,133の比較結果に基づいて、ローレベルのデジタル信号MVOPとハイレベルのデジタル信号MVONとを出力する。制御回路150は、デジタル信号MVOPおよびデジタル信号MVONに基づいて、ローレベルのデジタル信号DP6とハイレベルのデジタル信号DN6とを出力する。これによって、A/D変換であるデジタル信号D0〜D7のうち、最上位から2番目のビット(D6)の値が決定される。デジタル信号DP6はデジタル信号D6として出力される。
デジタル信号DN6がローレベルからハイレベルになることにより、デジタル信号DN6が入力される駆動部122NのインバータQ6Nからの基準信号D6Nはハイレベルからローレベルに変化する。このため、インバータQ6Nからの基準信号D6Nが印加されるバイナリ容量C6Nの第1の端子と第2の端子との間の電圧が変化する。バイナリ容量C6Nの端子間の電圧の変化量に応じて、バイナリ容量C6Nに蓄積されている電荷が引き抜かれることにより、電荷再配分が行われる。電荷再配分により、ノードNNの電位は、バイナリ容量C6Nから引き抜かれた電荷に対応した電位に低下する。このため、ノードNNの電位によって与えられるアナログ信号VCNの信号レベルが低下する。
デジタル信号DP6はローレベルに保たれているため、デジタル信号DP6が入力される駆動部122PのインバータQ6Pからの基準信号D6Pは、ハイレベルに保たれる。このため、インバータQ6Pからの基準信号D6Pが印加されるバイナリ容量C6Pの電荷は移動しない。つまり、ノードNPの電位は変化しない。このため、ノードNPの電位によって与えられるアナログ信号VCPの信号レベルは変化しない。
時刻t2aにおいて、内部クロック信号BIT_CLKがローレベルになり、かつ反転内部クロック信号BIT_CLKbがハイレベルになる。これによって、比較回路131,132,133のラッチ回路12はインアクティブになる。この場合、比較回路131,132,133のラッチ回路12は、ローレベルのデジタル信号VOP1,VOP2,VOP3およびデジタル信号VON1,VON2,VON3を出力する。
時刻t3の後の期間T3から期間T8において、上記の期間T1または期間T2における動作と同様の動作が行われる。つまり、期間T3から期間T8において、逐次比較が実施される。これによって、デジタル信号D0〜D7の3番目のビット(D5)から最下位ビット(D0)の各値が決定される。その結果、A/D変換により全てのビットの値が決定されたデジタル信号D0〜D7が得られる。
期間T8において、最下位ビット(D0)が決定される。期間T9において、制御回路150は、A/D変換により最終的に得られたデジタル信号D0〜D7を出力端子から出力する。
期間T9が終了する時刻t10において、クロック信号CLKがハイレベルからローレベルに変化することにより、ホールド期間が終了し、かつサンプリング期間が開始される。これによって、サンプリング回路110のスイッチ110Pおよびスイッチ110Nがオンになる。このため、アナログ信号VAPおよびアナログ信号VANは、サンプリング回路110によりサンプリング(トラック)され、かつ容量DAC回路120に出力される。サンプリング回路110から出力されたアナログ信号VAPおよびアナログ信号VANの電位に対応する電荷が容量DAC回路120の減衰容量CHP,CHNおよびバイナリ容量C0P〜C7P,C0N〜C7Nにサンプリングされる。
サンプリング期間が開始されたとき、制御回路150から出力されるデジタル信号DP0〜DP7およびデジタル信号DN0〜DN7の各ビットは“0”に設定(初期化)されている。このため、駆動部122Pから出力される基準信号D0P〜D7Pおよび駆動部122Nから出力される基準信号D0N〜D7Nはハイレベルである。その後、時刻t11において、クロック信号CLKがローレベルからハイレベルに変化することにより、サンプリング期間が終了し、かつホールド期間が開始される。
図5を用いて、決定回路140の動作について詳細に説明する。図5は、A/D変換回路100の動作に関する信号を示している。図5において、期間T5における信号以外の信号は、図4に示す信号と同一である。
比較回路131,132,133は、ランダム性のノイズの影響を受ける。例えば、このノイズは、第2の電源電圧VDD2の変動、アナログ信号に重畳する外来ノイズ、比較回路131,132,133の熱雑音、およびサンプリング回路110のKTCノイズである。ノイズの発生源が同一であっても、ノイズが比較回路131,132,133に伝播する過程で寄生素子の影響によりノイズ量が異なる。寄生素子は、配線抵抗および配線容量等である。上記のノイズが発生しない場合、比較回路131,132,133の各々が生成するデジタル信号は一貫性を有する。つまり、デジタル信号VOP1,VOP2,VOP3の全ての論理レベルが一致し、かつデジタル信号VON1,VON2,VON3の全ての論理レベルが一致する。特に、アナログ信号VCPおよびアナログ信号VCNの値が略同一であり、かつ上記のノイズが発生する場合、比較回路131,132,133の各々が生成するデジタル信号の一貫性が失われる。
図5に示す期間T5において、比較回路131,132,133の各々が生成するデジタル信号の一貫性が失われている。期間T5において、比較回路131からのデジタル信号VOP1および比較回路132からのデジタル信号VOP2はハイレベルになるが、比較回路133からのデジタル信号VOP3はローレベルである。比較回路131からのデジタル信号VON1および比較回路132からのデジタル信号VON2はローレベルであるが、比較回路133からのデジタル信号VON3はハイレベルになる。このため、比較回路131および比較回路132の比較結果と、比較回路133の比較結果とが異なる。
決定回路140は、比較回路131,132,133から出力されたデジタル信号VOP1,VOP2,VOP3およびデジタル信号VON1,VON2,VON3の多数決により、比較結果を判断する。決定回路140は、比較回路131,132,133から出力されたデジタル信号VOP1,VOP2,VOP3に対して、第1の数をカウントする。決定回路140は、比較回路131,132,133から出力されたデジタル信号VON1,VON2,VON3に対して、第2の数をカウントする。第1の数および第2の数は、ハイレベルの信号の数である。期間T5において、デジタル信号VOP1およびデジタル信号VOP1がハイレベルになるので、第1の数は2である。期間T5において、デジタル信号VON3のみがハイレベルになるので、第2の数は1である。
決定回路140は、第1の数および第2の数に基づいて、第1の数および第2の数のいずれか1つに対応する比較結果を選択し、かつ選択された比較結果に対応するデジタル信号MVOPおよびデジタル信号MVONを生成する。決定回路140は、より大きい数に対応するデジタル信号に基づく比較結果を選択する。第1の数が第2の数よりも大きい場合、決定回路140は、第1の数がカウントされたデジタル信号に基づく比較結果を選択する。第2の数が第1の数よりも大きい場合、決定回路140は、第2の数がカウントされたデジタル信号に基づく比較結果を選択する。期間T5において、第1の数すなわち2は第2の数すなわち1よりも大きい。このため、決定回路140は、第1の数がカウントされたデジタル信号VOP1およびデジタル信号VOP2に基づく比較結果を選択する。デジタル信号VOP1およびデジタル信号VOP2はハイレベルであり、かつデジタル信号VON1およびデジタル信号VON2はローレベルである。このため、決定回路140は、ハイレベルのデジタル信号MVOPおよびローレベルのデジタル信号MVONを生成する。
上記の内容は、以下の内容と等価である。1組のデジタル信号を構成する2つのデジタル信号のいずれか1つのみがハイレベルになることにより、1組のデジタル信号は、第1の状態および第2の状態のいずれか1つを示すことができる。第1の状態において、アナログ信号VCPの信号レベルはアナログ信号VCNの信号レベルよりも高い。第2の状態において、アナログ信号VCPの信号レベルはアナログ信号VCNの信号レベルよりも低い。上記の第1の数は、第1の状態の数を示す。上記の第2の数は、第2の状態の数を示す。決定回路140は、第1の数および第2の数に基づいて、第1の状態および第2の状態のいずれか1つを選択し、かつ選択された状態に対応するデジタル信号MVOPおよびデジタル信号MVONを生成する。決定回路140は、より大きい数に対応する状態を選択する。第1の数が第2の数よりも大きい場合、決定回路140は、第1の状態を選択する。第2の数が第1の数よりも大きい場合、決定回路140は、第2の状態を選択する。期間T5において、第1の数すなわち2は第2の数すなわち1よりも大きい。このため、決定回路140は、第1の数に対応する第1の状態を選択する。決定回路140は、第1の状態に対応するハイレベルのデジタル信号MVOPおよびローレベルのデジタル信号MVONを生成する。
並列比較回路130を構成する比較回路が1個である場合と比較して、A/D変換回路100は、アナログ信号VCPおよびアナログ信号VCNの大きさの関係をより精度良く判断することができる。
期間T1から期間T4および期間T6から期間T8の各々において、デジタル信号VOP1,VOP2,VOP3の全ての論理レベルが一致し、かつデジタル信号VON1,VON2,VON3の全ての論理レベルが一致する。これらの期間において、第1の数および第2の数の一方が3であり、第1の数および第2の数の他方が0である。これらの期間において、決定回路140は、上記の処理と同様の処理により、デジタル信号MVOPおよびデジタル信号MVONを生成する。
決定回路140は、第1の数および第2の数のいずれか1つのみをカウントしてもよい。例えば、決定回路140は、第1の数のみをカウントする。決定回路140は、第1の数が2以上であるか否かを判断する。第1の数が2以上である場合、決定回路140は、第1の数がカウントされたデジタル信号に基づく比較結果を選択する。第1の数が2よりも小さい場合、決定回路140は、第2の数がカウントされたデジタル信号に基づく比較結果を選択する。例えば、期間T5において、第1の数は2である。このため、決定回路140は、第1の数がカウントされたデジタル信号VOP1およびデジタル信号VOP2に基づく比較結果を選択する。同様に、決定回路140は、第2の数のみをカウントしてもよい。
上記のように、A/D変換回路100(逐次比較型A/D変換回路)は、少なくとも、容量部121P(第1の容量回路)と、容量部121N(第2の容量回路)と、複数の比較回路131,132,133と、決定回路140と、制御回路150とを有する。容量部121Pは、容量値が重み付けされた複数のバイナリ容量C0P〜C7P(第1の容量)を有する。アナログ信号VAP(第1のアナログ信号)が容量部121Pに入力される。容量部121Nは、容量値が重み付けされた複数のバイナリ容量C0N〜C7N(第2の容量)を有する。アナログ信号VAN(第2のアナログ信号)が容量部121Nに入力される。アナログ信号VAPおよびアナログ信号VANは差動信号VAを構成する。複数の比較回路131,132,133は、容量部121PのノードNP(第1の出力ノード)および容量部121NのノードNN(第2の出力ノード)に接続される。複数の比較回路131,132,133は、ノードNPおよびノードNNの電位を比較し、かつデジタル信号VOP1,VOP2,VOP3,VON1,VON2,VON3(第1のデジタル信号)を出力する。デジタル信号VOP1,VOP2,VOP3,VON1,VON2,VON3は、第1の状態および第2の状態のいずれか1つを示す。第1の状態においてノードNPの電位はノードNNの電位よりも大きい。第2の状態においてノードNPの電位はノードNNの電位よりも小さい。決定回路140は、複数の比較回路131,132,133から出力された複数のデジタル信号VOP1,VOP2,VOP3,VON1,VON2,VON3に対して、第1の状態および第2の状態の少なくとも1つの数をカウントする。決定回路140は、カウントされた数に基づいて、比較結果を示すデジタル信号MVOP,MVON(第2のデジタル信号)を生成する。制御回路150は、デジタル信号MVOP,MVONに基づいて、アナログ信号VAPおよびアナログ信号VANに対応するデジタル信号D0〜D7(第3のデジタル信号)を生成する。制御回路150は、デジタル信号MVOP,MVONに基づいて容量部121Pまたは容量部121Nを制御する。
本発明の各態様のA/D変換回路は、駆動回路122に対応する構成を有していなくてもよい。本発明の各態様のA/D変換回路は、減衰容量CHPおよび減衰容量CHNに対応する容量を有していなくてもよい。
第1の実施形態のA/D変換回路100において、決定回路140は、第1の状態および第2の状態の少なくとも1つの数をカウントし、かつカウントされた数に基づいて、比較結果を示すデジタル信号MVOP,MVONを生成する。これによって、比較回路131,132,133の比較結果に総合的に基づくデジタル信号MVOP,MVONが生成される。このため、A/D変換精度が向上する。
(第2の実施形態)
第1の実施形態のA/D変換回路100を用いて、第2の実施形態を説明する。決定回路140は、複数の比較回路131,132,133から出力された複数のデジタル信号VOP1,VOP2,VOP3,VON1,VON2,VON3に対して、第1の状態の第1の数および第2の状態の第2の数をカウントする。決定回路140は、第1の数および第2の数の差の絶対値が1以下である場合、複数の比較回路131,132,133を停止させるための制御信号を制御回路150に出力する。制御回路150は、制御信号に基づいて複数の比較回路131,132,133を停止させる。
第1の実施形態のA/D変換回路100を用いて、第2の実施形態を説明する。決定回路140は、複数の比較回路131,132,133から出力された複数のデジタル信号VOP1,VOP2,VOP3,VON1,VON2,VON3に対して、第1の状態の第1の数および第2の状態の第2の数をカウントする。決定回路140は、第1の数および第2の数の差の絶対値が1以下である場合、複数の比較回路131,132,133を停止させるための制御信号を制御回路150に出力する。制御回路150は、制御信号に基づいて複数の比較回路131,132,133を停止させる。
図5を用いて、A/D変換回路100の動作について詳細に説明する。期間T1から期間T4における動作は、第1の実施形態における動作と同一である。
期間T5において、決定回路140は、比較回路131,132,133から出力されたデジタル信号VOP1,VOP2,VOP3に対して、第1の数をカウントする。決定回路140は、比較回路131,132,133から出力されたデジタル信号VON1,VON2,VON3に対して、第2の数をカウントする。第1の数および第2の数は、ハイレベルの信号の数である。期間T5において、デジタル信号VOP1およびデジタル信号VOP2がハイレベルになるので、第1の数は2である。期間T5において、デジタル信号VON3のみがハイレベルになるので、第2の数は1である。
決定回路140は、第1の数と第2の数とを比較する。第1の数が第2の数よりも大きいため、決定回路140は、第1の数がカウントされたデジタル信号VOP1およびデジタル信号VOP2に基づく比較結果を選択する。デジタル信号VOP1およびデジタル信号VOP2はハイレベルであり、かつデジタル信号VON1およびデジタル信号VON2はローレベルである。このため、決定回路140は、ハイレベルのデジタル信号MVOPおよびローレベルのデジタル信号MVONを生成する。期間T5における上記の動作は、第1の実施形態における動作と同一である。
決定回路140は、第1の数および第2の数の差の絶対値を算出する。決定回路140は、算出された差の絶対値が1であるか否かを判断する。第1の数が2かつ第2の数が1であるため、第1の数および第2の数の差の絶対値は1である。算出された差の絶対値が1である場合、決定回路140は、制御信号を制御回路150に出力する。期間T5が終了したとき、制御回路150は、決定回路140からの制御信号に基づいて複数の比較回路131,132,133を停止させる。期間T5が終了したとき、制御回路150はさらに、決定回路140を停止させる。決定回路140から出力されるデジタル信号MVOPおよびデジタル信号MVONは、期間T5における各信号のレベルと反対のレベルに固定される。つまり、デジタル信号MVOPはローレベルに固定され、かつデジタル信号MVONはハイレベルに固定される。期間T6から期間T8において、決定回路140は、固定されたデジタル信号MVOPおよびデジタル信号MVONに基づいて、デジタル信号D2〜D0を生成し、かつデジタル信号MVOPおよびデジタル信号MVONに基づいて容量部121Nを制御する。
第1の数および第2の数の差の絶対値が1であるとき、ノイズの影響により、比較回路131,132,133の各々が生成するデジタル信号の一貫性が失われている。このため、決定回路140は、アナログ信号VCPおよびアナログ信号VCNが互いに漸近していると判断することができる。ホールド期間においてアナログ信号VCPおよびアナログ信号VCNが漸近した後、そのホールド期間においてアナログ信号VCPおよびアナログ信号VCNが再度漸近することはない。アナログ信号VCPおよびアナログ信号VCNが漸近した後の比較結果は、動作原理上、既知である。このため、制御回路150は、期間T6から期間T8において、比較回路131,132,133を停止させる。期間T1から期間T4において、第1の数および第2の数の差の絶対値は3であるため、決定回路140は上記の制御信号を生成しない。
第2の実施形態のA/D変換回路100において、第1の数および第2の数の差の絶対値が1である場合、制御回路150は、複数の比較回路131,132,133を停止させる。これによって、A/D変換回路100の消費電力が低減する。
(第3の実施形態)
図6は、本発明の第3の実施形態のA/D変換回路200の構成を示している。A/D変換回路200は、逐次比較型A/D変換回路である。図6に示す構成について、図1に示す構成と異なる点を説明する。
図6は、本発明の第3の実施形態のA/D変換回路200の構成を示している。A/D変換回路200は、逐次比較型A/D変換回路である。図6に示す構成について、図1に示す構成と異なる点を説明する。
A/D変換回路200において、図1に示すA/D変換回路100における並列比較回路130が並列比較回路130aに変更される。並列比較回路130aは、複数の比較回路を有する。第3の実施形態のA/D変換回路200において、複数の比較回路は、2以上の偶数個の比較回路である。図6に示す並列比較回路130aは、4個の比較回路131,132,133,134を有する。比較回路131,132,133,134は、容量DAC回路120および決定回路140に接続されている。比較回路134の構成は、比較回路131,132,133の構成と同一である。比較回路134は、比較結果を示すデジタル信号VOP4およびデジタル信号VON4を出力する。
決定回路140は、4個の比較回路131,132,133,134から出力される4組のデジタル信号の第1の状態の第1の数および第2の状態の第2の数をカウントする。前述したように、比較回路131,132,133,134は、ランダムなノイズの影響を受ける。各比較回路におけるノイズの発生確率は、略等しい。各比較回路におけるノイズの発生タイミングは、ランダムである。このため、デジタル信号VOP1,VOP2,VOP3,VOP4およびデジタル信号VON1,VON2,VON3,VON4がハイレベルに変化するタイミングは、ノイズの発生タイミングに基づく。
決定回路140は、デジタル信号D0〜D7の各ビットに対応する期間において、比較回路131,132,133,134からの各デジタル信号がハイレベルに変化するタイミングを検出し、かつそのタイミングで第1の数または第2の数を増加させる。決定回路140は、第1の数および第2の数のうち、より早く2以上になった数に対応する状態を示すデジタル信号MVOPおよびデジタル信号MVONを生成する。例えば、第1の数が第2の数よりも早く2以上になった場合、決定回路140は、第1の状態を示すデジタル信号MVOPおよびデジタル信号MVONを生成する。第2の数が第1の数よりも早く2以上になった場合、決定回路140は、第2の状態を示すデジタル信号MVOPおよびデジタル信号MVONを生成する。この動作において、決定回路140は、多数決回路として機能する。比較回路131,132,133,134において、判定結果の確定に要する時間は、ノイズ量に比例する。判定結果の確定に要する時間がより短い比較回路において、ノイズ量がより少ない。つまり、デジタル信号の変化がより早い比較回路の比較結果の信頼性がより高い。このため、決定回路140は、第1の数および第2の数のうち、より早く2以上になった数に対応する状態を示すデジタル信号MVOPおよびデジタル信号MVONを生成する。
上記以外の点については、図6に示す構成は、図1に示す構成と同様である。
図7および図8を用いて、A/D変換回路200の動作(A/D変換)について説明する。図7は、A/D変換回路200の動作に関する信号を示している。図7において、図4に示す信号に対して、デジタル信号VOP4およびデジタル信号VON4が追加されている。
図8は、期間T4から期間T6におけるA/D変換回路200の動作に関する信号を示している。図8において、クロック信号CLKと、内部クロック信号BIT_CLKとが示されている。図8において、アナログ信号VCPと、アナログ信号VCNとが示されている。図8において、デジタル信号VOP1,VOP2,VOP3,VOP4と、デジタル信号VON1,VON2,VON3,VON4と、デジタル信号MVOPと、デジタル信号MVONとが示されている。図8において、横軸は時間を示し、かつ縦軸は信号レベルを示している。
期間T5において、決定回路140は、比較回路131,132,133,134から出力されたデジタル信号VOP1,VOP2,VOP3,VOP4に対して、第1の数をカウントする。決定回路140は、比較回路131,132,133,134から出力されたデジタル信号VON1,VON2,VON3,VON4に対して、第2の数をカウントする。第1の数および第2の数は、ハイレベルの信号の数である。
期間T5において、デジタル信号VOP1が最も早くハイレベルになる。このとき、第1の数は1であり、かつ第2の数は0である。その後、デジタル信号VON3がハイレベルになる。このとき、第1の数および第2の数は1である。その後、デジタル信号VOP2がハイレベルになる。このとき、第1の数は2であり、かつ第2の数は1である。第1の数が2以上であるため、決定回路140は、ハイレベルのデジタル信号MVOPおよびローレベルのデジタル信号MVONを生成する。その後、デジタル信号VON4がハイレベルになる。最も遅くハイレベルになるデジタル信号VON4は、デジタル信号MVOPおよびデジタル信号MVONの生成に使用されない。
期間T1から期間T4および期間T6から期間T8において、決定回路140は、上記の動作と同様の動作を行う。これらの期間において、比較回路131,132,133,134がノイズの影響を受けない場合、デジタル信号VOP1,VOP2,VOP3,VOP4が略同時にハイレベルになる、またはデジタル信号VON1,VON2,VON3,VON4が略同時にハイレベルになる。
並列比較回路130aがn個の比較回路を有する場合、決定回路140は、第1の数および第2の数のうち、より早くn/2以上になった数に対応する状態を示すデジタル信号MVOPおよびデジタル信号MVONを生成する。nは、2以上の偶数である。
第2の実施形態と同様に、決定回路140は、第1の数および第2の数の差の絶対値が1以下である場合、複数の比較回路131,132,133,134を停止させるための制御信号を制御回路150に出力してもよい。比較回路の数が偶数である第3の実施形態において、第1の数および第2の数の差が0である場合、アナログ信号VCPおよびアナログ信号VCNが漸近する。第1の数および第2の数の差が0である場合、決定回路140は、複数の比較回路131,132,133,134を停止させるための制御信号を制御回路150に出力する。
上記のように、決定回路140は、第1の数および第2の数のうち、より早く2以上になった数に対応する状態を示すデジタル信号MVOPおよびデジタル信号MVONを生成する。これによって、比較回路131,132,133,134の比較結果に総合的に基づくデジタル信号MVOP,MVONが生成される。このため、A/D変換精度が向上する。
以上、本発明の好ましい実施形態を説明したが、本発明はこれら実施形態およびその変形例に限定されることはない。本発明の趣旨を逸脱しない範囲で、構成の付加、省略、置換、およびその他の変更が可能である。また、本発明は前述した説明によって限定されることはなく、添付のクレームの範囲によってのみ限定される。
本発明の各実施形態によれば、A/D変換精度が向上する。
11 差動増幅回路
12 ラッチ回路
100,200 A/D変換回路
110 サンプリング回路
110P,110N スイッチ
120 容量DAC回路
121 容量回路
121P,121N 容量部
122 駆動回路
122P,122N 駆動部
130,130a 並列比較回路
131,132,133,134 比較回路
140 決定回路
150 制御回路
12 ラッチ回路
100,200 A/D変換回路
110 サンプリング回路
110P,110N スイッチ
120 容量DAC回路
121 容量回路
121P,121N 容量部
122 駆動回路
122P,122N 駆動部
130,130a 並列比較回路
131,132,133,134 比較回路
140 決定回路
150 制御回路
Claims (3)
- 容量値が重み付けされた複数の第1の容量を有し、かつ第1のアナログ信号が入力される第1の容量回路と、
容量値が重み付けされた複数の第2の容量を有し、かつ第2のアナログ信号が入力され、前記第1のアナログ信号および前記第2のアナログ信号は差動信号を構成する第2の容量回路と、
前記第1の容量回路の第1の出力ノードおよび前記第2の容量回路の第2の出力ノードに接続され、かつ前記第1の出力ノードおよび前記第2の出力ノードの電位を比較し、かつ第1のデジタル信号を出力し、前記第1のデジタル信号は、第1の状態および第2の状態のいずれか1つを示し、前記第1の状態において前記第1の出力ノードの電位は前記第2の出力ノードの電位よりも大きく、前記第2の状態において前記第1の出力ノードの電位は前記第2の出力ノードの電位よりも小さい複数の比較回路と、
前記複数の前記比較回路から出力された複数の前記第1のデジタル信号に対して、前記第1の状態および前記第2の状態の少なくとも1つの数をカウントし、かつカウントされた前記数に基づいて、比較結果を示す第2のデジタル信号を生成する決定回路と、
前記第2のデジタル信号に基づいて、前記第1のアナログ信号および前記第2のアナログ信号に対応する第3のデジタル信号を生成し、かつ前記第2のデジタル信号に基づいて前記第1の容量回路または前記第2の容量回路を制御する制御回路と、
を有する逐次比較型A/D変換回路。 - 前記複数の前記比較回路は、3以上の奇数個の前記比較回路である
請求項1に記載の逐次比較型A/D変換回路。 - 前記決定回路は、前記複数の前記比較回路から出力された複数の前記第1のデジタル信号に対して、前記第1の状態の第1の数および前記第2の状態の第2の数をカウントし、
前記決定回路は、前記第1の数および前記第2の数の差の絶対値が1以下である場合、前記複数の前記比較回路を停止させるための制御信号を前記制御回路に出力し、
前記制御回路は、前記制御信号に基づいて前記複数の前記比較回路を停止させる
請求項1に記載の逐次比較型A/D変換回路。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2016/059807 WO2017168485A1 (ja) | 2016-03-28 | 2016-03-28 | 逐次比較型a/d変換回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2017168485A1 true JPWO2017168485A1 (ja) | 2019-01-31 |
Family
ID=59962732
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018507815A Pending JPWO2017168485A1 (ja) | 2016-03-28 | 2016-03-28 | 逐次比較型a/d変換回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10277237B2 (ja) |
JP (1) | JPWO2017168485A1 (ja) |
WO (1) | WO2017168485A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7239968B2 (ja) * | 2017-10-10 | 2023-03-15 | 国立大学法人 鹿児島大学 | 電圧・時間変換器及びアナログ・デジタル変換器 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02104024A (ja) * | 1988-10-12 | 1990-04-17 | Mitsubishi Electric Corp | 逐次比較型アナログ・デジタル変換器 |
JPH06177765A (ja) * | 1991-06-27 | 1994-06-24 | Texas Instr Inc <Ti> | 電荷再分配a/d変換器の誘電緩和補正回路 |
WO2008032694A1 (fr) * | 2006-09-13 | 2008-03-20 | Advantest Corporation | Convertisseur analogique-numérique et procédé de conversion analogique-numérique |
JP2008312022A (ja) * | 2007-06-15 | 2008-12-25 | Mitsubishi Electric Corp | 半導体装置 |
JP2014107674A (ja) * | 2012-11-27 | 2014-06-09 | Toshiba Corp | アナログデジタル変換器 |
JP2015211391A (ja) * | 2014-04-28 | 2015-11-24 | 旭化成エレクトロニクス株式会社 | Ad変換器及びad変換方法 |
JP2015233226A (ja) * | 2014-06-10 | 2015-12-24 | 富士通株式会社 | 逐次比較a/d変換器 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9998162B2 (en) * | 2016-09-30 | 2018-06-12 | Intel Corporation | Scalable stochastic successive approximation register analog-to-digital converter |
-
2016
- 2016-03-28 WO PCT/JP2016/059807 patent/WO2017168485A1/ja active Application Filing
- 2016-03-28 JP JP2018507815A patent/JPWO2017168485A1/ja active Pending
-
2018
- 2018-07-24 US US16/043,920 patent/US10277237B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02104024A (ja) * | 1988-10-12 | 1990-04-17 | Mitsubishi Electric Corp | 逐次比較型アナログ・デジタル変換器 |
JPH06177765A (ja) * | 1991-06-27 | 1994-06-24 | Texas Instr Inc <Ti> | 電荷再分配a/d変換器の誘電緩和補正回路 |
WO2008032694A1 (fr) * | 2006-09-13 | 2008-03-20 | Advantest Corporation | Convertisseur analogique-numérique et procédé de conversion analogique-numérique |
JP2008312022A (ja) * | 2007-06-15 | 2008-12-25 | Mitsubishi Electric Corp | 半導体装置 |
JP2014107674A (ja) * | 2012-11-27 | 2014-06-09 | Toshiba Corp | アナログデジタル変換器 |
JP2015211391A (ja) * | 2014-04-28 | 2015-11-24 | 旭化成エレクトロニクス株式会社 | Ad変換器及びad変換方法 |
JP2015233226A (ja) * | 2014-06-10 | 2015-12-24 | 富士通株式会社 | 逐次比較a/d変換器 |
Also Published As
Publication number | Publication date |
---|---|
WO2017168485A1 (ja) | 2017-10-05 |
US10277237B2 (en) | 2019-04-30 |
US20180331688A1 (en) | 2018-11-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10263634B2 (en) | Analog-digital converter | |
JP2021509243A (ja) | 遅延ベースのコンパレータ | |
US9520891B1 (en) | Successive approximation register converter | |
JP5917710B2 (ja) | Ad変換器 | |
CN106257837B (zh) | 用于测试差分模/数转换器的方法及其对应系统 | |
US7248197B2 (en) | A/D converter that is implemented using only digital circuit components and digital signal processing | |
US10090851B2 (en) | Successive approximation type analog-to-digital (A/D) converter | |
JPH118535A (ja) | 差動入力チョッパ型電圧比較回路 | |
JP6746546B2 (ja) | アナログ/デジタル変換回路及び無線通信機 | |
JP2009232184A (ja) | 半導体集積回路 | |
JP2002353787A (ja) | コンパレータ及びアナログディジタルコンバータ | |
CN110235372B (zh) | 一种具有降低回扫噪声的双倍数据速率时间内插量化器 | |
Patil et al. | Low power dynamic comparator for 4—bit Flash ADC | |
WO2017168485A1 (ja) | 逐次比較型a/d変換回路 | |
KR20010110971A (ko) | A/d 변환기 및 a/d 변환 방법 | |
JP5891811B2 (ja) | 全差動増幅回路、コンパレーター回路、a/d変換回路、及び電子機器 | |
JP2005295315A (ja) | 逐次比較型a/d変換器およびコンパレータ | |
Ha et al. | A study of 10-bit 2-MS/s Successive Approximation Register ADC with low power in 180nm technology | |
JP2010157950A (ja) | 半導体集積回路 | |
JP3993819B2 (ja) | Ad変換器 | |
Park et al. | Reduced power consumption current-mode ADC using SAR logic for AI application | |
JP2005191861A (ja) | 電位差検知回路、ランプ信号生成回路、及びad変換器 | |
MOUNIKA et al. | A NOVEL LOW-POWER HIGH-SPEED CMOS COMPARATOR FOR PRECISE APPLICATIONS | |
JP2016039586A (ja) | アナログデジタル変換回路、電子回路、および、アナログデジタル変換回路の制御方法 | |
JP2005057717A (ja) | チョッパー型コンパレータ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190318 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190318 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200407 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20201013 |