CN102208912B - 集成电路芯片中模数转换非线性误差修复电路结构及方法 - Google Patents
集成电路芯片中模数转换非线性误差修复电路结构及方法 Download PDFInfo
- Publication number
- CN102208912B CN102208912B CN2010101374314A CN201010137431A CN102208912B CN 102208912 B CN102208912 B CN 102208912B CN 2010101374314 A CN2010101374314 A CN 2010101374314A CN 201010137431 A CN201010137431 A CN 201010137431A CN 102208912 B CN102208912 B CN 102208912B
- Authority
- CN
- China
- Prior art keywords
- analog
- error compensation
- digital
- integrated circuit
- digital conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 82
- 238000000034 method Methods 0.000 title claims abstract description 26
- 230000015654 memory Effects 0.000 claims description 45
- 230000004044 response Effects 0.000 claims description 10
- 238000012545 processing Methods 0.000 claims description 3
- 238000011161 development Methods 0.000 abstract description 3
- 230000008439 repair process Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 12
- 238000012546 transfer Methods 0.000 description 12
- 230000008569 process Effects 0.000 description 9
- 238000013139 quantization Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000011002 quantification Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
本发明涉及一种集成电路芯片中模数转换非线性误差修复电路结构，其中包括误差补偿代码查找功能模块和加法器，集成电路芯片中的模数转换器的输出端与误差补偿代码查找功能模块的输入端和加法器的第一输入端连接，误差补偿代码查找功能模块的输出端和加法器的第二输入端连接，加法器的输出端与集成电路芯片的数字信号输出端口连接。本发明还涉及一种基于该电路结构实现集成电路芯片中模数转换非线性误差修复的方法。采用该种集成电路芯片中模数转换非线性误差修复电路结构及方法，有效修复了模-数转换器件的非线性误差，结构简单实用，开发成本低廉，工作性能稳定可靠，适用范围较为广泛，可支持8个模数转换器件，在模数转换领域中应用前景广阔。
Description
技术领域
本发明涉及集成电路领域，特别涉及数字逻辑电路设计技术领域，具体是指一种集成电路芯片中实现模数转换非线性误差修复的电路结构及其方法。
背景技术
在集成电路应用领域，模拟－数字信号的转换是一种应用极其广泛的信号转换方式，其工作原理是将时间连续、幅值也连续的模拟量转换为时间离散、幅值也离散的二进制数字代码，请参阅图1所示，其中为模－数转换器件及一种输入、输出信号示意图，这里以正弦波信号为例，经过模－数转换器件，该模拟信号即被转换为离散的数字信号。
数字信号不仅在时间上是离散的，而且在幅值上也是不连续的。任何一个数字量的大小只能是某个规定的最小数量单位的整数倍。为将模拟信号转换为数字量，在模－数转换过程中，还必须将取样－保持电路的输出电压，按某种近似方式归一化到相应的离散电平上，这一转化过程称为数值量化，简称量化。量化后的数值最后还需通过编码过程用一个代码表示出来，经编码后得到的代码就是模－数转换器件输出的数字量。量化过程中所取最小数量单位称为量化单位，它是数字信号最低位为1时所对应的模拟量。图2为3位模－数转换器件理想转换特性示意图，量化单位为Vref/8，当输入模拟信号在0到Vref/8之间时，数字输出代码为000；当输入模拟信号在Vref/8到2Vref/8之间时，数字输出代码为001，依此类推，最大数字输出代码为111。
图3为6位模－数转换器件理想转换特性示意图，从图中可以看出，随着模－数转换器件的位数，即转换精度的不断提高，输入模拟电压与数字输出代码之间的关系越来越逼近于一条斜线。在实际的模数转换器应用中，转换精度通常为10位以上，因此这一特性将会变得更加明显。
图2和图3都仅仅示出了模－数转换器件理想的转换特性，然而，在实际的模－数转换器件应用中，存在着各种误差。总的来说，模－数转换器件的误差可以分为与交流和直流有关的误差，交流误差一般与信噪及总谐波失真问题有关，直流误差又细分为四类：量化误差、偏移误差、微分非线性误差、积分非线性误差。量化误差是基本误差，以图2所示的简单3位模－数转换器件为例，模拟输入电压被数字化，以8个离散电平来划分，分别由代码000到111去代表它们，每一代码跨越Vref/8的电压范围。若假定Vref＝8V，每个代码之间的电压变换就代表1V。换言之，产生指定代码的实际电压与代表该码的电压两者之间存在误差，本例中0.5V偏移加入到输入端便导致在理想过渡点上有正负0.5V的量化误差。模－数转换器件件理想输出与实际输出之差定义为偏移误差，所有数字代码都存在这种误差。在实际中，偏移误差会使模拟输入电压与对应数值输出代码间存在一个固定的偏移，上述两种误差都属于线性误差。理论上说，对于模－数转换器件相邻两个数据之间，模拟量的差值都是一样的，就好比疏密均匀的尺子。但实际上，相邻两刻度之间的间距不可能都是相等的，模－数转换相邻两刻度之间最大的差异就叫微分非线性误差。积分非线性误差则表示了模－数转换器件在所有的数值点上对应的模拟值和真实值之间误差最大的那一点的误差值，也就是输出数值偏离线性最大的距离。上述两种误差都属于非线性误差，原理上是相同的，都是指代码转换与理想状态之间的差异。微分非线性误差主要是指代码步距与理论步距之差，而积分非线性误差则关注所有代码非线性误差的累积效应。本发明正是针对这种模－数转换的非线性误差，对其进行修复。
图4为模－数转换器件的非线性误差示意图，图中“虚线”所示为理想转换特性，为一条单调递增的斜线；而“实线”所示为实际转换特性，可以看出，在a点与b点之间存在非线性误差，即实际输出的数字代码偏离了理想值。
发明内容
本发明的目的是克服了上述现有技术中的缺点，提供一种能够有效修复模－数转换器件的非线性误差、将实际转换特性修复到理想转换特性、结构简单实用、工作性能稳定可靠、适用范围较为广泛的集成电路芯片中模数转换非线性误差修复电路结构及方法。
为了实现上述的目的，本发明的集成电路芯片中模数转换非线性误差修复电路结构及方法如下：
该集成电路芯片中实现模数转换非线性误差修复的电路结构，其主要特点是，所述的电路结构中包括误差补偿代码查找功能模块和加法器，集成电路芯片中的模数转换器的输出端分别与所述的误差补偿代码查找功能模块的输入端和加法器的第一输入端均相连接，所述的误差补偿代码查找功能模块的输出端和加法器的第二输入端相连接，且所述的加法器的输出端与集成电路芯片的数字信号输出端口相连接。
该集成电路芯片中实现模数转换非线性误差修复的电路结构中的误差补偿代码查找功能模块为误差补偿代码线性查找表模块。
该集成电路芯片中实现模数转换非线性误差修复的电路结构中的误差补偿代码线性查找表模块中存储有各个误差补偿点所对应的误差补偿代码，各个误差补偿代码的存储地址为该误差补偿代码所对应的误差补偿点位置的模数转换器的数字信号真实输出值。
该集成电路芯片中实现模数转换非线性误差修复的电路结构中的集成电路芯片中的模数转换器为至少二个，所述的误差补偿代码线性查找表模块中包括多路选择器单元和存储器单元，所述的至少二个所述的模数转换器中的每个模数转换器的输出端均依次通过所述的多路选择器单元和存储器单元与所述的加法器的第二输入端相连接。
该集成电路芯片中实现模数转换非线性误差修复的电路结构中的至少二个所述的模数转换器中的每个模数转换器与多路选择器单元之间的输入信号线包括：
地址信号线、数据信号线、读操作请求信号线和写操作请求信号线。
该集成电路芯片中实现模数转换非线性误差修复的电路结构中与所述的多路选择器单元相连接的模数转换器的数量为8个。
该集成电路芯片中实现模数转换非线性误差修复的电路结构中的存储器单元主要由存储器形成，存储器的输出信号线包括：
读操作响应信号线、写操作响应信号线、读操作请求保存信号线和写操作请求保存信号线。
该基于上述的电路结构实现集成电路芯片中模数转换非线性误差修复的方法，其主要特点是，所述的方法包括以下步骤：
（1）集成电路芯片中的中央处理模块对所述的误差补偿代码查找功能模块进行初始化，将各个误差补偿点所对应的误差补偿代码存入该误差补偿代码查找功能模块中，且各个误差补偿代码的存储地址为该误差补偿代码所对应的误差补偿点位置的模数转换器的数字信号真实输出值；
（2）所述的模数转换器根据误差补偿点的数字信号真实输出值读取所述的误差补偿代码查找功能模块中对应的误差补偿代码；
（3）所述的加法器对所述的数字信号真实输出值和对应的误差补偿代码进行叠加，并输出至所述的集成电路芯片的数字信号输出端口。
该实现集成电路芯片中模数转换非线性误差修复的方法中的模数转换器根据误差补偿点的数字信号真实输出值读取所述的误差补偿代码查找功能模块中对应的误差补偿代码，包括以下步骤：
（11）所述的多路选择器单元接收各个模数转换器的读操作请求信号；
（12）所述的多路选择器单元根据各个模数转换器的优先级高低，从中选择优先级最高的模数转换器的读操作请求信号，并读取相应的地址信号；
（13）所述的多路选择器根据相应的地址信号访问所述的存储器中相应的地址，并从中读取出相应的误差补偿代码；
（14）所述的存储器单元将所读取出的误差补偿代码输出至所述的加法器的第二输出端；
（15）如果所有的读操作请求信号均处理完毕，则返回上述步骤（11），否则返回上述步骤（12）。
采用了该发明的集成电路芯片中模数转换非线性误差修复电路结构及方法，由于其中通过误差补偿代码查找功能模块和加法器，使得模数转换器在补偿点处所产生的转换信号与通过查询得到的误差补偿代码进行叠加，从而得到修正后的数字信号输出，不仅能够有效修复模－数转换器件的非线性误差，将实际转换特性修复到理想转换特性，而且结构简单实用，开发成本低廉，工作性能稳定可靠，适用范围较为广泛，最多可以支持多达8个模－数转换器件，从而在模-数转换领域有着广阔的应用前景。
附图说明
图1为现有技术中的模－数转换器件及输入、输出信号示意图。
图2为现有技术中的3位模－数转换器件理想转换特性示意图。
图3为现有技术中的6位模－数转换器件理想转换特性示意图。
图4为现有技术中的模－数转换器件的非线性误差示意图。
图5为本发明的集成电路芯片中实现模数转换非线性误差修复的电路结构的整体示意图。
图6为本发明的集成电路芯片中实现模数转换非线性误差修复的电路结构中的误差补偿代码线性查找表模块的结构示意图。
图7为本发明的集成电路芯片中实现模数转换非线性误差修复的电路结构中的模数转换器读写时序示意图。
图8为本发明的集成电路芯片中实现模数转换非线性误差修复的电路结构中的模数转换器件的另一读写时序示意图。
具体实施方式
为了能够更清楚地理解本发明的技术内容，特举以下实施例详细说明。
请参阅图5所示，该集成电路芯片中实现模数转换非线性误差修复的电路结构，其中包括误差补偿代码查找功能模块和加法器，集成电路芯片中的模数转换器的输出端分别与所述的误差补偿代码查找功能模块的输入端和加法器的第一输入端均相连接，所述的误差补偿代码查找功能模块的输出端和加法器的第二输入端相连接，且所述的加法器的输出端与集成电路芯片的数字信号输出端口相连接。
其中，所述的误差补偿代码查找功能模块为误差补偿代码线性查找表模块，该误差补偿代码线性查找表模块中存储有各个误差补偿点所对应的误差补偿代码，各个误差补偿代码的存储地址为该误差补偿代码所对应的误差补偿点位置的模数转换器的数字信号真实输出值；所述的模数转换器可以为至少二个，所述的误差补偿代码线性查找表模块中包括多路选择器单元和存储器单元，所述的各个模数转换器的输出端均依次通过所述的多路选择器单元和存储器单元与所述的加法器的第二输入端相连接。
同时，所述的每个模数转换器与多路选择器单元之间的输入信号线包括：
地址信号线、数据信号线、读操作请求信号线和写操作请求信号线。
而且，与所述的多路选择器单元相连接的模数转换器的数量为8个。
该集成电路芯片中实现模数转换非线性误差修复的电路结构中的存储器的输出信号线包括：
读操作响应信号线、写操作响应信号线、读操作请求保存信号线和写操作请求保存信号线。
该基于上述的电路结构实现集成电路芯片中模数转换非线性误差修复的方法，其中包括以下步骤：
（1）集成电路芯片中的中央处理模块对所述的误差补偿代码查找功能模块进行初始化，将各个误差补偿点所对应的误差补偿代码存入该误差补偿代码查找功能模块中，且各个误差补偿代码的存储地址为该误差补偿代码所对应的误差补偿点位置的模数转换器的数字信号真实输出值；
（2）所述的模数转换器根据误差补偿点的数字信号真实输出值读取所述的误差补偿代码查找功能模块中对应的误差补偿代码，包括以下步骤：
（a）所述的多路选择器单元接收各个模数转换器的读操作请求信号；
（b）所述的多路选择器单元根据各个模数转换器的优先级高低，从中选择优先级最高的模数转换器的读操作请求信号，并读取相应的地址信号；
（c）所述的多路选择器根据相应的地址信号访问所述的存储器单元中相应的地址，并从中读取出相应的误差补偿代码；
（d）所述的存储器单元将所读取出的误差补偿代码输出至所述的加法器的第二输出端；
（e）如果所有的读操作请求信号均处理完毕，则返回上述步骤（11），否则返回上述步骤（b）；
（3）所述的加法器对所述的数字信号真实输出值和对应的误差补偿代码进行叠加，并输出至所述的集成电路芯片的数字信号输出端口。
在实际使用当中，请参阅图4所示，为了将实际转换特性修复到理想转换特性，就必须对a点到b点之间的数字代码进行修复。如图中a点到b点之间的箭头所示，每当模-数转换器件输出箭头底部的数字代码时，即将其修复为箭头所指的数字代码。这一过程通过一个线性查找表来实现，如图5所示，线性查找表主要为一存储阵列，其中存储的数据为理想转换代码与实际转换代码之间的差值，即补偿代码。该线性查找表的地址输入端与模-数转换器件的数字输出端相连接，每当模-数转换器件输出的数字代码经过该线性查找表，即输出对应于该数字代码的补偿代码。图中加法器的输入端分别与模-数转换器件的数字代码输出和线性查找表的补偿代码输出相连接，完成了后两者的相加，也即实现了实际转换代码到理想转换代码的修复。以WCDMA数字通信中用于模拟基带信号接收的模-数转换器为例，请参阅图4所示，数字输出代码为10位二进制数，补偿代码为8位二进制数，其中c点为模拟输入电压值，其实际转换特性对应的数字输出代码为图中d点，其值为1000101000，即十进制的552，以该数字代码作为线性查找表的地址输入，则输出对应于该点的补偿代码00111110，即十进制的62，该补偿代码与原数字代码相加得到图中e点对应的理想数字代码1001100110，即十进制的614。
本发明的线性查找表结构如图6所示，该线性查找表包括一个存储器和一个多路选择器，可以对其进行读操作和写操作，最多可以支持8个模数转换器件。
图6中多路选择器的输入信号共有8组，分别连接每个模-数转换器件的输出或CPU的输出，每组信号由4路信号组成：
（1）地址信号，即图中a0～a7。
（2）数据信号，即图中d0～d7。
（3）读操作请求信号，即图中rd_req0～rd_req7。
（4）写操作请求信号，即图中wr_req0～wr_req7。
这8组信号经过多路选择器的选择，最终输出一组信号，与存储器的输入端相连接，对存储器进行访问。
通常，需要先由CPU对存储器进行初始化，即将模-数转换器件的所有补偿代码写入存储器中，该过程仅需执行一次。这些补偿代码是由模-数转换器件的转换特性来决定的，以图4为例，e点与d点对应的数字输出代码之差即为c点对应的补偿代码值，而d点对应的数字输出代码即为该补偿代码在存储器中的地址值。初始化之后，模-数转换器件便可以对存储器进行读操作，即完成非线性失真的修复。
图6中存储器的输出信号也分为8组，分别对应于存储器对每一路模-数转换器件或CPU的反馈，每组信号也由4路信号组成：
（1）读操作响应信号，即图中rd_ack0～rd_ack7。
（2）写操作响应信号，即图中wr_ack0～wr_ack7。
（3）读操作请求保存信号，即图中rd_reqreg0～rd_reqreg7。
（4）写操作请求保存信号，即图中wr_reqreg0～wr_reqreg7。
当某一时刻仅有一路模-数转换器件或CPU对存储器发出读操作或写操作请求时（比如说第0路），rd_ack0或wr_ack0即出现高电平，意味着存储器响应该路的访问。当某一时刻同时有两路模-数转换器件或CPU对存储器发出读操作或写操作请求时（比如说第0路和第1路），此时低路的优先级高，即第0路高于第1路，多路选择器选择第0路对存储器进行访问，rd_ack0或wr_ack0出现高电平，而将第1路的读操作或写操作请求信号保存下来，此时rd_ack0或wr_ack0为低电平，rd_reqreg1或wr_reqreg1为高电平。
图6中的q信号为读操作时返回的数据信号，即补偿代码值，当存储器正在工作时，busy信号为高电平。
图7为仅有一路对存储器进行读操作或写操作的时序示意图，在t0时刻，地址和数据信号有效，t1～t2时刻写操作请求信号wr_req出现高电平，这时写操作响应信号也立即出现高电平，t4～t5时刻的读操作过程同理，当对存储器进行写操作或读操作时，busy信号都出现高电平。
图8为同时有两路对存储器进行读操作的时序示意图，t0～t2时刻写操作过程与图7相同。在t4时刻，其中一路出现读操作请求，而此时另一路正在对存储器进行读操作，因此rd_ack并没有出现高电平，而是rd_reqreg信号在t5时刻出现高电平。在t6时刻，另一路的读操作过程结束，rd_ack出现高电平，busy信号从t4到t7一直维持高电平。
采用了上述的集成电路芯片中模数转换非线性误差修复电路结构及方法，由于其中通过误差补偿代码查找功能模块和加法器，使得模数转换器在补偿点处所产生的转换信号与通过查询得到的误差补偿代码进行叠加，从而得到修正后的数字信号输出，不仅能够有效修复模－数转换器件的非线性误差，将实际转换特性修复到理想转换特性，而且结构简单实用，开发成本低廉，工作性能稳定可靠，适用范围较为广泛，最多可以支持多达8个模－数转换器件，从而在模-数转换领域有着广阔的应用前景。
在此说明书中，本发明已参照其特定的实施例作了描述。但是，很显然仍可以作出各种修改和变换而不背离本发明的精神和范围。因此，说明书和附图应被认为是说明性的而非限制性的。
Claims (7)
1.一种集成电路芯片中实现模数转换非线性误差修复的电路结构，其特征在于，所述的电路结构中包括误差补偿代码查找功能模块和加法器，集成电路芯片中的模数转换器的输出端分别与所述的误差补偿代码查找功能模块的输入端和加法器的第一输入端均相连接，所述的误差补偿代码查找功能模块的输出端和加法器的第二输入端相连接，且所述的加法器的输出端与集成电路芯片的数字信号输出端口相连接；
所述的误差补偿代码查找功能模块为误差补偿代码线性查找表模块；
所述的误差补偿代码线性查找表模块中存储有各个误差补偿点所对应的误差补偿代码，各个误差补偿代码的存储地址为该误差补偿代码所对应的误差补偿点位置的模数转换器的数字信号真实输出值。
2.根据权利要求1所述的集成电路芯片中实现模数转换非线性误差修复的电路结构，其特征在于，集成电路芯片中的模数转换器为至少二个，所述的误差补偿代码线性查找表模块中包括多路选择器单元和存储器单元，至少二个所述的模数转换器中的每个模数转换器的输出端均依次通过所述的多路选择器单元和存储器单元与所述的加法器的第二输入端相连接。
3.根据权利要求2所述的集成电路芯片中实现模数转换非线性误差修复的电路结构，其特征在于，至少二个所述的模数转换器中的每个模数转换器与多路选择器单元之间的输入信号线包括：
地址信号线、数据信号线、读操作请求信号线和写操作请求信号线。
4.根据权利要求2所述的集成电路芯片中实现模数转换非线性误差修复的电路结构，其特征在于，与所述的多路选择器单元相连接的模数转换器的数量为8个。
5.根据权利要求2所述的集成电路芯片中实现模数转换非线性误差修复的电路结构，其特征在于，所述存储器单元主要由存储器形成，所述的存储器的输出信号线包括：
读操作响应信号线、写操作响应信号线、读操作请求保存信号线和写操作请求保存信号线。
6.一种基于权利要求1所述的电路结构实现集成电路芯片中模数转换非线性误差修复的方法，其特征在于，所述的方法包括以下步骤：
（1）集成电路芯片中的中央处理模块对所述的误差补偿代码查找功能模块进行初始化，将各个误差补偿点所对应的误差补偿代码存入该误差补偿代码查找功能模块中，且各个误差补偿代码的存储地址为该误差补偿代码所对应的误差补偿点位置的模数转换器的数字信号真实输出值；
（2）所述的模数转换器根据误差补偿点的数字信号真实输出值读取所述的误差补偿代码查找功能模块中对应的误差补偿代码；
（3）所述的加法器对所述的数字信号真实输出值和对应的误差补偿代码进行叠加，并输出至所述的集成电路芯片的数字信号输出端口。
7.根据权利要求6所述的实现集成电路芯片中模数转换非线性误差修复的方法，其特征在于，所述的集成电路芯片中的模数转换器为至少二个，所述的误差补偿代码线性查找表模块中包括多路选择器单元和存储器单元，所述的各个模数转换器的输出端均依次通过所述的多路选择器单元和存储器单元与所述的加法器的第二输入端相连接，所述的模数转换器根据误差补偿点的数字信号真实输出值读取所述的误差补偿代码查找功能模块中对应的误差补偿代码，包括以下步骤：
（11）所述的多路选择器单元接收各个模数转换器的读操作请求信号；
（12）所述的多路选择器单元根据各个模数转换器的优先级高低，从中选择优先级最高的模数转换器的读操作请求信号，并读取相应的地址信号；
（13）所述的多路选择器根据相应的地址信号访问所述的存储器单元中相应的地址，并从中读取出相应的误差补偿代码；
（14）所述的存储器单元将所读取出的误差补偿代码输出至所述的加法器的第二输出端；
（15）如果所有的读操作请求信号均处理完毕，则返回上述步骤（11），否则返回上述步骤（12）。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010101374314A CN102208912B (zh) | 2010-03-31 | 2010-03-31 | 集成电路芯片中模数转换非线性误差修复电路结构及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010101374314A CN102208912B (zh) | 2010-03-31 | 2010-03-31 | 集成电路芯片中模数转换非线性误差修复电路结构及方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102208912A CN102208912A (zh) | 2011-10-05 |
| CN102208912B true CN102208912B (zh) | 2013-11-27 |
Family
ID=44697597
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2010101374314A Active CN102208912B (zh) | 2010-03-31 | 2010-03-31 | 集成电路芯片中模数转换非线性误差修复电路结构及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102208912B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105549489A (zh) * | 2016-01-29 | 2016-05-04 | 天津天邦科技有限公司 | 变差值输入扩展装置 |
| CN105811746B (zh) * | 2016-03-11 | 2018-05-25 | 深圳宝砾微电子有限公司 | 一种电源转换负载快速响应电路及电源转换器 |
| CN106936434B (zh) * | 2017-03-13 | 2020-10-30 | 中国电子科技集团公司第二十四研究所 | 基于fft提取的码密度高阶谐波校正系统 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4985702A (en) * | 1990-04-02 | 1991-01-15 | Triquint Semiconductor, Inc. | Analog to digital converter with second order error correction |
| US5638071A (en) * | 1994-09-23 | 1997-06-10 | National Semiconductor Corporation | Efficient architecture for correcting component mismatches and circuit nonlinearities in A/D converters |
| US6211804B1 (en) * | 1998-05-04 | 2001-04-03 | Photobit Corporation | Using single lookup table to correct differential non-linearity errors in an array of A/D converters |
| CN1781252A (zh) * | 2003-04-30 | 2006-05-31 | 飞思卡尔半导体公司 | 用于降低功耗的adc转换的方法和装置 |
| CN101034890A (zh) * | 2007-02-16 | 2007-09-12 | 东南大学 | 用于逐次逼近型模数转换器的失调位补偿电路 |
-
2010
- 2010-03-31 CN CN2010101374314A patent/CN102208912B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4985702A (en) * | 1990-04-02 | 1991-01-15 | Triquint Semiconductor, Inc. | Analog to digital converter with second order error correction |
| US5638071A (en) * | 1994-09-23 | 1997-06-10 | National Semiconductor Corporation | Efficient architecture for correcting component mismatches and circuit nonlinearities in A/D converters |
| EP0730794B1 (en) * | 1994-09-23 | 2000-06-07 | National Semiconductor Corporation | An efficient architecture for correcting component mismatches and circuit nonlinearities in a/d converters |
| US6211804B1 (en) * | 1998-05-04 | 2001-04-03 | Photobit Corporation | Using single lookup table to correct differential non-linearity errors in an array of A/D converters |
| CN1781252A (zh) * | 2003-04-30 | 2006-05-31 | 飞思卡尔半导体公司 | 用于降低功耗的adc转换的方法和装置 |
| CN101034890A (zh) * | 2007-02-16 | 2007-09-12 | 东南大学 | 用于逐次逼近型模数转换器的失调位补偿电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102208912A (zh) | 2011-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101553985B (zh) | Ad转换器、ad转换方法、ad转换控制装置 | |
| CN107395206B (zh) | 带反馈提前置位逐次逼近型数模转换器及相应的Delta-SigmaADC架构 | |
| USRE42878E1 (en) | Analog-to-digital converting system | |
| CN102045067A (zh) | 提高逐次逼近adc输出信噪比的转换和校准算法及adc | |
| CN101977058A (zh) | 带数字校正的逐次逼近模数转换器及其处理方法 | |
| CN110750231B (zh) | 一种面向卷积神经网络的双相系数可调模拟乘法计算电路 | |
| CN102208912B (zh) | 集成电路芯片中模数转换非线性误差修复电路结构及方法 | |
| CN107395201A (zh) | 一种基于电压域与时域结合量化的流水线逐次逼近adc | |
| CN101207384B (zh) | 模/数转换系统 | |
| US8493260B2 (en) | Successive approximation analog to digital converter | |
| CN109462402B (zh) | 混合型流水线adc结构 | |
| CN111934689A (zh) | 一种高精度模数转换器及转换方法 | |
| CN101978604B (zh) | 闪速模数转换器 | |
| CN109802675A (zh) | 一种sar adc高精度电容阵列校正方法 | |
| CN111669178A (zh) | 一种高精度逐次逼近型模数转换器及其线性度校准方法 | |
| CN103746693A (zh) | 一种消除电容失配误差的校准电路 | |
| CN108631784A (zh) | 一种用于逐次逼近模数转换器的片上电容组置换方法 | |
| CN104467845A (zh) | 一种自适应电荷再分布模数转换器、转换方法及校准方法 | |
| US8576106B2 (en) | Analog-digital converter | |
| CN110176930A (zh) | 测量传输曲线跳变高度的多位分辨率子流水线结构 | |
| CN101217281B (zh) | 一种超宽带系统的双采样两步式折叠内插模数转换器 | |
| WO2024103480A1 (zh) | 存算一体电路、芯片及电子设备 | |
| CN201966894U (zh) | 一种新型数字模拟转换系统 | |
| CN113078906B (zh) | 逐次逼近型模数转换器及其转换方法 | |
| Kim et al. | A hybrid ADC combining capacitive DAC-based multi-bit/cycle SAR ADC with flash ADC |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20170613 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech park, Spreadtrum Center Building 1, Lane 2288 Patentee after: SPREADTRUM COMMUNICATIONS (SHANGHAI) Co.,Ltd. Address before: 201204, building 1, building 180, Zhang Heng Road, Pudong New Area, Shanghai, 4F Patentee before: Shanghai Mobilepeak Semiconductor Co.,Ltd. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20180409 Address after: The 300456 Tianjin FTA test area (Dongjiang Bonded Port) No. 6865 North Road, 1-1-1802-7 financial and trade center of Asia Patentee after: Xinji Lease (Tianjin) Co.,Ltd. Address before: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech park, Spreadtrum Center Building 1, Lane 2288 Patentee before: SPREADTRUM COMMUNICATIONS (SHANGHAI) Co.,Ltd. |
|
| EE01 | Entry into force of recordation of patent licensing contract | ||
| EE01 | Entry into force of recordation of patent licensing contract |
Application publication date: 20111005 Assignee: SPREADTRUM COMMUNICATIONS (SHANGHAI) Co.,Ltd. Assignor: Xinji Lease (Tianjin) Co.,Ltd. Contract record no.: 2018990000196 Denomination of invention: Analog-to-digital conversion non-linear error restoration circuit composition in integrated circuit and method thereof Granted publication date: 20131127 License type: Exclusive License Record date: 20180801 |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20221021 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech park, Spreadtrum Center Building 1, Lane 2288 Patentee after: SPREADTRUM COMMUNICATIONS (SHANGHAI) Co.,Ltd. Address before: 300456 1-1-1802-7, north area of financial and Trade Center, No. 6865, Asia Road, Tianjin pilot free trade zone (Dongjiang Bonded Port Area) Patentee before: Xinji Lease (Tianjin) Co.,Ltd. |