CN110288510A - 一种近传感器视觉感知处理芯片及物联网传感装置 - Google Patents

Abstract

本发明实施例提供一种近传感器视觉感知处理芯片及物联网传感装置，其中，芯片包括：控制单元和模拟处理单元；控制单元用于将二值化模拟数据输入至模拟处理单元，其中二值化模拟数据是由传感器获取到的模拟电压信号和与模拟电压信号相对应的权值信号所构成；模拟处理单元用于对接收到的二值化模拟数据进行处理，获取与模拟电压信号相对应的电流值。传感装置包括：CMOS图像传感器、上述芯片以及通讯模块。本发明实施例提供的近传感器视觉感知处理芯片及物联网传感装置，通过将采用二值化神经网络算法的模拟处理单元放置于CMOS图像传感器之后、ADC之前，使芯片能够直接处理模拟电压信号，避免了模数转换中的巨大的能量消耗，有效的提高了能效。

Description

一种近传感器视觉感知处理芯片及物联网传感装置

技术领域

本发明涉及图像处理技术领域，尤其涉及一种近传感器视觉感知处理芯片及物联网传感装置。

背景技术

随着人工智能的高速发展，目前智能物联网(简称：AIoT)已经广泛运用了我们的生产生活中。而AIoT设备在终端节点处，尤其是图像获取及处理阶段，不仅感知图像数据，同时也需要对获取到的图像数据进行分析。但由于受电池资源的限制，尤其是在处理应用人工智能算法的计算密集型任务时，往往使得各类AIoT设备无法在处理质量、实时性、功率或能量约束之间取得平衡。

为了解决上述存在的问题，提高AIoT设备在边缘计算领域中的处理效率，目前，主要通过以下几种方式来实现AIoT设备终端对图像数据的获取及处理：一是，通过利用嵌入式计算机图形处理器(GPU)或者基于现场可编程门系列(FPGA)，但是该处理方案依然存在功耗高，不能实际解决电池资源的限制的问题。二是，利用自定义神经网络处理单元(NPU)，以及在其架构上优化产生的高速定制机器学习芯片(TPU)被运用于AIoT设备的视觉感知单元中，但是对应用数字信号处理方案的上述技术来说，基于数字NPU的加速器仍然在遭受低能效的ADC转换问题，尤其在感知获取、处理高分辨率的数据时，这将大大降低所述感知系统的性能。

发明内容

本发明实施例提供一种近传感器视觉感知处理芯片及物联网传感装置，用以解决现有技术存在的上述缺陷。

一方面，本发明实施例提供一种近传感器视觉感知处理芯片，包括：控制单元和模拟处理单元；控制单元用于将二值化模拟数据输入至模拟处理单元，其中二值化模拟数据是由传感器获取到的模拟电压信号和与该模拟电压信号相对应的权值信号所构成；模拟处理单元用于对接收到的二值化模拟数据进行处理，获取与模拟电压信号相对应的电流值。

另一方面，本发明实施例提供一种常开型物联网传感装置，该装置包括：CMOS图像传感器、上述近传感器视觉感知处理芯片以及通信模块；其中，CMOS图像传感器用于获取到与指定图像相对应的模拟电压信号；近传感器视觉感知处理芯片用于将模拟电压信号进行近传感器处理，输出与模拟电压信号相对应的电流值；通信模块将所述电流值发送至物联网的处理中心。

本发明实施例提供的近传感器视觉感知处理芯片及物联网传感装置，通过将采用二值化神经网络算法的模拟处理单元放置于CMOS图像传感器之后、ADC之前，使芯片能够直接处理模拟电压信号，避免了巨大的模数转换开销，有效的提高了能效。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的近传感器视觉感知处理芯片结构示意图；

图2为本发明实施例提供的又一近传感器视觉感知处理芯片结构图；

图3为本发明实施例提供的近传感器视觉感知处理芯片二值化乘法累加单元原理示意图；

图4为本发明实施例提供的近传感器视觉感知处理芯片最大池化原理示意图；

图5为本发明实施例提供的近传感器视觉感知处理芯片模拟处理单元原理示意图；

图6为本发明实施例提供的近传感器视觉感知处理芯片控制单元原理示意图；

图7为本发明实施例提供的近传感器视觉感知处理芯片显微图；

图8为本发明实施例提供的近传感器视觉感知处理芯片主要参数表；

图9为本发明实施例提供的近传感器视觉感知处理芯片预期转换曲线与实测转换曲线的比较列表；

图10为本发明实施例提供的近传感器视觉感知处理芯片动态范围与可配置为以及频率之间的关系示意图；

图11为本发明实施例提供的近传感器视觉感知处理芯片与现有技术中的芯片动态量化对比表；

图12为本发明实施例提供的常开型物联网传感装置结构示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

如图1所示，本发明实施例提供一种近传感器视觉感知处理芯片，该芯片包括但不限于：控制单元101和模拟处理单元102；其中，控制单元101用于将二值化模拟数据输入至模拟处理单元102，其中，二值化模拟数据是由传感器获取到的模拟电压信号和与该模拟电压信号相对应的权值信号所构成；模拟处理单元102用于对接收到的二值化模拟数据进行处理，获取与模拟电压信号相对应的电流值。

具体地，在过去的几十年里，得益于摩尔定律，数字设计系统取得了巨大的进步。与模拟设计系统相比，数字设计系统具有噪声容限高、编码简单、可编程性强等内在优势。然而，随着登纳德(Dennard)缩放比例定律的终结，能效墙成为数字设计系统发展的瓶颈。由于二进制转换能量的物理限制，让能效墙变得难以克服。此外，由于任意芯片上所有通电的晶体管均会受到功率预算的限制，这导致了暗硅问题的产生，成为了除能效墙之外的另一个系统瓶颈。而与数字信号处理系统(以下简称：DSP)相比，模拟信号处理系统(以下简称：ASP)具有更高的能效。在ASP中，有些感知任务是在模拟域中进行处理的，然后由低功耗的用于提取特征的模拟数字转换器(以下简称：ADC)进行转换，而不是利用大功耗的奈奎斯特转换器进行。模拟计算因其良好的能量效率而成为一种选择。然而，模拟计算的精度有限，模拟设计容易被固有的缺陷所影响，如非线性，失配等。但是，若是对于二进制操作，这些缺陷所产生的影响可以忽略不计。所以，在二值化神经网络模型(以下简称：BNN)的原理利用二进制计算对模拟量进行处理能够有效的克服由使用数字设计系统或者模拟设计系统所带来的缺陷。因此，在本发明实施例中，提供的近传感器视觉感知处理芯片，通过控制单元101将由传感器所获取到的二值化模拟数据输入至模拟处理单元102，当模拟处理单元102接收到该二值化模拟数据后，基于BNN的原理利用二进制计算对模拟量进行处理，获取与输入的模拟电压信号相对应的电流值。

本发明实施例所提供的近传感器视觉感知处理芯片，通过将采用二值化神经网络算法的模拟处理单元放置于CMOS图像传感器之后、ADC之前，使芯片能够直接处理模拟电压信号，避免了巨大的模数转换中的能量消耗，有效的提高了能效。

结合上述实施例，进一步地，本发明实施例提供的近传感器视觉感知处理芯片，其中，模拟处理单元102包括：乘法累加阵列和整流池化模块；其中，乘法累加阵列用于对二值化模拟数据进行卷积运算，获取相应的差分对电压信号；整流池化模块用于对差分对电压信号进行整流池化，获取与模拟电压信号相对应的电流值。

进一步地，该乘法累加阵列可以包括多个乘法累加模块(以下简称：MAU)；每个所述乘法累加模块包括：多个并联的开关电容阵列和与多个并联的开关电容阵列相串联的开关电容积分器；开关电容阵列用于将接收到的权值信号配置给对应的模拟电压信号，完成二值化乘法运算；开关电容积分器用于将接收到的每个开关阵列获取到的二值化乘法运算数据进行累加运算，获取相应的差分对电压信号。

进一步地，所述开关电容阵列包括权值符号判断开关和电容阵列；其中，权值符号判断开关用于根据所述权值信号判断模拟电压信号进入电容阵列的方式；电容阵列用于构建可配置权值网络，所述可配置权值网络用于决定模拟电压信号通过电容阵列的方式。具体地，由于MAU是所有神经网络模型(以下简称：CNN)或者二值化神经网络模型(以下简称：BNN)中最重要、最基本的运算单元，其运算速度决定着算法的运行速度。如图3所示，本发明实施例中，通过多个并联的开关电容阵列和与多个并联的开关电容阵列相串联的开关电容积分器组成的MAU，其中MAU的具体工作原理为：

首先，将每个开关电容阵列细分为开关阵列和电容阵列，在每个电容阵列中设置一个衰减电容，将整个电容阵列划分为两个部分：LSB部分以及MSB部分，以平衡电容阵列间的电荷。利用所述的电容阵列可以建立一个可配置权值网络，该可配置权值网络可以实现权值的配置范围为：0至127。其具体的配置策略为：

其中，是连接到V_REF的电容器的等效电容，C_other是未连接到V_REF的电容器的等效电容。C_A是衰减电容。C_MSB是在MSB部分的所有电容器的等效电容。当V_REF经过MSB部分时，满足公式(1)计算条件，否则，满足公式(2)计算条件，如果V_REF经过两个部分，则根据叠加定理，需计算两部分产生的vOUT并相加得到最终结果。所以，对于输入电压V_REF的电容阵列的放大系数，即权值，由电容阵列中开关的不同连接模式来进行配置。

进一步地，由于MAU的输入是二进制模拟数据和二进制权值信号，该模拟信号是一组模拟差分对信号，因此，在每个开关电容阵列的电容阵列前设置有开关阵列，该开关阵列包括一对权值符号判断开关，该权值符号判断开关用于根据所述二值化模拟数据中所包含的权值信号信息，决定该二值化模拟数据输入至所述电容阵列的方式。由于MAU是全差分电路，本发明实施例仅描述正向部分的工作原理。

由于MAU的输入是二进制模拟数据和二进制权值，在MAU中的操作可以灵活地映射到开关电容积分器上(简称：SC)，如图3所示。在所提出的架构中，乘法累加运算可分为两个阶段。在第一个阶段里，使开关SP1和开关SP3处于通路状态，其余的开关处于开路状态；此时，模拟差分对(例如IN1)进入电容阵列。与此同时，在电容阵列中单刀双掷(简称：SPDT)开关的闭合方向受该二值化模拟数据中的权值信号决定，即闭合到V_REF(例如IN1)或者GND。因此，电荷被感应到电容器的另一部分，即到达v_OUT点。在第二阶段，SP2和SP4处于通路状态，但SP1和SP3处于开路状态，此时，感应的电荷被传送到电容器的积分模块，因此，在OUT_P点会产生一个电压信号，即为MAU经过乘法累加运算的结果。根据电荷守恒定律，积分器得到的结果是三个相连接开关电容阵列结果的总和。以上述过程就是MAU在接收到任一输入后的整个处理的过程。在这样的配置下，相当于一个MAU会在一个积分周期内执行3×1的卷积，对应的一个3×3的核卷积分则为三个积分周期。

经过所述乘法累加阵列对所述二值化模拟数据进行卷积运算后，其输出的则为与该二值化模拟数据相对应的差分对电压信号。

结合上述实施例，进一步地，本发明实施例所提供的近传感器视觉感知处理芯片，所有乘法累加模块阵列式分布于乘法累加阵列中；另外，控制单元还用于控制输入至乘法累加阵列中位于同一行的乘法累加模块的模拟电压信号相同，以及输入至乘法累加阵列中位于同一列的乘法累加模块的权值信号相同。如图2所述，本发明实施例中，控制单元具体为分层状态机(HFSM)，由于本发明实施例所提供的传感器视觉感知处理芯片，一方面，唯一的数字运算部分是由控制单元进行分配控制的，其仅用于指导整个运算过程的数据流，无需处理复杂的指令集；另一方面，由于本发明实施例所提供的芯片出集成和I/O控制外，不需要时钟；所以将控制单元选型为HFSM，可以进一步的减少计算资源的消耗和能量预算。

如图2所示，在图中的乘法累加阵列(以下简称：A-PE)中，分布有多个乘法累加模块(MAU)；所有乘法累加模块阵列式分布构成乘法累加阵列；控制单元HFSM一方面通过数据总线控制由传感器获取到的模拟电压信号，使输入到位于A-PE中每一行MAU的模拟电压信号相同；另一方面，控制单元HFSM还用于通过权值总线控制输入至A-PE中每一列中的每一个MAU的权值信号相同。通过这样的设计方式，进一步地加快了A-PE的运算效率，提高了整个近传感器视觉感知处理芯片的能效。

结合上述实施例，进一步地，本发明实施例提供的近传感器视觉感知处理芯片还包括数字存储单元；所述数字存储单元用于存储上述权值信号。

由于在对有图像传感器所获取到的模拟电压信号进行处理的过程，衡量处理能力的两个关键因素分别是：对于模拟信号处理的精度问题以及处理芯片的对于模拟信号的存储问题。一般情况下，对于模拟信号的处理，当处理的精度越高，对于处理芯片存储模拟信号的能力的要求就越高，但是，处理芯片存储模拟信号的能力越强则其能耗相应的也越高。因此，从另一个角度来看，当模拟信号处理具有较高能效的同时，其精度也较低。本发明实施例所提供的近传感器视觉感知处理芯片，由于是基于二值化网络模型的原理，当提供足够的动态范围时，因为只处理二进制数据(或者说+1和-1两个数字)，考虑到个人对环境的生物感知和处理都是在高度容错的模拟域进行的，特别是对于那些只需要所提取的信息而不是由传感器得到的原始波形的9智能物联网(AIoT)设备，采用模拟信号处理感知系统较为合适，因此低精度问题对于本发明实施例所提供的模拟信号处理芯片所产生的影响将不存在。

进一步地，，对于芯片上的存储器来说，实现模拟值的存储是非常困难的。本发明实施例所提供的近传感器视觉感知处理芯片将全部固定而且所占内存小的权值存储于数字存储单元，在数据处理的过程中，通过控制单元不断的访问该数字存储单元获取与每个模拟电压信号相对应的权值信号，并将两者作为二值化数据输入至A-PE中进行处理，构建了一个混合信号系统来实现近传感器端的数据处理，一方面有效的保证了处理的精度，而这有效的解决了芯片存储方面所存在的缺陷。

进一步地，本发明实施例所提供的近传感器视觉感知处理芯片，利用整流单元对获取到的差分对电压信号进行整流，获取到与该差分对电压信号相对应的线性电流信号；并进一步地利用池化单元用于对线性电流信号进行池化，获取与该线性电流相对应的电流值，最终获取到的该电流值与图像传感器所获取的模拟电压信号相对应。

由于非线性激活函数，即本实施例中的整流单元所提供的整流函数，是二值化神经网络的另一个组成部分，该激活函数可以是sigmoid函数或者ReLU线性整流函数。本发明实施例中，每个MAU的差分对输出需要被整流成一个输出，即线性电流信号，并将该线性电流信号作为池化单元的输入，经过池化单元的池化，获取到相应的电流值。一般来说，根据选择不同的池化单元，该电流值可以是该输入的线性电流信号的电流最大值或者是平均值。

结合上述实施例，如图4所示，进一步地，所述整流池化模块为电流型WTA电路；该电流型WTA电路用于对获取到的差分对电压信号进行处理，获取与模拟电压信号相对应的输入电流中的最大值。

如图4所示，该WTA电路具有单向性，在实现池化功能的同时，具有整流的功能。池化单元直接对输入的差分对电流信号进行降采样，生成了鲁棒性强的局部特征，同时，通过非重叠窗口的最大值选取操作，中间数据的数量得到显著的减少；此外，最大池化功能可以在模拟域轻易实现。最大池化在电流型WTA电路中执行，将差分对电流信号输入到WTA电路的各个输入端口，池化单元输出就等于所有输入电流中的最大值。

本发明实施例提供的近传感器视觉感知处理芯片，通过采用WTA电路，同时实现了对差分电流信号进行整流和池化的功能，进一步精简了芯片的构架，提高了能效。

结合上述实施例，进一步地，如图6所示，控制单元还用于，控制A-PE对所有MAU的运算结果进行卷积运算的时序，A-PE经过计算后的输出为差分对电压信号，该差分对电压信号与图像传感器输入的模拟电压信号相对应。

进一步地，对于在硬件上运行的二值化神经网络算法，建立一个基本操作的计算序列十分重要，这决定了对处理单元的配置。通常来说，二值化神经网络由多组卷积层和池化层组成，最后连接到全连接层。由于卷积层(简称：C)和池化层(简称：P)通常以nC+P(n>＝1)组合形式出现，所以A-PE也设计成nC+P结构，这里的C重复使用n次。

如图5所示，本发明实施例以每一个A-PE包括4个MAU、4个整流模块(NL)和1个池化模块为例进行说明。需要指出的是，本实施例所提供的模拟单元结构及数据处理的方法仅用于说明作用，不应视为对本发明的保护范围的限制。

进一步地，在3×3卷积核的配置中，一个池化操作需要4个卷积结果，所以每个A-PE包括4个并列的MAU和一个池化单元。此外，在每个卷积和池化操作后需要一个整流函数对获取的结果进行整流，所以A-PE架构中也包括与每个MAU相对应的整流模块(NL)。

进一步地，在每个nC+P操作周期内，一个A-PE的操作被视为一个神经元的操作。在3个积分周期内从图像传感器中读取4个3×3数据块(每一次读取4个3×1的数据块)传到数据总线中，然后分给4个MAU，利用3×3模板窗口并列进行4次卷积操作，一个3×3卷积需要3个积分周期，每一个周期处理一行。在三个周期之后，卷积结果储存在MAU积分器的电容当中。在下一周期开始前，所储存的模拟信号将经过整流单元和池化单元，生成代表局部不变特征的单一输出数据，即与所述模拟电压信号相对应的电流值。所有处理过程都发生在模拟信号域，信号在时间和幅度上都是连续的。所以，计算时间只取决于模拟单元的建立时间，而不是数字系统的时钟周期。数字时钟只出现在MAU积分器的采样至保持过程。这样的运算模式比在数字域按周期进行逐比特运算更加高效。

本发明实施例提供的近传感器视觉感知处理芯片，通过控制单元控制乘法累加阵列对乘法累加模块的运算结果进行卷积运算的时序，在保证运算精度的同时，进一步地提高了芯片的工作能效。

如图2所示在不同A-PE之间数据重复利用时，同一列A-PE共享权值信号，即可以并行计算同一层的特征图。类似的，同一行A-PE共享输入的模拟信号值，因此，在不同权值窗口的作用下，同时生成多个特征图，这种配置方法最大的优势在于数据重复利用和并行计算。此外，A-PE在每一个周期内处理一小块内容，例如四个邻近的3x3块。这种设计保证了速度的提升和更高的能效。

结合上述实施例，进一步地，近传感器视觉感知处理芯片采用180nm标准CMOS工艺制作，并采用FPGA自定义设计板对所述近传感器视觉感知处理芯片进行测试。

本发明实施例所提供的近传感器视觉感知处理芯片采用180nm标准CMOS工艺制作，该工艺技术节点兼容传感器工艺，进一步的缩小了芯片的体积，提高了芯片的集成能力。

图7为本发明实施例提供的一种近传感器视觉感知处理芯片显微图，为更详细的说明本发明实施例所提供的近传感器视觉感知处理芯片的结构及其原理，下面对该处理芯片在试验中的各性能参数做出介绍。

如图8所示，为了简化测试，权值信息中的各权值被限制为一个+1或-1；即设定权值信息为：S₇S₆S₅S₄S₃S₂S₁＝000 1111时，本发明实施例提供的近传感器视觉感知处理芯片主要参数的列表。

图9为本发明实施例提供的近传感器视觉感知处理芯片预期转换曲线与实测转换曲线的比较列表，如图9所示，上述试验的部分测试结果中，当设定的运算频率为10MHz，即时钟周期为100ns，3x1卷积需要一个周期，一个完整的3x3卷积需要三个周期，即完成一个完整的卷积周期需要300ns。在每个周期内，开关电容积分器会根据运行结果进行充放电，这就解释了输出的变换原因。经实验测定，测试结果(Test)与预期(结果Ideal)接近，验证了MAU在二进制乘法累加计算中的作用是稳定的。此外，MAU输出的动态范围为33dB，这表明激活函数输出的量化精度可达5个比特。

如图10(a)所示，当权值变化在可配置的范围内,输出的动态范围与可配置的比特数是呈线性关系变化的；进一步地，如图10(b)所示，在固定配置位数后，随着频率的增加,时钟的周期减小，致使MAU内的积分器在完成当前操作之前，则进入下一个周期，导致输出的动态范围减小；同时，在一个确定的频率范围内，频率的上升不会引起动态范围的下降。如前所述，芯片中唯一的数字部分是逻辑控制模块，占总功率预算的很小的一部分。因此，频率的增加并不意味着功耗的增加，而是动态范围的减小。这是一种在频率、功耗、能量效率和动态范围之间的权衡。

如图11所示，本发明实施例所提供的近传感器视觉感知处理芯片与现有技术中的芯片在各种动态量化工作状态下的对比表，其中：^a：PE和图像传感器的总功率；^b：PE和加速器的功率(不考虑传感器与ADC的功耗)；

^c：通过MAC计算的能效，每个乘法步骤至相加的步骤被视为两步计算；由于本发明实施例提供的芯片采用近传感器处理方案，整个感知系统只消耗1.8mW功率。在频率为10MHz的情况下，测试所得出的能效为272.7GOPS/W，与现有技术中的其他工艺节点相比更具有优越性。此外，在保证精度的前提下，当我们将频率提高到20MHz时，能量效率将达到545.4GOPS/W。这些结果表明，本发明实施例提供的近传感器处理方案在AIoT前端设备的传感数据智能处理中具有广阔的应用前景。

如图12所示，本发明实施例提供一种常开型物联网传感装置，该装置包括：CMOS图像传感器121、上述实施例提供的任一近传感器视觉感知处理芯片122和通信模块123；其中，CMOS图像传感器121用于获取到与指定图像相对应的模拟电压信号；近传感器视觉感知处理芯片122用于将模拟电压信号进行近传感器处理，输出与模拟电压信号相对应的电流值；通信模块123将所述电流值发送至物联网的处理中心。

具体的，本发明实施例所提供的常开型物联网传感装置，将上述实施例提供的任一近传感器视觉感知处理芯片122与各种图像传感器121密集集成，该芯片122的输入直接由各图像传感器121的模拟输出驱动，而信息或者特征由芯片122内部的二值化网络结构在模拟域中提取。原始数据和权值均在HFSM(分层状态机)控制下输入至A-PE矩阵。然后，HFSM控制A-PE中的MAU进行卷积运算。然后在连续的时间内(非时钟控制)，中间数据依次通过整流单元(NL)和池化单元，并将最后的结果存储在输出缓冲区中。因此，最后获取到的输出数据，即与图像传感器121所获取到的模拟电压信号相对应的电流值只包含信息和特征。最后，根据实际工作需求，利用通信模块123将存储与输出缓冲区中的钙包含有信息和特征的电流值，发送至相应的处理单元。

通过上述试验数据的分析及比对，明显的反映出本发明实施例提供的近传感器视觉感知处理芯片，通过将采用二值化神经网络算法的模拟处理单元放置于CMOS图像传感器之后、ADC之前，使芯片能够直接处理模拟电压信号，使其在处理精度、能效、动态量化以及集成度等各个方面相较于现有技术中的芯片，均具有明显的提高，可以在智能物联网边缘应用中实现高能效。

以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下，即可以理解并实施。

通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到各实施方式可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件。基于这样的理解，上述技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在计算机可读存储介质中，如ROM/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行各个实施例或者实施例的某些部分所述的方法。

最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (10)

1.一种近传感器视觉感知处理芯片，其特征在于，包括：控制单元和模拟处理单元；

所述控制单元用于将二值化模拟数据输入至所述模拟处理单元，其中所述二值化模拟数据是由传感器获取到的模拟电压信号和与所述模拟电压信号相对应的权值信号所构成；

所述模拟处理单元用于对接收到的所述二值化模拟数据进行处理，获取与所述模拟电压信号相对应的电流值。

2.根据权利要求1所述的近传感器视觉感知处理芯片，其特征在于，

所述模拟处理单元包括：乘法累加阵列和整流池化模块；

其中，所述乘法累加阵列用于对所述二值化模拟数据进行卷积运算，获取相应的差分对电压信号；

所述整流池化模块用于对所述差分对电压信号进行整流池化，获取与所述模拟电压信号相对应的电流值。

3.根据权利要求2所述的近传感器视觉感知处理芯片，其特征在于，所述乘法累加阵列包括多个乘法累加模块；

每个所述乘法累加模块包括：多个并联的开关电容阵列和与所述多个并联的开关电容阵列相串联的开关电容积分器；

所述开关电容阵列用于将接收到的所述权值信号配置给对应的所述模拟电压信号，并完成二值化乘法运算；

所述开关电容积分器用于将接收到的每个所述开关阵容阵列获取到的所述二值化乘法运算数据进行累加运算，获取相应的差分对电压信号。

4.根据权利要求3所述的近传感器视觉感知处理芯片，其特征在于，所述开关电容阵列包括权值符号判断开关和电容阵列；

所述权值符号判断开关用于根据所述权值信号判断所述模拟电压信号进入所述电容阵列的方式；

所述电容阵列用于构建可配置权值网络，所述可配置权值网络用于决定所述模拟电压信号通过所述电容阵列的方式。

5.根据权利要求4所述的近传感器视觉感知处理芯片，其特征在于，所有所述乘法累加模块阵列式分布于所述乘法累加阵列中；

所述控制单元还用于控制输入至所述乘法累加阵列中位于同一行的所述乘法累加模块的所述模拟电压信号相同，以及输入至所述乘法累加阵列中位于同一列的所述乘法累加模块的所述权值信号相同。

6.根据权利要求5所述的近传感器视觉感知处理芯片，其特征在于，

所述近传感器视觉感知处理芯片还包括数字存储单元；所述数字存储单元用于存储所述权值信号；

所述控制单元还用于，控制所述乘法累加阵列对所有所述乘法累加模块的运算结果进行卷积运算的时序，所述乘法累加阵列的输出为所述差分对电压信号。

7.根据权利要求2所述的近传感器视觉感知处理芯片，其特征在于，

所述整流池化模块包括：整流单元和池化单元；

所述整流单元用于对所述差分对电压信号进行整流，获取与所述差分对电压信号相对应的线性电流信号；

所述池化单元用于对所述线性电流信号进行池化，获取与所述模拟电压信号相对应的电流值。

8.根据权利要求7所述的近传感器视觉感知处理芯片，其特征在于，

所述整流池化模块为电流型WTA电路；所述电流型WTA电路用于对获取到的所述差分对电压信号进行处理，获取与所述模拟电压信号相对应的输入电流中的最大值。

9.根据权利要求1-8任一项所述的近传感器视觉感知处理芯片，其特征在于，所述控制单元为分层状态机；所述近传感器视觉感知处理芯片采用180nm标准CMOS工艺制作，并采用FPGA自定义设计板对所述近传感器视觉感知处理芯片进行测试。

10.一种常开型物联网传感装置，其特征在于，所述装置包括：CMOS图像传感器、权利要求1-8任一项所述的近传感器视觉感知处理芯片和通信模块；

所述CMOS图像传感器用于获取到与指定图像相对应的模拟电压信号；

所述近传感器视觉感知处理芯片用于将所述模拟电压信号进行近传感器处理，输出与所述模拟电压信号相对应的电流值；

所述通信模块将所述电流值发送至物联网的处理中心。