CN113365007A - 一种基于二维材料的神经网络图像传感器阵列架构 - Google Patents

Abstract

本发明公开了一种基于二维材料的神经网络图像传感器阵列架构。具有在像素内感光、光电转换、卷积计算与数据读出功能的像素阵列电路；基本单元以行、列方向阵列布置形成，像素阵列电路经卷积单元接数模转换模块，图像各个像素的数据输入到基本单元中卷积运算，再从数模转换模块输出；一个基本单元控制图像一个像素，用卷积核的权重值控制一基本单元中一元件的背栅电压值，从而控制光敏度；通过列的PMOS晶体管切换导通控制电容的充放电，进而控制各组元件电容电压，实现像素卷积运算控制。本发明能在感光同时完成卷积神经网络第一层运算，并转化为数字信号进行输出，减少后续计算的能耗，具有高动态范围、高帧率、低功耗等特点。

Description

一种基于二维材料的神经网络图像传感器阵列架构

技术领域

本发明公开了一种基于新型的二维材料WSe₂的神经网络图像传感器架构。实现在像素内感光、光电转换、卷积计算与数据读出，可用于实现阵列卷积运算的像素阵列电路，特别涉及了一种能完成卷积神经网络第一层卷积运算的图像传感器的卷积运算架构。

背景技术

现代人工智能发端于1950年代的电子神经网络实验，在随后的70余年间，对于人类社会产生了巨大的影响。而卷积神经网络(Convolutional Neural Network，CNN)作为深度学习中的重要算法之一，由于其在机器视觉领域优越的性能，从而在图像处理、目标识别、目标追踪等方向得到广泛应用。

同时，互联网依然在迅速发展。现如今，世界互联网用户的基数已经达到十亿量级，参考IDC(Internet Data Center)的数据报告，数据总量预计将从2018年的33ZB(1ZB＝106GB)，增长到2025年的175ZB0。这为人工智能提供了更多的数据源，但更多的数据源意味着需要更高的传输速度，也就是算力和算法的提升，而这基于实现AI系统所需要的硬件架构。

在计算机视觉领域，视频数据的大幅度增长，导致通讯和存储的需求过大，造成通讯墙和存储墙。此外，对卷积神经网络的训练也需要投入大量的人力进行标注，如果能在终端完成推理和训练，可以解决上述的很多问题。但是终端资源有限，传统的近存储器计算依然无法满足上述诸多的需求，而且摩尔定律即将走到尽头，无法再依靠工艺节点的缩小而带来性能上的提升。所以需要研究一种高效的、可靠的终端AI芯片架构。

为了降低功耗，减少延时，考虑输入的图像数据在模拟读出之前进行一些预处理，将部分甚至全部的数据迁移到传感器内进行计算，进行一些简单的分类，除去冗余数据，减少因此类数据读出和传输引起的功耗和延时，进而降低整个机器视觉系统的功耗和延时。更低的功耗与延时意味着更低的成本与更好的性能，而这为AI从云端移到物端，实现智能终端的大规模市场化提供了更大的可能性。

已有的研究在CIS性能优化及卷积硬件加速等方面已经取得了非常多的突破，近年来，在传感器和视觉分析硬件集成上也出现了许多创新和改进。如将传感器与片上的深度学习加速器集成在一起、在传感器内直接进行模拟卷积运算等，对于系统的性能都带来了很大的提升。然而，这些研究仍然没有充分的利用图像传感器本身的特性，作为光电转换的接口，像素阵列本身就具有模拟存储的功能，并具有完成简单运算的条件。

发明内容

为了充分利用CIS的特性，减少机器视觉系统中CIS模拟读出及卷积运算的功耗，本发明提出了一种基于新型的二维材料WSe₂的神经网络图像传感器架构。实现在像素内感光、光电转换、卷积计算与数据读出，可用于实现阵列卷积运算的像素阵列电路，特别涉及了一种能完成卷积神经网络第一层卷积运算的图像传感器的卷积运算架构。

为了实现上述目的，本发明采用的技术方案如下：

具有作为实现通过背栅电压调控像素光敏度的基本单元；

具有主要由若干个基本单元组成的用于实现阵列卷积运算的像素阵列电路；

具有用于多列卷积整流处理的卷积单元；

具有用于卷积运算结果输出读出的数模转换模块。

所述的基本单元以行、列方向阵列布置形成像素阵列电路，像素阵列电路连接到多个卷积单元，卷积单元连接数模转换模块，图像各个像素的数据输入到各个基本单元中卷积运算处理，经卷积单元卷积汇总处理后从数模转换模块输出卷积运算结果。

所述的基本单元主要由1个PMOS晶体管及完全相同的四个基于二维材料WSe₂的光电探测管组成，四个光电探测管的一端接地，另一端接PMOS晶体管K1的漏极，PMOS晶体管K1的源极连接到卷积单元，PMOS晶体管K1的栅极连接行选通控制信号；各个所述的基本单元以在行、列方向上阵列布置，同一列的基本单元PMOS晶体管K1的源极均连接到同一条列总线上，同一行的基本单元中PMOS晶体管K1的栅极均连接到行选通控制信号；所述的像素阵列电路中，基本单元阵列排布的列数为奇数，以一列上所有的基本单元作为基本单元列，在每个偶数序号列的基本单元列均对应设置一个卷积单元，且该卷积单元的输入端和对应的该偶数序号列的基本单元列的列总线相连；除了第一个卷积单元和第一列基本单元列的列总线连接以外，其余奇数序号列的基本单元列的列总线经二选一选通管与和基本单元列自身相邻的两个卷积单元相连。

每一个光电探测管的栅极事先预先连接背栅电压VG，通过背栅电压VG调控光电探测管的光敏度R，进而设置调整卷积运算的权重参数。

在通过背栅电压VG调控后，然后在实际卷积运算的工作中，光电探测管的栅极悬空，使得光电探测器在短路状态下工作，对经过输入的数据进行卷积运算。

每个卷积单元包括电容器C1、复位管K2、卷积选通管K3、PMOS晶体管P1、PMOS晶体管P2、NMOS晶体管N1和NMOS晶体管N2；复位管K2的漏极和源极并联在电容器C1的两端，复位管K2的源极接电源电压，PMOS晶体管P1和PMOS晶体管P2的源极以及NMOS晶体管N2的漏极均连接到复位管K2的漏极，PMOS晶体管P1的漏极经电流源接地，PMOS晶体管P1的栅极和漏极连接，PMOS晶体管P1和PMOS晶体管P2的栅极相互连接，PMOS晶体管P2的漏极、NMOS晶体管N1的漏极和NMOS晶体管N2的栅极相连接一起，NMOS晶体管N1的栅极、源极和NMOS晶体管N2的源极连接一起且接地，NMOS晶体管N2的源极和卷积选通管K3的源极连接，卷积选通管K3的漏极引出作为卷积单元的输入端，复位管K2的漏极引出作为卷积单元的输出端。

所述的二选一选通管主要由两个PMOS晶体管构成，两个PMOS晶体管分别为PMOS晶体管K4和PMOS晶体管K5，PMOS晶体管K4和PMOS晶体管K5的漏极均连接到基本单元列的列总线输出端，PMOS晶体管K4和PMOS晶体管K5的源极分别连接到两个卷积单元的输入端。

所有卷积单元以每两个卷积单元为一组，一组卷积单元连接到一个数模转换模块ADC，一组卷积单元中仅选通其中一个卷积单元输出卷积运算的结果到数模转换模块。

所述的数模转换模块ADC包括一个NMOS晶体管SF、一个NMOS晶体管EN和一个模数转换器，NMOS晶体管SF、NMOS晶体管EN和模数转换器依次连接，卷积单元的输出端信号输入到NMOS晶体管SF，经NMOS晶体管EN控制读取后经模数转换器输出。

一个所述基本单元代表控制图像中的一个像素，各个基本单元阵列排布，且阵列排布的大小为图像的长*高；基本单元中的一个光电探测管代表了图像像素中的一个通道；以卷积核中一个像素的权重参数代表控制一个基本单元的工作，用卷积核一个像素中一个通道的权重值代表控制一个基本单元中一个光电探测管预先调控的背栅电压VG的大小，将像素的权重参数映射为光电探测管的光敏度R，对每个光电探测管通过背栅电压VG调控光敏度R，进而设置调整卷积运算的权重参数。

本发明中具有在像素内感光、光电转换、卷积计算与数据读出功能的像素阵列电路；其一个基本单元控制图像一个像素，用卷积核的权重值控制一基本单元中一元件的背栅电压值，从而控制其光敏度；通过列的PMOS晶体管切换导通控制电容的充放电，进而控制各组元件电容电压，实现像素卷积运算控制。

本发明能够在感光的同时完成卷积神经网络的第一层运算，并将第一层运算结果转化为数字信号进行输出，从而减少后续计算的能耗，具有高动态范围、高帧率、低功耗的特点。

本发明具有的有益效果是：

1.本发明能在CMOS图像传感器内部完成CNN卷积神经网络的第一层卷积运算，大幅降低传感器输出数据密度，从而减小模拟输出功耗；

2.本发明具有利用背栅电压调节光电探测器的光敏度和电荷重分配原理实现的乘加运算电路，从而减少了数据移动的能耗；

3.本发明所需模数转化模块的工作频率很低，大大降低功耗的同时能保证高帧率高动态范围的图像获取和运算。

本发明具体实施测试的读出功耗与无卷积计算单元相比，降低为原来的18.4％，而电容器充电的功耗仅为一次数模转换模块ADC功耗的0.09％，比传统的架构在功耗上实现了大大的提升。

具体实施图像传感器阵列内的卷积计算需要一定时间，其计算效率依然能高达20.6GOPS/W。

附图说明

图1是本发明的总体架构示意图。

图2是本发明的卷积单元电路图。

图3是本发明的数模转换模块示意图。

图4是本发明的基本单元电路图。

图5是本发明以3*3、步长为2的卷积核为例进行卷积运算的时序图。

具体实施方式

以下结合附图和实施例，对本发明进行进一步的描述。

如图1所示，本发明包括像素阵列电路，基本单元以行、列方向阵列布置形成像素阵列电路，像素阵列电路连接到多个卷积单元，卷积单元连接数模转换模块，图像各个像素的数据输入到各个基本单元中卷积运算处理，经卷积单元卷积汇总处理后从数模转换模块输出卷积运算结果。

基本单元主要由1个PMOS晶体管及完全相同的四个基于二维材料WSe₂的光电探测管组成，光电探测管的芯层采用二维材料WSe₂；四个光电探测管的一端接地，另一端接PMOS晶体管K1的漏极，PMOS晶体管K1的源极连接到卷积单元，PMOS晶体管K1的栅极连接行选通控制信号

图4中，SEL表示选通。Convlink表示与列总线相连。互连脚convlink为单向输出端口，用于选通被进行卷积处理的基本单元，从而使得对应像素的光电流流入卷积单元，进行卷积运算。

每一个光电探测管的栅极事先预先连接背栅电压VG，通过背栅电压VG调控光电探测管的光敏度R，进而设置调整卷积运算的权重参数。

在通过背栅电压VG调控后，然后在实际卷积运算的工作中，光电探测管的栅极悬空，使得光电探测器在短路状态下工作，对经过输入的数据进行卷积运算。

光电探测器的结构与分离背栅的浮动栅极晶体管相同。

如图1所示，各个基本单元以在行、列方向上阵列布置，同一列的基本单元PMOS晶体管K1的源极均连接到同一条列总线上，同一行的基本单元中PMOS晶体管K1的栅极均连接到行选通控制信号，行选通控制信号用于控制同一行的基本单元中所有PMOS晶体管K1的统一导通还是统一关闭。

如图2所示，每个卷积单元包括电容器C1、复位管K2、卷积选通管K3、PMOS晶体管P1、PMOS晶体管P2、NMOS晶体管N1和NMOS晶体管N2；复位管K2的漏极和源极并联在电容器C1的两端，复位管K2的源极接电源电压，PMOS晶体管P1和PMOS晶体管P2的源极以及NMOS晶体管N2的漏极均连接到复位管K2的漏极，PMOS晶体管P1的漏极经电流源接地，PMOS晶体管P1的栅极和漏极连接，PMOS晶体管P1和PMOS晶体管P2的栅极相互连接，PMOS晶体管P2的漏极、NMOS晶体管N1的漏极和NMOS晶体管N2的栅极相连接一起，NMOS晶体管N1的栅极、源极和NMOS晶体管N2的源极连接一起且接地，NMOS晶体管N2的源极和卷积选通管K3的源极连接，卷积选通管K3的漏极引出作为卷积单元的输入端，复位管K2的漏极引出作为卷积单元的输出端。

如图1所示，像素阵列电路中，基本单元阵列排布的列数为奇数，对各列进行序号排列，以一列上所有的基本单元作为基本单元列，在每个偶数序号列的基本单元列均对应设置一个卷积单元，且该卷积单元的输入端和对应的该偶数序号列的基本单元列的列总线相连，列总线一端输入卷积运算所需处理的数据；除了第二列的基本单元列对应的第一个卷积单元和第一列基本单元列的列总线连接以外，其余奇数序号列的基本单元列的列总线经二选一选通管与和基本单元列自身相邻的两个卷积单元相连，奇数列会通过二选一选通管与2个卷积单元中的一个相连，在奇数列与每个卷积单元的互联线上设置一个二选一选通管。这样，每列上的所有基本单元对应连接一个卷积单元和数模转换模块(ADC)，每多列共享一个卷积单元，从第3列开始，每2列设置一个卷积单元。

具体实施中，第一个卷积单元用于连接处理第1-3列基本单元列，第二个卷积单元连接处理第3-5列基本单元列，第三个卷积单元用于连接处理第5-7列5基本单元列，以此类推设置。

这样所设计的神经网络图像传感器架构下，所针对处理的卷积运算的卷积核为3*3。

二选一选通管主要由两个PMOS晶体管构成，两个PMOS晶体管分别为PMOS晶体管K4和PMOS晶体管K5，PMOS晶体管K4和PMOS晶体管K5的漏极均连接到基本单元列的列总线输出端，PMOS晶体管K4和PMOS晶体管K5的源极分别连接到两个卷积单元的输入端。

如图1所示，所有卷积单元以每两个卷积单元为一组，一组卷积单元连接到一个数模转换模块ADC，一组卷积单元中仅选通其中一个卷积单元输出卷积运算的结果到数模转换模块。即在实时卷积运算中，数模转换模块所连接的一组卷积单元的两个卷积单元中的仅其中一个卷积单元工作输出卷积运算的结果到数模转换模块。

如图3所示，数模转换模块ADC包括一个NMOS晶体管SF、一个NMOS晶体管EN和一个模数转换器，NMOS晶体管SF、NMOS晶体管EN和模数转换器依次连接，卷积单元的输出端信号输入到NMOS晶体管SF，经NMOS晶体管EN控制读取后经模数转换器输出。

NMOS晶体管SF的栅极连接卷积单元的输出端，NMOS晶体管SF的漏极和NMOS晶体管EN的源极连接，NMOS晶体管EN的漏极和模数转换器的输入端连接；NMOS晶体管EN的栅极连接用于控制该列复合单元的读取信号，模数转换器的输出端口作为整个数模转换模块ADC的输出端口。

一个基本单元代表控制图像中的一个像素，各个基本单元阵列排布，且阵列排布的大小为图像的长*高；基本单元中的一个光电探测管代表了图像像素中的一个通道，具体实施具有四个通道，分别为左上角的R红色通道，左下角和右上角的Y黄色通道，右下角的G绿色通道；以卷积核中一个像素的权重参数代表控制一个基本单元的工作，用卷积核一个像素中一个通道的权重值代表控制一个基本单元中一个光电探测管预先调控的背栅电压VG的大小，将像素的权重参数映射为光电探测管的光敏度R，对每个光电探测管通过背栅电压VG调控光敏度R，进而设置调整卷积运算的权重参数。

本发明的神经网络图像传感器阵列架构感受光强，转换成电信号进行卷积运算。

其中，光强照射到各个基本单元的光电探测管，光电探测管根据自身光敏度R接收光强转换成光电流的电信号，进而利用背栅电压VG设置的光敏度R所代表的权重参数映射到电信号实现到卷积运算。

卷积单元中，通过复位管K2和卷积选通管K3的切换导通和关闭控制电容器C1的充放电，进而控制各个卷积单元的电容器C1的电压，实现对一个卷积核覆盖范围的像素的卷积计算，实现卷积的计算与读出：

当复位管K2导通、卷积选通管K3关闭时，电容器C1充电，电容器C1的下极板回复到高电平，电容器C1的下极板为接复位管K2漏极的极板；

当复位管K2关闭、卷积选通管K3导通时，电容器C1放电，卷积单元将自身连接的三列基本单元列进行卷积运算并汇总输出到数模转换模块ADC。

光电探测管在短路条件下工作，并且在光学照明下提供的光电流为：

其中，E表示像素的局部辐照度，单位为W/m²；P表示光功率，单位为W。A是感光区域的等效面积，单位为m²，在本发明中A＝10^-11m²；

是感光区域的光照度，单位为lux。R是像素的光敏度，在一定范围内与背栅电压的大小成线性关系。k_λ表示光通量与光功率之间的转换系数。

在本实验中，对于某个像素的感光区域为均匀照射，

其中φ为该像素的感光区域的光通量，对于不同的波长这个值并不相同，这是因为人眼对不同波长光的相对视见率不同。

在光电探测器中，将光信号转换成电流信号，再通过电容器固定卷积时间内的电压变化值来间接测得电流的值，得到卷积的结果，具体公式如下：

在冷启动阶段，启动时整个像素阵列电路进行复位和初始化，复位管开通，而其它信号处于关闭状态，1.1V的供电电压源对所有卷积单元的电容器C1进行充电至下极板达到1.1V，同时将权重预置入即将被卷积的基本单元；

在曝光和卷积阶段，行选通控制信号部分开启，卷积信号部分开启，复位信号关闭，读出信号关闭。利用行选通控制信号选中特定的三行信号，同时打开特定的卷积选通管，形成3*3卷积核。一次性读取所有没有重复输入单元的卷积区域，提高计算效率，对于3*3的卷积核来说，一行的卷积实际只需要进行2次卷积操作，每一次相邻的卷积单元不同时进行卷积。

在读出阶段，卷积信号关闭，读出信号开启，同时期刷新权重值。两次卷积与读取操作后，复位信号开启，对所有的卷积单元进行电容电压复位，再进行下一行的卷积操作，如此循环，直至所有的卷积计算完成。

但值得注意的是，实际过程中，卷积核的权重值会有正的值也会有负的值，这在卷积操作之前就可以知晓，当其权重值有负数的时候，由于二极管只能对电容器放电而不能将电容器充到比1.1V更高的电压，所以卷积需要进行2次，一次为正的权重的卷积，一行卷积完毕后紧接着一次为负的权重的绝对值的卷积，通过ADC转换后相减得到卷积核卷积的结果。

设此时某一卷积单元正在进行卷积操作，每次卷积时间相同，时长为T，则一次卷积结束后，电容器C1下极板的电荷为：

其中，U_rst表示卷积之前的电容器C1的下极板电压，C表示电容器C1的大小，w_ij表示第i个基本单元第j个光电探测器的权重值，I_dark表示暗电流，

M1表示卷积核设定的权重值与对应的光敏度的比值，k表示M1的倒数，I_total表示产生的光电流之和。I、J分别基本单元的总数和基本单元中光电探测器的总数。

由于光电探测管本身存在暗电流，且在光电探测管的参数Vds相同的情况下与背栅电压VG，光照无关。对于这样的情况，在一次卷积过程中采样两次，分别对权重值为正的部分与权重值为负的部分进行采样：

式中，Q₊表示表示在有光照条件定长卷积时间T后C1的电荷变化量，Q_-表示无光照条件下定长卷积时间T后C1的电荷变化量。

通过前后相减，计算电压的差值，便得到一次卷积的结果：

式中，ΔQ表示光电流卷积造成的电荷变化量ΔU表示光电流卷积造成的电压变化量。

若要得到每一次正权重的卷积结果和负权重的卷积结果，默认在光照条件并不影响光电探测管的偏置电压，则只需要预先采集一次无光条件一个卷积核的卷积结果，就可以得到因为暗电流(无光照时二极管的电流)引起的电荷改变量：

式中，Q₀表示因为暗电流(无光照时二极管的电流)引起的电荷改变量。

此后利用电荷改变量，得出每一次因为光电流引起的改变量：

ΔQ₊＝Q₊-Q₀ (3-9)

ΔQ_-＝Q_--Q₀ (3-10)

式中，ΔQ₊表示正卷积权重值对应的光电流引起的电荷变化量，ΔQ_-表示负卷积权重值对应的光电流引起的电荷变化量，Q₀表示因为暗电流(无光照时二极管的电流)引起的电荷改变量。

此电压差值通过ADC转换后计算得到，在曝光卷积时间固定的情况下，电荷Q₀只需要预先进行一次曝光并录入系统作为计算的常量。

本发明中，一个卷积单元的卷积操作(权重有负值的情况下)时序过程大致如图5所示。具体实施中，设每个时钟周期为6μs，占空比为50％。最大的曝光时间为5μs，数模转换模块ADC读取时间为0.8μs，电容复位的时间为10ns。

CLK表示时钟信号。参数，当CLK＝1，代表高电平信号；当CLK＝0，代表低电平信号。

U_n表示第n个卷积核下极板的电压，当U_n＝1.1，代表其处于高电平状态，其值为一个连续的值，代表卷积的结果。

CovSel_n表示第n个卷积单元的选通信号参数，当CovSel_n＝1，代表该卷积单元被选通，电容进行放电(在放电之前电容已经被复位到高电平)；当CovSel_n＝0，该卷积单元的通路处于断开状态。

CovSel_n+1表示第n+1个卷积单元的选通信号参数，当CovSel_n+1＝1，代表第n+1个卷积单元被选通；当CovSel_n+1＝0，代表第n+1个卷积单元的通路处于断开状态。

Selx_n表示第n行的行选通信号参数，当Selx_n＝1，代表该行所有像素单元一列总线相连的PMOS管被选通；当Selx_n＝0，代表该行所有像素单元一列总线相连的PMOS管被关断。

Selx_n+1表示示第n+1行的行选通信号参数，当Selx_n+1＝1，代表该行所有像素单元一列总线相连的PMOS管被选通；当Selx_n+1＝0，代表该行所有像素单元一列总线相连的PMOS管被关断。

RST_n表示第n个卷积单元的电容的复位管的选通信号参数，当RST_n＝1，代表所有电容被复位；当RST_n＝0，代表复位管断开。

READ表示读出电路的使能信号参数，当READ＝1，代表该卷积单元的读出电路的使能信号开启，电路的卷积结果在被读出；当READ＝0，代表读出电路的使能信号关闭

由于电容下极板的电压既起了记录卷积计算值的功能，也起了驱动数模转换模块ADC输出电路的功能，驱动电压必须高于一定的阈值，所以电压变化的范围不能过大，否则电压过低，无法驱动ADC输出。设每次曝光的电压变化范围最大为ΔU_max，设在所有光电探测管的光电流都为最大光敏度(VG＝0.2V)，以能承受极端情况，来计算最大曝光时间ΔT_expose：

其中，ΔT_expose表示最大曝光时间，ΔU_max表示最大的变化电压，C表示电容器C1的电容大侠，φ表示光电探测器的感光区域的光通量，A/W是一个单位，表示安培/瓦，R_max表示光电探测器的最大光敏度，

表示最大的光通量与光功率之间的转换系数，

为流明/瓦。

若将中ΔU_max取0.2V，C一律取100fF，在该值下最长曝光时间与光照度的关系：当光照度为130000lux的时候，最大的曝光时间小于10μs，但是当光照度小于10000lux，最大曝光时间在100μs以上。

如果对于图像传感器的处理速度有较高的要求，可适当地对入射光进行预处理，提高感光区域的光照度，也可以使用基本单元的可扩展模式，四个像素同时采集单色光以提高在低光照条件下的工作性能。

Claims (9)

1.一种基于二维材料的神经网络图像传感器阵列架构，其特征在于：

具有作为实现通过背栅电压调控像素光敏度的基本单元；

具有主要由若干个基本单元组成的用于实现阵列卷积运算的像素阵列电路；

具有用于多列卷积整流处理的卷积单元；

具有用于卷积运算结果输出读出的数模转换模块。

2.根据权利要求1所述的一种基于新型的二维材料WSe₂的神经网络图像传感器架构，其特征在于：

所述的基本单元以行、列方向阵列布置形成像素阵列电路，像素阵列电路连接到多个卷积单元，卷积单元连接数模转换模块，图像各个像素的数据输入到各个基本单元中卷积运算处理，经卷积单元卷积汇总处理后从数模转换模块输出卷积运算结果。

3.根据权利要求1或2所述的一种基于新型的二维材料WSe₂的神经网络图像传感器架构，其特征在于：

所述的基本单元主要由1个PMOS晶体管及完全相同的四个基于二维材料WSe₂的光电探测管组成，四个光电探测管的一端接地，另一端接PMOS晶体管K1的漏极，PMOS晶体管K1的源极连接到卷积单元，PMOS晶体管K1的栅极连接行选通控制信号；

各个所述的基本单元以在行、列方向上阵列布置，同一列的基本单元PMOS晶体管K1的源极均连接到同一条列总线上，同一行的基本单元中PMOS晶体管K1的栅极均连接到行选通控制信号；

所述的像素阵列电路中，基本单元阵列排布的列数为奇数，以一列上所有的基本单元作为基本单元列，在每个偶数序号列的基本单元列均对应设置一个卷积单元，且该卷积单元的输入端和对应的该偶数序号列的基本单元列的列总线相连；除了第一个卷积单元和第一列基本单元列的列总线连接以外，其余奇数序号列的基本单元列的列总线经二选一选通管与和基本单元列自身相邻的两个卷积单元相连。

4.根据权利要求3所述的一种基于新型的二维材料WSe₂的神经网络图像传感器架构，其特征在于：

每一个光电探测管的栅极事先预先连接背栅电压VG，通过背栅电压VG调控光电探测管的光敏度R，进而设置调整卷积运算的权重参数。

在通过背栅电压VG调控后，然后在实际卷积运算的工作中，光电探测管的栅极悬空，使得光电探测器在短路状态下工作，对经过输入的数据进行卷积运算。

5.根据权利要求3所述的一种基于新型的二维材料WSe₂的神经网络图像传感器架构，其特征在于：

每个卷积单元包括电容器C1、复位管K2、卷积选通管K3、PMOS晶体管P1、PMOS晶体管P2、NMOS晶体管N1和NMOS晶体管N2；复位管K2的漏极和源极并联在电容器C1的两端，复位管K2的源极接电源电压，PMOS晶体管P1和PMOS晶体管P2的源极以及NMOS晶体管N2的漏极均连接到复位管K2的漏极，PMOS晶体管P1的漏极经电流源接地，PMOS晶体管P1的栅极和漏极连接，PMOS晶体管P1和PMOS晶体管P2的栅极相互连接，PMOS晶体管P2的漏极、NMOS晶体管N1的漏极和NMOS晶体管N2的栅极相连接一起，NMOS晶体管N1的栅极、源极和NMOS晶体管N2的源极连接一起且接地，NMOS晶体管N2的源极和卷积选通管K3的源极连接，卷积选通管K3的漏极引出作为卷积单元的输入端，复位管K2的漏极引出作为卷积单元的输出端。

6.根据权利要求3所述的一种基于新型的二维材料WSe₂的神经网络图像传感器架构，其特征在于：

所述的二选一选通管主要由两个PMOS晶体管构成，两个PMOS晶体管分别为PMOS晶体管K4和PMOS晶体管K5，PMOS晶体管K4和PMOS晶体管K5的漏极均连接到基本单元列的列总线输出端，PMOS晶体管K4和PMOS晶体管K5的源极分别连接到两个卷积单元的输入端。

7.根据权利要求1所述的一种基于新型的二维材料WSe₂的神经网络图像传感器架构，其特征在于：

所有卷积单元以每两个卷积单元为一组，一组卷积单元连接到一个数模转换模块ADC，一组卷积单元中仅选通其中一个卷积单元输出卷积运算的结果到数模转换模块。

8.根据权利要求1所述的一种基于新型的二维材料WSe₂的神经网络图像传感器架构，其特征在于：

所述的数模转换模块ADC包括一个NMOS晶体管SF、一个NMOS晶体管EN和一个模数转换器，NMOS晶体管SF、NMOS晶体管EN和模数转换器依次连接，卷积单元的输出端信号输入到NMOS晶体管SF，经NMOS晶体管EN控制读取后经模数转换器输出。

9.根据权利要求1所述的一种基于二维材料的神经网络图像传感器阵列架构，其特征在于：

一个所述基本单元代表控制图像中的一个像素，各个基本单元阵列排布，且阵列排布的大小为图像的长*高；基本单元中的一个光电探测管代表了图像像素中的一个通道；以卷积核中一个像素的权重参数代表控制一个基本单元的工作，用卷积核一个像素中一个通道的权重值代表控制一个基本单元中一个光电探测管预先调控的背栅电压VG的大小，将像素的权重参数映射为光电探测管的光敏度R，对每个光电探测管通过背栅电压VG调控光敏度R，进而设置调整卷积运算的权重参数。

Images