CN101354511A - 液晶显示装置及电子设备 - Google Patents

液晶显示装置及电子设备 Download PDF

Info

Publication number
CN101354511A
CN101354511A CNA2008101301369A CN200810130136A CN101354511A CN 101354511 A CN101354511 A CN 101354511A CN A2008101301369 A CNA2008101301369 A CN A2008101301369A CN 200810130136 A CN200810130136 A CN 200810130136A CN 101354511 A CN101354511 A CN 101354511A
Authority
CN
China
Prior art keywords
liquid crystal
semiconductor layer
crystal indicator
transistor
cushion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008101301369A
Other languages
English (en)
Other versions
CN101354511B (zh
Inventor
黑川义元
池田隆之
长多刚
井上卓之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN101354511A publication Critical patent/CN101354511A/zh
Application granted granted Critical
Publication of CN101354511B publication Critical patent/CN101354511B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707—Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明的目的在于提供一种开口率提高的液晶显示装置及电子设备。本发明包括：具有绝缘表面的衬底；形成在衬底上的晶体管；以及电连接到晶体管的像素电极。该晶体管包括：栅电极；栅电极上的栅极绝缘层；栅极绝缘层上的具有微晶结构的半导体层；以及具有微晶结构的半导体层上的缓冲层。所述晶体管的沟道宽度W和晶体管的沟道长度L满足0.1≤W/L≤1.7的关系。

Description

液晶显示装置及电子设备
技术领域
本发明涉及液晶显示装置及电子设备。
背景技术
近年来，在具有绝缘表面的衬底上形成半导体薄膜，并且通过使用该半导体薄膜制造半导体装置的技术被广泛研究。使用上述的半导体薄膜的半导体装置可以使用于各种各样的领域，尤其是多用作图像显示装置的开关元件。
作为上述图像显示装置的开关元件，使用非晶半导体或多晶半导体。当使用非晶半导体时，有如下优点，即可以排除晶化等所需要的工序而将工序数抑制到最小限度，因此可以以廉价制造开关元件。另外，当使用多晶半导体时，有可以制造高性能的开关元件的优点。
作为使用开关元件的图像显示装置的实例，可以举出液晶显示装置或电致发光显示装置等。液晶显示装置是通过在像素电极和相对电极之间发生电位差，使液晶分子的取向变化来进行显示的装置。一般而言，像素设置有保持电容，以便一定时间保持显示时所需要的电位差。电致发光显示装置是通过对设置在电极之间的发光材料供给电荷，并且诱导载流子的发光复合来进行显示的装置。
在液晶显示装置中，像素的开口率是决定显示质量的重要条件之一。由于开口率的提高，亮度也提高，因此可以实现高对比度的显示。另外，由于开口率的提高，可以减少背光灯的输出。作为提高开口率的方法，例如有通过使用遮光膜形成保持电容的方法(例如参照专利文件1)。
作为半导体材料，除了非晶半导体或多晶半导体之外，还存在有微晶半导体。例如，微晶硅是与非晶硅相同，从前公知的材料。使用微晶硅的场效应晶体管，在1980年代已存在(例如，参照专利文件2)。然而，直到现在，与使用非晶硅的晶体管和使用多晶硅的晶体管相比，使用微晶硅的晶体管的实用化晚迟，只在学会等中散见其报告(例如，参照非专利文件1)。
[专利文件1]日本专利申请公开Hei 10-170961号公报
[专利文件2]美国专利第5,591,987号
[非专利文件1]Toshiaki Arai和其他，SID 07 DIGEST，2007，p.1370-1373
在液晶显示装置中，像素部的晶体管(下面也称为“像素晶体管”)被要求高电流驱动能力和低漏电流特。被要求高电流驱动能力的原因是，需要迅速地进行保持电容的充电及放电的缘故。被要求低漏电流特性是因为防止放掉存储在保持电容内的电荷的缘故。
当将非晶半导体使用于像素晶体管时，有如上所示那样可以以廉价制造的优点。另一方面，由于在非晶半导体中载流子的迁移率低，使用非晶半导体的晶体管的电流驱动能力也低。虽然通过将晶体管的沟道宽度变大，可以提高电流驱动能力，然而在此情况下晶体管的尺寸也变大，因此导致像素的开口率降低的问题。
当将晶体管的尺寸变大时，导致其他问题。例如，在晶体管的源区域或漏区域和栅布线(也称为栅电极)之间形成的电容(下面称为耦合电容)变大的问题。如图23所示那样，在电路图中，示出耦合电容2301和存储电容器2302在栅布线2303和液晶元件2304之间串联连接的状态。换言之，若栅布线2303的电位变动，则存储电容器2302的电位也变动。为了将图像质量保持为一定，需要使存储电容器2302的电位变动十分小，并且提高相对于耦合电容2301的存储电容器2302的比率，然而若使存储电容器2302变大，则开口率降低。另外，当晶体管的尺寸变大时，耦合电容2305也变大，因此源信号的钝化等也成为问题。
如上所述，当将非晶半导体使用于像素晶体管时，保持着所希望的性能提高开口率是非常困难的。
另一方面，当将多晶半导体使用于像素晶体管时，解决上述低的迁移率带来的问题。然而，制造液晶显示装置时使用的曝光装置的分辨率为几μm左右，因此不十分有效地利用多晶半导体的特性。而且，起因于其沟道宽度大于最适的尺寸，发生漏电流变大的问题。当漏电流大时，因为需要增大存储电容器，导致开口率的降低。另外，为了减小漏电流，有时改变设法，即将几个晶体管串联连接等，但是在此情况下开口率也降低。注意，与LSI等相比其分辨率低的原因在于使用于液晶显示装置的衬底(代表为玻璃衬底)有几十μm左右的弯曲。因此，在曝光大面积整体的情况下，必须将曝光装置的聚焦深度设定为深。
再者，在使用多晶半导体的情况下，存在有制造工序变复杂，而生产性降低的问题。
发明内容
鉴于上述问题，本发明的目的在于提供一种开口率提高的液晶显示装置及电子设备。
在本发明中，通过利用具有微晶结构的半导体(下面也称为“微晶半导体”)和非晶半导体的叠层结构制造晶体管。更具体而言，制造具有作为沟道形成区域使用微晶半导体，在该微晶半导体上层叠非晶半导体的结构的底栅型薄膜晶体管。由此，可以提供电流驱动能力高且漏电流特性低的晶体管。就是，通过将上述晶体管用作开关元件，可以提供开口率提高的液晶显示装置。
本发明的液晶显示装置之一，包括：具有绝缘表面的衬底；形成在衬底上的晶体管；以及电连接到晶体管的像素电极，其中上述晶体管具有栅电极；栅电极上的栅极绝缘层；栅极绝缘层上的具有微晶结构的半导体层；以及具有微晶结构的半导体层上的缓冲层，并且上述晶体管的沟道宽度W和上述晶体管的沟道长度L满足0.1≤W/L≤1.7的关系。
本发明的液晶显示装置之另一，包括：具有绝缘表面的衬底；形成在衬底上的晶体管；以及电连接到晶体管的像素电极，其中上述晶体管具有栅电极；栅电极上的栅极绝缘层；栅极绝缘层上的具有微晶结构的半导体层；以及具有微晶结构的半导体层上的缓冲层，并且上述晶体管的沟道宽度W为1μm以上且10μm以下(优选为1μm以上且5μm以下)。
另外，本发明的液晶显示装置之另一，包括：具有绝缘表面的衬底；形成在衬底上的晶体管；以及电连接到晶体管的像素电极，其中上述晶体管具有栅电极；栅电极上的栅极绝缘层；栅极绝缘层上的具有微晶结构的半导体层；以及具有微晶结构的半导体层上的缓冲层，并且对于晶体管的最小加工尺寸d和通过使用非晶半导体且制造为具有相等的电流驱动能力的晶体管的沟道宽度Wa，上述晶体管的沟道宽度W满足d≤W≤Wa的关系。注意，在上述结构中，沟道宽度Wa之外的条件与本发明的晶体管相等。
另外，本发明的液晶显示装置之另一，包括：具有绝缘表面的衬底；形成在衬底上的晶体管；以及电连接到晶体管的像素电极，其中上述晶体管具有栅电极；栅电极上的栅极绝缘层；栅极绝缘层上的具有微晶结构的半导体层；以及具有微晶结构的半导体层上的缓冲层，并且上述晶体管的沟道宽度W和上述晶体管的沟道长度L满足0.1≤W/L≤1.7的关系，并且至少在成为晶体管的沟道形成区域的具有微晶结构的半导体层上残留缓冲层。
本发明的液晶显示装置之另一，包括：具有绝缘表面的衬底；形成在衬底上的晶体管；以及电连接到晶体管的像素电极，其中上述晶体管具有栅电极；栅电极上的栅极绝缘层；栅极绝缘层上的具有微晶结构的半导体层；以及具有微晶结构的半导体层上的缓冲层，并且上述晶体管的沟道宽度W为1μm以上且10μm以下(优选为1μm以上且5μm以下)，并且至少在成为晶体管的沟道形成区域的具有微晶结构的半导体层上残留缓冲层。
另外，本发明的液晶显示装置之另一，包括：具有绝缘表面的衬底；形成在衬底上的晶体管；以及电连接到晶体管的像素电极，其中上述晶体管具有栅电极；栅电极上的栅极绝缘层；栅极绝缘层上的具有微晶结构的半导体层；以及具有微晶结构的半导体层上的缓冲层，并且对于晶体管的最小加工尺寸d和通过使用非晶半导体且制造为具有相等的电流驱动能力的晶体管的沟道宽度Wa，上述晶体管的沟道宽度W满足d≤W≤Wa的关系，并且至少在成为晶体管的沟道形成区域的具有微晶结构的半导体层上残留缓冲层。注意，在上述结构中，沟道宽度Wa之外的条件与本发明的晶体管相等。
另外，在上述结构中，缓冲层通过使用非晶半导体而形成。在成为晶体管的沟道形成区域的具有微晶结构的半导体层上，槽部形成在缓冲层中。
另外，通过应用上述液晶显示装置，可以提供各种各样的电子设备。
注意，在本说明书中没有特别的说明时，微晶半导体是指具有微晶结构的半导体。换言之，作为微晶半导体的结构要素也可以包含微晶结构以外。例如，根据成膜条件等，有时包含非晶结构。
注意，在本说明书中，“连接”包括“电连接”的意思。
另外，本说明书中的显示装置包括图像显示设备等的显示设备、照明装置等的光源等。另外，显示装置还包括配备有连接器诸如FPC(柔性印刷电路)、TAB(载带自动键合)胶带、TCP(载带封装)的模块；在TAB胶带或TCP的端部设置有印刷线路板的模块；以及以COG(玻璃上芯片)方式将IC(集成电路)直接安装到显示元件的模块等。
根据本发明，可以提供开口率提高的液晶显示装置。另外，通过应用该液晶显示装置，可以提供高质量的电子设备。
附图说明
图1A至1E是表示本发明的显示装置的制造工序的图；
图2A至2C是表示本发明的显示装置的制造工序的图；
图3A至3C是表示本发明的显示装置的制造工序的图；
图4A至4D是本发明的显示装置的平面图；
图5A至5D是本发明的显示装置的平面图；
图6A和6B是表示本发明的显示装置的实例的图；
图7A至7D是表示本发明的显示装置的制造工序的图；
图8是本发明的显示装置的截面图；
图9是本发明的显示装置的平面图；
图10是本发明的显示装置的平面图；
图11是本发明的显示装置的电路图；
图12是本发明的显示装置的截面图；
图13是本发明的显示装置的平面图；
图14是本发明的显示装置的平面图；
图15是本发明的显示装置的电路图；
图16是本发明的显示装置的截面图；
图17是本发明的显示装置的平面图；
图18是本发明的显示装置的截面图；
图19是本发明的显示装置的平面图；
图20是本发明的显示装置的截面图；
图21是本发明的显示装置的平面图；
图22A至22H是表示应用本发明的显示装置的电子设备的图；
图23是现有的显示装置的电路图。
具体实施方式
下面，将参照附图说明本发明的实施方式。但是，本发明不局限于以下说明，所属技术领域的普通人员可以很容易地理解一个事实就是其方式及详细内容在不脱离本发明的宗旨及其范围下可以被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在以下所示的实施方式所记载的内容中。另外，在以下说明的本发明的结构中，在不同附图中共同使用相同附图标记来表示相同部分。
实施方式1
在本实施方式中，对本发明的液晶显示装置的制造工序，尤其是薄膜晶体管的制造工序，使用图1A至6B进行说明。图1A至3C是在制造工序中的截面图，图4A至5D是在一个像素中的薄膜晶体管及像素电极的连接区域的平面图。图6A和6B是完成了的液晶显示装置的截面图及平面图。
注意，虽然作为平面图的结构可以举出各种各样的结构，但是在本实施方式中代表示出直线状地布置沟道形成区域、源区域、漏区域的结构的情况(参照图4A至4D)，以及沟道形成区域、源区域或漏区域的一方为U字型的结构的情况(参照图5A至5D)。当然本发明不局限于此。通过选择如图5A至5D那样的结构，不使开口率降低而可以确保一定的沟道宽度，因此这是优选的。另外，在本发明中，因为可以使沟道宽度十分小，所以通过使用如图4A至4D那样的直线状的结构，可以制造开口率极高的液晶显示装置。注意，图1A至3C的截面图对应于图4A至5D中的线A-B。
在使用微晶半导体的薄膜晶体管中，n沟道型的电流驱动能力比p沟道型的高。因此，n沟道型适合于像素部的晶体管，但本发明不局限于此。在本实施方式中，使用n沟道型的薄膜晶体管进行说明。
首先，在衬底100上形成栅电极102(参照图1A、4A、5A)。衬底100可以使用无碱玻璃衬底例如钡硼硅酸盐玻璃、铝硼硅酸盐玻璃、铝硅酸盐玻璃等、或陶瓷衬底等。若耐热性可承受，也、可以使用塑料衬底等。此外，还可以使用在不锈钢合金等金属衬底表面上设置绝缘层的衬底。衬底100的尺寸没有特别的限定，可以适当地采用320mm×400mm、370mm×470mm、550mm×650mm、600mm×720mm、680mm×880mm、730mm×920mm、1000mm×1200mm、1100mm×1250mm、1150mm×1300mm、1500mm×1800mm、1900mm×2200mm、2160mm×2460mm、2400mm×2800mm、或者2850mm×3050mm等的衬底。
使用钛、钼、铬、钽、钨、铝等金属材料或它们的合金材料来形成栅电极102。通过溅射法或真空沉积法形成导电层，并且使用掩模蚀刻该导电层来形成栅电极102。另外，也可以使用金、银、铜等导电纳米膏通过喷墨法喷出并焙烧来形成栅电极102。注意，也可以在衬底100和栅电极102之间设置上述金属材料的氮化物层。由此，可以提高栅电极102的紧密性。另外，也可以防止该金属材料扩散到半导体层。
注意，优选的是，将栅电极102加工为其端部具有锥形状。由此，可以防止当在栅电极102上形成半导体层或布线等时发生的断开。另外，在与形成栅电极102相同的工序中，也可以形成其他布线。注意，虽然在本实施方式中栅电极102采用单层结构，但是也可以采用两层以上的叠层结构。例如，既可以采用铝和钼的叠层结构，又可以采用铜和钼的叠层结构。另外，也可以使用氮化钛或氮化钽而代替钼。在采用叠层结构时，如上述那样通过采用以阻挡金属覆盖低电阻材料的结构，可以防止成为污染源的金属元素扩散到半导体层中。
接下来，在栅电极102上形成栅极绝缘层104a、栅极绝缘层104b(参照图1B)。作为栅极绝缘层104a、栅极绝缘层104b使用通过利用CVD法或溅射法等形成的氧化硅膜、氮化硅膜、氧氮化硅膜、氮氧化硅膜等即可。在本实施方式中，示出作为栅极绝缘层104a使用氮化硅或氮氧化硅，作为栅极绝缘层104b使用氧化硅或氧氮化硅的结构。注意，虽然在此栅极绝缘层采用两层结构，但是本发明不局限于此。既可以采用单层结构，又可以采用三层以上的叠层结构。
在此，氧氮化硅膜是指如下膜：在组成方面氧的含量(原子数)比氮的含量多，例如包含50原子％以上且70原子％以下的氧、0.5原子％以上且15原子％以下的氮、25原子％以上且35原子％以下的硅、0.1原子％以上且10原子％以下的氢。另外，氮氧化硅膜是指如下膜：在组成方面氮的含量(原子数)比氧的含量多，例如包含5原子％以上且30原子％以下的氧、20原子％以上且55原子％以下的氮、25原子％以上且35原子％以下的硅、10原子％以上且25原子％以下的氢。注意，上述范围是通过使用卢瑟福背散射光谱学法(RBS：RutherfordBackscattering Spectrometry))或氢前方散射法(HFS：HydrogenForward Scattering)测量的。另外，构成元素的含有比率为其总计不超过100原子％的值。
注意，也可以在形成栅极绝缘层104b时进行氢等离子体处理。通过对栅极绝缘层进行氢等离子体处理，可以促进微晶半导体层的结晶成长。这是因为氢等离子体处理可以终止在栅极绝缘层中存在的悬空键的缘故。如此，通过在形成栅极绝缘层104b时进行等离子体处理，可以提高所获得的微晶半导体层的特性。
之后，在栅极绝缘层104b上，按顺序形成微晶半导体层106、缓冲层108、添加有赋予一导电型的杂质元素的半导体层110(参照图1C)。
微晶半导体层106是包括非晶和结晶(包括单晶、多晶)之间的中间结构的半导体的膜。其晶粒大约为2nm以上且100nm以下。在微晶半导体的典型例子的微晶硅中，其拉曼光谱的峰值转移到比示出非晶硅的521cm-1低的频率一侧。即，微晶硅的拉曼光谱的峰值位于示出单晶硅的521cm-1和示出半晶硅的480cm-1之间。此外，也可以包含有至少1原子％或更多的氢或卤素，以便终止悬空键。再者，可以通过将氦、氩、氪、氖等的稀有气体元素包含在微晶半导体膜中而促进晶格畸变来获得稳定性提高的优质微晶半导体。
例如，通过使用频率为几十MHz至几百MHz的高频率等离子体CVD、频率为1GHz以上的微波等离子体CVD形成上述微晶半导体层106。可以将使用氢稀释以SiH4、Si2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4等为代表的硅化合物的气体用作原料气体。另外，也可以对上述硅化合物和氢添加选自氦、氩、氪、氖中的一种或多种稀有气体元素。注意，微晶半导体层106的厚度为2nm以上且50nm以下，优选为10nm以上且30nm以下。
注意，由于当示意性地不添加杂质元素时，微晶半导体层106呈现弱n型导电性。因此，也可以通过添加赋予p型的杂质元素，来控制阈值。在作为赋予p型的杂质元素使用硼的情况下，该硼的浓度例如优选为1×1014atoms/cm3以上且6×1016atoms/cm3以下。
缓冲层108是包括非晶半导体的层，它可以通过使用SiH4、Si2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4等的硅化合物的气体并采用等离子体CVD法来形成。另外，也可以利用选自氦、氩、氪、氖中的一种或多种的稀有气体元素稀释上述硅化合物的气体而使用。而且，既可以通过添加氢形成包含氢的非晶半导体层，又可以通过添加氮或氨形成包含氮的非晶半导体层。或者也可以使用包含氟、氯、溴、或碘的气体(F2、Cl2、Br2、I2、HF、HCl、HBr、HI等)，来形成包含氟、氯、溴、或碘的非晶半导体层。
另外，也可以通过使用将非晶半导体用作靶子的溅射法来形成缓冲层108。作为溅射时的气氛优选为氢气氛、或稀有气体气氛，但是不局限于此。而且，也可以通过添加氨、氮、或N2O形成包含氮的非晶半导体层。另外，也可以通过添加包含氟、氯、溴、或碘的气体(F2、Cl2、Br2、I2、HF、HCl、HBr、HI等)形成包含氟、氯、溴、或碘的非晶半导体层。
也可以作为缓冲层108在微晶半导体层106的表面形成非晶半导体层之后，对该非晶半导体层的表面使用氢等离子体、氮等离子体、或卤等离子体等进行处理，以使非晶半导体层的表面氢化、氮化、或卤化。
缓冲层108的厚度为100nm以上且500nm以下，优选为150nm以上且400nm以下，更优选为200nm以上且300nm以下。缓冲层108形成为较厚，以便在之后的源区域及漏区域的形成工序(蚀刻)中，使该缓冲层108的一部分残留。通过使缓冲层108残留，可以减小薄膜晶体管的漏电流(也称为“截止电流”)。另外，通过将缓冲层残留在微晶半导体层上，可以防止其一部分用作沟道形成区域的微半导体层106的氧化，而获得良好特性。注意，重叠于微晶半导体层和源区域或漏区域的区域的缓冲层具有上述膜厚(100nm以上且500nm以下，优选为150nm以上且400nm以下，更优选为200nm以上且300nm以下)，并且影响到绝缘耐压的提高。
注意，为了十分得到截止电流减小的效果，需要在缓冲层108中形成磷等赋予n型的杂质元素和硼等赋予p型的杂质元素同时不存在的区域。这是因为在这种杂质元素同时存在的情况下，形成复合中心而发生漏电流的缘故。尤其是，在形成n沟道型的薄膜晶体管的情况下，会有如下情况，即在缓冲层108上形成添加有赋予n型的杂质元素的半导体层110，且在微晶半导体层106中为了控制阔值电压而添加有赋予p型的杂质元素。因此例如需要示意性地形成杂质元素不存在的区域。
在形成n沟道型的薄膜晶体管的情况下，作为对添加有赋予一导电型的杂质元素的半导体层110添加的杂质元素，例如可以使用磷。另外，在形成p沟道型的薄膜晶体管的情况下，作为杂质元素，例如可以使用硼。添加有赋予一导电型的杂质元素的半导体层110优选形成为具有2nm以上且50nm以下(优选为10nm以上且30nm以下)左右的膜厚。作为制造方法可以利用对原料气体添加含有杂质元素的气体(如PH3或B2H6)的等离子体CVD法等。
接下来，在添加有赋予一导电型的杂质元素的半导体层110上形成掩模112(参照图1D)。注意，既可以连续地形成栅极绝缘层104a、栅极绝缘层104b、微晶半导体层106、以及缓冲层108，又可以连续地形成栅极绝缘层104a、栅极绝缘层104b、微晶半导体层106、缓冲层108、以及添加有赋予一导电型的杂质元素的半导体层110。通过不接触于大气且连续地形成至少栅极绝缘层104a、栅极绝缘层104b、微晶半导体层106、以及缓冲层108，可以将各界面保持为清洁的状态。注意，可以通过光刻法或喷墨法形成掩模112。
接下来，通过使用掩模112蚀刻微晶半导体层106、缓冲层108、添加有赋予一导电型的杂质元素的半导体层110，来形成微晶半导体层114、缓冲层116、添加有赋予一导电型的杂质元素的半导体层118(参照图1E)。注意，图1B相当于图4B或图5B的线A-B的截面图。
在此，通过将微晶半导体层114、缓冲层116、以及添加有赋予一导电型的杂质元素的半导体层118的端部蚀刻为锥形状，可以防止添加有赋予一导电型的杂质元素的半导体层118和微晶半导体层114的接触。在本发明中，当添加有赋予一导电型的杂质元素的半导体层118和微晶半导体层114接触时，缓冲层116的效果不大。由此，如上所述那样的对策是非常有效的。注意，上述锥形状的锥角为30°以上且90°以下，优选为45°以上且80°以下。
接下来，在添加有赋予一导电型的杂质元素的半导体层118及栅极绝缘层104b上按顺序层叠形成导电层120a、导电层120b、导电层120c(参照图2A)。注意，在本实施方式中形成三层结构的导电层，但是本发明不局限于此。既可以采用单层结构或两层结构，又可以采用四层以上的叠层结构。
作为可以使用于导电层120a、导电层120b、导电层120c的材料，可以举出选自钽(Ta)、钨(W)、钛(Ti)、钼(Mo)、铝(Al)、金(Au)、银(Ag)、铜(Cu)、铬(Cr)、钕(Nd)中的元素、或以上述元素为主要成分的合金材料或化合物材料等。也可以使用以掺杂有磷等杂质元素的多晶硅为代表的半导体材料或AgPdCu合金等。作为制造方法，可以举出溅射法、真空沉积法、等离子体CVD法等。在本实施方式中示出将钼用于导电层120a、导电层120c，将铝用于导电层b的情况，也可以采用其他结构。例如，可以采用导电层120a、将钛用于导电层120c、将铝用于导电层120b的结构。
注意，也可以通过使用导电纳米膏的丝网印刷法或喷墨法等形成导电层120a、导电层120b、导电层120c。
之后，在导电层120a、导电层120b、导电层120c上形成掩模122。掩模122可以与掩模112同样地形成。
接下来，通过使用掩模122蚀刻导电层120a、导电层120b、导电层120c形成用作源电极或漏电极的导电层124a、导电层124b、导电层124c以及用作源电极或漏电极的导电层126a、导电层126b、导电层126c(参照图2B)。在本实施方式中，通过湿蚀刻形成导电层124a、导电层124b、导电层124c、导电层126a、导电层126b、导电层126c。与干蚀刻相比，湿蚀刻是各向同性的蚀刻，因此掩模122的端部128a与导电层124a、导电层124b、导电层124c的端部128b不一致，并且掩模122的端部130a与导电层126a、导电层126b、导电层126c的端部130b不一致。
接下来，通过使用掩模122蚀刻添加有赋予一导电型的杂质元素的半导体层118以及缓冲层116，形成源区域或漏区域132、源区域或漏区域134、缓冲层136(参照图2C)。之后，去除掩模122。注意，缓冲层136是缓冲层116的一部分被蚀刻的，并且它覆盖微晶半导体层114的表面。
通过蚀刻形成的的缓冲层136具有槽部，该槽部的端部形成与源区域或漏区域132的端部大致连续的面。另外，上述槽部形成在与掩模122的开口部大致一致的区域。
如上所述那样，通过具有缓冲层136，可以减小薄膜晶体管的漏电流(也称为“截止电流”)。这是因为在截止时，载流子的路径(path)的主要部分形成在缓冲层136中的缘故。注意，在导通时，只有微晶半导体层用作沟道，而在缓冲层136中不形成载流子的路径。注意，通过在缓冲层136上设置槽部，与不设置槽部的情况相比，可以减小漏电流。这是因为形成槽部时，泄漏路径与此对应地变长。另外，通过完全去除添加有赋予一导电型的杂质元素的半导体层118，可以减小由于残渣所包含的杂质元素等的漏电流。另外，由于在缓冲层的槽部分中存在的氢、氟等，可以防止氧等的杂质元素侵入到微晶半导体层。另外，通过使缓冲层136存在于微晶半导体层114上，可以防止用作沟道形成区域的微晶半导体层114的氧化而获得良好特性。
缓冲层136也具有防止寄生沟道的效果。另外，缓冲层136也用作当蚀刻添加有赋予一导电型的杂质元素的半导体层118时的停止层。注意，当不设置缓冲层136时，由于蚀刻时的自由基反应，微晶半导体层114氧化而导致迁移率的降低、亚阈值(S值)的增大等。当为了防止氧化采用缓冲层136时，优选使用氢化的非晶半导体材料，尤其是a-Si:H(氢化非晶硅)。这是因为以氢终止表面，所以可以抑制氧化的缘故。
另外，源区域或漏区域132的端部138与导电层124a、导电层124b、导电层124c的端部128b不一致，并且源区域或漏区域134的端部140与导电层126a、导电层126b、导电层126c的端部130b不一致。端部128b及端部130b的内侧存在端部138及端部140。
注意，图2C相当于图4C或图5C的线A-B的截面图。从图4C或图5C也可知，端部128b及端部130b位于端部138及端部140的外侧。另外，源电极或漏电极中的一方也用作源布线或漏布线。
通过上述工序，可以形成作为沟道形成区域具有微晶半导体层114，并且在该微晶半导体层114上具有缓冲层136的薄膜晶体管142。
接下来，覆盖薄膜晶体管142地形成绝缘层144(参照图3A)。绝缘层144可以与栅极绝缘层104a或栅极绝缘层104b同样地形成。注意，绝缘层144是防止悬浮于大气中的有机物或金属、水等的杂质的侵入的，因此优选为致密的膜。
接下来，在绝缘层144中形成接触孔，并且形成在该接触孔中接触于导电层124c的像素电极146(参照图3B)。注意，图3B相当于图4D或图5D的线A-B的截面图。
像素电极146可以使用具有透光性的导电材料如含有氧化钨的铟氧化物、含有氧化钨的铟锌氧化物、含有氧化钛的铟氧化物、含有氧化钛的铟锡氧化物、铟锡氧化物(下面称为“ITO”)、铟锌氧化物、或添加了氧化硅的铟锡氧化物等。
此外，也可以使用包含导电高分子(也称为“导电聚合体”)的导电组成物形成像素电极146。导电组成物的在薄膜中的薄层电阻优选为10000Ω/sq.以下。另外，在作为具有透光性的像素电极层形成薄膜的情况下，当波长为550nm时的透光率优选为70％以上。另外，所包含的导电高分子的电阻率优选为0.1Ω·cm以下。
作为上述导电高分子，可以使用所谓的π电子共轭体系导电高分子。例如，可以举出聚苯胺及其衍生物、聚吡咯及其衍生物、聚噻吩及其衍生物、或者这些的共聚体等。
虽然在本实施方式中制造具有端部128b与端部138以及端部130b与端部140不一致的结构的晶体管，然而也可以采用这些端部一致的结构。在图3C中示出具有这些端部一致的形状的薄膜晶体管的截面图。为了如图3C那样将端部的形状为一致，利用各向异性强的干蚀刻即可。通过以用作源电极或漏电极的导电层124a、导电层124b、导电层124c以及用作源电极或漏电极的导电层126a、导电层126b、导电层126c为掩模而利用并且蚀刻添加有赋予一导电型的杂质元素的半导体层，也可以实现端部一致的形状。
在设置取向膜等之后，通过进行相对衬底的贴合、液晶的封装、各种驱动电路的安装等，来完成液晶显示装置(参照图6A和6B)。图6A是液晶显示装置的平面图，图6B是图6A的沿线C-D的截面图。注意，在图6A和6B中，为了方便起见，省略晶体管的叠层结构的一部分。
在图6A和6B所示的液晶显示装置中，以围绕在衬底600上的像素部602和扫描线驱动电路604的方式设置有密封剂606。另外，在像素部602和扫描线驱动电路604上设置有相对衬底608。换言之，由衬底600、密封剂606、以及相对衬底608密封像素部602、扫描线驱动电路604、以及液晶610。另外，在衬底600上的与由密封剂606围绕的区域中不同的区域安装有另行准备的由单晶半导体或多晶半导体形成的信号线驱动电路612。在图6B中例示包括于信号线驱动电路612中的晶体管614。
在衬底600上的像素部602和扫描线驱动电路604具有多个薄膜晶体管。在图6B中例示包括于像素部602中的薄膜晶体管616。薄膜晶体管616相当于使用微晶半导体的薄膜晶体管，可以通过上述工序制造。
另外，为了控制像素电极618和相对电极620之间的间隙(单元间隙)，设置有球状的间隔物622。也可以采用通过选择性地蚀刻绝缘层获得的间隔物而代替球状的间隔物。
供给给扫描线驱动电路604和信号线驱动电路612的各种信号通过引导布线624和引导布线625从FPC628供给。另外，在引导布线626上形成连接端子630，并且FPC628与连接端子630通过各向异性导电材料632电连接。注意，虽然在本实施方式中，连接端子630由与像素电极618相同的导电层形成，并且引导布线624和引导布线626由与布线634相同的导电层形成，但是本发明不局限于此。
注意，虽然在图6A和6B中未图示，但是本发明的液晶显示装置具有取向膜和偏振片，而且也可以具有颜色滤光片(下面，也称为着色膜)或遮光膜等。
注意，虽然图6A和6B示出另行形成信号线驱动电路612且安装到衬底600的实例，但是本发明不局限于此。根据晶体管的特性也可以集体形成信号线驱动电路。当然，也可以采用另行形成扫描线驱动电路的结构。另外，也可以采用另行形成并安装信号线驱动电路的一部分或扫描线驱动电路的一部分的结构。
如上所述，根据本发明提供以微晶半导体为像素晶体管的沟道形成区域而利用的液晶显示装置。注意，上述晶体管和液晶显示装置的结构只不过是一个实例，本发明不局限于此。
注意，使用于本发明的液晶显示装置的晶体管的沟道宽度W为最小加工尺寸d以上。在此，最小加工尺寸d是指在晶体管中的接触部分的宽度、沟道长度、布线宽度等之中最小的尺寸。换言之，使用于本发明的液晶显示装置的晶体管被形成为满足d≤W的关系。这是因为使用微晶半导体的晶体管的沟道宽度不受到由于曝光装置的分辨率的限制的缘故。
另外，沟道宽度W的上限可以参照在通过使用非晶半导体形成的具有相等的电流驱动能力的晶体管的沟道宽度Wa。就是说，沟道宽度W使用沟道宽度Wa规定为W≤Wa。这是因为如下缘故：在微晶半导体中的载流子的迁移率比在非晶半导体中的载流子的迁移率高，并且与使用非晶半导体的情况相比，在将晶体管制造为具有相等的电流驱动能力的情况下，其沟道宽度小。在此，需要注意如下一点，就是关于作为比较对象的使用非晶半导体的晶体管的沟道宽度Wa以外的条件，设定为与本发明的晶体管相同。
另外，在使用于本发明的液晶显示装置的晶体管中，其沟道宽度W和沟道长度L满足0.1≤W/L≤2.0(或0.1≤W/L＜2.0)，优选为0.1≤W/L≤1.5，更优选为0.1≤W/L≤1.0的关系。在此，在将使用非晶半导体的晶体管用于液晶显示装置的像素的情况下，沟道宽度Wa和沟道长度La成为20≤Wa≤100、3≤La≤10(单位都是μm)左右。就是说，2.0≤Wa/La≤33.3左右。另一方面，在将使用本发明的微晶半导体的晶体管用于液晶显示装置的像素的情况下，1≤W≤5、3≤L≤10(单位都是μm)左右。换言之，0.1≤W/L≤1.7左右。
注意，在将使用多晶半导体的晶体管使用于液晶显示装置的像素的情况下，由于曝光装置的分辨率，沟道宽度Wp受到的限制大。换言之，制造十分发挥多晶半导体的性能的像素晶体管是很困难的。当考虑迁移率等时，虽然在使用多经半导体的晶体管的沟道长度Lp和使用非晶半导体的晶体管的沟道长度为相等(3≤Lp≤10)的条件下，Wp≤0.5是适当的条件且满足Wp/Lp≤0.6，但是如此算出来的Wp/Lp的值是不现实性的且没有大的意义。
另外，在使用于本发明的液晶显示装置的晶体管中，若更具体地规定沟道宽度W，设为1μm以上且10μm以下(更优选为1μm以上且5μm以下)即可。也可以以曝光装置的分辨率的极限为下限，并且以‘曝光装置的分辨率的极限+5μm’左右为上限而规定沟道宽度。
一般来说，在将使用非晶半导体的晶体管采用于液晶显示装置的情况下，以其沟道宽度为20μm以上且100μm以下的方式制造晶体管。这样将沟道宽度设定为大是因为非晶半导体的载流子的迁移率低的缘故。然而，在采用大沟道宽度的情况下，晶体管的尺寸也变大，并且耦合电容也变大，所以如上所述发生开口率降低的问题。在这点上，因为在本发明中，通过使用与非晶半导体相比载流子的迁移率高的微晶半导体来制造晶体管，所以与使用非晶半导体的情况相比，可以将沟道宽度变得十分小。就是说，可以解决耦合电容的问题，并且提高开口率。
另外，与使用微晶半导体的晶体管相比，在使用多晶半导体的晶体管中载流子的迁移率高，所以在理论上可以将沟道宽度变小于微晶半导体。然而，当制造液晶显示装置时使用的曝光装置的分辨率为几μm左右(例如3μm)，因此，实际上不能采用小于分辨率的沟道宽度。从而，采用多晶半导体采作为液晶显示装置的像素晶体管的优点少。相反地，因为多晶半导体的导电率高，所以使用多晶半导体的晶体管在关断时的漏电流多。因此，为了预定的时间保持当显示时必要的电荷，需要将存储电容变大。换言之，当使用多晶半导体时开口率也降低。另外，在为了降低漏电流将晶体管串联连接的情况下，开口率也降低。
从这一点来看，在使用微晶半导体的晶体管中，对于液晶显示装置，被要求的电流和沟道宽度的关系最合适，而可以提供具有最大的开口率的液晶显示装置。
另外，使用本发明的微晶半导体的晶体管在沟道形成区域的微晶半导体层上层叠缓冲层(非晶半导体层)。因此，主要的渗漏路径(leakpath)形成在导电率低的缓冲层(非晶半导体层)一侧，而可以进一步降低漏电流。换言之，可以将存储电容进一步变小，因此可以提高开口率。
缓冲层也有其他多个效果。作为一个实例，可以举出防止沟道形成区域的微晶半导体的氧化的效果。作为另一个实例，可以举出防止杂质元素侵入到微晶半导体中的效果。由于这些效果，可以减低每个晶体管的特性的不均匀性，所以当制造液晶显示装置时不一定必须考虑晶体管的不均匀性。就是说，没必要为了防止晶体管的不均匀性导致的影响而设置从容的设计。在电荷保持的观点来看，在从容地确保存储电容的现有情况下，该裕度也不用了。因此，可以将存储电容变小，从而可以提高开口率。
另外，在降低晶体管的不均匀性的方面上，微晶半导体所具有的特性非常优越。因为多晶半导体的每个晶粒的尺寸不同，而且通过使用多晶半导体制造的晶体管的沟道形成区域由少数的晶粒形成，所以每个晶体管的特性的不均匀性容易变大。另一方面，因为微晶半导体的晶粒的尺寸相似，而且晶体管的沟道形成区域由多数的晶粒形成，所以可以降低晶体管的特性的不均匀性。
实施方式2
在本实施方式中，制造对通过将激光束照射到微晶半导体层改善结晶性的晶体管的方法，使用图7A至7D进行说明。
首先与实施方式1同样，在衬底上形成栅电极。其次，以覆盖栅电极的方式形成栅极绝缘层(未图示)。然后，在栅极绝缘层700上形成微晶半导体层(参照图7A)。
如上所述，当在栅极绝缘层700上利用等离子体CVD法等形成微晶半导体层时，有时在栅极绝缘层700和形成的半导体层702的界面近旁形成包含较多的非晶成分的区域(在此称为“界面区域704”)。另外，在通过使用等离子体CVD法等形成厚度为10nm以下的极薄的微晶半导体层的情况下，获得其晶粒均匀的半导体层是困难的。在此情况下，下面所示的照射激光束的处理很有效。
在形成半导体层702之后，从半导体层702的上方(与界面区域704相反面的方向)照射半导体层702不熔融的程度的能量密度的激光束(参照图7B)。该激光处理(Laser Procss；下面也称为“LP”)不通过辐射加热熔融半导体层702而进行固相结晶成长。换言之，该处理是利用沉积了的半导体层702不成为液相的临界区域的结晶成长法，在该方面的意义上，也可以称为“临界成长”。
图7C示出照射激光束之后的截面。作为激光束优选使用400nm以下的波长的受激准分子激光束、YAG激光或YVO4激光的二次谐波(波长为532nm)至四次谐波(波长为266nm)。虽然可以使用其波长为相同程度的其他激光束，但是为了提高生产率优选使用如上所述的高输出激光。将该激光束使用光学系统聚光为线状或点状，而调节为半导体层702不熔融的能量密度并照射。因为激光束聚光到半导体层702不熔融的能量密度(就是低能量密度)，所以可以扩大激光束的照射面积。换言之，即使大面积的衬底，也可以短时间内进行处理。
激光束可以作用到界面区域704。因此，以存在于半导体层702的表面近旁(在附图中的上方的面)的结晶为晶核，从该表面向界面区域704进行固相结晶成长而成长大致柱状的结晶。可以说，由LP处理的固相结晶成长不是用于扩大晶粒的，而是用于改善在半导体层的厚度方向的结晶性且调整晶粒的。
在此情况下，通过将照射的激光束的形状设为特长矩形(线状)，例如可以以一次的扫描处理730mm×920mm的玻璃衬底上的半导体层。在使用受激准分子激光等的脉冲激光的情况下，将重叠线状激光束的比率(重叠比率)设定为0％以上且90％以下(优选为0％以上且67％以下)而进行扫描。由此，可以缩短每一个衬底的处理时间而在生产率方面有利。激光束的形状不局限于线状，通过采用面状也可以进行相同的处理。另外，本实施方式的LP处理不局限于上述玻璃衬底的尺寸，可以应用于各种尺寸的玻璃衬底。
上述临界成长的特征在于不形成在通过使用现有的激光处理形成的多晶半导体(所谓的低温多晶硅)中呈现的表面上的凹凸(称为脊(ridge)的突出状体)，而在LP处理之前及之后半导体表面的平滑性仍然良好。如本实施方式所示那样通过对成膜之后的微晶半导体层照射激光束来获得的结晶半导体层706的膜质不同于通过成膜获得的微晶半导体层的膜质。另外，其成长机理和膜质与通过进行导电加热来改善其质量的微晶半导体不同。
在本说明书中，在对成膜之后的微晶半导体层进行LP处理来获得的结晶性半导体之中，特别使用硅的情况称为LPSAS(Laser ProcessSemi Amorphous Silicon)。注意，虽然与已知的微晶硅相比，LPSAS是具有更良好的特性的半导体，但是LPSAS仍然也是微晶硅之一种。因此，在本说明书中，“微晶硅”是指现有的微晶硅和LPSAS的双方，仅在特别需要区别的情况下分别使用“现有的微晶硅”和“LPSAS”。与此相同，“微晶半导体”包括已知的微晶半导体和进行LP处理的结晶性半导体的双方。
接着，在结晶半导体层706上形成缓冲层708。注意，在作为缓冲层708形成a-Si:H(氢化非晶硅)的情况下，因为氢供给给结晶半导体层706，所以可以获得与将结晶半导体层706晶化的情况相同的效果。换言之，通过在结晶半导体层706上形成a-Si:H层，可以将氢扩散到结晶半导体层706而终止悬空键。另外，a-Si:H层利用等离子体CVD法且以300℃以上且400℃以下的温度形成即可。
之后的工序与实施方式1相同，因而在此省略。
通过使用在本实施方式中形成的进行LP处理的半导体如LPSAS等可以进一步提高晶体管的电特性。
本实施方式可以与实施方式1适当地组合而使用。
实施方式3
在本实施方式中，对具有实施方式1及实施方式2所示的薄膜晶体管(以下，也称为“TFT”)的液晶显示装置的详细结构，使用图8至图21进行说明。使用于图8至图21的液晶显示装置的薄膜晶体管可以与实施方式1及实施方式2所示的薄膜晶体管相同地制造。
首先，对VA(Vertical Alignment；垂直配向)方式的液晶显示装置进行说明。VA方式是一种控制液晶显示面板的液晶分子的排列的方式。VA方式的液晶显示装置是当不被施加电压时液晶分子的长轴排列为垂直于面板表面的方式。在本实施方式中，尤其设法将像素(pixel)分割为几个区域(亚像素：subpixel)，并且当施加电压时使分子在多个不同的方向上排列。上述方法称为多畴(multi-domain)化或多畴设计。下面，对多畴化了的VA方式的液晶显示装置进行说明。
在图8至图10中示出多畴化了的VA方式的液晶显示装置的一个实例。图8是截面图，图9是形成有像素电极的衬底一侧的平面图，并且图10是形成有相对电极的衬底一侧的平面图。注意，图8对应于沿着图9的线E-F的截面。在下面说明中，参照这些附图进行说明。
图8示出将形成有TFT828、连接到它的像素电极824、以及保持电容部830的衬底800与形成有相对电极840等的相对衬底801重叠并注入有液晶的状态。
在相对衬底801中的形成隔离物842的位置上形成有遮光膜832、第一着色膜834、第二着色膜836、第三着色膜838、以及相对电极840。通过该结构，使用来控制液晶的取向的突起844的高度和隔离物842的高度不同。在像素电极824上形成取向膜848，与此相同地，在相对电极840上也形成取向膜846。在该取向膜之间形成有液晶层850。
虽然在此作为隔离物842示出柱状隔离物，但是也可以散布球状的珠状隔离物。再者，也可以在形成在衬底800上的像素电极824上形成隔离物842。
在衬底800上形成有TFT828、连接到它的像素电极824、以及保持电容部830。像素电极824通过接触孔823与布线818连接，该接触孔823分别贯通第一绝缘膜820和第二绝缘膜822。可以适当地使用实施方式1或实施方式2所示的薄膜晶体管作为TFT828。保持电容部830由电容布线804、栅极绝缘膜806、以及电容电极817构成，该电容布线804与TFT828的栅极布线802相同地形成，并且该电容电极817与布线816、818相同地形成。
通过像素电极824、液晶层850、以及相对电极840彼此重叠形成液晶元件。
图9示出衬底800上的结构。通过使用实施方式1所示的材料可以形成像素电极824。在像素电极824中设置槽缝825。槽缝825用来控制液晶的取向。
图9所示的TFT829、连接到它的像素电极826、以及保持电容部831分别可以与TFT828、连接到它的像素电极824、以及保持电容部830相同地形成。TFT828和TFT829都与布线816电连接。该液晶显示装置的像素(pixel)由像素电极824和像素电极826构成。像素电极824和像素电极826是亚像素(subpixel)。
图10示出相对衬底一侧的结构。在遮光膜832上形成有相对电极840。相对电极840优选使用与像素电极824相同的材料形成。在相对电极840上形成有控制液晶的取向的突起844。另外，根据遮光膜832的位置形成有隔离物842。
图11示出该像素结构的等效电路。TFT828和TFT829都与栅极布线802、布线816连接。在此情况下，通过使电容布线804和电容布线805的电位不同，可以使液晶元件851和液晶元件852的工作不同。换言之，通过分别控制电容布线804和电容布线805的电位，可以精密地控制液晶的取向来扩大视角。
当对设置有槽缝825的像素电极824施加电压时，在槽缝825的近旁产生电场应变(倾斜电场)。通过该槽缝825和相对衬底801一侧的突起844以彼此咬合的方式配置并产生倾斜电场，来使每个部分中的液晶取向的方向不同。由此，可以扩大液晶显示面板的视角。
接下来，对与上述不同的VA方式的液晶显示装置，使用图12至图15进行说明。
图12和图13示出VA方式的液晶显示装置的一个实例。图12是截面图，图13是形成有像素电极的衬底一侧的平面图，另外，图14是形成有相对电极的衬底一侧的平面图。注意，图12对应于图13的线G-H的截面。在下面说明中，参照上述两个附图进行说明。
在此说明的液晶显示装置具有在一个像素中存在多个像素电极，且TFT连接到各个像素电极的结构。每个TFT构成为由不同的栅极信号驱动。换言之，具有在多畴化了的像素中独立地控制施加到每个像素电极的信号的结构。
接着，说明衬底1200上的结构。像素电极1224通过接触孔1223与TFT1228的布线1218连接。另外，像素电极1226在接触孔1227中与TFT1229的布线1219连接。在像素电极1224及像素电极1226上形成有取向膜1248。TFT1228的栅极布线1202和TFT1229的栅极布线1203彼此分离，以便可以应用不同的栅极信号。另一方面，在TFT1228和TFT1229中共同使用用作数据线的布线1216。可以适当地使用实施方式1或实施方式2所示的薄膜晶体管作为TFT1228和TFT1229。另外，在与栅极布线1202和栅极布线1203相同的层中形成有电容布线1290。
像素电极1224和像素电极1226的形状不同，并且由槽缝分离。以围绕放大为V字形的像素电极1224的外侧的方式形成像素电极1226。通过根据TFT1228和TFT1229使施加到像素电极1224和像素电极1226的电压的时序不同，控制液晶的取向。
图15示出该像素结构的等效电路。TFT1228与栅极布线1202连接，而TFT1229与栅极布线1203连接。通过将不同的栅极信号提供到栅极布线1202和栅极布线1203，可以使TFT1228和TFT1229的工作时序不同。
相对衬底1201形成有遮光膜1232、着色膜1236、相对电极1240和取向膜1246。另外，在着色膜1236和相对电极1240之间形成有平坦化膜1237，以防止液晶的取向无序。相对电极1240是在不同的像素之间共通使用的电极，并形成有槽缝1241。通过将像素电极1224、液晶层1250、以及相对电极1240彼此重叠形成液晶元件。另外，通过将像素电极1226、液晶层1250、以及相对电极1240彼此重叠形成液晶元件。
通过将槽缝1241、像素电极1224与像素1226一侧的槽缝以彼此咬合的方式配置并产生倾斜电场，来使每个部分中的液晶取向的方向不同(参照图14)。因此，可以扩大液晶显示面板的视角。
接下来，进行说明横向电场方式的液晶显示装置。横向电场方式是通过对液晶分子施加水平方向的电场来驱动液晶，且显示灰度的方式。根据该方式，可以将视角扩大到大约180度。关于采用横向电场方式的液晶显示装置进行以下说明。
图16示出将形成有TFT1628和连接到它的第二像素电极1624的衬底1600与相对衬底1601彼此重叠，且注入液晶的状态。相对衬底1601形成有遮光膜1632、着色膜1636、平坦化膜1637、以及取向膜1660。因为第一像素电极1607及第二像素电极1624设置在衬底1600一侧，所以并不需要特别在相对衬底1601一侧设置电极。在第二像素电极1624上形成有取向膜1661。在衬底1600和相对衬底1601之间形成有液晶层1650。
在衬底1600上形成第一像素电极1607、连接到第一像素电极1607的电容布线1604和TFT1628。作为第一像素电极1607可以使用与实施方式1所示的像素电极相同的材料。另外，第一像素电极1607形成为大致适合像素的形状的形状。注意，在第一像素电极1607及电容布线1604上形成栅极绝缘膜1606。
在栅极绝缘膜1606上形成TFT1628的布线1616、布线1618。布线1616是在液晶显示面板中传达视频信号的数据线，在用作布线的同时，与源区域1610连接，成为源电极和漏电极中的一方。布线1618成为源电极和漏电极中的另一方，也用作使TFT1628与第二像素电极1624连接的布线。
在布线1616、布线1618上形成有绝缘膜1620。另外，在绝缘膜1620上形成有通过形成在绝缘膜1620中的接触孔连接到布线1618的第二像素电极1624。作为第二像素电极1624可以使用与实施方式1所示的像素电极相同的材料。
如上所述，在衬底1600上形成TFT1628和连接到它的第二像素电极1624。注意，存储电容器由第一像素电极1607、第二像素电极1624、栅极绝缘膜1606和绝缘膜1620形成。
图17是示出像素电极等的结构的平面图。另外，图16是图17的沿着线I-J的截面图。第二像素电极1624设置有槽缝1625。槽缝1625用于控制液晶的取向。在此情况下，电场发生在第一像素电极1607和第二像素电极1624之间。虽然在第一像素电极1607和第二像素电极1624之间形成有栅极绝缘膜1606等，但是栅极绝缘膜1606等与液晶层的栅极绝缘膜等相比十分薄，所以实际上在与衬底1600平行的方向(水平方向)上发生电场。通过利用该电场使液晶分子在水平方向上旋转。在此情况下，因为液晶分子在水平方向上排列，所以根据视看角度对比度降低等的问题少，因此视角扩大。另外，第一像素电极1607和第二像素电极1624都是具有透光性的电极，因此可以提高开口率。
接下来，进行说明横向电场方式的液晶显示装置的其他例子。
图18及图19是横向电场方式的液晶显示装置的另一结构。图18是截面图，图19是平面图。注意，图18对应于图19的沿着I-J的截面。参照该两个附图来进行以下说明。
图18示出将形成有TFT1828和连接到它的第二像素电极1824的衬底1800与相对衬底1801彼此重叠，且注入液晶的状态。相对衬底1801设置有遮光膜1832、着色膜1836、平坦化膜1837、以及取向膜1860。因为第一像素电极(共同电位线1809)及第二像素电极1824设置在衬底1800一侧，所以并不需要特别在相对衬底1801一侧设置电极。在第二像素电极1824上形成有取向膜1861。在衬底1800和相对衬底1801之间形成有液晶层1850。
在衬底1800上形成有共同电位线1809及TFT1828。共同电位线1809可以与TFT1828的栅布线1802同时形成。在此，第一像素电极被定义为共同电位线1809。因此，共同电位线1809在像素部形成为大致适合像素的形状的形状。
在栅极绝缘膜1806上形成有TFT1828的布线1816、布线1818。布线1816是在液晶显示装置中传达视频信号的数据线，在用作布线的同时，与源区域或漏区域连接，成为源电极和漏电极中的一方。布线1818成为源电极和漏电极中的另一方，且是与第二像素电极1824连接的布线。
在布线1816、布线1818上形成有绝缘膜1820。另外，在绝缘膜1820上形成有第二像素电极1824。布线1818通过形成在绝缘膜1820中的接触孔1823与第二像素电极1824连接。作为第二像素电极1824可以使用与实施方式1所示的像素电极相同的材料。注意，如图19所示，以在第一像素电极(共同电位线1809)和第二像素电极1824之间发生横向电场的方式，形成第一像素电极(共同电位线1809)及第二电极。另外，也以第二像素电极1824的槽缝部分与第一像素电极(共同电位线1809)的电极部分彼此咬合的方式形成。
当在第一像素电极(共同电位线1809)和第二像素电极1824之间发生电位差时，在第一像素电极(共同电位线1809)和第二像素电极1824之间发生电场。通过利用该电场，使液晶分子在水平方向上旋转。在此情况下，因为液晶分子在水平方向上排列，所以根据视看角度对比度降低等的问题少，因此视角扩大。
另外，通过在第一像素电极(共同电位线1809)和电容电极1815之间设置栅极绝缘膜1806来形成存储电容器。电容电极1815与第二像素电极1824通过接触孔1833连接。
接着，将说明TN方式的液晶显示装置。
图20和图21示出TN方式的液晶显示装置的像素结构。图20是截面图，图21是平面图。注意，图20是沿着图21的线M-N的截面图。在下面的说明中，参照上述两个附图进行说明。
像素电极2024通过接触孔2023利用布线2018与TFT628连接。用作数据线的布线2016与TFT2028连接。作为TFT2028，可以应用实施方式1或实施方式2所示的TFT。
作为像素电极2024可以使用与实施方式1所示的像素电极相同的材料。
在相对衬底2001上形成有遮光膜2032、着色膜2036、相对电极2040、以及取向膜2060。此外，在着色膜2036和相对电极2040之间形成平坦化膜2037，以防止液晶的取向无序。液晶层2050设置在像素电极2024上的取向膜2061和在相对电极2040上的取向膜2060之间。
此外，也可以在衬底2000或相对衬底2001上也可以形成有着色膜、用来防止旋错(disclination)的屏蔽膜(黑矩阵)等。此外，在与衬底2000的形成有TFT2028的面相反的面上贴附偏振片，而且在与相对衬底2001的形成有相对电极2040的面相反的面上贴附偏振片。相对电极2040可以适当地使用与实施方式1所示的像素电极相同的材料。
注意，存储电容器由形成在与栅电极2002相同的层上的电容布线2004、栅极绝缘膜2006、以及电容电极2015形成。电容电极2015和像素电极2024通过接触孔2033连接。
如上所述，可以提供将微晶半导体使用于像素晶体管的沟道形成区域的各种方式的液晶显示装置。
本发明的液晶显示装置因为使用截止电流小且不均匀性少的薄膜晶体管，所以可以提高开口率。因此，提高亮度而可以显示优越的影像。另外，由于可以降低背光灯的亮度，所以带来延长背光灯的使用期限的效果。
注意，本实施方式可以与实施方式1或实施方式2适当地组合而使用。
实施方式4
在本实施方式中，将参照图22A至22H对使用本发明的液晶显示装置的电子设备进行说明。
作为通过使用本发明的半导体装置制造的电子设备，可以举出摄像机、数字照相机、护目镜型显示器(头盔显示器)、导航系统、声音再现装置(汽车音响组件等)、计算机、游戏机、便携式信息终端(移动计算机、便携式电话机、便携式游戏机或电子书籍等)、以及配备记录介质的图像再现装置(具体地举出，再生数字通用光盘(DVD)等的记录介质而且配备可以显示其图像的显示器的装置)等。
图22A为电视接收机或个人计算机的监视器。其包括框体2201、支撑台2202、显示部2203、扬声器部2204、视频输入端子2205等。在显示部2203中利用本发明的液晶显示装置。根据本发明，可以提供开口率提高且亮度改善的电视接收机或个人计算机的监视器。
图22B为数字照相机。在主体2211的正面部分设置有图像接收部2213，并在主体2211的上表面部分设置有快门按钮2216。另外，在主体2211的背面部分设置有显示部2212、操作键2214、以及外部连接端口2215。在显示部2212中利用本发明的液晶显示装置。根据本发明，可以提供开口率提高且亮度改善的数字照相机。
图22C为笔记型个人计算机。主体2221设置有键盘2224、外部连接端口2225、以及定位设备2226。另外，主体2221安装有具有显示部2223的框体2222。在显示部2223中利用本发明的液晶显示装置。根据本发明，可以提供开口率提高且亮度改善的笔记型个人计算机。
图22D为移动计算机，其包括主体2231、显示部2232、开关2233、操作键2234、红外线端口2235等。在显示部2232中设置有有源矩阵显示装置。在显示部2232中利用本发明的液晶显示装置。根据本发明，可以提供开口率提高且亮度改善的移动计算机。
图22E为图像再现装置。主体2241设置有显示部B2244、记录介质读取部2245、以及操作键2246。另外，主体2241安装有具有扬声器部2247及显示部A2243的框体2242。在显示部A2243及显示部B2244中分别利用本发明的液晶显示装置。根据本发明，可以提供开口率提高且亮度改善的图像再现装置。
图22F为电子书籍。在主体2251中设置有操作键2253。另外，主体2251安装有多个显示部2252。在显示部2252中利用本发明的液晶显示装置。根据本发明，可以提供提供开口率提高且亮度改善的电子书籍。
图22G为摄像机，在主体2261中设置有外部连接端口2264、遥控接收部2265、图像接收部2266、电池2267、声音输入部2268、操作键2269。另外，主体2261安装有具有显示部2262的框体2263。在显示部2262中利用本发明的液晶显示装置。根据本发明，可以提供开口率提高且亮度改善的摄像机。
图22H为便携式电话机，其包括主体2271、框体2272、显示部2273、声音输入部2274、声音输出部2275、操作键2276、外部连接端口2277、天线2278等。在显示部2273中利用本发明的液晶显示装置。根据本发明，可以提供开口率提高且亮度改善的便携式电话机。
如上所示，本发明的应用范围非常广泛，可以使用于各种各样的领域的电子设备。再者，本实施方式可以与实施方式1至实施方式3适当地组合而使用。
本申请基于2007年7月27日在日本专利局提交的日本专利申请序列号2007-196489，在此引用其全部内容作为参考。

Claims (16)

1.一种液晶显示装置，包括：
具有绝缘表面的衬底；
形成在所述衬底上的晶体管；以及
电连接到所述晶体管的像素电极，
其中所述晶体管具有：
栅电极；所述栅电极上的栅极绝缘层；所述栅极绝缘层上的具有微晶结构的半导体层；以及所述具有微晶结构的半导体层上的缓冲层，所述半导体层具有沟道形成区域，
并且所述晶体管的沟道宽度W和所述晶体管的沟道长度L满足0.1≤W/L≤1.7的关系。
2.根据权利要求1所述的液晶显示装置，其中所述缓冲层包括非晶半导体。
3.根据权利要求1所述的液晶显示装置，其中在所述具有微晶结构的半导体层上的所述缓冲层中形成有槽部。
4.一种包括根据权利要求1所述的液晶显示装置的电子设备。
5.一种液晶显示装置，包括：
具有绝缘表面的衬底；
形成在所述衬底上的晶体管；以及
电连接到所述晶体管的像素电极，
其中所述晶体管具有：
栅电极；所述栅电极上的栅极绝缘层；所述栅极绝缘层上的具有微晶结构的半导体层；以及所述具有微晶结构的半导体层上的缓冲层，
并且所述晶体管的沟道宽度W为1μm以上且5μm以下。
6.根据权利要求5所述的液晶显示装置，其中所述缓冲层包括非晶半导体。
7.根据权利要求5所述的液晶显示装置，其中在所述具有微晶结构的半导体层上的所述缓冲层中形成有槽部。
8.一种包括根据权利要求5所述的液晶显示装置的电子设备。
9.一种液晶显示装置，包括：
具有绝缘表面的衬底；
形成在所述衬底上的晶体管；以及
电连接到所述晶体管的像素电极，
其中所述晶体管具有：
栅电极；所述栅电极上的栅极绝缘层；所述栅极绝缘层上的具有微晶结构的半导体层；以及所述具有微晶结构的半导体层上的缓冲层，所述半导体层具有沟道形成区域，
并且所述晶体管的沟道宽度W和所述晶体管的沟道长度L满足0.1≤W/L≤1.7的关系，
并且所述缓冲层至少设置在所述具有成为所述晶体管的沟道形成区域上的微晶结构的半导体层上存在所述缓冲层。
10.根据权利要求9所述的液晶显示装置，其中所述缓冲层包括非晶半导体。
11.根据权利要求9所述的液晶显示装置，其中在所述具有微晶结构的半导体层上的所述缓冲层中形成有槽部。
12.一种包括根据权利要求9所述的液晶显示装置的电子设备。
13.一种液晶显示装置，包括：
具有绝缘表面的衬底；
形成在所述衬底上的晶体管；以及
电连接到所述晶体管的像素电极，
其中所述晶体管具有：
栅电极；所述栅电极上的栅极绝缘层；所述栅极绝缘层上的具有微晶结构的半导体层；以及所述具有微晶结构的半导体层上的缓冲层，
并且所述晶体管的沟道宽度W为1μm以上且5μm以下，
并且所述缓冲层至少设置在所述成为所述晶体管的沟道形成区域的具有微晶结构的半导体层上存在所述缓冲层。
14.根据权利要求13所述的液晶显示装置，其中所述缓冲层包括非晶半导体。
15.根据权利要求13所述的液晶显示装置，其中在所述具有微晶结构的半导体层上的所述缓冲层中形成有槽部。
16.一种包括根据权利要求13所述的液晶显示装置的电子设备。
CN2008101301369A 2007-07-27 2008-07-25 液晶显示装置及电子设备 Expired - Fee Related CN101354511B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007196489 2007-07-27
JP2007-196489 2007-07-27
JP2007196489 2007-07-27

Publications (2)

Publication Number Publication Date
CN101354511A true CN101354511A (zh) 2009-01-28
CN101354511B CN101354511B (zh) 2013-01-02

Family

ID=40294995

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101301369A Expired - Fee Related CN101354511B (zh) 2007-07-27 2008-07-25 液晶显示装置及电子设备

Country Status (5)

Country Link
US (1) US8330887B2 (zh)
JP (10) JP2009055008A (zh)
KR (1) KR101568121B1 (zh)
CN (1) CN101354511B (zh)
TW (1) TWI470330B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103969875A (zh) * 2014-05-04 2014-08-06 京东方科技集团股份有限公司 显示基板及其制作方法、掩膜板、掩膜板组
CN104091810A (zh) * 2014-06-30 2014-10-08 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN110246855A (zh) * 2012-12-27 2019-09-17 台湾积体电路制造股份有限公司 用于bsi图像传感器的表面处理

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8101444B2 (en) 2007-08-17 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2009071289A (ja) 2007-08-17 2009-04-02 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
TWI521712B (zh) * 2007-12-03 2016-02-11 半導體能源研究所股份有限公司 薄膜電晶體，包括該薄膜電晶體的顯示裝置，和其製造方法
JP5376826B2 (ja) * 2008-04-04 2013-12-25 富士フイルム株式会社 半導体装置，半導体装置の製造方法及び表示装置
CN101866082B (zh) * 2009-04-15 2012-05-23 瀚宇彩晶股份有限公司 液晶显示器的像素结构及其形成方法
KR102102822B1 (ko) 2009-05-02 2020-04-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR102157249B1 (ko) * 2009-09-16 2020-09-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101801959B1 (ko) 2009-10-21 2017-11-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 그 액정 표시 장치를 구비하는 전자기기
JP5601821B2 (ja) * 2009-11-11 2014-10-08 三菱電機株式会社 薄膜トランジスタおよびその製造方法
KR101805378B1 (ko) 2010-01-24 2017-12-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치와 이의 제조 방법
TWI525377B (zh) 2010-01-24 2016-03-11 半導體能源研究所股份有限公司 顯示裝置
KR102197498B1 (ko) 2010-02-18 2021-01-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 장치
KR101084273B1 (ko) * 2010-03-03 2011-11-16 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
JP2011253921A (ja) * 2010-06-02 2011-12-15 Mitsubishi Electric Corp アクティブマトリックス基板及び液晶装置
KR101932576B1 (ko) 2010-09-13 2018-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP5564473B2 (ja) * 2011-08-05 2014-07-30 株式会社ジャパンディスプレイ 液晶表示装置
US8860022B2 (en) 2012-04-27 2014-10-14 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
JP6199583B2 (ja) 2012-04-27 2017-09-20 株式会社半導体エネルギー研究所 半導体装置
CN103760721A (zh) * 2014-01-08 2014-04-30 北京京东方光电科技有限公司 薄膜晶体管阵列基板及其制备方法、显示装置
WO2015181679A1 (en) * 2014-05-27 2015-12-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN104241345B (zh) 2014-07-31 2017-11-28 京东方科技集团股份有限公司 铝电极、形成铝电极的方法及其电子设备
JP6393937B2 (ja) * 2014-09-05 2018-09-26 Dic株式会社 薄膜トランジスタの製造方法、薄膜トランジスタ及びトランジスタアレイ
TWI608599B (zh) * 2016-03-02 2017-12-11 Innolux Corp 顯示面板

Family Cites Families (95)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5091334A (en) * 1980-03-03 1992-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JPS56122123A (en) * 1980-03-03 1981-09-25 Shunpei Yamazaki Semiamorphous semiconductor
JPS6098680A (ja) 1983-11-04 1985-06-01 Seiko Instr & Electronics Ltd 電界効果型薄膜トランジスタ
JPS6187371A (ja) 1984-10-05 1986-05-02 Hitachi Ltd 薄膜半導体装置
JPS61138285A (ja) * 1984-12-10 1986-06-25 ホシデン株式会社 液晶表示素子
US5084777A (en) * 1989-11-14 1992-01-28 Greyhawk Systems, Inc. Light addressed liquid crystal light valve incorporating electrically insulating light blocking material of a-SiGe:H
JPH03278480A (ja) * 1990-03-27 1991-12-10 Canon Inc 薄膜半導体装置
JPH0480722A (ja) * 1990-07-23 1992-03-13 Hitachi Ltd アクテイブマトリックス液晶表示装置
EP0473988A1 (en) 1990-08-29 1992-03-11 International Business Machines Corporation Method of fabricating a thin film transistor having amorphous/polycrystalline semiconductor channel region
JP2791422B2 (ja) 1990-12-25 1998-08-27 株式会社 半導体エネルギー研究所 電気光学装置およびその作製方法
US7115902B1 (en) * 1990-11-20 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US5849601A (en) * 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US7576360B2 (en) * 1990-12-25 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device which comprises thin film transistors and method for manufacturing the same
US7098479B1 (en) * 1990-12-25 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
EP0499979A3 (en) * 1991-02-16 1993-06-09 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device
JP3255942B2 (ja) * 1991-06-19 2002-02-12 株式会社半導体エネルギー研究所 逆スタガ薄膜トランジスタの作製方法
TW222345B (en) * 1992-02-25 1994-04-11 Semicondustor Energy Res Co Ltd Semiconductor and its manufacturing method
JPH06326314A (ja) * 1993-05-12 1994-11-25 Hitachi Ltd 薄膜トランジスタおよびその製造方法
JPH07142405A (ja) * 1993-11-19 1995-06-02 Sanyo Electric Co Ltd 多結晶半導体膜およびその成膜方法
JPH0888397A (ja) * 1994-09-16 1996-04-02 Casio Comput Co Ltd 光電変換素子
TW303526B (zh) * 1994-12-27 1997-04-21 Matsushita Electric Ind Co Ltd
JP2661594B2 (ja) * 1995-05-25 1997-10-08 日本電気株式会社 薄膜トランジスタおよびその製造方法
JPH0982978A (ja) * 1995-09-20 1997-03-28 Hitachi Ltd 半導体装置及びこれを用いた液晶表示装置
JP2762968B2 (ja) * 1995-09-28 1998-06-11 日本電気株式会社 電界効果型薄膜トランジスタの製造方法
JP3904646B2 (ja) 1996-02-29 2007-04-11 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
KR100386203B1 (ko) * 1996-02-29 2003-12-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전기광학장치및그제조방법
JPH112836A (ja) * 1997-06-10 1999-01-06 Hitachi Ltd アクティブマトリクス液晶表示装置
KR100257158B1 (ko) 1997-06-30 2000-05-15 김영환 박막 트랜지스터 및 그의 제조 방법
KR100477130B1 (ko) * 1997-09-25 2005-08-29 삼성전자주식회사 평면구동방식액정표시장치의박막트랜지스터기판및제조방법
KR20010032543A (ko) 1997-11-28 2001-04-25 모리시타 요이찌 반사형 표시소자 및 반사형 표시소자를 이용한 영상장치
US6486933B1 (en) * 1998-03-12 2002-11-26 Samsung Electronics Co., Ltd. Liquid crystal display with preventing vertical cross-talk having overlapping data lines
DE19836269C1 (de) * 1998-08-11 1999-08-26 Abg Allg Baumaschinen Gmbh Straßenfertiger
KR100415004B1 (ko) * 1999-03-05 2004-01-13 미쓰비시덴키 가부시키가이샤 박막 반도체 장치의 제조 방법
JP2001077366A (ja) * 1999-08-20 2001-03-23 Internatl Business Mach Corp <Ibm> 薄膜トランジスタ、液晶表示装置、及び薄膜トランジスタの製造方法
JP2001092379A (ja) * 1999-09-27 2001-04-06 Nec Corp アクティブマトリックス基板及びその製造方法
JP3819651B2 (ja) * 1999-10-20 2006-09-13 株式会社日立製作所 アクティブ・マトリクス型液晶表示装置
JP3538088B2 (ja) 1999-10-25 2004-06-14 Ｎｅｃ液晶テクノロジー株式会社 薄膜トランジスタおよびその製造方法
KR100493869B1 (ko) * 1999-12-16 2005-06-10 엘지.필립스 엘시디 주식회사 횡전계 방식의 액정표시장치 및 그 제조방법
JP3687452B2 (ja) * 1999-12-27 2005-08-24 株式会社日立製作所 液晶表示装置
JP2001318627A (ja) * 2000-02-29 2001-11-16 Semiconductor Energy Lab Co Ltd 発光装置
JP2001311963A (ja) * 2000-04-27 2001-11-09 Toshiba Corp 液晶表示装置および液晶表示装置の製造方法
KR100709704B1 (ko) * 2000-05-12 2007-04-19 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
JP2001343669A (ja) * 2000-06-02 2001-12-14 Hitachi Ltd 液晶表示装置
JP4290349B2 (ja) * 2000-06-12 2009-07-01 セイコーエプソン株式会社 半導体装置の製造方法
US6879110B2 (en) * 2000-07-27 2005-04-12 Semiconductor Energy Laboratory Co., Ltd. Method of driving display device
JP3554977B2 (ja) * 2000-09-27 2004-08-18 松下電器産業株式会社 液晶表示装置
JP3914753B2 (ja) * 2000-11-30 2007-05-16 Ｎｅｃ液晶テクノロジー株式会社 アクティブマトリクス型液晶表示装置およびスイッチング素子
JP2002246605A (ja) 2001-02-20 2002-08-30 Matsushita Electric Ind Co Ltd 液晶表示用薄膜トランジスタの製造方法
TW541584B (en) * 2001-06-01 2003-07-11 Semiconductor Energy Lab Semiconductor film, semiconductor device and method for manufacturing same
JP5072157B2 (ja) * 2001-09-27 2012-11-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2003243668A (ja) * 2001-12-12 2003-08-29 Seiko Epson Corp 電気光学装置、液晶装置ならびに投射型表示装置
JP4004835B2 (ja) * 2002-04-02 2007-11-07 株式会社アドバンスト・ディスプレイ 薄膜トランジスタアレイ基板の製造方法
KR100872494B1 (ko) * 2002-12-31 2008-12-05 엘지디스플레이 주식회사 액정 표시 장치용 어레이 기판의 제조 방법
TW577176B (en) * 2003-03-31 2004-02-21 Ind Tech Res Inst Structure of thin-film transistor, and the manufacturing method thereof
TW586237B (en) * 2003-05-09 2004-05-01 Au Optronics Corp Structure of a low temperature polysilicon thin film transistor
KR101085150B1 (ko) * 2003-06-28 2011-11-18 엘지디스플레이 주식회사 횡전계 방식의 액정표시장치 및 그의 제조방법
JP4748954B2 (ja) 2003-07-14 2011-08-17 株式会社半導体エネルギー研究所 液晶表示装置
US8319219B2 (en) * 2003-07-14 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
JP4554292B2 (ja) * 2003-07-18 2010-09-29 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
TWI336921B (en) * 2003-07-18 2011-02-01 Semiconductor Energy Lab Method for manufacturing semiconductor device
JP4507540B2 (ja) * 2003-09-12 2010-07-21 カシオ計算機株式会社 薄膜トランジスタ
KR100846006B1 (ko) * 2003-11-28 2008-07-11 니폰 제온 가부시키가이샤 액티브 매트릭스 표시 장치 및 박막 트랜지스터 집적 회로 장치
JP2005167051A (ja) 2003-12-04 2005-06-23 Sony Corp 薄膜トランジスタおよび薄膜トランジスタの製造方法
KR101004508B1 (ko) * 2003-12-23 2010-12-31 엘지디스플레이 주식회사 횡전계방식 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR100982122B1 (ko) * 2003-12-30 2010-09-14 엘지디스플레이 주식회사 수평 전계 인가형 박막 트랜지스터 기판의 불량 화소암점화 방법
JP2005286320A (ja) * 2004-03-04 2005-10-13 Semiconductor Energy Lab Co Ltd パターン形成方法、薄膜トランジスタ、表示装置及びそれらの作製方法、並びにテレビジョン装置
TWI255399B (en) * 2004-06-18 2006-05-21 Integrated Circuit Solution In Input buffer circuit for transforming TTL into CMOS and for reducing the consumed powe
TWI252587B (en) * 2004-12-14 2006-04-01 Quanta Display Inc Method for manufacturing a pixel electrode contact of a thin-film transistors liquid crystal display
KR20060124998A (ko) * 2005-06-01 2006-12-06 엘지.필립스 엘시디 주식회사 횡전계 방식 액정표시장치
US7608490B2 (en) * 2005-06-02 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101137840B1 (ko) * 2005-06-23 2012-04-20 엘지디스플레이 주식회사 횡전계방식 액정표시소자
JP4577114B2 (ja) 2005-06-23 2010-11-10 ソニー株式会社 薄膜トランジスタの製造方法および表示装置の製造方法
KR101147118B1 (ko) * 2005-06-30 2012-05-25 엘지디스플레이 주식회사 미세 패턴 형성 방법과 그를 이용한 액정 표시 장치의 제조 방법
JP2007035964A (ja) 2005-07-27 2007-02-08 Sony Corp 薄膜トランジスタとその製造方法、及び表示装置
KR101157954B1 (ko) * 2005-09-28 2012-06-22 엘지디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법
US8212953B2 (en) * 2005-12-26 2012-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101180718B1 (ko) * 2005-12-29 2012-09-07 엘지디스플레이 주식회사 횡전계형 액정표시장치용 어레이 기판 및 그 제조 방법
KR101184068B1 (ko) * 2005-12-30 2012-09-19 엘지디스플레이 주식회사 액정 표시 장치용 어레이 기판 및 그의 제조 방법
US8629490B2 (en) * 2006-03-31 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor storage device with floating gate electrode and control gate electrode
TWI299213B (en) * 2006-05-05 2008-07-21 Prime View Int Co Ltd Muti-channel thin film transistor
US8974918B2 (en) * 2006-07-04 2015-03-10 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
TWI311337B (en) * 2006-10-02 2009-06-21 Au Optronics Corporatio Multi-domain vertical alignment pixel structure and fabrication method thereof
US8022466B2 (en) * 2006-10-27 2011-09-20 Macronix International Co., Ltd. Non-volatile memory cells having a polysilicon-containing, multi-layer insulating structure, memory arrays including the same and methods of operating the same
JP4420032B2 (ja) * 2007-01-31 2010-02-24 ソニー株式会社 薄膜半導体装置の製造方法
JP5364293B2 (ja) * 2007-06-01 2013-12-11 株式会社半導体エネルギー研究所 表示装置の作製方法およびプラズマｃｖｄ装置
JP5331389B2 (ja) * 2007-06-15 2013-10-30 株式会社半導体エネルギー研究所 表示装置の作製方法
US9176353B2 (en) * 2007-06-29 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US8921858B2 (en) 2007-06-29 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US8334537B2 (en) * 2007-07-06 2012-12-18 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US7738050B2 (en) * 2007-07-06 2010-06-15 Semiconductor Energy Laboratory Co., Ltd Liquid crystal display device
US7998800B2 (en) * 2007-07-06 2011-08-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2009049384A (ja) * 2007-07-20 2009-03-05 Semiconductor Energy Lab Co Ltd 発光装置
TWI464510B (zh) * 2007-07-20 2014-12-11 Semiconductor Energy Lab 液晶顯示裝置
TWI456663B (zh) * 2007-07-20 2014-10-11 Semiconductor Energy Lab 顯示裝置之製造方法
US7897971B2 (en) * 2007-07-26 2011-03-01 Semiconductor Energy Laboratory Co., Ltd. Display device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110246855A (zh) * 2012-12-27 2019-09-17 台湾积体电路制造股份有限公司 用于bsi图像传感器的表面处理
CN103969875A (zh) * 2014-05-04 2014-08-06 京东方科技集团股份有限公司 显示基板及其制作方法、掩膜板、掩膜板组
CN103969875B (zh) * 2014-05-04 2016-06-29 京东方科技集团股份有限公司 显示基板及其制作方法、掩膜板、掩膜板组
US9391100B2 (en) 2014-05-04 2016-07-12 Boe Technology Group Co., Ltd. Display substrate and fabricating method thereof, mask plate, and mask plate group
US9620537B2 (en) 2014-05-04 2017-04-11 Boe Technology Group Co., Ltd. Display substrate and fabricating method thereof, mask plate, and mask plate group
CN104091810A (zh) * 2014-06-30 2014-10-08 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
US9761616B2 (en) 2014-06-30 2017-09-12 Boe Technology Group Co., Ltd. Manufacturing method of array substrate with reduced number of patterning processes array substrate and display device

Also Published As

Publication number Publication date
JP2014168084A (ja) 2014-09-11
JP2021140178A (ja) 2021-09-16
US8330887B2 (en) 2012-12-11
JP2009055008A (ja) 2009-03-12
JP2016048387A (ja) 2016-04-07
JP2020079956A (ja) 2020-05-28
JP5840723B2 (ja) 2016-01-06
JP6734945B2 (ja) 2020-08-05
JP6754019B2 (ja) 2020-09-09
TW200921231A (en) 2009-05-16
JP6469169B2 (ja) 2019-02-13
TWI470330B (zh) 2015-01-21
JP6158898B2 (ja) 2017-07-05
JP2020201504A (ja) 2020-12-17
JP2017199007A (ja) 2017-11-02
JP2019061287A (ja) 2019-04-18
US20090027580A1 (en) 2009-01-29
JP2022140472A (ja) 2022-09-26
KR101568121B1 (ko) 2015-11-11
KR20090012156A (ko) 2009-02-02
JP2023075087A (ja) 2023-05-30
JP7105341B2 (ja) 2022-07-22
CN101354511B (zh) 2013-01-02

Similar Documents

Publication Publication Date Title
CN101354511B (zh) 液晶显示装置及电子设备
CN101354514B (zh) 液晶显示装置及具有该液晶显示装置的电子设备
CN101350367B (zh) 液晶显示装置
CN101378082B (zh) 显示装置以及显示装置的制造方法
TWI539222B (zh) 液晶顯示裝置
CN102707529A (zh) 显示装置及电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130102

Termination date: 20190725

CF01 Termination of patent right due to non-payment of annual fee