CN101866082B - 液晶显示器的像素结构及其形成方法 - Google Patents
液晶显示器的像素结构及其形成方法 Download PDFInfo
- Publication number
- CN101866082B CN101866082B CN2009101331890A CN200910133189A CN101866082B CN 101866082 B CN101866082 B CN 101866082B CN 2009101331890 A CN2009101331890 A CN 2009101331890A CN 200910133189 A CN200910133189 A CN 200910133189A CN 101866082 B CN101866082 B CN 101866082B
- Authority
- CN
- China
- Prior art keywords
- semiconductor layer
- electrode
- dot structure
- layer
- zone
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
一种液晶显示器像素结构的形成方法,包含:在像素区域形成图案化的第一电极层;在第一电极层上形成绝缘层;在绝缘层上形成半导体层;图案化半导体层使形成多个转态种子产生区域;以及形成图案化的第二电极层连接半导体层。
Description
技术领域
本发明关于一种液晶显示器的像素结构,特别是关于一种可快速完成热机程序的液晶显示器的像素结构。
背景技术
液晶显示器根据使用的液晶种类、驱动方式与光源配置等不同而区分成许多种类。其中,光学补偿双折射液晶显示器(optically compensatedbirefringence liquid crystal display或optically compensated bend liquid crystaldisplay,OCB LCD)具有快速的应答速度,可提供更加流畅的画面表现。
而光学补偿双折射液晶显示器必须先让液晶分子由展延态(splay state)转换成弯曲态(bend state)后,才能进入正常显示状态。图1A与图1B显示光学补偿双折射液晶显示器10中,液晶分子处于展延态与弯曲态的示意图,其中图1A显示展延态,而图1B显示弯曲态。
如图所示,在光学补偿双折射液晶显示器10中,液晶层11被设置于薄膜晶体管阵列衬底13与彩色滤光片衬底12之间,当液晶层11未受到电场作用时,液晶分子以展延态(splay state)方式排列,当两衬底施加一电场于液晶层,液晶分子才会转换成弯曲态列(bend state),此转换过程亦称为热机(start up)。公知的光学补偿双折射液晶显示器需要数分钟的时间进行热机过程,才能进行正常驱动,消费者恐不耐久等。
为了减少热机所需时间,美国专利公告号6597424披露一种光学补偿双折射液晶显示器的像素结构,如图2所示。在数据线21与扫描线22所定义的像素结构,包含像素电极24与驱动像素电极24的开关晶体管23。此外,在像素电极24边缘靠近中央的部分具有凹陷部分25a与凸出部分25b,而在扫描线22与数据线21的对应位置,具有互补的凸出部分26a/27a与凹陷部分26b/27b。此像素结构再搭配像素电极24与数据线21之间,以及像素电极24与扫描线22之间的电位差,形成横向电场,用以产生帮助液晶分子转换的转态种子(bend seed),使得转换时间得以缩短。
上述结构虽然缩短了热机时间,但却由于像素结构具有不规则的突出部分25b/26a/27a或凹陷部分25a/26b/27b,需要同样是不规则形状、且更大面积的黑矩阵遮蔽以避免漏光,导致开口率降低。
因此,亟需提供一种像素结构与形成像素结构的方法,不仅可以缩短热机时间,亦能保持良好的开口率。
发明内容
本发明的目的在于提供一种新的像素结构与形成像素结构的方法,不仅可以缩短热机时间,亦能保持良好的开口率。
根据上述目的,本发明提供一种液晶显示器的像素结构的形成方法,包含:在像素区域形成图案化的第一电极层;在第一电极层上形成绝缘层;在绝缘层上形成半导体层;及图案化半导体层,使该半导体层的外轮廓具有突出部分以形成多个转态种子产生区域;以及形成图案化的第二电极层连接半导体层。
根据本发明提供的像素结构,第一电极层为一扫描线或一共用线,第二电极层为一数据线、电容电极或像素电极。第一电极层具有第一电压,第二电极层具有第二电压,该第一电压与该第二电压的电位差产生横向电场,使半导体层的转态种子产生区域产生转态种子。
根据本发明的一方面,提供一种液晶显示器的像素结构,包含多个扫描线与多个数据线所定义的多个像素,每一像素包含:一扫描线或一共用线,位于一薄膜晶体管衬底上;一绝缘层,位于该扫描线或该共用线上;一半导体层,具有多个转态种子产生区域,位于该绝缘层上;以及一数据线,位于该半导体层上,且连接该半导体层,其中该半导体层的外轮廓具有突出部分以构成该转态种子产生区域。
根据本发明的另一方面,提供一种液晶显示器的像素结构,包含多个扫描线与多个数据线所定义的多个像素,每一像素包含:一扫描线或一共用线,位于一薄膜晶体管衬底上;一绝缘层,位于该扫描线或该共用线上;一半导体层,具有多个转态种子产生区域,位于该绝缘层上;以及一第二电极层,位于该半导体层上方且连接该半导体层,其中该半导体层的外轮廓具有突出部分以构成该转态种子产生区域。
附图说明
图1A与图1B显示公知的光学补偿双折射液晶显示器的液晶分子分布示意图;
图2显示公知的光学补偿双折射液晶显示器的像素结构;
图3与图4显示根据本发明实施例的液晶显示器的像素结构的形成方法;
图5A图至图7显示根据本发明实施例的液晶显示器的像素结构与其变化;及
图8A至图10B显示根据本发明实施例的液晶显示器的像素结构与其变化。
具体实施方式
公知技术藉由改变像素结构,以产生转态种子使加速完成热机程序,都必须大幅改变像素结构,牺牲了开口率,或者使工艺变复杂。本发明提供一种像素结构与其形成方法,以及应用此像素结构的液晶显示器,可在不影响像素结构、与原先工艺相容、影响开口率小的条件下完成此目的。
图3显示根据本发明实施例的形成像素结构的方法。于步骤31,在像素区域形成图案化的(pattemed)第一电极层,第一电极层与扫描线位于同一层,并且可连接扫描线,或者,第一电极优选是扫描线或共用线(亦称为偏压线)。此处像素区域是指由扫描线与数据线所定义的区域,包含边界区域,通常两条扫描线与两条数据线定义一个(或一个以上的)像素,而第一电极层可以形成在像素内部区域或者边界区域。步骤32,在第一电极层上形成绝缘层。步骤33,在绝缘层上形成半导体层,此半导体层的材质可为多晶硅、微晶硅、非晶硅的其中之一或其组合。步骤34,图案化半导体层使形成多个转态种子产生区域。步骤35,形成图案化的第二电极层连接半导体层。在一实施例中,第二电极层与数据线位于同一层,并且可连接数据线,或者,第二电极层优选为数据线或电容电极。而在另一实施例中,第二电极层是像素电极(pixel electrode),且在像素电极与半导体层之间还具有一保护层,像素电极透过接触窗(contact hole)连接半导体层。在本发明的各实施例中,半导体层至少部分,或全部,位于第一电极层的正上方。
图4显示一种在热机期间,可快速完成转态的方法,应用于图3的工艺所形成的像素结构。步骤41,给予第一正电压于第一电极层。步骤42,该半导体层感应到该第一电极层的正电压,因而在该半导体的底部聚集极性相反的电子层。步骤43,给予第二电压于第二电极层,其中第一正电压大于第二正电压。步骤44,此时该半导体层与该第二电极层的电位会连结,该第二金属层的电位被导入该半导体层。步骤45,利用该第一电极层与该第二电极层之间的电位差产生横向电场,使该半导体层的转态种子产生区域产生转态种子。
在上述的方法中,为了改变性质,半导体层可进行一掺杂工艺以形成一掺杂区域,例如N正型离子重掺杂区域,使得半导体层与第二电极层之间为欧姆接触。另外,正电压可以改成负电压,只要保持足够的电位差产生转态种子即可。另外,由于热机程序与正常操作程序不同,因此在热机程序给予第一电极层与第二电极层的电压值,可能不同于在正常操作程序给予第一电极层与第二电极层的电压值。例如,若第一电极层为扫描线,第二电极层为数据线,在正常操作时扫描线的电压可能为10V至15V,数据线的电压可能为0至10V,但热机程序可能供应电压给扫描线40V,给数据线0至1V。
图5A至图5C显示根据本发明实施例的像素结构,其中图5B是图5A的局部放大图,图5C图是图5A图在X-X’方向的剖面图。
在图5A图的实施例中,像素结构50由两扫描线51与两数据线52所定义,但不限于此。如前所述,具有转态种子产生区域的半导体层54/55可形成于像素结构50的边界区域,例如半导体层54被形成在共用线53与数据线52之间,或者,半导体层55被形成在扫描线51与数据线52之间。此外,像素结构50包含一像素电极56用于驱动液晶分子,一薄膜晶体管57用于控制像素电极56。薄膜晶体管57的结构如同公知技术,包含一栅极、一漏极、一源极,或者薄膜晶体管57也可以是其他种类的开关元件。此外,像素结构50包含电容电极58,与共用线53构成一种形成在共用线上的储存电容结构(Cst on common),但储存电容的结构也可以是形成在扫描线上的储存电容结构(Cst on gate)。
图5B显示了半导体层可能的几何构造。为了形成转态种子产生区域,半导体层54被挖空形成一多边形(polygon)的开口,其轮廓包含直角,而图中以双箭头显示的8个区域即为转态种子产生区域。值得注意的是,多边形的轮廓亦可包含钝角、锐角、或其他不规则轮廓等等。并且,不同的半导体层可以有相同或不同形状的转态种子产生区域,例如,半导体层55的形状,可与半导体层54的形状相同或者不同。
图5C是图5A图在X-X’方向的剖面图。如图,共用线53被形成于衬底59上,绝缘层60被形成于共用线53上,具有转态种子产生区域的半导体层54被形成于绝缘层60上,其中半导体层54至少部分位于共用线53的正上方,以及数据线52被形成于半导体层54上。
图6与图7显示另外两种具有转态种子产生区域的半导体层的形状。为了方便说明,以下实施例与的前实施例的相同元件以相同符号表示,仅说明与前实施例的不同处,相同处不再赘述。在图6中,半导体层54具有凸出部分61作为转态种子产生区域。在图7中,半导体层54被挖空形成一多边形(或一个以上的多边形)的开口,其轮廓包含直角、钝角或锐角,以及半导体层54的外轮廓具有凸出部分61可作为转态种子产生区域。
图8A至图8D说明本发明具有转态种子产生区域的半导体层也可形成在像素结构的储存电容结构中。其中图8B是图8A的局部放大图,图8C是图8A在Y-Y’方向的剖面图。
如图8A与图8B所示,半导体层62设置于电容电极58的下方,且具有凸出部分67作为转态种子产生区域,而电容电极58的电位是连接到像素电极56的电位,像素电极56透过接触窗63与电容电极58连接。
图8C是图8A在Y-Y’方向的剖面图。如图,共用线53被形成于衬底59上,绝缘层60被形成于共用线53上,具有转态种子产生区域的半导体层62被形成于绝缘层60上,电容电极58被形成在半导体层62上,保护层63覆盖电容电极58,以及像素电极56藉由接触窗63与半导体层62连接。
如图8C具有转态种子产生区域的半导体层62是被形成在一种金属层/绝缘层/金属层(MIM;Metal/Insulation/Metal)的储存电容架构中,第二电极层的下方,但上述电容电极58亦可以省略,如图8D所示,此时像素电极作为储存电容的另一参考电极,并藉由接触窗63与半导体层62连接。
图9A至图9B显示另外一种具有转态种子产生区域的半导体层的形状,其中图9B是图9A的局部放大图。于图中显示,半导体层65被挖空形成多个多边形的开口,其轮廓包含直角、钝角或锐角以作为转态种子产生区域。
图10A至图10B显示另外一种具有转态种子产生区域的半导体层的形状,其中图10B是图10A的局部放大图。于图中显示,半导体层66被挖空形成多个多边形的开口,开口的轮廓包含直角、钝角或锐角以作为转态种子产生区域,同时,半导体层66的外轮廓具有凸出部分作为转态种子产生区域。
以上各实施例的特征,皆可用单一或组合的方式互相应用,不限于图示所披露者。此外,图8A至图10B的实施例也可以应用于形成在扫描线上的储存电容结构(Cst on gate),其不同处仅在于另一参考电极为扫描线而非共用线,因此其图示与说明省略。
而图4的方法可应用于上述各实施例中,其差异仅在于第一电极层与第二电极层的电位来源不同。对于图5C的实施例而言,第一电极层为共用线,第二电极层为数据线,数据线的电位被导入半导体层。对于图8C的实施例而言,第一电极层为共用线,第二电极层为电容电极,像素电极的电位被导入电容电极,再导入半导体层。对于图8D的实施例而言,第一电极层为共用线,而像素电极可视为第二电极层,其电位透过接触窗导入半导体层。
以上所披露的像素结构或形成像素结构的方法,可应用于液晶显示器,该液晶显示器包含薄膜晶体管阵列衬底与彩色滤光片衬底,该像素结构被配置于薄膜晶体管阵列衬底上。而彩色滤光片衬底包含一共用电极,共用电极与薄膜晶体管阵列衬底上的像素电极之间形成电场可驱动液晶分子。而根据以上的结构与方法,利用第一电极层与第二电极层之间的电位差产生横向电场,使半导体层的转态种子产生区域产生转态种子,再藉由两衬底之间的电场,使液晶彼此产生交互作用而传播到其他区域,进而快速完成热机程序。根据实验,转态时间可被缩短至3秒钟,甚至1秒钟以下。
而根据本发明所披露的结构与方法,像素电极并未被变更,且具有转态种子产生区域的半导体层所占面积极小,因此开口率机乎没有受到影响。此外,本发明披露的方法与现有工艺相符,形成具有转态种子产生区域的半导体层的步骤33可与形成薄膜晶体管57中的半导体层的步骤相同,因此不需要额外的工艺。综上所述,本发明实为解决光学补偿双折射液晶显示器其热机时间过慢的良好方案。
以上所述仅为本发明的优选实施例而已,并非用以限定本发明的申请专利范围;凡其他未脱离发明所揭示的精神下所完成的等效改变或修改,均应包含在下述的权利要求书之内。
Claims (24)
1.一种液晶显示器像素结构的形成方法,包含:
在像素区域形成图案化的第一电极层;
在该第一电极层上形成绝缘层;
在该绝缘层上形成半导体层;
图案化该半导体层,使该半导体层的外轮廓具有突出部分以形成多个转态种子产生区域;以及形成图案化的第二电极层连接该半导体层。
2.根据权利要求1所述的方法,还包含:
给予第一电压于第一电极层;
半导体层感应到该第一电极层的第一电压,在该半导体层的底部聚集极性相反的电子层或空穴层;
给予第二电压于该第二电极层,其中的第一电压的电位大于或小于该第二电压的电位;
该半导体层与该第二电极层的电位连结;以及
该第一电极层与该第二电极层之间的电位差产生横向电场,
使该半导体层的该转态种子产生区域产生转态种子。
3.根据权利要求1所述的方法,其中该第一电极层是一扫描线。
4.根据权利要求1所述的方法,其中该第一电极层是一共用线。
5.根据权利要求1所述的方法,其中该第二电极层与一数据线位于同一层,并与该数据线连接。
6.根据权利要求1所述的方法,其中该第二电极层是一数据线。
7.根据权利要求1所述的方法,其中该第二电极层是一储存电容结构的电容电极。
8.根据权利要求1所述的方法,其中该第二电极层是一像素电极,该像素电极与该半导体层之间还具有一保护层,该像素电极透过一接触窗连接该半导体层。
9.根据权利要求1所述的方法,其中该半导体层的材质是多晶硅、微晶硅、或非晶硅的其中之一或其组合。
10.根据权利要求1所述的方法,还包含进行掺杂工艺,使该半导体层具有一掺杂区域,使该半导体层与该第二电极层之间为欧姆接触。
11.根据权利要求1所述的方法,其中该半导体层至少部分位于该第一电极层的正上方。
12.根据权利要求1所述的方法,其中该半导体层被挖空形成一个或一个以上的多边形开口,多边形的轮廓包含直角、钝角、锐角、或不规则的轮廓以构成该转态种子产生区域。
13.一种液晶显示器的像素结构,包含多个扫描线与多个数据线所定义的多个像素,每一像素包含:
一扫描线或一共用线,位于一薄膜晶体管衬底上;
一绝缘层,位于该扫描线或该共用线上;
一半导体层,具有多个转态种子产生区域,位于该绝缘层上;以及
一数据线,位于该半导体层上,且连接该半导体层,
其中该半导体层的外轮廓具有突出部分以构成该转态种子产生区域。
14.根据权利要求13所述的像素结构,其中该扫描线或该共用线具有一第一电压,该数据线具有一第二电压,该第一电压与该第二电压的电位差产生横向电场,使该半导体层的该转态种子产生区域产生转态种子。
15.根据权利要求13所述的像素结构,其中该半导体层被挖空形成一个或一个以上的多边形开口,多边形的轮廓包含直角、钝角、锐角、或不规则的轮廓以构成该转态种子产生区域。
16.根据权利要求13所述的像素结构,其中该半导体层被挖空形成一个或一个以上的多边形开口,多边形的轮廓包含直角、钝角或锐角,且该半导体层的外轮廓具有凸出部分以构成该转态种子产生区域。
17.根据权利要求13所述的像素结构,其中该半导体层至少部分位于该扫描线或该共用线的正上方。
18.一种液晶显示器的像素结构,包含多个扫描线与多个数据线所定义的多个像素,每一像素包含:
一扫描线或一共用线,位于一薄膜晶体管衬底上;
一绝缘层,位于该扫描线或该共用线上;
一半导体层,具有多个转态种子产生区域,位于该绝缘层上;以及
一第二电极层,位于该半导体层上方且连接该半导体层,
其中该半导体层的外轮廓具有突出部分以构成该转态种子产生区域。
19.根据权利要求18所述的像素结构,其中该第二电极层为一电容电极,该像素结构还包含位于该电容电极上的一个保护层,以及位于该保护层上的一个像素电极,该像素电极透过一接触窗连接该电容电极。
20.根据权利要求18所述的像素结构,其中该第二电极层为一像素电极,该像素结构还包含位于该半导体层上的一个保护层,以及该像素电极透过一接触窗连接该半导体层。
21.根据权利要求18所述的像素结构,其中该扫描线或该共用线具有一第一电压,该数据线具有一第二电压,该第一电压与该第二电压的电位差产生一横向电场,使该半导体层的该转态种子产生区域产生转态种子。
22.根据权利要求18所述的像素结构,其中该半导体层被挖空形成一个或一个以上的多边形开口,多边形的轮廓包含直角、钝角、锐角、或不规则的轮廓以构成该转态种子产生区域。
23.根据权利要求18所述的像素结构,其中半导体层被挖空形成一个或一个以上的多边形开口,多边形的轮廓包含直角、钝角或锐角,且该半导体层的外轮廓具有凸出部分以构成该转态种子产生区域。
24.根据权利要求18所述的像素结构,其中该半导体层至少部分位于该扫描线或该共用线的正上方。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009101331890A CN101866082B (zh) | 2009-04-15 | 2009-04-15 | 液晶显示器的像素结构及其形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009101331890A CN101866082B (zh) | 2009-04-15 | 2009-04-15 | 液晶显示器的像素结构及其形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101866082A CN101866082A (zh) | 2010-10-20 |
CN101866082B true CN101866082B (zh) | 2012-05-23 |
Family
ID=42957868
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2009101331890A Expired - Fee Related CN101866082B (zh) | 2009-04-15 | 2009-04-15 | 液晶显示器的像素结构及其形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101866082B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20010046003A1 (en) * | 2000-05-23 | 2001-11-29 | Song Jang-Kun | Thin film transistor substrate for a liquid crystal display and a method for repairing the substrate |
CN101034262A (zh) * | 2006-03-09 | 2007-09-12 | 京东方科技集团股份有限公司 | 一种薄膜晶体管液晶显示器的阵列基板的制作方法 |
CN101109881A (zh) * | 2007-07-06 | 2008-01-23 | 昆山龙腾光电有限公司 | 一种液晶显示面板及其制造方法 |
US20090027580A1 (en) * | 2007-07-27 | 2009-01-29 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic device |
-
2009
- 2009-04-15 CN CN2009101331890A patent/CN101866082B/zh not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20010046003A1 (en) * | 2000-05-23 | 2001-11-29 | Song Jang-Kun | Thin film transistor substrate for a liquid crystal display and a method for repairing the substrate |
CN101034262A (zh) * | 2006-03-09 | 2007-09-12 | 京东方科技集团股份有限公司 | 一种薄膜晶体管液晶显示器的阵列基板的制作方法 |
CN101109881A (zh) * | 2007-07-06 | 2008-01-23 | 昆山龙腾光电有限公司 | 一种液晶显示面板及其制造方法 |
US20090027580A1 (en) * | 2007-07-27 | 2009-01-29 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic device |
Also Published As
Publication number | Publication date |
---|---|
CN101866082A (zh) | 2010-10-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8638324B2 (en) | Display device and driving method thereof | |
CN101893796B (zh) | 液晶显示器 | |
US9001027B2 (en) | Electrowetting display device including reset signal lines that include notch electrodes and driving method thereof | |
TWI411986B (zh) | 顯示裝置及其驅動方法 | |
TWI397880B (zh) | 顯示裝置及其驅動方法 | |
CN100444231C (zh) | 液晶显示器及其驱动方法 | |
KR20080010987A (ko) | 액정 표시 장치 | |
US8228456B2 (en) | Liquid crystal display and driving method thereof | |
CN101226948B (zh) | 显示器及其制造方法 | |
CN101738800B (zh) | 液晶显示器的像素阵列布局 | |
CN102289117B (zh) | 液晶显示器及其驱动方法 | |
CN101271237A (zh) | 显示基板及具有该显示基板的显示设备 | |
CN104360556B (zh) | 一种液晶显示面板及阵列基板 | |
CN103984162A (zh) | 液晶显示器 | |
US8982023B2 (en) | Array substrate and display device having the same | |
CN102621749B (zh) | 液晶显示器 | |
CN105097832B (zh) | 一种阵列基板及其制作方法、显示装置 | |
CN103295959A (zh) | 阵列基板及其制造方法、液晶显示面板 | |
CN110189718A (zh) | 像素驱动电路及像素驱动方法 | |
CN110687730A (zh) | 薄膜晶体管阵列基板及显示面板 | |
USRE46222E1 (en) | Display substrate with dual transistor and connection transistor, method of manufacturing the display substrate and display device having the display substrate | |
CN105068348A (zh) | 一种阵列基板及其制造方法、显示面板及其驱动方法 | |
CN107102471B (zh) | 彩色滤光片基板及其制作方法、液晶面板 | |
KR20090043750A (ko) | 액정표시장치 | |
CN103913913A (zh) | 一种阵列基板及其制备方法、显示面板和显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120523 |