CN103295959A - 阵列基板及其制造方法、液晶显示面板 - Google Patents
阵列基板及其制造方法、液晶显示面板 Download PDFInfo
- Publication number
- CN103295959A CN103295959A CN2012103429965A CN201210342996A CN103295959A CN 103295959 A CN103295959 A CN 103295959A CN 2012103429965 A CN2012103429965 A CN 2012103429965A CN 201210342996 A CN201210342996 A CN 201210342996A CN 103295959 A CN103295959 A CN 103295959A
- Authority
- CN
- China
- Prior art keywords
- data wire
- insulating barrier
- array base
- electrode
- base palte
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 45
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 44
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 26
- 238000002834 transmittance Methods 0.000 claims abstract description 115
- 239000010409 thin film Substances 0.000 claims abstract description 98
- 238000000059 patterning Methods 0.000 claims abstract description 68
- 239000010408 film Substances 0.000 claims abstract description 35
- 230000004888 barrier function Effects 0.000 claims description 189
- 238000003860 storage Methods 0.000 claims description 115
- 239000004065 semiconductor Substances 0.000 claims description 52
- 238000000034 method Methods 0.000 claims description 46
- 230000005540 biological transmission Effects 0.000 claims description 40
- 229910052751 metal Inorganic materials 0.000 claims description 36
- 239000002184 metal Substances 0.000 claims description 36
- 238000009413 insulation Methods 0.000 claims description 20
- 238000000576 coating method Methods 0.000 claims description 10
- 239000012528 membrane Substances 0.000 claims description 9
- 239000011248 coating agent Substances 0.000 claims description 7
- 239000004020 conductor Substances 0.000 claims description 2
- 238000007639 printing Methods 0.000 claims description 2
- 230000008878 coupling Effects 0.000 abstract description 10
- 238000010168 coupling process Methods 0.000 abstract description 10
- 238000005859 coupling reaction Methods 0.000 abstract description 10
- 239000011521 glass Substances 0.000 description 19
- 238000005516 engineering process Methods 0.000 description 17
- 239000000463 material Substances 0.000 description 14
- 230000015572 biosynthetic process Effects 0.000 description 12
- 238000005229 chemical vapour deposition Methods 0.000 description 12
- 238000005755 formation reaction Methods 0.000 description 12
- 229910052581 Si3N4 Inorganic materials 0.000 description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 11
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 229910021417 amorphous silicon Inorganic materials 0.000 description 7
- 230000005684 electric field Effects 0.000 description 6
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical group O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 6
- 239000011368 organic material Substances 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 230000007423 decrease Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000012774 insulation material Substances 0.000 description 3
- 238000011068 loading method Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 150000002894 organic compounds Chemical class 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 239000002985 plastic film Substances 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种阵列基板及其制造方法、液晶显示面板。制造方法包括：在像素区域、数据线上形成绝缘层；通过半透膜掩模板图案化绝缘层，使像素区域中透光区域绝缘层厚度小于数据线上绝缘层厚度；在绝缘层上形成透明导电层，图案化透明导电层形成公共电极和像素电极，至少部分公共电极与数据线交叠。阵列基板包括：形成于数据线和像素区域上的绝缘层，像素区域中透光区域的绝缘层的厚度小于数据线上绝缘层的厚度；阵列基板还包括位于绝缘层上、与数据线至少部分交叠的公共电极，以及与薄膜晶体管的漏极相连的像素电极。本发明还提供一种包括阵列基板的液晶显示面板，本发明在提高像素区域光透过率的同时减小了耦合电容。
Description
技术领域
本发明涉及液晶显示器领域，尤其涉及一种阵列基板及其制造方法、液晶显示面板。
背景技术
液晶显示器是一种采用液晶材料的显示器。液晶是介于固态和液态间的有机化合物。将其加热会变成透明液态，冷却后会变成结晶的混浊固态。在电场作用下，液晶分子会发生排列上的变化，从而影响通过其的光线变化，这种光线的变化通过偏振片的作用可以表现为明暗的变化。通过对电场的控制控制光线的明暗变化，从而达到显示图像的目的。
为了增大液晶显示器视角，现有技术发展了面内旋转显示技术(In PlaneSwitching，IPS)、边缘场开关技术(Fringe Field Switching，FFS)等。
在公告号为CN100373241C的中国专利中公开了一种IPS模式的液晶显示面板，结合参考图1和图2，分别示出了所述中国专利中IPS模式的液晶显示面板的示意图以及电极俯视图，所述液晶显示面板包括：阵列基板20，彩膜基板30，位于阵列基板20和彩膜基板30之间的液晶层40，所述阵列基板20包括以矩阵式排布的多条数据线1和多条扫描线(图未示)，在所述数据线1和所述扫描线的每个交叉点处设置有薄膜晶体管(Thin Film Transistor，TFT)(图未示)。所述液晶显示面板还包括与所述TFT的漏极相连的像素电极6，以及位于所述像素电极6下方的公共电极7，所述像素电极6、所述公共电极7和所述数据线1均为弯折的条形电极结构，所述像素电极6、所述公共电极7和所述数据线1相互平行，在所述像素电极6上加载像素电压，在所述公共电极7上加载公共电压时，所述像素电极6和所述公共电极7之间会形成平行于阵列基板20(或彩膜基板30)电场，所述电场可以使液晶层40在平行于阵列基板20的平面内旋转。
所述像素电极6和所述公共电极7之间设置有氮化硅层22，用于实现像素电极6和公共电极7的绝缘。然而，所述绝缘层对光线具有一定的吸收作用和滤色作用，这容易导致液晶显示面板透光率的下降。
同样的，在FFS模式的液晶显示面板中也存在类似的问题。在公告号为CN101046592C的中国专利中就公开了一种FFS模式的液晶面板。参考图3，示出了所述中国专利中FFS模式的液晶显示面板的示意图，所述液晶显示装置包括：阵列基板AR、彩色滤光片基板CF、以及位于阵列基板AR和彩色滤光片基板CF之间的液晶层LC，所述阵列基板AR在入射光的入射面上设置有第一偏振片61，彩色滤光片基板CF在透射光的出射面上设置有与第一偏光片61偏振方向垂直的第二偏光片62，其中，阵列基板AR，在与液晶层LC相对的面上设置公共电极75、位于公共电极75上的绝缘层76以及位于绝缘层76上的多个条状像素电极78，在公共电极75上加载公共电压，在条状像素电极78上加载像素电压，则可以在条状像素电极78和公共电极75之间形成电场，所述电场可以控制液晶分子在水平面内旋转，施加于条状像素电极78上的像素电压不同，则液晶分子的偏转角度不同。液晶显示装置通过水平面内旋转的液晶分子对入射光进行调制，同时在第一偏光片61和第二偏光片62的配合下，可以获得不同的灰阶的透射光，从而实现显示目的。
类似地，所述绝缘层76会导致液晶显示面板透光率的下降。
除了造成透光率下降之外，绝缘层还容易使公共电极和数据线之间的电容耦合过大，从而增大液晶显示装置的功耗。
发明内容
本发明解决的问题是提供一种具有较高光透过率的阵列基板及其制造方法、液晶显示面板。
为解决上述问题，本发明提供一种阵列基板的制造方法，包括：在透明基板上形成绝缘相交的扫描线和数据线，位于所述扫描线和数据线交界处与所述扫描线和数据线均相连的薄膜晶体管，以及存储电容，所述扫描线和数据线围成像素区域，所述薄膜晶体管和存储电容位于所述像素区域中；在形成有扫描线、数据线、薄膜晶体管和存储电容的所述透明基板上形成绝缘层；通过半透膜掩模板图案化所述绝缘层形成过孔并使所述像素区域中透光区域的绝缘层厚度小于所述数据线上的绝缘层厚度；在所述绝缘层上形成一透明导电层，图案化所述透明导电层形成公共电极和像素电极，至少部分所述公共电极与所述数据线交叠，像素电极通过所述过孔与所述TFT的漏极相连。
可选地，通过半透膜掩模板图案化所述绝缘层，使像素区域中透光区域的绝缘层的厚度为所述数据线上的绝缘层的厚度的1/3~1/2。
可选地，所述绝缘层为有机膜，形成绝缘层的步骤包括：通过涂覆的方式形成所述有机膜。
可选地，形成有机膜的步骤包括：涂覆的有机膜的厚度位于1500~2000nm的范围内。
可选地，所述在透明基板上形成扫描线、数据线和薄膜晶体管以及存储电容的步骤包括：在透明基板上形成第一金属层，图案化所述第一金属层形成扫描线、栅极和存储电容的下电极；在透明基板上形成覆盖所述扫描线、栅极和存储电容下电极的栅极介质层；在所述栅极介质层上依次形成半导体活性层和欧姆接触层，图案化所述半导体活性层和欧姆接触层形成所述薄膜晶体管的半导体结构；形成覆盖所述薄膜晶体管的半导体结构和所述栅极介质层的第二金属层，图案化所述第二金属层形成所述薄膜晶体管的源极和漏极、存储电容上电极以及数据线，所述薄膜晶体管的源极和漏极与所述半导体结构的欧姆接触层连接，所述存储电容上电极位于所述存储电容下电极上方的栅极介质层上且与所述漏极相连，所述数据线位于栅极介质层上且与所述扫描线相交。
可选地，所述在透明基板上形成扫描线、数据线和薄膜晶体管以及存储电容的步骤包括：在透明基板上形成第一金属层，图案化所述第一金属层形成扫描线、栅极；在透明基板上形成覆盖所述扫描线和栅极的栅极介质层；在所述栅极介质层上依次形成半导体活性层和欧姆接触层，图案化所述半导体活性层和欧姆接触层形成所述薄膜晶体管的半导体结构；形成覆盖所述薄膜晶体管的半导体结构和所述栅极介质层的第二金属层，图案化所述第二金属层形成所述薄膜晶体管的源极和漏极、存储电容下电极、数据线，所述薄膜晶体管的源极和漏极与所述半导体结构的欧姆接触层连接，所述数据线位于所述栅极介质层上且与所述扫描线相交。
可选地，通过半透膜掩模板图案化所述绝缘层的步骤中，所述半透膜掩模板对应于所述数据线的部分具有第一透光率，所述半透膜掩模板对应于过孔的部分具有第三透光率，所述半透膜掩模板的其他部分具有第二透光率，其中，所述第一透光率小于所述第二透光率，所述第二透光率小于所述第三透光率。
可选地，所述第一透光率为0%，所述第二透光率为50%~66%，所述第三透光率为100%。
可选地，通过半透膜掩模板图案化所述绝缘层，使数据线上的绝缘层未去除，使过孔的部分绝缘层被完全去除，使像素区域其他部分的绝缘层为数据线上绝缘层厚度的一半。
可选地，形成像素电极的步骤包括：在过孔的底部、过孔的侧壁以及像素区域绝缘层上覆盖透光导电材料，形成像素电极。
可选地，在形成所述像素电极的同时形成所述公共电极。
可选地，通过半透膜掩模板图案化所述绝缘层的步骤中，所述半透膜掩模板对应于所述数据线的部分具有第一透光率，所述半透膜掩模板对应于过孔的部分具有第三透光率，所述半透膜掩模板的其他部分具有第二透光率，其中，所述第一透光率大于所述第二透光率，所述第二透光率大于所述第三透光率。
相应地，本发明提供一种阵列基板的制造方法，包括：在透明基板上形成绝缘相交的扫描线和数据线、位于所述扫描线和数据线交界处与所述扫描线和数据线均相连的薄膜晶体管，与所述薄膜晶体管的漏极同层且相连的像素电极，以及存储电容，所述扫描线和数据线围成像素区域，所述薄膜晶体管、像素电极和存储电容位于所述像素区域中；在形成有扫描线、数据线、薄膜晶体管、像素电极和存储电容的所述透明基板上形成绝缘层；通过半透膜掩模板图案化所述绝缘层，使所述像素区域中透光区域的绝缘层厚度小于所述数据线上的绝缘层厚度；在所述绝缘层上形成一透明导电层，图案化透明导电层形成公共电极，至少部分所述公共电极与所述数据线交叠。
可选地，形成扫描线、数据线、薄膜晶体管、像素电极和存储电容的步骤包括：在透明基板上形成第一金属层，图案化所述第一金属层形成扫描线、栅极；在透明基板上形成覆盖所述扫描线和栅极的栅极介质层；在所述栅极介质层上依次形成半导体活性层、欧姆接触层，图案化所述半导体活性层和欧姆接触层形成所述薄膜晶体管的半导体结构；形成覆盖所述薄膜晶体管的半导体结构和所述栅极介质层的第二金属层，图案所述第二金属层形成所述薄膜晶体管的源极和漏极、数据线，所述薄膜晶体管的源极和漏极与所述半导体结构的欧姆接触层连接，所述数据线位于所述栅极介质层上且与所述扫描线相交；形成覆盖所述薄膜晶体管和所述栅极介质层的透明导电层，图案化所述透明导电层在所述栅极介质层上形成与所述漏极相连的像素电极，所述像素电极同时用作存储电容的电极。
可选地，通过半透膜掩模板图案化所述绝缘层，使像素区域中透光区域的绝缘层的厚度为所述数据线上的绝缘层的厚度的1/3~1/2。
可选地，所述绝缘层为有机膜，形成绝缘层的步骤包括：通过涂覆的方式形成所述有机膜。
可选地，形成有机膜的步骤包括：涂覆的有机膜的厚度位于1500~2000nm的范围内。
可选地，通过半透膜掩模板图案化所述绝缘层的步骤中，所述半透膜掩模板对应于所述数据线的部分具有第一透光率，所述半透膜掩模板的其他区域具有第二透光率，所述第一透光率小于所述第二透光率。
可选地，所述第一透光率为0%，所述第二透光率为50%~66%。
可选地，通过半透膜掩模板图案化所述绝缘层，使数据线上的绝缘层未去除，使其他区域的绝缘层为数据线上绝缘层厚度的一半。
可选地，通过半透膜掩模板图案化所述绝缘层的步骤中，所述半透膜掩模板对应于所述数据线的部分具有第一透光率，所述半透膜掩模板的其他区域具有第二透光率，所述第一透光率大于所述第二透光率。
相应地，本发明还提供一种阵列基板，包括：透明基板；位于透明基板上绝缘相交的扫描线和数据线；位于所述扫描线和数据线交界处与所述扫描线和数据线均相连的薄膜晶体管，以及存储电容；所述扫描线和数据线围成像素区域，所述薄膜晶体管、存储电容位于所述像素区域中；所述阵列基板还包括形成于所述数据线上和位于所述像素区域中的绝缘层，所述像素区域中透光区域的绝缘层的厚度小于所述数据线上绝缘层的厚度；所述阵列基板还包括位于绝缘层上、与所述数据线至少部分交叠的公共电极，以及与所述薄膜晶体管的漏极相连的像素电极。
可选地，像素区域中透光区域的绝缘层的厚度为所述数据线上绝缘层的厚度的1/3~1/2。
可选地，所述数据线上绝缘层的厚度位于1500~2000nm的范围内，所述像素区域中透光区域的绝缘层的厚度位于500~1000nm的范围内。
可选地，所述绝缘层为有机膜。
可选地，所述薄膜晶体管包括依次位于所述透明基板上的栅极、栅极介质层、半导体活性层、欧姆接触层、源极和漏极。
可选地，所述像素电极位于所述绝缘层上并通过过孔与所述薄膜晶体管的漏极电连接。
可选地，所述阵列基板为IPS阵列基板，所述存储电容包括：与所述扫描线和栅极同层的存储电容下电极，位于所述栅极介质层上与所述存储电容下电极相对的存储电容上电极，所述存储电容上电极与所述漏极相连。
可选地，所述阵列基板为IPS阵列基板，所述存储电容包括：与源极和漏极同层且与所述像素电极交叠用于形成存储电容的存储电容下电极。
可选地，所述阵列基板为FFS阵列基板，所述像素电极与所述源极、漏极、数据线位于同一层。
可选地，所述公共电极和像素电极交叠，形成存储电容。
相应地，本发明还提供一种液晶显示面板，包括：所述的阵列基板；彩膜基板；位于所述阵列基板和所述彩膜基板之间的液晶。
与现有技术相比，本发明具有以下优点：
在图案化绝缘层时，通过半透膜掩模板图案化所述绝缘层，使所述像素区域中透光区域的绝缘层厚度小于所述数据线上的绝缘层厚度，这样像素区域中透光区域的绝缘层厚度较小可以提高像素区域的光透过率，而数据线上绝缘层的厚度较大，可见减小耦合电容，降低功耗。
附图说明
图1是现有技术一种IPS模式的液晶显示面板的示意图；
图2是图1所示液晶显示面板中像素电极、公共电极和数据线的俯视图；
图3是现有技术一种FFS模式的液晶显示面板的示意图；
图4是本发明阵列基板的制造方法第一实施方式的流程图；
图5至图10是本发明阵列基板的制造方法第一实施例的工艺流程图；
图11至图16是本发明阵列基板的制造方法第二实施例的工艺流程图；
图17是本发明阵列基板的制造方法第二实施方式的流程图；
图18至图23是本发明阵列基板的制造方法第三实施例的工艺流程图；
图24是本发明阵列基板第一实施例的俯视图；
图25是本发明阵列基板第三实施例的俯视图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。
为了解决背景技术中提到的技术问题，本发明提供一种阵列基板的制造方法，在图案化绝缘层时，通过半透膜掩模板图案化所述绝缘层，使所述像素区域的绝缘层厚度小于所述数据线上的绝缘层厚度，这样像素区域的绝缘层厚度较小可以提高像素区域的光透过率，而数据线上绝缘层的厚度较大，可减小耦合电容，降低功耗。
参考图4，示出了本发明阵列基板的制造方法第一实施方式的流程图。所述阵列基板的制造方法大致包括以下步骤：
步骤S11，在透明基板上形成绝缘相交的扫描线和数据线，位于所述扫描线和数据线交界处与所述扫描线和数据线均相连的薄膜晶体管，以及存储电容，所述扫描线和数据线围成像素区域，所述薄膜晶体管和存储电容位于所述像素区域中；
步骤S12，在形成有扫描线、数据线、薄膜晶体管和存储电容的所述透明基板上形成绝缘层；
步骤S13，通过半透膜掩模板图案化所述绝缘层形成过孔并使所述像素区域中透光区域的绝缘层厚度小于所述数据线上的绝缘层厚度；
步骤S14，在所述绝缘层上形成一透明导电层，图案化所述透明导电层形成公共电极和像素电极，至少部分所述公共电极与所述数据线交叠，像素电极通过所述过孔与所述TFT的漏极相连。
下面结合具体实施例和附图对本发明技术方案做进一步说明。
参考图5至图10，示出了本发明阵列基板的制造方法第一实施例的工艺流程图。本实施例以IPS模式液晶显示面板的阵列基板为例，但是不应以此限制本发明。需要说明的是，为了使附图更加清楚、简洁，图5至图10仅示意出了阵列基板中的一个像素单元，不应以此作为对本发明的限制。
如图5所示，执行步骤S11，提供玻璃基板100，在所述玻璃基板100上形成多条扫描线(图未示)、以及与所述扫描线相连的栅极101，并形成与栅极101同层的存储电容下电极102。具体地，可以先在玻璃基板100上沉积第一金属层，之后通过第一掩模板进行曝光、蚀刻的工艺，图案化所述第一金属层，以形成扫描线、栅极101和存储电容下电极102。
还需要说明的是，该步骤还包括形成与所述存储电容下电极102相连的存储电容线(图未示)，所述存储电容线与公共电压源相连，用于向存储电容下电极102加载公共电压。或者，在其他实施例中，所述存储电容线上加载有一恒定电压(例如位于0~5V内的电压)。
如图6所示，继续执行步骤S11，在玻璃基板100上形成覆盖所述扫描线、栅极101和存储电容下电极102的栅极介质层103，具体地，所述栅极介质层103的材料可以为氮化硅，也可以是其它透明绝缘材料，可以通过化学气相沉积的方式形成所述氮化硅。
形成所述栅极介质层103后，先在所述栅极介质层103上依次形成无定形硅(amorphous silicon)形成的半导体活性层104、n型掺杂的无定形硅形成的欧姆接触层105；之后，通过第二掩模板进行曝光、蚀刻的工艺，图案化所述半导体活性层104、欧姆接触层105，形成由所述半导体活性层104和欧姆接触层105形成的所述薄膜晶体管的半导体结构。
如图7所示，继续执行步骤S11，形成覆盖所述薄膜晶体管的半导体结构和所述栅极介质层103上的第二金属层，通过第三掩模板曝光、蚀刻的工艺，图案化所述第二金属层，形成所述薄膜晶体管的源极1061和漏极1062、存储电容上电极107以及数据线111。其中，所述薄膜晶体管的源极1061和漏极1062与所述半导体结构的欧姆接触层105连接，所述存储电容上电极107位于所述存储电容下电极102上方的栅极介质层103上且与所述漏极1062相连，所述数据线111与所述扫描线相交，并且所述数据线111与所述源极1061相连(图中未示意出使连着相连的部件)。
至此制作完成了由栅极101、栅极介质层103、半导体活性层104和欧姆接触层105、源极1061和漏极1062构成的薄膜晶体管，以及由存储电容下电极102、栅极介质层103和存储电容上电极107构成的存储电容。其中，所述薄膜晶体管的栅极101与扫描线相连，源极1061与数据线111相连，漏极1062与存储电容上电极107相连。
需要说明的是，对于阵列基板而言，相交的扫描线和数据线111之间围成像素区域，所述薄膜晶体管和存储电容位于所述像素区域中。
如图8所示，执行步骤S12，在形成有扫描线、数据线111、薄膜晶体管和存储电容的所述玻璃基板100上形成绝缘层108。所述绝缘层108的材料可以是氮化硅或有机材料。本实施例中，所述绝缘层108的材料为有机材料，可以通过涂覆的方式形成所述绝缘层108。涂覆方式工艺简单、成膜效率高。
需要说明的是，如果涂覆时有机膜的厚度过小，容易使后续形成的位于有机膜上的公共电极与数据线111之间的距离较小，而增大耦合电容，如果涂覆时有机膜的厚度过大，会吸收较多的光，从而降低像素区域的光透过率，因此优选地，涂覆的有机膜的厚度位于1500~2000nm的范围内。
如图9所示，执行步骤S13，通过第四掩模板图案化所述绝缘层108，形成过孔110并使所述像素区域中透光区域的绝缘层108厚度小于所述数据线111上的绝缘层108厚度。
具体地，通过曝光、蚀刻的工艺图案化所述绝缘层108，本实施例，通过第四掩模板进行曝光时采用正性光刻胶，所述第四掩模板为半透膜掩模板109，所述半透膜掩模板109对应于所述数据线111的部分具有第一透光率，所述半透膜掩模板109对应于过孔110的部分具有第三透光率，所述半透膜掩模板109的其他部分具有第二透光率，其中，所述第一透光率小于所述第二透光率，所述第二透光率小于所述第三透光率。
具体地，所述第一透光率为0%，所述第二透光率为50%，所述第三透光率为100%。以这样的半透膜掩模板109对绝缘层108进行曝光，之后进行蚀刻，可使数据线111上绝缘层108未去除，使过孔110的部分绝缘层108被完全去除，并使像素区域其他区域的绝缘层108的厚度为所述数据线111上的绝缘层108的厚度的1/2。
需要说明的是，如果所述第二透光率过大，容易使像素区域的绝缘层108厚度过小，这容易使所述绝缘层108起不到良好的绝缘作用，而如果所述第二透光率过小，容易使像素区域的绝缘层108的厚度过大，会影响像素区域的光透过率。优选地，第二透光率为50%~66%，相应地，使像素区域其他区域的绝缘层108的厚度为所述数据线111上的绝缘层108的厚度的1/3~1/2。
还需要说明的是，此处图案化绝缘层时以正性光刻胶为例进行说明，但是本发明对此不作限制，在其他实施例中，还可以采用负性光刻胶图案化所述绝缘层，相应地半透膜掩模板中所述第一透光率大于所述第二透光率，所述第二透光率大于所述第三透光率，本领域技术人员可以根据上述实施例进行相应地修改、变形和替换。例如,在本实施例中采用负性光刻胶图案化所述绝缘层,所述第一透光率为100%，所述第二透光率为50%，所述第三透光率为0%,可使数据线111上绝缘层108未去除，使过孔110的部分绝缘层108被完全去除，并使像素区域其他区域的绝缘层108的厚度为所述数据线111上的绝缘层108的厚度的1/2。优选地，第二透光率为33%~50%，相应地，使像素区域其他区域的绝缘层108的厚度为所述数据线111上的绝缘层108的厚度的1/3~1/2。
如图10所示，执行步骤S14，在所述绝缘层108以及绝缘层108露出的过孔110中形成透明导电层，所述透明导电层的材料可以是氧化铟锡(ITO)，可以通过化学气相沉积的方式形成所述氧化铟锡。
之后，通过第五掩模板对所述透明导电层曝光、再通过蚀刻的工艺图案化所述透明导电层，在数据线111上的绝缘层108上形成公共电极113，覆盖于过孔110一侧的绝缘层108上的透明导电层用作像素电极112。
至少部分所述公共电极113与所述数据线111交叠，像素电极112通过所述过孔110与存储电容上电极107相连，进而实现像素电极112与所述TFT的漏极1062的电连接。
本实施例中，像素区域的绝缘层108的厚度为数据线111上绝缘层厚度的一半，像素区域的光透过率较高，同时数据线111和公共电极113之间的耦合电容比较小，从而提高了本发明阵列基板的性能。
参考图11至图16，示出了本发明阵列基板的制造方法第二实施例的工艺流程图。本实施例仍然以IPS模式液晶显示面板的阵列基板为例，但是不应以此限制本发明。需要说明的是，为了使附图更加清楚、简洁，图11至图16仅示意出了阵列基板中的一个像素单元，不应以此作为对本发明的限制。
如图11所示，执行步骤S11，提供玻璃基板200，在所述玻璃基板200上形成多条扫描线(图未示)、以及与所述扫描线相连的栅极201。具体地，可以先在玻璃基板200上沉积第一层金属层，之后通过第一掩模板进行曝光、蚀刻的工艺，图案化所述第一金属层，以形成扫描线和栅极201。
如图12所示，继续执行步骤S11，在玻璃基板200上形成覆盖所述扫描线、栅极201的栅极介质层203，具体地，所述栅极介质层203的材料可以为氮化硅，也可以是其它透明绝缘材料，可以通过化学气相沉积的方式形成所述氮化硅。
形成所述栅极介质层203后，先在所述栅极介质层203上依次形成无定形硅(amorphous silicon)形成的半导体活性层204和n型掺杂的无定形硅层形成的欧姆接触层205。之后，通过第二掩模板进行曝光、蚀刻的工艺，图案化所述半导体活性层204和欧姆接触层205形成薄膜晶体管的半导体结构。
如图13所示，执行步骤S11，在所述薄膜晶体管的半导体结构、栅极介质层203上覆盖第二金属层，通过第三掩模板曝光、蚀刻的工艺，图案化所述第二金属层，形成薄膜晶体管的源极2061和漏极2062，以及位于同层的存储电容下电极202和多条数据线211，所述薄膜晶体管的源极2061和漏极2062与所述半导体结构的欧姆接触层205连接，所述多条数据线211与扫描线(图未示)相交、且与所述源极2061相连(图总未示意出使两者相连的部件)。
至此制作完成了由栅极201、栅极介质层203、半导体活性层204和欧姆接触层205、源极2061和漏极2062构成的薄膜晶体管，所述薄膜晶体管的栅极201与扫描线相连，源极2061与数据线211相连。至此还完成了存储电容下电极202的制作。
相交的扫描线和数据线211之间围成像素区域，所述薄膜晶体管、所述存储电容下电极202位于所述像素区域中。
如图14所示，执行步骤S12，在形成有扫描线、数据线211、薄膜晶体管和所述存储电容下电极202的所述玻璃基板200上形成绝缘层208；所述绝缘层208的材料可以是氮化硅或有机材料。本实施例中，所述绝缘层208的材料为有机材料，可以通过涂覆的方式形成所述绝缘层208。涂覆方式工艺简单、成膜效率高。
需要说明的是，如果涂覆时有机膜的厚度过小，容易使后续形成的位于有机膜上的公共电极与数据线211之间的距离较小，而增大耦合电容，如果涂覆时有机膜的厚度过大，会吸收较多的光，从而降低像素区域的光透过率，因此优选地，涂覆的有机膜的厚度位于1500~2000nm的范围内。
如图15所示，执行步骤S13，通过第四掩模板图案化所述绝缘层208，形成过孔210并使所述像素区域中透光区域的绝缘层厚度208小于所述数据线211上的绝缘层208厚度。
本实施例中，所述第四掩模板为半透膜掩模板209。所述半透膜掩模板209对应于所述数据线211的部分具有第一透光率，所述半透膜掩模板209对应于过孔210的部分(位于漏极2062的上方)具有第三透光率，所述半透膜掩模板209的其他部分具有第二透光率，其中，所述第一透光率小于所述第二透光率，所述第二透光率小于所述第三透光率。
具体地，所述第一透光率为0%，所述第二透光率为50%，所述第三透光率为100%。以这样的半透膜掩模板209对绝缘层208进行曝光，之后进行蚀刻，可使数据线211上绝缘层208未去除，对应于过孔210部分的绝缘层208被完全去除，并使像素区域除过孔210外其他区域的绝缘层208的厚度为所述数据线211上的绝缘层208的厚度的1/2。
需要说明的是，如果所述第二透光率过大，容易使像素区域的绝缘层208厚度过小，这容易使所述绝缘层208起不到良好的绝缘作用，而如果所述第二透光率过小，容易使像素区域的绝缘层208的厚度过大，会影响像素区域的光透过率。优选地，第二透光率为50%~66%，相应地，使像素区域其他区域的绝缘层208的厚度为所述数据线211上的绝缘层208的厚度的1/3~1/2。
还需要说明的是，此处图案化绝缘层时以正性光刻胶为例进行说明，但是本发明对此不作限制，在其他实施例中，还可以采用负性光刻胶图案化所述绝缘层，相应地半透膜掩模板中所述第一透光率大于所述第二透光率，所述第二透光率大于所述第三透光率，本领域技术人员可以根据上述实施例进行相应地修改、变形和替换。例如,在本实施例中采用负性光刻胶图案化所述绝缘层,所述第一透光率为100%，所述第二透光率为50%，所述第三透光率为0%,可使数据线211上绝缘层208未去除，使过孔210的部分绝缘层208被完全去除，并使像素区域其他区域的绝缘层208的厚度为所述数据线211上的绝缘层208的厚度的1/2。优选地，第二透光率为33%~50%，相应地，使像素区域其他区域的绝缘层208的厚度为所述数据线211上的绝缘层208的厚度的1/3~1/2。
如图16所示，执行步骤S14，在所述绝缘层208以及绝缘层208露出的过孔210中形成透明导电层，所述透明导电层的材料可以是氧化铟锡(ITO)，可以通过化学气相沉积的方式形成所述氧化铟锡。
之后，通过第五掩模板对所述透明导电层曝光、再通过蚀刻的工艺，图案化所述透明导电层，在数据线211上的绝缘层208上形成公共电极213，填充于过孔210中的透明导电层形成像素电极212。
至少部分所述公共电极213与所述数据线211交叠，像素电极212通过所述过孔210与漏极2062实现电连接，至少部分所述像素电极212与所述存储电容下电极202交叠，交叠部分的像素电极212、存储电容下电极202以及位于其间的绝缘层208构成存储电容，所述存储电容位于像素区域内。
本实施例中，像素区域的绝缘层208的厚度为数据线211上绝缘层厚度的一半，像素区域的光透过率较高，同时数据线211和公共电极213之间的耦合电容比较小，从而提高了本发明阵列基板的性能。
需要说明的是，所述存储电容下电极202可以与公共电极213通过过孔(图中未示意出存储电容下电极202与公共电极213之间的过孔)实现电连接，从而使阵列基板在工作状态时，存储电容的两个基板上分别记载有公共电压和像素电压，但是本发明对此不作限制，所述存储电容下电极202还可以通过与其同层的存储电容线相连，所述存储电容线上加载有一恒定电压(例如位于0~5V内的电压)。
参考图17，示出了本发明阵列基板的制造方法第二实施方式的流程图。所述阵列基板的制造方法大致包括以下步骤：
步骤S21，在透明基板上形成绝缘相交的扫描线和数据线、位于所述扫描线和数据线交界处与所述扫描线和数据线均相连的薄膜晶体管，与所述薄膜晶体管的漏极同层且相连的像素电极，以及存储电容，所述扫描线和数据线围成像素区域，所述薄膜晶体管、像素电极和存储电容位于所述像素区域中；
步骤S22，在形成有扫描线、数据线、薄膜晶体管、像素电极和存储电容的所述透明基板上形成绝缘层；
步骤S23，通过半透膜掩模板图案化所述绝缘层，使所述像素区域中透光区域的绝缘层厚度小于所述数据线上的绝缘层厚度；
步骤S24，在所述绝缘层上形成一透明导电层，图案化透明导电层形成公共电极，至少部分所述公共电极与所述数据线交叠。
参考图18至图23，示出了本发明阵列基板的制造方法第三实施例的工艺流程图。本实施例以FFS模式液晶显示面板的阵列基板为例，但是不应以此限制本发明。需要说明的是，为了使附图更加清楚、简洁，图18至图23仅示意出了阵列基板中的一个像素单元，不应以此作为对本发明的限制。
如图18所示，执行步骤S21，在玻璃基板300，在所述玻璃基板300上形成多条扫描线(图未示)、以及与所述扫描线相连的栅极301。具体地，可以先在玻璃基板300上沉积第一金属层，之后通过第一掩模板进行曝光、蚀刻的工艺，图案化所述第一金属层，以形成扫描线和栅极301。
如图19所示，继续执行步骤S21，在玻璃基板300上形成覆盖所述扫描线、栅极301的栅极介质层303，具体地，所述栅极介质层303的材料可以为氮化硅，也可以是其它透明绝缘材料，可以通过化学气相沉积的方式形成所述氮化硅。
形成所述栅极介质层303后，先在所述栅极介质层303上依次形成无定形硅形成的半导体活性层304、n型掺杂的无定形硅形成的欧姆接触层305；之后，通过第二掩模板进行曝光、蚀刻的工艺，图案化所述半导体活性层304、欧姆接触层305形成所述薄膜晶体管的半导体结构。
如图20所示，执行步骤S21，在所述薄膜晶体管的半导体结构、薄膜晶体管的半导体结构露出的栅极介质层303上形成第二金属层，通过第三掩模板曝光、蚀刻的工艺图案化所述第二金属层，形成与所述欧姆接触层305相连的源极3061、漏极3062以及位于同层的多条数据线311，所述多条数据线311与扫描线(图未示)相交、且与所述源极3061相连(图中未示意出使两者相连的部件)。
至此制作完成了由栅极301、栅极介质层303、半导体活性层304和欧姆接触层305、源极3061和漏极3062构成的薄膜晶体管，所述薄膜晶体管的栅极301与扫描线相连，源极3061与数据线311相连。
继续参考图20，在欧姆接触层305露出的栅极介质层303上形成透明导电层，通过第四掩模板曝光、蚀刻的工艺，图案化所述透明导电层，形成位于数据线311两侧与其同层的像素电极302，位于数据线311靠近薄膜晶体管(TFT)一侧的像素电极302与漏极3062相连，位于数据线311远离薄膜晶体管一侧的像素电极302同时用作存储电容的电极(本实施例中用作存储电容下电极)，位于数据线311两侧的像素电极302之间电连接。
相交的扫描线和数据线311之间围成像素区域，所述薄膜晶体管、所述像素电极302位于所述像素区域中。
如图21所示，执行步骤S22，在形成有扫描线、数据线311、薄膜晶体管、像素电极302的所述玻璃基板300上形成绝缘层308；所述绝缘层308的材料可以是氮化硅或有机材料。本实施例中，所述绝缘层308的材料为有机材料，可以通过涂覆的方式形成所述绝缘层308。涂覆方式工艺简单、成膜效率高。
需要说明的是，如果涂覆时有机膜的厚度过小，容易使后续形成的位于有机膜上的公共电极与数据线311之间的距离较小，而增大耦合电容，如果涂覆时有机膜的厚度过大，会吸收较多的光，从而降低像素区域的光透过率，因此优选地，涂覆的有机膜的厚度位于1500~2000nm的范围内。
如图22所示，执行步骤S23，通过第五掩模板图案化所述绝缘层308，使所述像素区域中透光区域的绝缘层厚度308小于所述数据线311上的绝缘层308厚度。
本实施例中，所述第五掩模板为半透膜掩模板309，所述半透膜掩模板309对应于所述数据线311的部分具有第一透光率，所述半透膜掩模板309的其他区域具有第二透光率，所述第一透光率小于所述第二透光率。
具体地，所述第一透光率为0%，所述第二透光率为50%。通过半透膜掩模板图案化所述绝缘层308，使数据线311上的绝缘层308未去除，使其他区域的绝缘层308为数据线311上绝缘层308厚度的一半。
需要说明的是，如果所述第二透光率过大，容易使像素区域的绝缘层308厚度过小，这容易使所述绝缘层308起不到良好的绝缘作用，而如果所述第二透光率过小，容易使像素区域的绝缘层308的厚度过大，会影响像素区域的光透过率。优选地，第二透光率为50%~66%，相应地，使像素区域区域的绝缘层308的厚度为所述数据线311上的绝缘层308的厚度的1/3~1/2。
还需要说明的是，此处图案化绝缘层时以正性光刻胶为例进行说明，但是本发明对此不作限制，在其他实施例中，还可以采用负性光刻胶图案化所述绝缘层，相应地半透膜掩模板中所述第一透光率大于所述第二透光率，本领域技术人员可以根据上述实施例进行相应地修改、变形和替换。例如,在本实施例中采用负性光刻胶图案化所述绝缘层,所述第一透光率为100%，所述第二透光率为50%，可使数据线311上绝缘层308未去除，并使像素区域的绝缘层108的厚度为所述数据线311上的绝缘层308的厚度的1/2。优选地，第二透光率为33%~50%，相应地，使像素区域的绝缘层308的厚度为所述数据线311上的绝缘层308的厚度的1/3~1/2。
如图23所示，执行步骤S24，在所述绝缘层308上形成透明导电层，所述透明导电层的材料可以是氧化铟锡(ITO)，可以通过化学气相沉积的方式形成所述氧化铟锡。
之后，通过第六掩模板对所述透明导电层曝光、再通过蚀刻的工艺，图案化所述透明导电层，在数据线311上的绝缘层308上形成第一公共电极313，在数据线311远离TFT一侧的像素电极302上形成多个第二公共电极312，本实施例中优选地所述第二公共电极为条形电极。
至少部分所述第一公共电极313与所述数据线311交叠，所述第二公共电极312用作存储电容的上电极，与数据线311远离TFT一侧的像素电极302交叠，以构成存储电容。
本实施例中，像素区域的绝缘层308的厚度为数据线311上绝缘层厚度的一半，像素区域的光透过率较高，同时数据线311和第一公共电极313之间的耦合电容比较小，从而提高了本发明阵列基板的性能。
需要说明的是，本实施例中，FFS模式的阵列基板中，第二公共电极312包括多个条形电极，但是本发明对此不作限制，在其他模式的阵列基板中，还可以是像素电极为条形电极，或者公共电极和像素电极均为条形电极。本领域技术人员可以进行相应的修改、变形和替换。
还需要说明的是，在图18至图23示意出的FFS模式阵列基板的实施例中，与数据线同层的像素电极用作存储电容的下电极，但是本发明对此不作限制，在其他实施例中，还可以在形成栅极的同时形成与其同层的一公共电极(相对于图18至图23所示实施例而言多设置一公共电极，在后续步骤中还需要形成位于绝缘层上的第一公共电极和第二公共电极，并且所述公共电极与所述第一公共电极和第二公共电极之间电连接)，之后在形成数据线的同时在所述公共电极上形成与数据线同层的像素电极，所述公共电极用作存储电容的下电极，所述像素电极用作存储电容的上电极。
还需要说明的是，像素区域分别为透光区域(例如像素电极所在区域)和不透光区域(TFT和存储电容所在区域)，上述各阵列基板制造方法的实施例在图案化绝缘层时使整个像素区域绝缘层的厚度小于数据线上绝缘层的厚度，以实现像素区域中透光区域绝缘层的厚度小于数据线上绝缘层的厚度。但是本发明对此不作限制，为了提高像素区域的光透过率，在其他实施例中，图案化绝缘层时还可以仅使像素区域中透光区域部分的绝缘层厚度减薄，而像素区域中不透光区域部分的绝缘层厚度可以与数据线上绝缘层的厚度相同，实际应用中，本领域技术人员可以通过调整半透膜掩模板上第二透光率部分的区域，以实现之后用半透膜掩模板进行曝光和蚀刻时，可以仅减薄像素区域中透光区域部分的绝缘层厚度。
相应地，本发明还提供一种阵列基板，结合参考图10和图24，分别示出了本发明阵列基板第一实施例的侧面示意图和俯视示意图。本实施例阵列基板以IPS模式为例，不应以此限定本发明，为了使附图更加清楚、简要附图10和附图24仅示意出了一个像素单元或其部分结构，不应以此作为对本发明的限制。
本实施例阵列基板，包括：
玻璃基板100；
位于玻璃基板100上的多条横向排列的扫描线121和多条纵向排列数据线111，所述扫描线121和所述数据线111绝缘相交，所述扫描线111用于加载驱动电压，所述数据线111用于加载像素电压。所述扫描线121和数据线111围成像素区域。
位于所述扫描线121和数据线111交界处设置有薄膜晶体管122，包括依次位于所述玻璃基板100上的栅极101、栅极介质层103、半导体活性层104、欧姆接触层105、源极1061和漏极1062。所述薄膜晶体管122的栅极101与所述扫描线121相连，所述薄膜晶体管的源极1061与数据线111相连；
存储电容，包括存储电容下电极102、存储电容上电极107以及位于两者之间的栅极介质层103。所述存储电容下电极102与栅极101同层，所述存储电容下电极102与存储电容线123相连，所述存储电容线123可以与公共电极113相电连接，用于加载公共电压，或者，在所述存储电容线123还可以加载有一恒定电压(例如0~5V的电压)。
所述薄膜晶体管122、存储电容位于扫描线121和数据线111所围成的像素区域中。
所述阵列基板还包括形成于所述数据线111上和位于像素区域中的绝缘层108，所述像素区域中的绝缘层108的厚度小于所述数据线111上绝缘层108的厚度。
所述阵列基板还包括位于绝缘层108上、与所述数据线111至少部分交叠的公共电极113，以及与所述薄膜晶体管122的漏极1062通过过孔110实现电连接的像素电极112。
本实施例中，像素区域(除过孔110外)的绝缘层108的厚度为所述数据线111上绝缘层108的厚度的1/3~1/2。所述数据线111上绝缘层108的厚度位于1500~2000nm的范围内，所述像素区域(除过孔110外)中绝缘层108的厚度位于500~1000nm的范围内。
所述绝缘层108的材料可以为有机膜，也可以为氮化硅等的无机绝缘材料。
参考图16，示出了本发明阵列基板另一实施例的示意图。所述阵列基板仍为IPS阵列基板，本实施例与阵列基板第一实施例的相同之处不再赘述，本实施例与阵列基板第一实施例的不同之处在于，像素电极212位于所述绝缘层208上并通过过孔210与薄膜晶体管的漏极2062实现电连接。存储电容由与源极2061和漏极2062同层的存储电容下电极202，和位于所述存储电容下电极202上方与其有交叠区域的像素电极212构成。
结合参考图23和图25分别示出了本发明阵列基板第三实施例的侧面示意图和俯视示意图。本实施例阵列基板以FFS模式为例，不应以此限定本发明，为了使附图更加清楚、简要，附图23和附图25仅示意出了一个像素单元或其部分结构，不应以此作为对本发明的限制。
本实施例与第一实施例的相同之处不再赘述，本实施例与第一实施例的不同之处在于：
像素电极302与薄膜晶体管322的源极3061和漏极3062同层，同时还与数据线311位于同一层。
第一公共电极313位于数据线311上的绝缘层308上，第二公共电极312位于像素电极302上的绝缘层308上，所述第二公共电极312包括多个条形电极，所述第二公共电极312和像素电极302交叠，形成存储电容。
需要说明的是在其他FFS模式的阵列基板的实施例中，还可以是像素电极为条形电极，或者像素电极和公共电极均为条形电极。
需要说明的是在其他FFS模式的阵列基板的实施例中，还可以包括与栅极同层的公共电极，所述公共电极与所述第一公共电极和第二公共电极之间电连接，所述公共电极与像素电极至少部分交叠，构成存储电容。
还需要说明的是，像素区域分别为透光区域(像素电极所在区域)和不透光区域(TFT和存储电容所在区域)，上述各阵列基板的实施例整个像素区域绝缘层的厚度小于数据线上绝缘层的厚度。但是本发明对此不作限制，为了提高像素区域的光透过率，只要像素区域中透光区域的绝缘层厚度小于数据线上绝缘层的厚度即可。
还需要说明的是，上述实施例中，透明基板均以玻璃基板为例，但是本发明对此不作限制，在其他实施例中，所述透明基板还可以是透明塑料板，本领域技术人员可以根据上述实施例对本发明进行相应的修改、变形和替换。
相应地，本发明还提供一种液晶显示面板，包括：阵列基板、彩膜基板、位于所述阵列基板和所述彩膜基板之间的液晶。所述阵列基板在上述阵列基板的实施例中已经详细描述，在此不再赘述。
虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (32)
1.一种阵列基板的制造方法，其特征在于，包括：
在透明基板上形成绝缘相交的扫描线和数据线，位于所述扫描线和数据线交界处与所述扫描线和数据线均相连的薄膜晶体管，以及存储电容，所述扫描线和数据线围成像素区域，所述薄膜晶体管和存储电容位于所述像素区域中；
在形成有扫描线、数据线、薄膜晶体管和存储电容的所述透明基板上形成绝缘层；
通过半透膜掩模板图案化所述绝缘层形成过孔并使所述像素区域中透光区域的绝缘层厚度小于所述数据线上的绝缘层厚度；
在所述绝缘层上形成一透明导电层，图案化所述透明导电层形成公共电极和像素电极，至少部分所述公共电极与所述数据线交叠，像素电极通过所述过孔与所述TFT的漏极相连。
2.如权利要求1所述的阵列基板的制造方法，其特征在于，通过半透膜掩模板图案化所述绝缘层，使像素区域中透光区域的绝缘层的厚度为所述数据线上的绝缘层的厚度的1/3~1/2。
3.如权利要求1所述的阵列基板的制造方法，其特征在于，所述绝缘层为有机膜，形成绝缘层的步骤包括：通过涂覆的方式形成所述有机膜。
4.如权利要求3所述的阵列基板的制造方法，其特征在于，形成有机膜的步骤包括：涂覆的有机膜的厚度位于1500~2000nm的范围内。
5.如权利要求1所述的阵列基板的制造方法，其特征在于，所述在透明基板上形成扫描线、数据线和薄膜晶体管以及存储电容的步骤包括：
在透明基板上形成第一金属层，图案化所述第一金属层形成扫描线、栅极和存储电容的下电极；
在透明基板上形成覆盖所述扫描线、栅极和存储电容下电极的栅极介质层；
在所述栅极介质层上依次形成半导体活性层和欧姆接触层，图案化所述半导体活性层和欧姆接触层形成所述薄膜晶体管的半导体结构；
形成覆盖所述薄膜晶体管的半导体结构和所述栅极介质层的第二金属层，图案化所述第二金属层形成所述薄膜晶体管的源极和漏极、存储电容上电极以及数据线，所述薄膜晶体管的源极和漏极与所述半导体结构的欧姆接触层连接，所述存储电容上电极位于所述存储电容下电极上方的栅极介质层上且与所述漏极相连，所述数据线位于栅极介质层上且与所述扫描线相交。
6.如权利要求1所述的阵列基板的制造方法，其特征在于，所述在透明基板上形成扫描线、数据线和薄膜晶体管以及存储电容的步骤包括：
在透明基板上形成第一金属层，图案化所述第一金属层形成扫描线、栅极；
在透明基板上形成覆盖所述扫描线和栅极的栅极介质层；
在所述栅极介质层上依次形成半导体活性层和欧姆接触层，图案化所述半导体活性层和欧姆接触层形成所述薄膜晶体管的半导体结构；
形成覆盖所述薄膜晶体管的半导体结构和所述栅极介质层的第二金属层，图案化所述第二金属层形成所述薄膜晶体管的源极和漏极、存储电容下电极、数据线，所述薄膜晶体管的源极和漏极与所述半导体结构的欧姆接触层连接，所述数据线位于所述栅极介质层上且与所述扫描线相交。
7.如权利要求5或6所述的阵列基板的制造方法，其特征在于，通过半透膜掩模板图案化所述绝缘层的步骤中，所述半透膜掩模板对应于所述数据线的部分具有第一透光率，所述半透膜掩模板对应于过孔的部分具有第三透光率，所述半透膜掩模板的其他部分具有第二透光率，其中，所述第一透光率小于所述第二透光率，所述第二透光率小于所述第三透光率。
8.如权利要求7所述的阵列基板的制造方法，其特征在于，所述第一透光率为0%，所述第二透光率为50%~66%，所述第三透光率为100%。
9.如权利要求8所述的阵列基板的制造方法，其特征在于，通过半透膜掩模板图案化所述绝缘层，使数据线上的绝缘层未去除，使过孔的部分绝缘层被完全去除，使像素区域其他部分的绝缘层为数据线上绝缘层厚度的一半。
10.如权利要求9所述的阵列基板的制造方法，其特征在于，形成像素电极的步骤包括：在过孔的底部、过孔的侧壁以及像素区域绝缘层上覆盖透光导电材料，形成像素电极。
11.如权利要求10所述的阵列基板的制造方法，其特征在于，在形成所述像素电极的同时形成所述公共电极。
12.如权利要求5或6所述的阵列基板的制造方法，其特征在于，通过半透膜掩模板图案化所述绝缘层的步骤中，所述半透膜掩模板对应于所述数据线的部分具有第一透光率，所述半透膜掩模板对应于过孔的部分具有第三透光率，所述半透膜掩模板的其他部分具有第二透光率，其中，所述第一透光率大于所述第二透光率，所述第二透光率大于所述第三透光率。
13.一种阵列基板的制造方法，其特征在于，包括：
在透明基板上形成绝缘相交的扫描线和数据线、位于所述扫描线和数据线交界处与所述扫描线和数据线均相连的薄膜晶体管，与所述薄膜晶体管的漏极同层且相连的像素电极，以及存储电容，所述扫描线和数据线围成像素区域，所述薄膜晶体管、像素电极和存储电容位于所述像素区域中；
在形成有扫描线、数据线、薄膜晶体管、像素电极和存储电容的所述透明基板上形成绝缘层；
通过半透膜掩模板图案化所述绝缘层，使所述像素区域中透光区域的绝缘层厚度小于所述数据线上的绝缘层厚度；
在所述绝缘层上形成一透明导电层，图案化透明导电层形成公共电极，至少部分所述公共电极与所述数据线交叠。
14.如权利要求13所述的阵列基板的制造方法，其特征在于，形成扫描线、数据线、薄膜晶体管、像素电极和存储电容的步骤包括：
在透明基板上形成第一金属层，图案化所述第一金属层形成扫描线、栅极；
在透明基板上形成覆盖所述扫描线和栅极的栅极介质层；
在所述栅极介质层上依次形成半导体活性层、欧姆接触层，图案化所述半导体活性层和欧姆接触层形成所述薄膜晶体管的半导体结构；
形成覆盖所述薄膜晶体管的半导体结构和所述栅极介质层的第二金属层，图案所述第二金属层形成所述薄膜晶体管的源极和漏极、数据线，所述薄膜晶体管的源极和漏极与所述半导体结构的欧姆接触层连接，所述数据线位于所述栅极介质层上且与所述扫描线相交；
形成覆盖所述薄膜晶体管和所述栅极介质层的透明导电层，图案化所述透明导电层在所述栅极介质层上形成与所述漏极相连的像素电极，所述像素电极同时用作存储电容的电极。
15.如权利要求13所述的阵列基板的制造方法，其特征在于，通过半透膜掩模板图案化所述绝缘层，使像素区域中透光区域的绝缘层的厚度为所述数据线上的绝缘层的厚度的1/3~1/2。
16.如权利要求13所述的阵列基板的制造方法，其特征在于，所述绝缘层为有机膜，形成绝缘层的步骤包括：通过涂覆的方式形成所述有机膜。
17.如权利要求16所述的阵列基板的制造方法，其特征在于，形成有机膜的步骤包括：涂覆的有机膜的厚度位于1500~2000nm的范围内。
18.如权利要求13所述的阵列基板的制造方法，其特征在于，通过半透膜掩模板图案化所述绝缘层的步骤中，所述半透膜掩模板对应于所述数据线的部分具有第一透光率，所述半透膜掩模板的其他区域具有第二透光率，所述第一透光率小于所述第二透光率。
19.如权利要求18所述的阵列基板的制造方法，其特征在于，所述第一透光率为0%，所述第二透光率为50%~66%。
20.如权利要求19所述的阵列基板的制造方法，其特征在于，通过半透膜掩模板图案化所述绝缘层，使数据线上的绝缘层未去除，使其他区域的绝缘层为数据线上绝缘层厚度的一半。
21.如权利要求13所述的阵列基板的制造方法，其特征在于，通过半透膜掩模板图案化所述绝缘层的步骤中，所述半透膜掩模板对应于所述数据线的部分具有第一透光率，所述半透膜掩模板的其他区域具有第二透光率，所述第一透光率大于所述第二透光率。
22.一种阵列基板，其特征在于，包括：透明基板；位于透明基板上绝缘相交的扫描线和数据线；位于所述扫描线和数据线交界处与所述扫描线和数据线均相连的薄膜晶体管，以及存储电容；所述扫描线和数据线围成像素区域，所述薄膜晶体管、存储电容位于所述像素区域中；
所述阵列基板还包括形成于所述数据线上和位于所述像素区域中的绝缘层，所述像素区域中透光区域的绝缘层的厚度小于所述数据线上绝缘层的厚度；
所述阵列基板还包括位于绝缘层上、与所述数据线至少部分交叠的公共电极，以及与所述薄膜晶体管的漏极相连的像素电极。
23.如权利要求22所述的阵列基板，其特征在于，像素区域中透光区域的绝缘层的厚度为所述数据线上绝缘层的厚度的1/3~1/2。
24.如权利要求23所述的阵列基板，其特征在于，所述数据线上绝缘层的厚度位于1500~2000nm的范围内，所述像素区域中透光区域的绝缘层的厚度位于500~1000nm的范围内。
25.如权利要求22所述的阵列基板，其特征在于，所述绝缘层为有机膜。
26.如权利要求22所述的阵列基板，所述薄膜晶体管包括依次位于所述透明基板上的栅极、栅极介质层、半导体活性层、欧姆接触层、源极和漏极。
27.如权利要求26所述的阵列基板，其特征在于，所述像素电极位于所述绝缘层上并通过过孔与所述薄膜晶体管的漏极电连接。
28.如权利要求27所述的阵列基板，其特征在于，所述阵列基板为IPS阵列基板，
所述存储电容包括：与所述扫描线和栅极同层的存储电容下电极，位于所述栅极介质层上与所述存储电容下电极相对的存储电容上电极，所述存储电容上电极与所述漏极相连。
29.如权利要求27所述的阵列基板，其特征在于，所述阵列基板为IPS阵列基板，
所述存储电容包括：与源极和漏极同层且与所述像素电极交叠用于形成存储电容的存储电容下电极。
30.如权利要求26所述的阵列基板，其特征在于，所述阵列基板为FFS阵列基板，所述像素电极与所述源极、漏极、数据线位于同一层。
31.如权利要求30所述的阵列基板，其特征在于，所述公共电极和像素电极交叠，形成存储电容。
32.一种液晶显示面板，其特征在于，包括：
如权利要求22~31中任意一权利要求所述的阵列基板；
彩膜基板；
位于所述阵列基板和所述彩膜基板之间的液晶。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210342996.5A CN103295959B (zh) | 2012-09-14 | 2012-09-14 | 阵列基板及其制造方法、液晶显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210342996.5A CN103295959B (zh) | 2012-09-14 | 2012-09-14 | 阵列基板及其制造方法、液晶显示面板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103295959A true CN103295959A (zh) | 2013-09-11 |
| CN103295959B CN103295959B (zh) | 2015-11-25 |
Family
ID=49096617
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210342996.5A Expired - Fee Related CN103295959B (zh) | 2012-09-14 | 2012-09-14 | 阵列基板及其制造方法、液晶显示面板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103295959B (zh) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103941502A (zh) * | 2013-12-31 | 2014-07-23 | 上海中航光电子有限公司 | 一种像素单元阵列、液晶显示面板及驱动方法 |
| CN105633096A (zh) * | 2016-01-05 | 2016-06-01 | 深圳市华星光电技术有限公司 | 液晶显示面板、tft基板及其制造方法 |
| CN106094372A (zh) * | 2016-06-01 | 2016-11-09 | 深圳市华星光电技术有限公司 | 液晶显示面板、阵列基板及其制作方法 |
| CN103941502B (zh) * | 2013-12-31 | 2016-11-30 | 上海中航光电子有限公司 | 一种像素单元阵列、液晶显示面板及驱动方法 |
| CN106292040A (zh) * | 2016-10-26 | 2017-01-04 | 武汉华星光电技术有限公司 | 阵列基板及其制造方法、液晶面板及液晶显示屏 |
| CN106444179A (zh) * | 2016-12-01 | 2017-02-22 | 武汉华星光电技术有限公司 | 液晶面板、阵列基板及其制作方法 |
| CN106707639A (zh) * | 2016-12-20 | 2017-05-24 | 厦门天马微电子有限公司 | 阵列基板、显示面板、阵列基板制作方法 |
| CN108803115A (zh) * | 2018-07-06 | 2018-11-13 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| CN109148365A (zh) * | 2018-09-06 | 2019-01-04 | 京东方科技集团股份有限公司 | 一种显示面板的制作方法、显示面板及显示装置 |
| CN109801929A (zh) * | 2019-04-17 | 2019-05-24 | 南京中电熊猫平板显示科技有限公司 | 一种阵列基板及其制造方法 |
| CN116469893A (zh) * | 2023-03-14 | 2023-07-21 | 滁州惠科光电科技有限公司 | 阵列基板及其制备方法和显示装置 |
| CN110890386B (zh) * | 2018-09-11 | 2023-08-25 | 夏普株式会社 | 薄膜晶体管基板、液晶显示装置及有机电致发光显示装置 |
| WO2023168956A1 (zh) * | 2022-03-11 | 2023-09-14 | 京东方科技集团股份有限公司 | 阵列基板、液晶显示面板和显示装置 |
| WO2023206678A1 (zh) * | 2022-04-27 | 2023-11-02 | 广州华星光电半导体显示技术有限公司 | 显示装置 |
| WO2024011665A1 (zh) * | 2022-07-13 | 2024-01-18 | 广州华星光电半导体显示技术有限公司 | 一种显示面板及其制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020118330A1 (en) * | 2001-02-26 | 2002-08-29 | Yun-Bok Lee | Array substrate for in-plane switching mode liquid crystal display device and manufacturing method thereof |
| CN1573485A (zh) * | 2003-06-17 | 2005-02-02 | Lg.飞利浦Lcd有限公司 | 面内切换模式液晶显示器件及其制造方法 |
| US20060146255A1 (en) * | 2004-12-31 | 2006-07-06 | Ahn Byung C | Liquid crystal display device and fabricating method thereof |
| CN1932622A (zh) * | 2005-09-13 | 2007-03-21 | Lg.菲利浦Lcd株式会社 | 透反射式液晶显示器件及其制造方法 |
| CN102375277A (zh) * | 2010-08-10 | 2012-03-14 | 乐金显示有限公司 | 液晶显示装置及其制造方法 |
-
2012
- 2012-09-14 CN CN201210342996.5A patent/CN103295959B/zh not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020118330A1 (en) * | 2001-02-26 | 2002-08-29 | Yun-Bok Lee | Array substrate for in-plane switching mode liquid crystal display device and manufacturing method thereof |
| CN1573485A (zh) * | 2003-06-17 | 2005-02-02 | Lg.飞利浦Lcd有限公司 | 面内切换模式液晶显示器件及其制造方法 |
| US20060146255A1 (en) * | 2004-12-31 | 2006-07-06 | Ahn Byung C | Liquid crystal display device and fabricating method thereof |
| CN1932622A (zh) * | 2005-09-13 | 2007-03-21 | Lg.菲利浦Lcd株式会社 | 透反射式液晶显示器件及其制造方法 |
| CN102375277A (zh) * | 2010-08-10 | 2012-03-14 | 乐金显示有限公司 | 液晶显示装置及其制造方法 |
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103941502B (zh) * | 2013-12-31 | 2016-11-30 | 上海中航光电子有限公司 | 一种像素单元阵列、液晶显示面板及驱动方法 |
| CN103941502A (zh) * | 2013-12-31 | 2014-07-23 | 上海中航光电子有限公司 | 一种像素单元阵列、液晶显示面板及驱动方法 |
| CN105633096A (zh) * | 2016-01-05 | 2016-06-01 | 深圳市华星光电技术有限公司 | 液晶显示面板、tft基板及其制造方法 |
| WO2017117827A1 (zh) * | 2016-01-05 | 2017-07-13 | 深圳市华星光电技术有限公司 | 液晶显示面板、tft基板及其制造方法 |
| US10345664B2 (en) | 2016-06-01 | 2019-07-09 | Shenzhen China Star Optoelectronics Technology Co., Ltd | Liquid crystal display panel, array substrate and methods for manufacturing the same |
| CN106094372A (zh) * | 2016-06-01 | 2016-11-09 | 深圳市华星光电技术有限公司 | 液晶显示面板、阵列基板及其制作方法 |
| WO2017206262A1 (zh) * | 2016-06-01 | 2017-12-07 | 深圳市华星光电技术有限公司 | 液晶显示面板、阵列基板及其制作方法 |
| CN106292040A (zh) * | 2016-10-26 | 2017-01-04 | 武汉华星光电技术有限公司 | 阵列基板及其制造方法、液晶面板及液晶显示屏 |
| CN106444179A (zh) * | 2016-12-01 | 2017-02-22 | 武汉华星光电技术有限公司 | 液晶面板、阵列基板及其制作方法 |
| CN106707639B (zh) * | 2016-12-20 | 2021-01-22 | 厦门天马微电子有限公司 | 阵列基板、显示面板、阵列基板制作方法 |
| CN106707639A (zh) * | 2016-12-20 | 2017-05-24 | 厦门天马微电子有限公司 | 阵列基板、显示面板、阵列基板制作方法 |
| CN108803115A (zh) * | 2018-07-06 | 2018-11-13 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| US11069719B2 (en) | 2018-07-06 | 2021-07-20 | Beijing Boe Display Technology Co., Ltd. | Array substrate and method of manufacturing the same, display device |
| CN109148365A (zh) * | 2018-09-06 | 2019-01-04 | 京东方科技集团股份有限公司 | 一种显示面板的制作方法、显示面板及显示装置 |
| CN109148365B (zh) * | 2018-09-06 | 2020-08-25 | 京东方科技集团股份有限公司 | 一种显示面板的制作方法、显示面板及显示装置 |
| CN110890386B (zh) * | 2018-09-11 | 2023-08-25 | 夏普株式会社 | 薄膜晶体管基板、液晶显示装置及有机电致发光显示装置 |
| CN109801929A (zh) * | 2019-04-17 | 2019-05-24 | 南京中电熊猫平板显示科技有限公司 | 一种阵列基板及其制造方法 |
| CN109801929B (zh) * | 2019-04-17 | 2019-07-16 | 南京中电熊猫平板显示科技有限公司 | 一种阵列基板及其制造方法 |
| WO2023168956A1 (zh) * | 2022-03-11 | 2023-09-14 | 京东方科技集团股份有限公司 | 阵列基板、液晶显示面板和显示装置 |
| WO2023206678A1 (zh) * | 2022-04-27 | 2023-11-02 | 广州华星光电半导体显示技术有限公司 | 显示装置 |
| WO2024011665A1 (zh) * | 2022-07-13 | 2024-01-18 | 广州华星光电半导体显示技术有限公司 | 一种显示面板及其制备方法 |
| CN116469893A (zh) * | 2023-03-14 | 2023-07-21 | 滁州惠科光电科技有限公司 | 阵列基板及其制备方法和显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103295959B (zh) | 2015-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103295959A (zh) | 阵列基板及其制造方法、液晶显示面板 | |
| JP5604481B2 (ja) | 横電界型の液晶表示装置 | |
| CN100428037C (zh) | 液晶显示器件及其制造方法 | |
| US9151992B2 (en) | Color filter substrate and liquid crystal display device including the same | |
| US9570472B2 (en) | Array substrate and manufacturing method thereof, and liquid crystal display | |
| CN101995707B (zh) | 边缘场开关型液晶显示面板、其制造方法及液晶显示器 | |
| US7130010B2 (en) | Array substrate for in-plane switching liquid crystal display device and method of fabricating the same with polycrystalline silicon pixel electrode | |
| KR101396943B1 (ko) | 액정표시장치 및 제조방법 | |
| KR101749146B1 (ko) | 터치 스크린이 내장된 액정 표시장치와 이의 제조방법 | |
| KR102081599B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR20110075411A (ko) | 터치센서 인셀 타입 액정표시장치용 어레이 기판 및 이의 제조방법 | |
| US7940363B2 (en) | Liquid crystal display panel and method for manufacturing the same | |
| KR20130015737A (ko) | 액정표시장치 | |
| WO2015039389A1 (zh) | 阵列基板及其制作方法、显示装置 | |
| WO2014089925A1 (zh) | 阵列基板、液晶显示面板及驱动方法 | |
| US8451410B2 (en) | Array substrate for wide viewing angle liquid crystal display device and mehod of manufacturing the same | |
| KR101408252B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR20090052591A (ko) | 액정표시장치용 어레이 기판 및 그 제조 방법 | |
| USRE46222E1 (en) | Display substrate with dual transistor and connection transistor, method of manufacturing the display substrate and display device having the display substrate | |
| KR20080028565A (ko) | 액정표시패널 | |
| US7764342B2 (en) | Liquid crystal display apparatus | |
| KR20130030975A (ko) | 액정표시장치 | |
| JP2008197657A (ja) | 表示基板及びこれを具備した表示パネル | |
| US20040109120A1 (en) | In-plane switching liquid crystal display with an alignment free structure and method of using back exposure to form the same | |
| US9864240B2 (en) | Liquid crystal display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20151125 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |