CN101162721A - 具有3-维布置的存储单元的nand快闪存储器件及其制造方法 - Google Patents

具有3-维布置的存储单元的nand快闪存储器件及其制造方法 Download PDF

Info

Publication number
CN101162721A
CN101162721A CNA2007101807291A CN200710180729A CN101162721A CN 101162721 A CN101162721 A CN 101162721A CN A2007101807291 A CNA2007101807291 A CN A2007101807291A CN 200710180729 A CN200710180729 A CN 200710180729A CN 101162721 A CN101162721 A CN 101162721A
Authority
CN
China
Prior art keywords
semiconductor layer
source electrode
embolism
hole
upper semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007101807291A
Other languages
English (en)
Inventor
孙良锈
罗暎燮
赵源锡
郑舜文
张在焄
张永哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101162721A publication Critical patent/CN101162721A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Read Only Memory (AREA)

Abstract

一种NAND快闪存储器件，包括：下半导体层和位于下半导体层上方的上半导体层，位于下半导体层中的第一漏区和第一源区，以及位于上半导体层中的第二漏区和第二源区。在该下半导体层上设置第一栅极结构，以及在该上半导体层上设置第二栅极结构。在该上半导体层上方设置位线，以及在该位线和第一漏区之间连接至少一个位线栓塞，其中该至少一个位线栓塞贯穿位于上半导体层中的漏极通孔。

Description

具有3-维布置的存储单元的NAND快闪存储器件及其制造方法
背景技术
本公开总体上涉及一种制造半导体器件的方法，并且更具体涉及具有3-维布置的存储单元的NAND快闪存储器件的制造方法。
根据35U.S.C.§119，要求2006年10月11日提交的韩国专利申请号2006-99015的优先权，因此将其全部内容引入以供参考。
大多数现代电子设备包括半导体器件。这些半导体器件包括大量元件。具体地，例如，这些半导体器件包括诸如晶体管、电阻器、电容器等的电子元件。有利地，在这些电子元件被设计来执行该电子设备的特定功能之后，它们被集成在半导体衬底上。例如，诸如计算机和数码相机的电子设备包括用于存储信息的存储器芯片和用于处理信息的处理芯片。这些存储器芯片和处理芯片包括，在被配置来分别执行信息存储和处理功能之后，被集成在半导体衬底上的电子元件。
为了跟上廉价、更有效率以及较小尺寸器件的用户需求，对于高度地集成的半导体器件有不断增长的需求。然而，在半导体制造工艺中存在影响高度集成半导体器件的可用性的某些缺点。例如，对于诸如光刻技术的处理技术需要改进。然而，高级的处理技术需要支出大量资金以及在将它们用于制造高度集成的半导体器件是商业上可行的之前，可能长时间被阻滞在研究和开发周期中。
为了解决当前制造技术的限制，提出了在半导体器件中使用3-维布置的晶体管。例如，韩国专利申请号2006-73858公开了一种具有3-维布置的晶体管的NAND陕闪存储器件。制造这种半导体器件的方法包括通过外延技术，在用作半导体衬底的晶片上形成单晶半导体层，以及此后，在该半导体层上形成晶体管。
此外，当存储单元晶体管的源极和漏电极被三维布置时，需要连接这些源极和漏电极的栓塞，用于电访问该存储单元晶体管。然而，在三维半导体器件中形成这些栓塞不是容易的。例如，在韩国专利申请号2006-73858中公开的NAND陕闪存储器件中，不同层上形成的存储晶体管通过层叠栓塞和局部互连彼此电连接，该层叠栓塞和局部互连通过不同的工艺形成。
存在许多与利用不同工艺来制造3-维半导体器件有关的问题。这些问题可以包括，例如，整个制造工艺的复杂性增加和制造成本的增加。通过减小可用的芯片面积，可以减小半导体器件的复杂性。然而，芯片面积可用性的损失可以减小半导体器件的集成度。该特征与3-维半导体器件的重要目标的一个相反。
发明内容
根据本公开的一个方面，提供一种NAND快闪存储器件，其包括下半导体层和位于该下半导体层上方的上半导体层，位于该下半导体层中的第一漏区和第一源区，以及位于该上半导体层中的第二漏区和第二源区。在该下半导体层上设置第一栅极结构，以及在该上半导体层上设置第二栅极结构。在该上半导体层上方设置位线，以及在该位线和第一漏区之间连接至少一个位线栓塞，其中该至少一个位线栓塞贯穿位于上半导体层中的漏极通孔。
根据本公开的另一方面，提供一种制造NAND快闪存储器件的方法，该方法包括：在下半导体层中形成下源区和下漏区，在该下半导体层上方形成上半导体层，该上半导体层包括漏极通孔、上源区和上漏区，以及形成贯穿该漏极通孔并连接到上和下漏区的至少一个位线栓塞。
附图说明
所包括的附图提供本公开的进一步理解，该附图被引入并构成本说明书的一部分。附图说明本公开的示例性实施例，并且连同说明书一起，用来说明本发明的原理。在图中：
图1A至1D是说明根据示例性公开实施例的NAND快闪存储器件的单元阵列的平面图；
图2A至2C是说明根据示例性公开实施例的NAND快闪存储器件的单元阵列的剖面图；
图3A至3D是说明根据示例性公开实施例的制造NAND快闪存储器的方法的剖面图；
图4A至4C是说明根据替换性示例公开实施例的制造NAND快闪存储器的方法的剖面图；
图5A至5B是说明根据另一替换性示例公开实施例的制造NAND快闪存储器的方法的剖面图；
图6A至6C是说明根据另一替换性示例公开实施例的制造NAND快闪存储器的方法的剖面图；以及
图7A至7B是说明根据另一替换性示例公开实施例的制造NAND快闪存储器的方法的剖面图。
具体实施方式
下面将参考附图更详细地描述本发明的示例性实施例。然而，本发明可以以不同的形式体现，以及不应该被认为局限于在此阐述的实施例。相反，提供这些实施例是为了本公开是彻底的和完全的，并将本发明的范围完全传递给本领域的技术人员。
还应该理解，当一个层(或薄膜)被称为在另一层或衬底‘上面’时，它可以直接在另一层或衬底上，或也可以存在插入层。此外，应当理解当一个层被称为在另一层‘下面’时，它可以直接在下面，和也可以存在一个或多个插入层。另外，还应当理解，当一个层被称为在两个层‘之间’时，它可以是两个层之间的唯一的层，或也可以存在一个或多个插入层。类似地，还应当理解，当一个元件被称为‘连接’到另一元件时，该两个元件可以直接地彼此连接，或(例如，电)操作地彼此连接。在图中，为了图示的清楚，可以放大层和区域的尺寸。在本说明书中，尽管使用“第一”、“第二”、“第三”等等措词来描述各个区域、层等，但是，该区域、层等不应该被局限于这些措词。这些措词仅仅用来使区域和层彼此区分。因此，一个实施例中提及的第一层在另一实施例中可以被称为第二层。在此描述的每个实施例可以包括其互补实施例。
图1A至1D是说明根据示例性公开实施例的NAND快闪存储器件的单元阵列的平面图。此外，图2A至2C是说明根据示例性公开实施例的NAND陕闪存储器件的单元阵列的剖面图。更具体地说，图2A至2C分别是沿图1A至1D的虚线I-I′获得的剖面图。
参考图1A和2A，示例性公开实施例中的NAND陕闪存储器件包括下半导体层100和布置在下半导体层100上的至少一个上半导体层200。为了简明起见，仅仅示出该示例性公开实施例中的一个上半导体层。但是，所属领域的技术人员应当理解，在不脱离本公开的范围的条件下，可以在下半导体层100上布置多个上层。此外，下半导体层100可以是由单晶半导体材料形成的晶片。此外，有利地，上半导体层200由单晶半导体材料形成，这些之后将详细地说明。
在下半导体层100和上半导体层200上方分别布置下栅极结构120和上栅极结构220。此外，下和上栅极结构120和220的每一个包括串选择线SSL、接地选择线GSL以及布置在串选择线SSL和接地选择线GSL之间的多个字线WL。此外，在下栅极结构120和下半导体层100之间可以布置下栅极绝缘层105，以及在上栅极结构220和上半导体层200之间可以布置上栅极绝缘层205。
在示例性实施例中，下栅极结构120包括下浮置电极121、下栅极层间绝缘层122以及下控制电极123，所有层都被依次层叠。类似地，上栅极结构220包括上浮置电极221、上栅极层间绝缘层222以及上控制电极223。此外，在下和上控制电极123和223上分别可以附加地布置下和上帽盖图案124和224。
在字线WL中，下和上浮置电极121和221分别不被电连接到下和上控制电极123和223。下和上浮置电极121和221以及下和上控制电极123和223之间分别没有电连接是因为在其间插入下和上层间绝缘层122和222。相反，在串选择线SSL和接地选择线GSL中，下和上浮置电极121和221分别被电连接到下和上控制电极123和223。为此，下和上栅间绝缘层122和222可以形成为下和上浮置电极121和221的顶表面被部分地露出。
在另一示例性实施例中，下和上栅极结构120和220(在下文中，称为栅极结构)可以具有电荷捕获型快闪存储器的单元栅极结构。例如，栅极结构120和220可以是众所周知的SONOS或TANOS结构。在此情况下，可以不必形成下和上栅极绝缘层105和205。
在下半导体层100中，分别在选择线SSL和与其邻近的字线WL之间、在字线WL之间以及在接地选择线GSL和与其相邻的字线WL之间形成下杂质区110。此外，在下栅极结构120的任何一侧，形成下源区110S和下漏区110D。具体地，邻近于接地选择线GSL形成下源区110S，以及邻近于串选择线SSL形成下漏区110D。此外，在上半导体层200中，在下杂质区110、下源区110S以及下漏区110D上方分别形成上杂质区210、上源区210S以及上漏区210D。此外，该杂质区具有不同于下和上半导体层100和200的导电类型。
在串选择线SSL、接地选择线GSL和字线WL的每一个的侧壁上可以布置栅极隔片129和229。在示例性实施例中，如图2B所示，栅极隔片129和229可以由氧化硅或氮化硅形成。此外，回到图2A，在下半导体层100和上半导体层200之间形成下层间绝缘层140，以及在上半导体层200上形成上层间绝缘层240。在示例性实施例中，下和上层间绝缘层140和240可以包括氧化硅和氮化硅的至少一种。
此外，在上半导体层200上方可以形成上刻蚀停止层230。具体地，具有预定厚度的上刻蚀停止层230可以覆盖其中形成上栅极结构220的上半导体层200。有利地，上刻蚀停止层230由相对于上层间绝缘层240具有刻蚀选择率的材料形成。
此外，在下半导体层100上方可以形成下刻蚀停止层130。具体地，具有预定厚度的下刻蚀停止层130可以保形地覆盖其中形成下栅极结构120的下半导体层100。有利地，下刻蚀停止层130由相对于下层间绝缘层240具有刻蚀选择率的材料形成。当下和上刻蚀停止层130和230由彼此不具有刻蚀选择率的材料形成(例如，如果它们由相同材料形成)，优选上刻蚀停止层230被形成为比下刻蚀停止层130更厚，用于防止对上半导体层200造成刻蚀损坏，这些之后将描述。
参考图1A，在上层间绝缘层240上形成跨越字线WL的多个位线BL。此外，在上半导体层200上布置与字线WL平行的公共源极线CSL。在垂直高度方面，公共源极线CSL可以被布置在上半导体层200和位线BL之间。此外，参考图2A，位线BL借助于位线栓塞400被电连接到下和上漏电极110D和210D。为此，位线栓塞400贯穿下和上层间绝缘层140和240。此外，公共源极线CSL借助于源极栓塞300被电连接到下和上源区110S和210D。源极栓塞300穿透下和上层间绝缘层140和240。
如图2A所示，上层间绝缘层240可以包括包围公共源极线CSL的第一上层间绝缘层241和布置在源极线CSL上的第二上层间绝缘层242。此外，在示例性实施例中，在下漏区110D和下源区110s上方的上半导体层200中形成穿透上半导体层200的漏极通孔501和源极通孔502。此外，位线栓塞400穿过漏极通孔501，以便被连接到下漏区110D，以及源极栓塞300穿过源极通孔502，以便被连接到下源区110S。附加地，如图1A所示，一个位线BL通过一个位线栓塞400连接到一个下漏区110D，而公共源极线CSL和源极栓塞被连接到多个源区110S。
在示例性实施例中，位线栓塞400可以由具有与上和下漏区110D和210D相同导电类型的多晶硅形成。在此情况下，在漏极通孔501的侧壁处，位线栓塞400可以与上半导体层200接触。此时，由于上半导体层200和位线栓塞400具有不同的导电类型，它们形成PN二极管。该PN二极管可以用作整流器。结果，当反向电压被施加到位线栓塞400时，该电压不被施加到上半导体层200。亦即，位线栓塞400和上半导体层200能够是电独立的。
在替换性示例实施例中，位线栓塞400可以由诸如钨、钛、钽、氮化钛、氮化钽以及氮化钨的金属材料形成。在此情况下，为了使位线栓塞400和上半导体层200彼此电隔离，可以在位线栓塞400的侧壁上形成如图2B所示的漏极绝缘层155。漏极绝缘层155可以使用形成隔片的公知工艺来形成。
在示例性实施例中，位线栓塞400可以被分为两个部分，其一部分是布置在上半导体层200上方的上位线栓塞，另一部分是穿透上半导体层200的下位线栓塞。此外，上位线栓塞可以形成为其宽度大于漏极通孔501的宽度G1，如图1A、1B、1D和2A所示。因此，上位线栓塞被连接到漏极通孔501的任一侧形成的上漏区210D。此外，下位线栓塞形成为其宽度小于或等于漏极通孔501的宽度G1。此外，下位线栓塞从上位线栓塞的底表面连续地延伸，以便它被连接到下漏区110D。在替换性示例实施例中，参考图1C和2C，可以用上位线栓塞402和下位线栓塞401配置位线栓塞400。这里，上位线栓塞402被彼此隔开。在此情况下，上位线栓塞402将位线BL电连接到上漏区210D，以及下位线栓塞401将位线BL电连接到下漏区110D。此外，尽管上位线栓塞402和下位线栓塞401彼此物理隔开，但是它们在等电位处形成，因为它们通常被连接到位线BL。
在示例性实施例中，源极栓塞300可以由具有与上和下源区110S和210S相同导电类型的多晶硅形成。在此情况下，在源极通孔502的侧壁处，源极栓塞300可以与上半导体层200接触。因为上半导体层200和源极栓塞300具有不同的导电类型，所以它们形成PN二极管，用作整流器。结果，当反向电压被施加到源极栓塞300时，该电压不被施加到上半导体层200。亦即，源极栓塞300和上半导体层200能够是电独立的。
在替换性示例实施例中，源极栓塞300可以由诸如钨、钛、钽、氮化钛、氮化钽以及氮化钨的一种金属材料形成。在此情况下，可以在源极栓塞300的侧壁上形成源极绝缘层156，以将源极栓塞300与上半导体层200电隔离。源极绝缘层155可以使用形成隔片的公知工艺来形成。
在替换性示例实施例中，上半导体层200和下半导体层100可以利用下和上源区110S和210S形成等电位。在此情况下，不形成源极绝缘层156，以及源极栓塞300可以包括阻挡金属层，以与下和上半导体层200和300进行欧姆接触。
在示例性实施例中，源极栓塞300可以被分为两个部分，其一部分是布置在上半导体层200上方的上源极栓塞，另一部分是穿透上半导体层200的下源极栓塞。此外，上源极栓塞可以被形成为其宽度大于漏极通孔502的宽度G2，如图1A、1B、1D和2A所示。因此，上源极栓塞被连接到源极通孔502的任一侧形成的上源区210S。附加地，下源极栓塞形成为其宽度小于或等于源极通孔502的宽度G2。此外，下源极栓塞从上源极栓塞的底表面连续地延伸，以被连接到下源区110S。
在另一示例性实施例中，如图1C和2C所示，可以用多个上源极栓塞302和下源极栓塞301配置源极栓塞300，其中上源极栓塞302彼此隔离开。在此情况下，上源极栓塞302将公共源极线CSL电连接到上源区210S，以及下源极301将公共源极线CSL电连接到下源区110S。此外，可以使用金属镶嵌工艺同时形成公共源极线CSL以及下和上源极栓塞301和302。在此情况下，在等电位处形成上源极栓塞302和下源极栓塞301，如图2C所示。
图3A至3D是说明根据示例性公开实施例的制造NAND快闪存储器的方法的剖面图。在下文中，将参考图3A至3D详细地说明形成位线栓塞400和源极线栓塞300的方法。
参考图3A，在下半导体衬底100上形成下栅极结构120。此后，使用下栅极结构120作为离子掩模，执行离子注入工序，以在下半导体层100中形成杂质区110、下源区110S以及下漏区110D。接着，在其中形成下栅极结构120的合成结构上连续地形成下刻蚀停止层130和下层间绝缘层140。
另外，在下层间绝缘层140上方形成上半导体层200。上半导体层200具有漏极通孔501和源极通孔502，如上所述。在示例性实施例中，上半导体层200可以使用多种方法来形成。在下文中，在说明形成位线栓塞400和源极线栓塞300的方法之前，将参考图5A、5B、6A至6C、7A和7B说明形成上半导体层200的方法。
在示例性实施例中，可以使用其中下半导体层100被用作籽晶层的外延技术形成上半导体层200。更具体地说，在形成下层间绝缘层140之后，可以在下层间绝缘层140中形成籽晶孔88，以露出下半导体层100的预定区域，如图1A、1C、5A和5B所示。在此，图5A和5B分别图示了沿图1A和1C的虚线I-I′和II-II′获得的剖面图。接着，籽晶栓塞99填充该籽晶孔88，以及使用许多种外延技术的一种形成覆盖下层间绝缘层140的外延半导体层199。此外，外延半导体层199从籽晶栓塞99延伸。由于该外延工艺，外延半导体层199可以具有单晶结构。此后，参考图5B，外延半导体层199被图案化，以形成具有漏极通孔501和源极通孔502的上半导体层200。在示例性实施例中，在图案化外延半导体层199之前，可以使用诸如化学机械抛光(CMP)技术等的平整技术附加地执行平坦化外延层199的顶表面的工序。
在替换性示例实施例中，上半导体层200可以使用晶片-键合技术来形成。具体地，参考图6A，在形成层间绝缘层140之后，由单晶半导体形成的晶片WF可以被键合到下绝缘层140。更具体地说，可以在晶片WF和下层间绝缘层140之间附加地形成粘结层，以将晶片WF键合到下层间绝缘层140。此外，参考图6B和6C，晶片WF被刻蚀，以形成薄半导体层199′，以及此后，薄半导体层199′被图案化，以形成具有漏极通孔501和源极通孔502的上半导体层200。如图1B和1D所示，在公开的实施例中不需要用于形成上述外延技术中需要的籽晶孔88的附加区域。
在替换性示例实施例中，上半导体层200可以使用淀积和结晶工艺来形成。更具体地说，如图7A所示，形成模制图案195，以限定用于漏极通孔501和源极通孔502的位置。接着，在包括模制图案195的合成结构上淀积半导体层198。具体地，半导体层198可以使用化学气相淀积(CVD)或原子层淀积(ALD)工艺来形成。在示例性实施例中，半导体层198可以是非晶体、多晶体以及单晶硅之一。此外，可以附加地执行预定的结晶工序，以便半导体层198具有单晶结构。此后，参考图7B，在半导体层198上执行平整刻蚀，直到模制图案195的顶表面被露出。因此，在由模制图案195限定的空间中形成上半导体层200。在此情况下，因为使用模制图案195作为模具形成上半导体层200，所以能够形成穿透上半导体层200的漏极通孔501和源极通孔502，而没有附加的图案化工序。
返回参考图3A，在上半导体层200上形成上栅极结构220。此后，使用上栅极结构220作为离子掩模，执行离子注入工序，以在上半导体层200中形成上杂质区210、上源区210S以及上漏区210D。接着，在包括上栅极结构220的合成结构上连续地形成上刻蚀停止层230和第一上层间绝缘层241。
此外，第一上层间绝缘层241和下层间绝缘层140被图案化，以形成源极接触孔150。这些源极接触孔150穿透源极通孔502并露出下源区110S。此外，在上半导体层200上方形成源极接触孔150，以便它们具有比源极通孔502更大的宽度，且因此上源区的顶表面被露出。此外，形成上刻蚀停止层230，用于防止在源极接触孔150的形成的期间的上半导体层200(例如，更具体，上源区210S)的刻蚀损坏。亦即，源极接触孔150的形成包括使用相对于上刻蚀停止层230具有刻蚀选择率的刻蚀方法来刻蚀第一上层间绝缘层241和下层间绝缘层140。此外，上刻蚀停止层230被有利地形成为比下刻蚀停止层130更厚，用于防止在下刻蚀停止层130的刻蚀的期间的上半导体层200的顶表面被损坏。
参考图3B，在示例性实施例中，形成填充源极接触孔150和公共源极线CSL的源极栓塞300。因此，使用金属镶嵌工艺形成源极接触孔和源极栓塞300。替换地，根据另一示例性实施例，可以使用双金属镶嵌工艺形成源极栓塞300，如图4A至4C所示。参考图4A至4C，第一上层间绝缘层241可以包括依次层叠的第一至第三绝缘层241A、241B以及241C。第一上层间绝缘层241被图案化，以形成用于限定源极接触孔150的最初接触孔149。另外，然后在合成结构上形成预定掩模图案50，以露出该最初接触孔149。此外，使用掩模图案50作为蚀刻掩模图案化第一上层间绝缘层241和下层间绝缘层140。此外，在双金属镶嵌工序的期间的第二绝缘层241b被用作刻蚀停止层，并且它用于将由最初接触孔149限定的接触孔结构转移到下垫层140和240。为此，第二绝缘层241b可以由相对于第一和第三绝缘层241a和241c具有刻蚀选择率的材料形成。例如，第二绝缘层241b可以由氮化硅形成。
参考图3C，在包括源极栓塞300的合成结构上形成第二上层间绝缘层242。具体地，第二上层间绝缘层242连同第一上层间绝缘层241一起构成上层间绝缘层240。接着，上和下层间绝缘层240和140被图案化，以形成穿透漏极通孔501并露出下漏区110D的漏极接触孔151。在此情况下，在上半导体层200上方形成漏极接触孔151，以便其宽度大于漏极通孔501，以便上漏区210D的顶表面被露出。此外，在形成漏极接触孔151的同时，形成上刻蚀停止层230，用于防止上半导体层200(例如，更具体地，上漏区210D)的刻蚀损坏。亦即，漏极接触孔151的形成包括使用相对于上刻蚀停止层230具有刻蚀选择率的刻蚀方法刻蚀第一上层间绝缘层240和下层间绝缘层140。另外，上刻蚀停止层230形成为比下刻蚀停止层130更厚是有利的，用于防止在下刻蚀停止层130的刻蚀的期间的上半导体层200的顶表面被损坏。参考图3D，形成位线栓塞400以填充漏极接触孔151。接着，在上层间绝缘层240上形成与位线栓塞400接触并跨越字线WL的位线BL。在示例性实施例中，可以在漏极接触孔151的侧壁上形成漏极绝缘层(参见图2B的附图标记155)。类似地，在形成源极栓塞300之前，可以在源极接触孔150的侧壁上形成源极绝缘层(参见图2B的156)。源极和漏极绝缘层155和156可以使用形成隔片的典型工艺来形成。
以上公开的方法可以用来制造任意半导体器件。在示例性实施例中，形成上半导体层，以便它具有在下半导体层的下源极和漏区上方的通孔，其中该通孔穿透上半导体层。此外，形成源极和位线栓塞，以便它们穿过该通孔。由此，可能电连接三维布置的存储单元的源极和漏电极，而不损失芯片面积利用率。
以上公开的主题被认为是说明性的，而不是限制性的，附加权利要求意旨覆盖落入本发明的真正的精神和范围内的所有这样的修改、提高及其他实施例。因此，对于法律允许的最大程度，本发明的范围将由下列权利要求和它们的等价物的最宽允许的解释决定，不应该被前述详细的描述约束或限制。

Claims (28)

1.一种NAND快闪存储器件，包括：
下半导体层和位于所述下半导体层上方的上半导体层；
位于所述下半导体层中的第一漏区和第一源区；
位于所述上半导体层中的第二漏区和第二源区；
位于所述下半导体层上的第一栅极结构；
位于所述上半导体层上的第二栅极结构；
位于所述上半导体层上方的位线；以及
在所述位线和所述第一漏区之间连接的至少一个位线栓塞，其中所述至少一个位线栓塞延伸穿过位于所述上半导体层中的漏极通孔。
2.根据权利要求1所述的NAND快闪存储器件，其中每个栅极结构包括位于所述第一或第二漏区附近的串选择线、位于所述第一或第二源区附近的接地选择线、以及布置在所述串选择线和所述接地选择线之间的多个字线，并且其中所述位线在横跨所述字线的方向上延伸。
3.根据权利要求1所述的NAND快闪存储器件，其中所述上半导体层中的第二漏区被设置在邻近所述漏极通孔处。
4.根据权利要求3所述的NAND快闪存储器件，其中所述至少一个位线栓塞包括：
位于所述上半导体层上方的上位线栓塞，并且连接到所述漏极通孔附近的所述上半导体层的第二漏区，其中所述上位线栓塞的宽度大于所述漏极通孔的宽度；以及
从所述上位线栓塞延伸并穿过所述漏极通孔，且被连接到所述下半导体层的第一漏区的下位线栓塞。
5.根据权利要求1所述的NAND快闪存储器件，其中所述至少一个位线栓塞包括：
在所述位线和所述上半导体层的第二漏区之间延伸的上位线栓塞；以及
在所述位线和所述下半导体层的第一漏区之间延伸的下位线栓塞，
其中所述下位线栓塞穿过所述漏极通孔并与所述上位线栓塞隔开。
6.根据权利要求1所述的NAND快闪存储器件，其中所述至少一个位线栓塞由选自包括钨、钛、钽、氮化钛、氮化钽、氮化钨以及多晶硅的组的至少一种形成。
7.根据权利要求1所述的NAND快闪存储器件，还包括漏极绝缘层，其位于所述漏极通孔的内壁上并将所述至少一个位线栓塞与所述上半导体层的侧壁隔离。
8.根据权利要求1所述的NAND快闪存储器件，还包括位于所述上半导体层上方并覆盖所述第二栅极结构的上刻蚀停止层。
9.根据权利要求8所述的NAND陕闪存储器件，还包括位于所述下半导体层上方并覆盖所述第一栅极结构的下刻蚀停止层，其中所述上刻蚀停止层比所述下刻蚀停止层厚。
10.根据权利要求2所述的NAND快闪存储器件，还包括：
公共源极线，位于所述位线下面并平行于所述第一和第二栅极结构的所述接地选择线而延伸；以及
至少一个源极栓塞，电连接到所述公共源极线和所述各个下和上半导体层的第一和第二源区。
11.根据权利要求10所述的NAND快闪存储器，其中所述上半导体层还包括位于所述下半导体层的第一源区上方的源极通孔，其中所述至少一个源极栓塞穿过所述源极通孔。
12.根据权利要求11所述的NAND陕闪存储器，其中所述上半导体层的第二源区邻近所述源极通孔。
13.根据权利要求12所述的NAND陕闪存储器件，其中所述至少一个源极栓塞包括：
上源极栓塞，其位于所述上半导体层上方并连接到所述源极通孔附近的所述上半导体层的第二源区，其中所述上源极栓塞的宽度大于所述源极通孔的宽度；以及
下源极栓塞，从所述上源极栓塞延伸并穿过所述源极通孔，且连接到所述下半导体层的所述第一源区。
14.根据权利要求11所述的NAND陕闪存储器，其中所述源极栓塞包括：
在所述公共源极线和所述上半导体层的第二源区之间延伸的上源极栓塞；以及
在所述公共源极线和所述下半导体层的第一源区之间延伸的下源极栓塞，
其中所述下源极栓塞穿过所述源极通孔并与所述上源极栓塞隔开。
15.根据权利要求10所述的NAND陕闪存储器，其中所述至少一个源极栓塞由选自包括钨、钛、钽、氮化钛、氮化钽、氮化钨以及多晶硅的组的至少一种形成。
16.根据权利要求10所述的NAND陕闪存储器件，还包括位于所述源极通孔的内壁上并将所述至少一个源极栓塞与所述上半导体层的侧壁隔离的源极绝缘层。
17.一种制造NAND快闪存储器件的方法，包括：
在下半导体层中形成下源区和下漏区；
在所述下半导体层上方形成上半导体层，所述上半导体层包括漏极通孔、上源区和上漏区；以及
形成延伸穿过所述漏极通孔并连接到所述上和下漏区的至少一个位线栓塞。
18.根据权利要求17所述的方法，其中所述上半导体层还包括源极通孔，并且其中所述方法还包括：形成延伸穿过所述源极通孔并连接到所述上和下源区的至少一个源极栓塞。
19.根据权利要求18所述的方法，其中所述上半导体层的形成包括：
通过使用所述下半导体层作为籽晶层来执行外延工艺，在所述下半导体层上形成外延硅层；
平整所述外延硅层，以形成所述上半导体层；以及
图案化所述上半导体层，以形成穿透所述上半导体层的所述源极和漏极通孔，其中所述源极和漏极通孔分别被排列在所述下源区和漏区上方。
20.根据权利要求18所述的方法，其中所述上半导体层的形成包括：
在包括所述下半导体层的结构上形成下层间绝缘层；
将晶片键合到所述下层间绝缘层；
刻蚀所述晶片，以形成半导体层；
图案化所述半导体层，以形成所述上半导体层；以及
图案化所述上半导体层，以形成穿透所述上半导体层的源极通孔和漏极通孔，其中所述源极和漏极通孔分别被排列在所述下源区和漏区上方。
21.根据权利要求18所述的方法，其中所述上半导体层的形成包括：
在包括所述下半导体层的结构上形成下层间绝缘层；
在所述下层间绝缘层上形成模制图案；
在包括所述模制图案的结构上淀积半导体层；以及
平整所述半导体层，直到所述模制图案被露出，以形成所述上半导体层，
其中所述模制图案被设置在所述源极和漏极通孔的位置。
22.根据权利要求21所述的方法，还包括：在淀积所述半导体层之后，晶化所述半导体层。
23.根据权利要求17所述的方法，还包括：
在所述下半导体层上形成下栅极结构，其中所述下栅极结构包括位于所述下漏区附近的串选择线、位于所述下源区附近的接地选择线、以及位于所述串和接地选择线之间的多个字线；
在所述上半导体层上形成上栅极结构，其中所述上栅极结构包括位于所述上漏区附近的串选择线、位于所述上源区附近的接地选择线以及位于所述串选择线和接地选择线之间的多个字线；以及
形成跨越所述字线并连接到所述至少一个位线栓塞的位线。
24.根据权利要求18所述的方法，还包括：
形成在所述下半导体层和所述上半导体层之间插入的下层间绝缘层；
形成在所述上半导体层上布置的上层间绝缘层；
图案化所述上和下层间绝缘层，以形成露出所述下和上源区的源极接触孔；以及
图案化所述上和下层间绝缘层，以形成露出所述下和上漏区的位线接触孔。
25.根据权利要求24所述的方法，其中所述上层间绝缘层包括覆盖所述上源区和所述上漏区的上刻蚀停止层，
所述上刻蚀停止层形成到一厚度，该厚度足以防止在所述位线接触孔和所述源极接触孔的至少一个的形成的期间所述上半导体层的刻蚀损坏。
26.根据权利要求25所述的方法，其中所述下绝缘层包括覆盖所述下源区和所述下漏区的下刻蚀停止层，所述上刻蚀停止层被形成为比所述下刻蚀停止层更厚。
27.根据权利要求24所述的方法，还包括：
在形成所述至少一个源极栓塞之前，在所述源极通孔的侧壁上形成源极绝缘层，其中所述源极绝缘层将所述至少一个源极栓塞与所述源极通孔的侧壁隔离；以及
在形成所述最少一个位线栓塞之前，在所述漏极通孔的侧壁上形成漏极绝缘层，其中所述漏极绝缘层将所述至少一个位线栓塞与所述漏极通孔的侧壁隔离。
28.根据权利要求24所述的方法，其中使用双金属镶嵌工艺形成所述源极接触孔和所述源极线结构。
CNA2007101807291A 2006-10-11 2007-10-11 具有3-维布置的存储单元的nand快闪存储器件及其制造方法 Pending CN101162721A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060099015 2006-10-11
KR1020060099015A KR100806339B1 (ko) 2006-10-11 2006-10-11 3차원적으로 배열된 메모리 셀들을 구비하는 낸드 플래시메모리 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
CN101162721A true CN101162721A (zh) 2008-04-16

Family

ID=39297603

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007101807291A Pending CN101162721A (zh) 2006-10-11 2007-10-11 具有3-维布置的存储单元的nand快闪存储器件及其制造方法

Country Status (5)

Country Link
US (1) US7602028B2 (zh)
JP (1) JP2008098641A (zh)
KR (1) KR100806339B1 (zh)
CN (1) CN101162721A (zh)
TW (1) TWI423430B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102610615A (zh) * 2011-01-19 2012-07-25 旺宏电子股份有限公司 三维nor型阵列的存储器装置
CN102637692A (zh) * 2011-02-10 2012-08-15 旺宏电子股份有限公司 快闪存储器结构及其制造与操作方法
CN106910746A (zh) * 2017-03-08 2017-06-30 长江存储科技有限责任公司 一种3d nand存储器件及其制造方法、封装方法
CN106920794A (zh) * 2017-03-08 2017-07-04 长江存储科技有限责任公司 一种3d nand存储器件及其制造方法
CN107068687A (zh) * 2017-03-08 2017-08-18 长江存储科技有限责任公司 一种3d nand存储器件及其制造方法
KR20190122824A (ko) * 2017-03-08 2019-10-30 양쯔 메모리 테크놀로지스 씨오., 엘티디. 3차원 메모리 장치의 쓰루 어레이 컨택 구조

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080067554A1 (en) * 2006-09-14 2008-03-20 Jae-Hun Jeong NAND flash memory device with 3-dimensionally arranged memory cell transistors
US20080273390A1 (en) * 2007-05-04 2008-11-06 Promos Technologies Inc. NAND flash memory cell array and method of fabricating the same
US20090026524A1 (en) * 2007-07-27 2009-01-29 Franz Kreupl Stacked Circuits
KR100939409B1 (ko) * 2008-01-21 2010-01-28 주식회사 하이닉스반도체 반도체 소자의 다마신 패턴 형성 방법
KR100978911B1 (ko) 2008-02-28 2010-08-31 삼성전자주식회사 반도체 장치 및 그의 형성방법
JP4600576B2 (ja) * 2008-05-08 2010-12-15 株式会社デンソー 半導体装置およびその製造方法
KR101483531B1 (ko) * 2008-06-24 2015-01-20 삼성전자주식회사 비휘발성 메모리 장치
KR20100004770A (ko) * 2008-07-04 2010-01-13 삼성전자주식회사 메모리 반도체 장치
KR100991220B1 (ko) 2008-07-21 2010-11-04 삼성전자주식회사 접착된 계면을 갖는 기판 내의 콘택 구조체, 이를 구비하는반도체 소자 및 이를 제조하는 방법들
KR101032500B1 (ko) 2009-01-06 2011-05-04 오영주 3차원구조를 갖는 메모리장치
US8178396B2 (en) * 2009-03-11 2012-05-15 Micron Technology, Inc. Methods for forming three-dimensional memory devices, and related structures
JP2010238747A (ja) * 2009-03-30 2010-10-21 Toshiba Corp 不揮発性半導体記憶装置
KR20110001063A (ko) * 2009-06-29 2011-01-06 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
KR101155279B1 (ko) * 2009-09-01 2012-06-18 에스케이하이닉스 주식회사 반도체 메모리 소자
US8569829B2 (en) 2009-12-28 2013-10-29 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
KR101822962B1 (ko) * 2010-02-05 2018-01-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8355281B2 (en) * 2010-04-20 2013-01-15 Micron Technology, Inc. Flash memory having multi-level architecture
TWI427744B (zh) * 2010-09-01 2014-02-21 Macronix Int Co Ltd 具有二極體於記憶串列中的三維陣列記憶體架構
US8659944B2 (en) 2010-09-01 2014-02-25 Macronix International Co., Ltd. Memory architecture of 3D array with diode in memory string
JP2012064854A (ja) * 2010-09-17 2012-03-29 Toshiba Corp 半導体装置
DE102011084603A1 (de) 2010-10-25 2012-05-16 Samsung Electronics Co., Ltd. Dreidimensionales Halbleiterbauelement
EP2731109B1 (en) * 2010-12-14 2016-09-07 SanDisk Technologies LLC Architecture for three dimensional non-volatile storage with vertical bit lines
US20120327714A1 (en) * 2011-06-23 2012-12-27 Macronix International Co., Ltd. Memory Architecture of 3D Array With Diode in Memory String
KR101857681B1 (ko) 2011-07-07 2018-05-14 삼성전자주식회사 3차원 반도체 기억 소자 및 그 제조방법
JP2013069932A (ja) 2011-09-22 2013-04-18 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
FR2986371B1 (fr) * 2012-01-31 2016-11-25 St Microelectronics Sa Procede de formation d'un via contactant plusieurs niveaux de couches semiconductrices
KR101370509B1 (ko) 2012-02-24 2014-03-06 서울대학교산학협력단 Ｌｓｍ이 가능한 3차원 적층형 낸드 플래시 메모리 어레이 및 그 동작방법
JP2013201306A (ja) * 2012-03-26 2013-10-03 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
JP6147480B2 (ja) 2012-09-26 2017-06-14 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
KR102025339B1 (ko) * 2013-03-07 2019-09-26 삼성전자 주식회사 도전성 플러그를 포함하는 반도체 소자
US9147472B2 (en) 2013-08-19 2015-09-29 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device having stacked memory cell layers and a control circuit controlling write or read based on parameters according to a selected memory cell layer
JP6139370B2 (ja) * 2013-10-17 2017-05-31 株式会社東芝 不揮発性半導体記憶装置
US9698156B2 (en) * 2015-03-03 2017-07-04 Macronix International Co., Ltd. Vertical thin-channel memory
TW201629955A (zh) * 2014-10-26 2016-08-16 Neo半導體股份有限公司 用於提供三維整合揮發記憶體與動態隨機存取記憶體之記憶裝置之方法與設備
US9281305B1 (en) * 2014-12-05 2016-03-08 National Applied Research Laboratories Transistor device structure
US9570392B2 (en) * 2015-04-30 2017-02-14 Kabushiki Kaisha Toshiba Memory device and method for manufacturing the same
FR3037437B1 (fr) * 2015-06-09 2018-06-01 Commissariat Energie Atomique Realisation d'elements d'interconnexions auto-alignes pour circuit integre 3d
US9437612B1 (en) 2015-08-21 2016-09-06 Macronix International Co., Ltd. Three-dimensional memory
FR3062236A1 (fr) 2017-01-23 2018-07-27 Stmicroelectronics (Rousset) Sas Barre de connexion
JP2018148071A (ja) * 2017-03-07 2018-09-20 東芝メモリ株式会社 記憶装置
WO2018180576A1 (ja) * 2017-03-31 2018-10-04 ソニーセミコンダクタソリューションズ株式会社 半導体装置、固体撮像装置、および電子機器
US10354987B1 (en) 2018-03-22 2019-07-16 Sandisk Technologies Llc Three-dimensional memory device containing bonded chip assembly with through-substrate via structures and method of making the same
US10354980B1 (en) 2018-03-22 2019-07-16 Sandisk Technologies Llc Three-dimensional memory device containing bonded chip assembly with through-substrate via structures and method of making the same
US10381362B1 (en) 2018-05-15 2019-08-13 Sandisk Technologies Llc Three-dimensional memory device including inverted memory stack structures and methods of making the same
KR102665246B1 (ko) 2018-07-03 2024-05-09 삼성전자주식회사 반도체 장치 및 이의 제조 방법
JP2020047642A (ja) * 2018-09-14 2020-03-26 キオクシア株式会社 半導体記憶装置
US10879260B2 (en) 2019-02-28 2020-12-29 Sandisk Technologies Llc Bonded assembly of a support die and plural memory dies containing laterally shifted vertical interconnections and methods for making the same
KR20200108618A (ko) * 2019-03-11 2020-09-21 삼성전자주식회사 반도체 장치 및 그 제조 방법
US11251120B2 (en) * 2020-01-07 2022-02-15 SK Hynix Inc. Semiconductor memory device and method of manufacturing the same
US11901363B2 (en) 2021-05-14 2024-02-13 Samsung Electronics Co., Ltd. Resistance measuring structures of stacked devices
TWI787080B (zh) * 2022-02-10 2022-12-11 旺宏電子股份有限公司 三維快閃記憶體元件

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01268151A (ja) * 1988-04-20 1989-10-25 Sharp Corp 半導体装置
US5321286A (en) * 1991-11-26 1994-06-14 Nec Corporation Non-volatile semiconductor memory device having thin film memory transistors stacked over associated selecting transistors
JP3178052B2 (ja) * 1991-12-13 2001-06-18 ソニー株式会社 半導体装置とその製造方法
DE4314913C1 (de) * 1993-05-05 1994-08-25 Siemens Ag Verfahren zur Herstellung eines Halbleiterbauelements mit einer Kontaktstrukturierung für vertikale Kontaktierung mit weiteren Halbleiterbauelementen
JP3445495B2 (ja) * 1997-07-23 2003-09-08 株式会社東芝 半導体装置
JPH11186528A (ja) * 1997-12-25 1999-07-09 Sony Corp 不揮発性半導体記憶装置及びその製造方法
JP2003133437A (ja) * 2001-10-24 2003-05-09 Hitachi Ltd 半導体装置の製造方法および半導体装置
KR20040058990A (ko) * 2002-12-27 2004-07-05 주식회사 하이닉스반도체 플래시 메모리 소자의 제조 방법
US7505321B2 (en) * 2002-12-31 2009-03-17 Sandisk 3D Llc Programmable memory array structure incorporating series-connected transistor strings and methods for fabrication and operation of same
AU2003300007A1 (en) * 2002-12-31 2004-07-29 Matrix Semiconductor, Inc. Programmable memory array structure incorporating series-connected transistor strings and methods for fabrication and operation of same
KR20050010260A (ko) * 2003-07-18 2005-01-27 주식회사 하이닉스반도체 낸드 플래시 메모리 소자의 제조 방법
KR100539247B1 (ko) * 2004-02-04 2005-12-27 삼성전자주식회사 스플릿 게이트형 비휘발성 반도체 메모리 소자 및 그제조방법
US7498641B2 (en) * 2004-05-28 2009-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Partial replacement silicide gate
KR100604871B1 (ko) * 2004-06-17 2006-07-31 삼성전자주식회사 상보형 불휘발성 메모리 소자와 그 동작 방법과 그 제조 방법과 그를 포함하는 논리소자 및 반도체 장치
JP4571454B2 (ja) * 2004-07-16 2010-10-27 株式会社アドバンテスト 半導体集積回路
JP2006073939A (ja) * 2004-09-06 2006-03-16 Toshiba Corp 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の製造方法
EP1638142A3 (en) * 2004-09-20 2006-09-13 Samsung Electronics Co.,Ltd. SRAM cell with stacked thin-film transistors
JP4535845B2 (ja) * 2004-10-29 2010-09-01 富士通セミコンダクター株式会社 半導体装置
KR100684875B1 (ko) 2004-11-24 2007-02-20 삼성전자주식회사 반도체 장치 및 그 제조 방법
JP4654671B2 (ja) * 2004-11-29 2011-03-23 ソニー株式会社 半導体記憶装置

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102610615A (zh) * 2011-01-19 2012-07-25 旺宏电子股份有限公司 三维nor型阵列的存储器装置
CN102610615B (zh) * 2011-01-19 2015-05-27 旺宏电子股份有限公司 三维nor型阵列的存储器装置
CN102637692A (zh) * 2011-02-10 2012-08-15 旺宏电子股份有限公司 快闪存储器结构及其制造与操作方法
CN102637692B (zh) * 2011-02-10 2014-08-20 旺宏电子股份有限公司 快闪存储器结构及其制造与操作方法
US10553604B2 (en) 2017-03-08 2020-02-04 Yangtze Memory Technologies Co., Ltd. Through array contact structure of three-dimensional memory device
US10923491B2 (en) 2017-03-08 2021-02-16 Yangtze Memory Technologies Co., Ltd. Hybrid bonding contact structure of three-dimensional memory device
CN107068687A (zh) * 2017-03-08 2017-08-18 长江存储科技有限责任公司 一种3d nand存储器件及其制造方法
KR20190122824A (ko) * 2017-03-08 2019-10-30 양쯔 메모리 테크놀로지스 씨오., 엘티디. 3차원 메모리 장치의 쓰루 어레이 컨택 구조
CN106910746A (zh) * 2017-03-08 2017-06-30 长江存储科技有限责任公司 一种3d nand存储器件及其制造方法、封装方法
US10593690B2 (en) 2017-03-08 2020-03-17 Yangtze Memory Technologies Co., Ltd. Hybrid bonding contact structure of three-dimensional memory device
US10910397B2 (en) 2017-03-08 2021-02-02 Yangtze Memory Technologies Co., Ltd. Through array contact structure of three- dimensional memory device
CN106920794A (zh) * 2017-03-08 2017-07-04 长江存储科技有限责任公司 一种3d nand存储器件及其制造方法
KR102346409B1 (ko) 2017-03-08 2021-12-31 양쯔 메모리 테크놀로지스 씨오., 엘티디. 3차원 메모리 장치의 쓰루 어레이 컨택 구조
KR20220000956A (ko) * 2017-03-08 2022-01-04 양쯔 메모리 테크놀로지스 씨오., 엘티디. 3차원 메모리 장치의 쓰루 어레이 컨택 구조
US11527547B2 (en) 2017-03-08 2022-12-13 Yangtze Memory Technologies Co., Ltd. Hybrid bonding contact structure of three-dimensional memory device
US11545505B2 (en) 2017-03-08 2023-01-03 Yangtze Memory Technologies Co., Ltd. Through array contact structure of three-dimensional memory device
KR102561732B1 (ko) 2017-03-08 2023-07-31 양쯔 메모리 테크놀로지스 씨오., 엘티디. 3차원 메모리 장치의 쓰루 어레이 컨택 구조
US11758732B2 (en) 2017-03-08 2023-09-12 Yangtze Memory Technologies Co., Ltd. Hybrid bonding contact structure of three-dimensional memory device
US11785776B2 (en) 2017-03-08 2023-10-10 Yangtze Memory Technologies Co., Ltd. Through array contact structure of three-dimensional memory device

Also Published As

Publication number Publication date
TW200822345A (en) 2008-05-16
JP2008098641A (ja) 2008-04-24
US20080087932A1 (en) 2008-04-17
TWI423430B (zh) 2014-01-11
US7602028B2 (en) 2009-10-13
KR100806339B1 (ko) 2008-02-27

Similar Documents

Publication Publication Date Title
CN101162721A (zh) 具有3-维布置的存储单元的nand快闪存储器件及其制造方法
US20220336436A1 (en) Three-dimensional memory device with backside source contact
US20210159237A1 (en) Semiconductor memory device including a substrate, various interconnections, semiconductor member, charge storage member and a conductive member
US11355486B2 (en) Bonded three-dimensional memory devices and methods of making the same by replacing carrier substrate with source layer
JP7121141B2 (ja) ３次元メモリデバイスのスルーアレイコンタクト（ｔａｃ）
US10269817B2 (en) Mid-plane word line switch connection for CMOS under three-dimensional memory device and method of making thereof
US10903237B1 (en) Three-dimensional memory device including stepped connection plates and methods of forming the same
US9515023B2 (en) Multilevel contact to a 3D memory array and method of making thereof
US20060108627A1 (en) NAND flash memory devices including multi-layer memory cell transistor structures and methods of fabricating the same
EP3420595A1 (en) Within-array through-memory-level via structures and method of making thereof
US11011209B2 (en) Three-dimensional memory device including contact-level bit-line-connection structures and methods of making the same
KR20210141577A (ko) 드레인 선택 게이트 컷 구조체를 구비한 3차원 메모리 소자 및 그 형성 방법
TW202038444A (zh) 記憶體陣列及用以形成記憶體陣列之方法
KR102608833B1 (ko) 반도체 장치의 제조방법
US20120205805A1 (en) Semiconductor device and method of manufacturing the same
US20220189992A1 (en) Three-dimensional memory devices and methods for forming the same
TWI541886B (zh) 形成具有經改良平坦化均勻性之半導體裝置與結構之方法及其所得結構與半導體裝置
US20210391353A1 (en) Three-dimensional memory devices with drain select gate cut and methods for forming and operating the same
US20210391348A1 (en) Three-dimensional memory devices with drain select gate cut and methods for forming the same
US9917101B1 (en) Semiconductor memory device
US8546865B2 (en) Nonvolatile memory device having stacked semiconductor layers and common source line adjacent to bit line plug
CN114023749A (zh) 半导体结构及其制备方法、三维存储器
US20240179907A1 (en) Three-dimensional memory device containing etch stop structures for word line contacts and methods of employing the same
US11792988B2 (en) Three-dimensional memory device with separated contact regions and methods for forming the same
US20230041950A1 (en) Three-dimensional memory device with separated contact regions and methods for forming the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20080416